JP2017018941A - 基材のコーティング方法 - Google Patents

基材のコーティング方法 Download PDF

Info

Publication number
JP2017018941A
JP2017018941A JP2016077941A JP2016077941A JP2017018941A JP 2017018941 A JP2017018941 A JP 2017018941A JP 2016077941 A JP2016077941 A JP 2016077941A JP 2016077941 A JP2016077941 A JP 2016077941A JP 2017018941 A JP2017018941 A JP 2017018941A
Authority
JP
Japan
Prior art keywords
substrate
coating
insulating material
solvent
coating method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016077941A
Other languages
English (en)
Other versions
JP6700925B2 (ja
Inventor
カトリン・フィッシャー
Fischer Katrin
フロリアン・パリツッカ
Palitschka Florian
ダレン・ロバート・サウスワース
Robert Southworth Darren
ウィリアム・ホイットニー
Whitney William
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suess Microtec Lithography GmbH
Original Assignee
Suess Microtec Lithography GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suess Microtec Lithography GmbH filed Critical Suess Microtec Lithography GmbH
Publication of JP2017018941A publication Critical patent/JP2017018941A/ja
Application granted granted Critical
Publication of JP6700925B2 publication Critical patent/JP6700925B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Formation Of Insulating Films (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

【課題】基材に備えられたビアができる限り平坦な表面を有するように絶縁材料で満たされるようにするコーティングする方法の提供。【解決手段】第一工程では、基材１０の表面調整Ｐが行われ、第二工程では、絶縁材料２０が平坦な表面を有し、ビア１６が完全に絶縁材料２０で満たされるように、絶縁材料２０を基材１０へコーティングし、基材１０の表面調整Ｐ、特にビア１６の領域の表面調整Ｐを行うことによって、塗布されるコーティング剤の流動性が改善され、これにより、絶縁コーティング剤がビア１６に流れ込む際の流動性がより改善され、完全にビア１６を満たすコーティング方法。【選択図】図２

Description

本発明は、ビアが備えられた基材のコーティング方法に関するものである。特に、コーティングされる基材は、例えば、半導体材料からなる微細加工されたウェハである。
ビアは、基材の片側にある電気的な構造物と、基材の反対側にある電気的な構造物とを接続するために基材内の凹部ある。このようにして、例えば、ＭＣＰｓ（マルチチップパッケージ）やＭＥＭｓ（微小電気機械システム）等の３次元構造を有する電子部品が製造される。
ビアは、基材の片側から反対側を接続可能にする貫通穴として形成されてもよい。または、基材の片側から、基材の反対側に配置されビアを塞ぐ電子部品との接続を形成する止まり穴として形成されてもよい。電気的な接続が、ビアの壁面に配置された導電層（例えば、銅など）によってもたらされる。
この導電層を遮蔽、及び／又は電気的に絶縁するために、絶縁材料が基材に塗布されることもある。前記絶縁材料が基材上の導電体を覆い、またビアを塞いでいる。
後の処理工程のため、絶縁材料は可能な限り平らで平坦な表面を有することが望まれる。このような表面は、特にビアの領域では、実現することが簡単ではない。なぜならば、ビアは、直径と比べて非常に大きな深度を有しているからである。すなわち、ビアは絶縁材料によって不完全にしか満たされないことを意味する。
平坦化された絶縁材料を用いたビアを備えた基材をコーティングするための様々なアプローチが知られている。例えば、特許文献１には、基材を振動させながら絶縁材料のビアへの流し込みを補助し、完全にビアを塞ぐ方法が開示されている。
また、特許文献２には、ビアにコーティング剤を流し込むため、高圧下の基材にコーティング剤を塗布する方法が開示されている。
Ｗ／Ｏ ２０１０／０２３１５６Ａ１ ＵＳ ５，９９３，５４６
しかしながら、これら何れのアプローチには、所望の結果が得られない、又は、技術的に複雑である。
本発明の目的は、本発明は、基材に備えられたビアができる限り平坦な表面を有するように絶縁材料で満たされるようにする、基材を絶縁材料でコーティングする方法を提供することにある。
この目的を達成するため、本発明はビアが設けられた基材のコーティング方法を提供する。第一工程では、基材の表面調整が行われる。第二工程では、絶縁材料が平坦な表面を有し、ビアが完全に絶縁材料で満たされるように、絶縁材料を基材へコーティングする。本発明は、基材の表面調整、特にビアの領域の表面調整を行うことによって、塗布されるコーティング剤の流動性が改善するという思想に基づいている。これにより、絶縁コーティング剤がビアに流れ込む際の流動性がより改善され、完全にビアを満たすことができる。つまり、コーティングされた基材は（少なくとも、ほぼ）平坦な表面を有する。
表面調整工程は、好ましくは、大気圧下で実行されることが望ましい。これには、複雑な装置が必要ではないという利点がある。
本発明の一実施形態において、表面調整のため基材はプラズマ処理される。この処理によって、導電性コーティング剤の流動性が際立って改善するように基材の表面が加工される。
他の実施形態において、表面調整のため基材は酸化処理される。非常に簡単な方法で、この処理によっても、絶縁コーティング剤の流動性が際立って改善するように基材の表面が加工される。
本発明の更なる実施形態において、溶剤が基材の表面調整のため塗布される。この実施形態は、基材の表面を溶剤で濡らすことにより、絶縁コーティング剤の流動性が大きく改善されることを発見したことに基づいている。この方法では、直径の２倍をはるかに超えた深度を有するビアであっても、絶縁コーティング剤で完全に満たすことができる。
好ましくは、溶剤はスピンコート法にて塗布される。この方法において、基材の表面全体を、簡単に、均一に、溶剤が塗布され得る。
本発明の好ましい実施形態において、溶剤を塗布された基材が真空チャンバへ搬送される。真空チャンバ内の圧力は減圧され、保持時間が経過した後、再度通気される。この工程は、一時的に真空を適用することにより、ビア内への溶剤の浸透を改善することを発見したことに基づいている。当初ビア内の溶剤層の下に閉じ込められていた気泡が、真空の状態にある間膨張する。言い換えると、気泡は上方に移動し、溶剤はビア内へ吸い込まれる。気圧が上昇しほぼ大気圧に戻ると、溶剤が気泡に置き換わる工程がほぼ完了となる。
溶剤をビア内に流し込むために、高い真空度は必要ないことが見いだされている。その代わり、真空チャンバ内の圧力が大気圧より０．１〜０．９バール減圧されれば十分である。この程度の真空度は、比較的安価な真空チャンバ内で実現可能である。
保持時間は約１０〜６０秒にしてもよく、短時間の工程が実現可能になる。
本発明の一実施形態において、基材が真空チャンバ内で加熱される。好ましくは、基材は３０度よりも高くなるように加熱される。これにより、ビア内において、気泡と溶剤の交換が改善される。なぜならば、ビア内の溶剤層の下に閉じ込められた空気が、すでにある真空の状態の影響よりも、加熱による影響により、より大きく膨張するためである。
本発明の好ましい実施形態において、基材は溶剤が塗布された後、絶縁材料がコーティングされるチャンバへ搬送される。これにより、真空チャンバが絶縁材料により汚染されるのを防ぐことができる。
好ましくは、絶縁材料はスピンコート法によって塗布される。この方法は、一般的に、高信頼性と低コストを実現するため、ウェハ加工の分野で確立されている。
絶縁材料は、レジスト、エポキシ樹脂、又は他の誘電体であってもよい。これらの材料は加工しやすく、これらの材料を用いることにより、平坦な表面を有するコーティングをつくりやすい。
絶縁材料は、塗布の後に硬化処理されてもよい。この目的のため、コーティング時に、基材は紫外光、又は、熱源に同時にさらされてもよい。
コーティングされたビアを有する基材の一部の断面図である。 本発明による、コーティング方法を概略的に示す図である。 図２に示した表面調整工程の方法をより詳細に示す図である。 図３の表面調整工程の間の、圧力の経時変化を示す図である。
以下、本発明について、いくつかの実施形態を参照して、図面と共に詳細に開示する。
図１は、基材（ウェハ）１０を概略的に表している。基材１０は、例えば、半導体材料から構成されてよい。基材１０は、様々な電気または電子部品を備えていてもよい。この場合、電子部品は、単に、概要が図示されている電気的なコンタクト１２であってもよい。
コンタクトの反対側では、基材１０に導電体１４が設けられている。導電体１４は、帯状導電体、又は導電体がコーティングされたものでもよい。コンタクト１２を導電体１４に接続するために、基材１０は、ビア１６が設けられている。言い換えれば、少なくとも片側の面から基材の面に対してほぼ垂直に延びる穴ということである。この場合、ビア１６は、導電体１４側から基材１０を通ってコンタクト１２へ延びる開口として形成される。
図示された実施形態のように、コンタクト１２で下側を塞がれているため、ビア１６は止まり穴となる。また、ビア１６は、導電体１４を基材の下側に配置される第二の導電体に接続することも可能である。この場合、ビアは貫通穴となる。
図１に示される基材１０の詳細は、ひとつのビア１６しか含まれていない。実際には、基材には多数のビアが設けられている。もし、このビア１６が以下のように議論されていた場合、基材に備えられた更なるビアに対しても、図に示されているビアと同等に取り扱われる。
この場合、コンタクト１２と導電体１４との間の電気的接続は、ビア１６の壁に位置する導電性コーティング１８によって提供される。予めコーティングされた導電体１４をコンタクト１２に接続する、又は、導電体１４と同じワーキングステップにおいてコーティングするため、導電性コーティング１８は前もって施される。
基材１０の導電体１４が備えられた側には、絶縁材料２０がコーティングされている。絶縁材料２０は、電気的な絶縁のため、及び選択的な遮蔽のためである。例えば、適した材料は、フォトレジスト（レジスト）、エポキシ樹脂、又は、別の誘電体である。
図１示されるように、絶縁材料２０は平坦な表面を有する。これは、特に、たとえビア１６の深さが、ビア１６の直径の１〜２倍あっても（あるケースでは、より大きな深さ比が用いられてもよい）、絶縁材料２０が完全にビア１６に満たされるからである。
図２は、絶縁材料２０がビア１６を完全に満たすように、絶縁材料２０が塗布される工程を概略的に示す。
最初の方法ステップ１では、基材１０が表面調整される。この工程は、図中の矢印Ｐによって示されている。表面調整は、基材１０をプラズマ処理や酸化によって実施されてもよい。表面調整は溶剤を用いて実施されてもよい。これら２つの異なる方法の組み合わせも可能である。
表面調整の後、基材１０は絶縁材料がコーティングされる工程（方法ステップ２）の処理位置に搬送される。
コーティングはスピンコート法が用いられてもよい。スピンコート法は、モータ３２によって回転可能（矢印Ｒ参照）に取付けられたサポート３０上に基材１０が配置される。回転する基材１０にノズル３４を用いて、所望の絶縁材料が基材１０に塗布される。
引き続いて、基材１０は、さらに別の、絶縁材料が硬化される工程（方法ステップ３）の処理位置に搬送される。絶縁材料２０は、特に、紫外光や熱に曝されることによって硬化される（概略的に示されている熱源３６を参照）。
図３は、方法ステップ１を詳細に示す。ここで示される表面調整の実施形態では、スピンコート法により、基材１０に溶剤４０が塗布される。この工程は、大気圧下において実行される。
コーティングのため、基材１０は、モータ４４（再度、矢印Ｒ参照）によって回転可能に取付けられたサポート４２上に配置されてもよい。
溶剤は、例えば、アセトン、ＰＧＭＥＡ（１−メトキシ２−プロピルアセテート）、酢酸エチル、又は、ＮＭＰ（Ｎ−メチル−ピロリドン）であってもよい。
溶剤４０が塗布された後、基材１０は、真空チャンバ５０へ搬送される。真空チャンバ５０内では、基材１０は（概略的に示されている）ヒータ５４が備えられたサポート５２上に配置される。（溶剤４０が塗布された）基材１０は、ヒータ５４を用いて、例えば、３０度より高い温度に温められる。
基材１０が真空チャンバ５０に搬送されたとき、真空チャンバ５０は真空状態である。概略的に示される真空ポンプ５６やベンチュリノズルがこの目的のために利用されてもよい。１つの実施形態においては、圧力が大気圧から０．３バール程度に減圧される（図４も参照）。
ビアが排気された場合、ビア近傍の空気の一部も吸い出される。これは、また、基材１０上に位置する溶剤４０の層にも局所的に影響を与える。
所望の真空度に達した場合、真空チャンバ５０内の圧力は、常時、又は、所定の保持時間（ｔ１〜ｔ２）一定に保たれる。保持時間は、例えば、１０〜６０秒程度であってもよい。この保持時間の間、当初ビア１６内の溶剤層の中に閉じ込められていた気泡が上方へ移動し、溶剤４０がビア１６内で下方に移動する。その結果、ビアの壁は、完全に溶剤４０で濡らされる。
当初ビア内に閉じ込められていた気泡の上昇は、基材１０を温めることによって促進される。この結果、ビア内の気泡は、真空チャンバ内の気圧の低下の影響を受ける場合よりも大きく膨張する。
いったん保持時間が経過すると、真空チャンバ５０は再度換気され、その結果、大気圧まで内部の気圧が上昇する。この工程では、空気がビア１６に吸い込まれ、また、ビア内に溶剤が吸い込まれる。これにより、溶剤４０はビア１６の壁に、完全に密着する。
いったん真空チャンバ５０が初期の圧力に戻ると、基材１０は取り除かれ、方法ステップ２、言い換えれば、絶縁材料２０がコーティングされる工程が実行される処理位置に搬送される。ビア１６の壁が溶剤で濡れているため、絶縁材料２０はビア１６内に良好に流れ込み、ビアを完全に塞ぐ。その結果、内部に含まれる空気等が原因となる問題が無くなり、そして、ビア１６の領域においても、絶縁材料２０は（少なくとも、ほぼ）平坦な表面を有する。

Claims (17)

  1. 基材（１０）の表面調整工程と、
    絶縁材料が平坦な表面を有し、ビア（１６）が完全に絶縁材料で満たされるように、基材（１０）を絶縁材料でコーディングするコーティング工程と
    を実行する前記ビア（１６）が備えられた基材（１０）のコーティング方法。
  2. 前記表面調整工程は、大気圧下で実行されることを特徴とする請求項１に記載の基材のコーティング方法。
  3. 前記基材（１０）は、前記表面調整工程においてプラズマ処理されることを特徴とする請求項１又は２に記載の基材のコーティング方法。
  4. 前記基材（１０）は、前記表面調整工程において酸化処理されることを特徴とする請求項１又は２に記載の基材のコーティング方法。
  5. 前記基材（１０）は、前記表面調整工程を実行するため溶剤（４０）が塗布されることを特徴とする請求項１又は２に記載の基材のコーティング方法。
  6. 前記基材（１０）は、前記プラズマ処理と前記溶剤の塗布との組み合わせにより表面調整されることを特徴とする請求項５に記載の基材のコーティング方法。
  7. 前記基材（１０）は、前記酸化処理と前記溶剤の塗布との組み合わせにより表面調整されることを特徴とする請求項５に記載の基材コーティング方法。
  8. 前記溶剤（４０）は、スピンコート法によって塗布されることを特徴とする請求項５から７の何れか１項に記載の基材コーティング方法。
  9. 前記溶剤（４０）が塗布された基材（１０）は、真空チャンバ（５０）に搬送され、真空チャンバ（５０）の内部の圧力が減圧され、保持時間が経過した後に、真空チャンバ（５０）が再度通気されることを特徴とする請求項５から８の何れか１項に記載の基材のコーティング方法。
  10. 前記真空チャンバ（５０）内の圧力は、大気圧よりも０．１〜０．９バール減圧されることを特徴とする請求項９に記載の基材のコーティング方法。
  11. 保持時間は、約１０〜６０秒であることを特徴とする請求項９又は１０に記載の基材のコーティング方法。
  12. 前記基材（１０）は、前記真空チャンバ（５０）内で加熱されることを特徴とする請求項９から１１の何れか１項に記載の基材のコーティング方法。
  13. 前記基材（１０）は、３０℃よりも高い温度に加熱されることを特徴とする請求項１２に記載の基材のコーティング方法。
  14. 前記溶剤（４０）が塗布された後、前記基材（１０）は、前記絶縁材料（２０）がコーティングされる別のチャンバに搬送されることを特徴とする請求項５から１３の何れか１項に記載の基材のコーティング方法。
  15. 前記絶縁材料（２０）は、スピンコート法により塗布されることを特徴とする請求項１から１４の何れか１項に記載の基材のコーティング方法。
  16. 前記絶縁材料（２０）として、誘電体、レジスト、又はエポキシ樹脂が塗布されることを特徴とする請求項１から１５の何れか１項に記載の基材のコーティング方法。
  17. 前記絶縁材料（２０）は、塗布された後、硬化されることを特徴とする請求項１から１６の何れか１項に記載の基材のコーティング方法。
JP2016077941A 2015-04-08 2016-04-08 基材のコーティング方法 Active JP6700925B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL2014598 2015-04-08
NL2014598A NL2014598B1 (en) 2015-04-08 2015-04-08 Method for coating a substrate.

Publications (2)

Publication Number Publication Date
JP2017018941A true JP2017018941A (ja) 2017-01-26
JP6700925B2 JP6700925B2 (ja) 2020-05-27

Family

ID=53718091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016077941A Active JP6700925B2 (ja) 2015-04-08 2016-04-08 基材のコーティング方法

Country Status (9)

Country Link
US (1) US9799554B2 (ja)
JP (1) JP6700925B2 (ja)
KR (1) KR102530371B1 (ja)
CN (1) CN106057639B (ja)
AT (1) AT516988B1 (ja)
CH (1) CH710963A8 (ja)
DE (1) DE102016106400A1 (ja)
NL (1) NL2014598B1 (ja)
TW (1) TWI701085B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2019096B1 (en) 2017-06-20 2018-12-27 Suss Microtec Lithography Gmbh Nozzle tip adapter, nozzle assembly as well as nozzle

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07100429A (ja) * 1993-10-01 1995-04-18 Toray Ind Inc ポリマ溶液の塗布方法
JPH07320999A (ja) * 1993-03-25 1995-12-08 Tokyo Electron Ltd 塗布膜形成方法及びその装置
JPH10214892A (ja) * 1997-01-30 1998-08-11 Sony Corp 半導体装置の製造方法
JP2003017558A (ja) * 2001-06-28 2003-01-17 Fujitsu Ltd 半導体装置およびその製造方法
JP2003133723A (ja) * 2001-10-25 2003-05-09 Matsushita Electric Ind Co Ltd 導電性ペースト充填方法および導電性ペースト充填装置
JP2008205000A (ja) * 2007-02-16 2008-09-04 Fujitsu Ltd 化合物半導体装置の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04245629A (ja) * 1991-01-31 1992-09-02 Texas Instr Japan Ltd 半導体装置の絶縁膜形成方法および半導体装置
JP3654597B2 (ja) * 1993-07-15 2005-06-02 株式会社ルネサステクノロジ 製造システムおよび製造方法
JP2967734B2 (ja) * 1996-10-18 1999-10-25 日本電気株式会社 薄膜の形成方法
JPH11251312A (ja) * 1998-03-06 1999-09-17 Matsushita Electron Corp 半導体装置の製造方法
JPH11330674A (ja) * 1998-05-07 1999-11-30 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP3598462B2 (ja) * 2000-05-09 2004-12-08 東京エレクトロン株式会社 乾燥方法及び乾燥装置
JP2002043420A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 半導体装置の製造方法及び製造装置
FR2830683A1 (fr) * 2001-10-10 2003-04-11 St Microelectronics Sa Realisation d'inductance et de via dans un circuit monolithique
US6924221B2 (en) * 2002-12-03 2005-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated process flow to improve copper filling in a damascene structure
US6878644B2 (en) * 2003-05-06 2005-04-12 Applied Materials, Inc. Multistep cure technique for spin-on-glass films
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US7429529B2 (en) * 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
EP1840940B8 (de) * 2006-03-28 2014-11-26 Thallner, Erich, Dipl.-Ing. Vorrichtung und Verfahren zum Beschichten eines mikro- und/oder nanostrukturierten Struktursubstrats
KR100756809B1 (ko) * 2006-04-28 2007-09-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
WO2008123049A1 (ja) * 2007-03-30 2008-10-16 Jsr Corporation 被膜形成方法及びそれに用いる樹脂組成物、絶縁膜を有する構造体及びその製造方法並びに電子部品
US8034702B2 (en) * 2007-08-16 2011-10-11 Micron Technology, Inc. Methods of forming through substrate interconnects
JP5593228B2 (ja) * 2007-10-15 2014-09-17 アイメック 電気的相互接続の製作方法、及び該方法で製作されたデバイス
KR20090045669A (ko) * 2007-11-02 2009-05-08 주식회사 하이닉스반도체 소자분리막 제조 방법
KR100927773B1 (ko) * 2008-03-11 2009-11-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
DE102008045068A1 (de) 2008-08-29 2010-03-04 Suss Microtec Lithography Gmbh Verfahren zur Resist-Beschichtung einer Vertiefung in der Oberfläche eines Substrats, insbesondere eines Wafers
US8884378B2 (en) * 2010-11-03 2014-11-11 Infineon Technologies Ag Semiconductor device and a method for manufacturing a semiconductor device
US20120149213A1 (en) * 2010-12-09 2012-06-14 Lakshminarayana Nittala Bottom up fill in high aspect ratio trenches
CN103579073B (zh) * 2012-07-20 2016-06-08 上海华虹宏力半导体制造有限公司 深沟槽填充方法
CN102791049B (zh) * 2012-08-09 2014-04-16 舒定涛 晶瓷厚膜电热器件及其制作方法
CN105122425A (zh) * 2013-04-18 2015-12-02 国立大学法人东北大学 微空腔的内壁面处理方法
US8952544B2 (en) * 2013-07-03 2015-02-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
CN104157612A (zh) * 2014-08-21 2014-11-19 深圳市华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07320999A (ja) * 1993-03-25 1995-12-08 Tokyo Electron Ltd 塗布膜形成方法及びその装置
JPH07100429A (ja) * 1993-10-01 1995-04-18 Toray Ind Inc ポリマ溶液の塗布方法
JPH10214892A (ja) * 1997-01-30 1998-08-11 Sony Corp 半導体装置の製造方法
JP2003017558A (ja) * 2001-06-28 2003-01-17 Fujitsu Ltd 半導体装置およびその製造方法
JP2003133723A (ja) * 2001-10-25 2003-05-09 Matsushita Electric Ind Co Ltd 導電性ペースト充填方法および導電性ペースト充填装置
JP2008205000A (ja) * 2007-02-16 2008-09-04 Fujitsu Ltd 化合物半導体装置の製造方法

Also Published As

Publication number Publication date
NL2014598A (en) 2016-10-12
AT516988A3 (de) 2018-04-15
CH710963A2 (de) 2016-10-14
AT516988B1 (de) 2022-10-15
JP6700925B2 (ja) 2020-05-27
CH710963A8 (de) 2016-12-30
US20160300759A1 (en) 2016-10-13
TWI701085B (zh) 2020-08-11
DE102016106400A1 (de) 2016-10-13
US9799554B2 (en) 2017-10-24
CN106057639B (zh) 2021-09-21
KR102530371B1 (ko) 2023-05-09
TW201707802A (zh) 2017-03-01
CN106057639A (zh) 2016-10-26
KR20160120678A (ko) 2016-10-18
NL2014598B1 (en) 2017-01-20
AT516988A2 (de) 2016-10-15

Similar Documents

Publication Publication Date Title
JP5889691B2 (ja) 基板処理装置および基板処理方法
JP5926086B2 (ja) 基板処理装置および基板処理方法
US20150030774A1 (en) Plating method, plating system and storage medium
TW201635406A (zh) 使用對刺激敏感的犧牲性支撐材料以使高深寬比結構乾燥而不坍陷的系統及方法
TW201631286A (zh) 用於塗佈有含溶劑之塗層的晶圓之烘烤裝置
JP6700925B2 (ja) 基材のコーティング方法
KR102461711B1 (ko) 촉매층 형성 방법, 촉매층 형성 시스템 및 기억 매체
JP2004158836A (ja) 多孔質絶縁膜の形成方法および装置並びにその形成方法を用いて製造した電子デバイス
JP2018113372A (ja) 基板処理方法および基板処理装置
KR20130092208A (ko) 회로 기판에서의 절연성 물질 충진 방법
CN101459050A (zh) 电化学或化学沉积金属层前预浸润晶片表面的方法和装置
JP2004169975A (ja) 減圧乾燥処理装置および基板処理方法
CN103456621B (zh) 半导体器件及其制造方法
JP6181006B2 (ja) めっき前処理方法、めっき処理システムおよび記憶媒体
JP2007009247A (ja) 基板処理装置及び基板処理方法
US9761485B2 (en) Catalyst layer forming method, catalyst layer forming system, and recording medium
TW201725622A (zh) 填充方法及填充裝置
JP2006148004A (ja) 薬液塗布方法及び薬液塗布装置
US10840161B2 (en) Method for manufacturing semiconductor package substrate
TWI494701B (zh) 對基材（尤其是晶片）表面內的孔穴塗覆阻劑之方法
JPWO2016132830A1 (ja) 充填方法および充填装置
JP2006015288A (ja) 塗布機および塗布方法
JP2013145925A (ja) 処理装置
KR20170056959A (ko) 커버부 및 이를 구비하는 세정장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200501

R150 Certificate of patent or registration of utility model

Ref document number: 6700925

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250