JP2016540337A - ネクストビット表を用いたメモリセルのためのリフレッシュ方式 - Google Patents

ネクストビット表を用いたメモリセルのためのリフレッシュ方式 Download PDF

Info

Publication number
JP2016540337A
JP2016540337A JP2016536942A JP2016536942A JP2016540337A JP 2016540337 A JP2016540337 A JP 2016540337A JP 2016536942 A JP2016536942 A JP 2016536942A JP 2016536942 A JP2016536942 A JP 2016536942A JP 2016540337 A JP2016540337 A JP 2016540337A
Authority
JP
Japan
Prior art keywords
address
refresh
weak
weak address
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016536942A
Other languages
English (en)
Other versions
JP6178516B2 (ja
JP2016540337A5 (ja
Inventor
シアンユ・ドン
ジュン・ピル・キム
ジュンウォン・スー
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2016540337A publication Critical patent/JP2016540337A/ja
Publication of JP2016540337A5 publication Critical patent/JP2016540337A5/ja
Application granted granted Critical
Publication of JP6178516B2 publication Critical patent/JP6178516B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

メモリリフレッシュ制御技法により、外部の1×リフレッシュ速度に基づいたフレキシブルな内部リフレッシュ速度が可能になり、外部の1×リフレッシュ速度に基づいた強メモリ行のリフレッシュサイクルをスキップすることが可能になる。メモリコントローラは、リフレッシュアドレスカウンタからリフレッシュアドレスを読み、弱アドレス表から弱アドレスを読み、弱アドレスに組み合わせられたネクストビットシーケンスに少なくとも部分的に基づいて次の弱アドレスを生成することによってメモリリフレッシュを実行する。メモリコントローラは、リフレッシュアドレスを弱アドレスおよび次の弱アドレスと比較する。メモリコントローラは、前記比較に基づいて、リフレッシュサイクルをスキップすることと、リフレッシュアドレスをリフレッシュすることと、弱アドレスをリフレッシュすることと、リフレッシュアドレスと弱アドレスの両方をリフレッシュすることとの間で選択する。

Description

関連出願の相互参照
本出願は、参照によりその全体が本明細書に組み込まれる、2013年12月9日に出願された「REFRESH SCHEME FOR MEMORY CELLS WITH NEXT BIT TABLE」という名称の米国仮特許出願第61/913,788号の利益を主張する。
本開示は、電子メモリ動作に関し、より詳細には、弱保持時間(Weak Retention Time)をもつメモリセルのためのリフレッシュ方式に関する。
半導体メモリデバイスは、たとえば、スタティックランダムアクセスメモリ(SRAM)およびダイナミックランダムアクセスメモリ(DRAM)を含む。DRAMメモリセルは概して、1つのトランジスタおよび1つのキャパシタを含み、それによって、高度の統合をもたらす。キャパシタは、対応するビット値(たとえば、0または1)として情報を記憶するために充電されるか、または放電され得る。キャパシタは電荷を漏電するので、記憶された情報は、キャパシタ電荷が周期的にリフレッシュされない限り、最終的に減衰する。リフレッシュ要件により、DRAMは、SRAMおよび他のスタティックメモリとは対照的にダイナミックメモリと呼ばれる。DRAMの連続的なリフレッシュは、概して、その使用をコンピュータメインメモリに限定する。
DRAMスケーリングは、DRAMチップごとのビット総数を増加させ続け、セルの値を可読に保つプロセスであるDRAMリフレッシュの仕様に直接影響を及ぼす。DRAMリフレッシュの仕様は、リフレッシュコマンドが各DRAMに送られる間隔(tREFI)と、リフレッシュコマンドがDRAMインターフェースを占有する時間量(tRFC)とを含む。残念ながら、DRAMスケーリングは、弱保持セル(たとえば、減少した保持時間を有するセル)の数を増加させる。そのようなセルは、記憶された情報を維持するために追加のリフレッシュサイクルを伴う。チップまたは他の同様のコンピュータアーキテクチャ上のシステムにおけるリフレッシュサイクルの増加により、性能および電力消費量への顕著な影響がもたらされる。場合によっては、リフレッシュサイクルの増加なしに潜在的なDRAMチップ歩留まり損失が生じる。
メモリコントローラ内のメモリリフレッシュ方法は、リフレッシュアドレスカウンタからリフレッシュアドレスを読むステップと、弱アドレス表から弱アドレスを読むステップとを含み得る。本方法はまた、弱アドレスに組み合わせられたネクストビットシーケンスに少なくとも部分的に基づいて次の弱アドレスを生成するステップと、リフレッシュアドレスを弱アドレスおよび次の弱アドレスと比較するステップとを含む。本方法は、リフレッシュサイクルをスキップすることと、リフレッシュアドレスをリフレッシュすることと、弱アドレスをリフレッシュすることと、リフレッシュアドレスと弱アドレスの両方をリフレッシュすることとの間で選択するステップをさらに含む。前記選択するステップは、リフレッシュアドレスと弱アドレスおよび次の弱アドレスとの比較に少なくとも部分的に基づいている。
メモリリフレッシュ装置は、リフレッシュアドレスを記憶するように動作可能なリフレッシュカウンタと、弱アドレスを記憶するように動作可能な弱アドレス表とを含み得る。本装置は、弱アドレスに組み合わせられたネクストビット表内のネクストビット値に少なくとも部分的に基づいて次の弱アドレスを生成するように動作可能なネクストビット表をさらに含む。本装置はまた、リフレッシュサイクルをスキップすることと、リフレッシュアドレスをリフレッシュすることと、弱アドレスをリフレッシュすることと、リフレッシュアドレスと弱アドレスの両方をリフレッシュすることとの間で選択するように動作可能なリフレッシュコントローラを含む。リフレッシュコントローラは、リフレッシュアドレスを弱アドレスおよび次の弱アドレスと比較することに少なくとも部分的に基づいて、この選択を行う。
メモリコントローラ装置は、リフレッシュアドレスを記憶するためのリフレッシュカウンタと、弱アドレスを記憶するための弱アドレス表とを含み得る。本装置は、弱アドレスに組み合わせられたネクストビット表内のネクストビット値に少なくとも部分的に基づいて次の弱アドレスを生成するためのネクストビット表をさらに含む。本装置はまた、リフレッシュアドレスを弱アドレスおよび次の弱アドレスと比較することに少なくとも部分的に基づいて、リフレッシュサイクルをスキップすることと、リフレッシュアドレスをリフレッシュすることと、弱アドレスをリフレッシュすることと、リフレッシュアドレスと弱アドレスの両方をリフレッシュすることとの間で選択するための手段を含む。
本開示の別の態様は、非一時的コンピュータ可読媒体がプログラムコードを記録された、メモリリフレッシュのためのコンピュータプログラム製品を含む。プログラムコードは、リフレッシュカウンタ内にリフレッシュアドレスを記憶するためのプログラムコードと、弱アドレス表内に弱アドレスを記憶するためのプログラムコードと、弱アドレスに組み合わせられたネクストビット表内のネクストビット値に少なくとも部分的に基づいて次の弱アドレスを生成するためのプログラムコードとを含む。プログラムコードはまた、リフレッシュアドレスを弱アドレスおよび次の弱アドレスと比較することに少なくとも部分的に基づいて、リフレッシュサイクルをスキップすることと、リフレッシュアドレスをリフレッシュすることと、弱アドレスをリフレッシュすることと、リフレッシュアドレスと弱アドレスの両方をリフレッシュすることとの間で選択するためのプログラムコードを含む。
上記は、続く詳細な説明をよりよく理解することができるように、本開示の特徴および技術的利点について、かなり大まかに概説したものである。本開示のさらなる特徴および利点について、以下で説明する。本開示は、本開示と同じ目的を果たすための他の構造を修正または設計するための基礎として容易に利用できることを、当業者には理解されたい。そのような均等な構成が、添付の特許請求の範囲に記載の本開示の教示から逸脱しないことも、当業者は理解されたい。本開示の構成と動作方法の両方に関して本開示の特徴になると考えられる新規の特徴が、さらなる目的および利点とともに、以下の説明を添付の図と併せて検討することからよりよく理解されるであろう。しかしながら、図の各々は、例示および説明を目的として提供されているに過ぎず、本開示の制限を定めるものではないことを、明確に理解されたい。
本開示のより完全な理解のために、ここで、添付の図面と併せて以下の説明を参照する。
本開示の態様による、他のメモリセルのためのリフレッシュ頻度を維持しながら、弱保持状態をもつメモリセルのリフレッシュ頻度を増加させるための技法を示す回路タイミング図である。 本開示の態様による、他のメモリセルのためのリフレッシュ頻度を維持しながら、弱保持状態をもつメモリセルのリフレッシュ頻度を増加させるための技法を示す回路タイミング図である。 本開示の一態様による、リフレッシュ制御ブロックを含むメモリコントローラを示すブロック図である。 本開示の一態様による、弱保持状態を有するメモリアドレスを与えるためのリフレッシュ表である。 対応するリフレッシュ速度と、対応するリフレッシュ速度に対する次の弱アドレスを生成するための対応するNEXT BITとを示すための保持ビットの使用を示す表である。 対応するリフレッシュ速度に対する次の弱アドレスを生成するためのNEXT BITと弱アドレスとの組合せを示す概念図である。 対応するリフレッシュ速度に対する次の弱アドレスを生成するためのネクストビットと弱アドレスとの組合せを示す概念図である。 本開示の別の態様による、弱保持状態をもつメモリセルのためのリフレッシュ方式を示すフローチャートである。 本開示の一態様による、2×速度リフレッシュサイクルの一例を示す表である。 本開示の一態様による、1.5×速度リフレッシュサイクルの一例を示す表である。 本開示の一態様による、対応するリフレッシュ速度と、強メモリセルに対する0.5×リフレッシュ速度を実装するための対応するNEXT BITとを示すための保持ビットの使用を示す表である。 本開示の一態様による、強メモリセルに対する0.5×リフレッシュ速度を実装するための、強アドレスをもつNEXT BITの使用を示す概念図である。 本開示の一態様による、強メモリセルに対する0.5×リフレッシュ速度を実装するための、強アドレスをもつNEXT BITの使用を示す概念図である。 本開示の態様を有利に用いることができる例示的なワイヤレス通信システムを示すブロック図である。
添付の図面に関して以下に記載される詳細な説明は、様々な構成の説明として意図されており、本明細書で説明される概念が実施され得る唯一の構成を表すことを意図されていない。詳細な説明は、様々な概念の完全な理解を与えるための具体的な詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細がなくても実施することができることは当業者に明らかであろう。いくつかの例では、そのような概念を不明瞭にすることを避けるために、よく知られている構造および構成要素がブロック図形式で示される。本明細書の説明では、「および/または」という用語の使用は、「包含的論理和」を表すことが意図され、「または」という用語の使用は、「排他的論理和」を表すことが意図される。
ダイナミックランダムアクセスメモリ(DRAM)スケーリングは、DRAMチップ当たりのビット総数を増加させ続けている。容量のこの増加は、ビットセルの値が可読に保たれるプロセスであるDRAMリフレッシュの仕様に直接影響を及ぼす。DRAMリフレッシュの仕様は、リフレッシュコマンドが各DRAMに送られる間隔(tREFI)と、リフレッシュコマンドがDRAMインターフェースを占有する時間量(tRFC)とを含む。残念ながら、DRAMスケーリングは、弱保持セル(たとえば、減少した保持時間を有するセル)の数をも増加させる。そのようなセルは、記憶された情報を維持するために増加したリフレッシュサイクルを伴う。性能および電力消費量は、チップ(SoC)または他の同様のコンピュータアーキテクチャ上のシステムにおけるDRAM上のリフレッシュサイクルの増加により著しく影響を及ぼされる。弱保持セルの数の増加からの潜在的なDRAMチップ歩留まり損失がリフレッシュサイクルの増加なしに生じる。
本開示の一態様は、リフレッシュ期間(たとえば、リフレッシュ間隔tREFI)の名目上の増加に伴って、弱保持状態をもつセルに対するリフレッシュサイクルを挿入する。一構成では、リフレッシュコントローラは、弱セルに対するリフレッシュ動作を挿入すること、および/または強セルに対するリフレッシュサイクルをスキップすることの間で選択し得る。この構成では、リフレッシュコントローラは、リフレッシュアドレスを弱アドレスおよび次の弱アドレスと比較することに少なくとも部分的に基づいて、リフレッシュサイクルをスキップすることと、リフレッシュアドレスをリフレッシュすることと、弱アドレスをリフレッシュすることと、リフレッシュアドレスと弱アドレスの両方をリフレッシュすることとの間で選択する。
図1Aおよび図1Bは、他のメモリセルのためのリフレッシュ頻度を維持しながら、弱保持状態をもつメモリセル(たとえば、行)のリフレッシュ頻度を増加させるための既存の技法を示す回路タイミング図を示す。図1Aは、リフレッシュアドレス120に対してリフレッシュ動作を実行するためのダブルリフレッシュサイクル110をもつタイミング図100を示す。ダブルリフレッシュサイクル110は、たとえば、32ミリ秒(ms)のリフレッシュ仕様の場合には16ミリ秒(ms)であり得る。この例では、弱保持状態を有するリフレッシュアドレス122をもつ4行のメモリがある。典型的には、リフレッシュアドレス0、1、2、および3に対してリフレッシュ動作が実行される。ただし、この例では、後続のパス中でリフレッシュアドレス124と、リフレッシュアドレス126と、リフレッシュアドレス128とに対するリフレッシュ動作がスキップされる。図1Aに示すように、通常の保持状態をもつリフレッシュアドレスに対するリフレッシュサイクルをスキップしながら、弱保持状態を有するリフレッシュアドレス122に対するリフレッシュサイクルが倍化される。
図1Bは、リフレッシュアドレス170に対してリフレッシュ動作を実行するためにシングルリフレッシュサイクル160を用いる所望のタイミング図150を示す。シングルリフレッシュサイクル160は、たとえば、32ミリ秒(ms)であり得る。この例では、同じく、弱保持状態を有するリフレッシュアドレス172をもつ4行のメモリがある。典型的には、弱保持状態をもつリフレッシュアドレス172に対して挿入リフレッシュ動作180が実行される。この例では、弱行リフレッシュサイクルが挿入される。図1Bに示すように、通常の保持状態をもつリフレッシュアドレスに対するリフレッシュサイクルを維持しながら、弱保持状態をもつリフレッシュアドレス172のみに対するリフレッシュサイクルが倍化される。リフレッシュの増加により、リフレッシュ間隔(tREFI)がわずかに増加するが、弱セルの数は、通常のセルの数に対して極めて少ない。その間隔の増加がより小さいために、図1Bに示すリフレッシュサイクルは、図1Aに示すリフレッシュサイクルと比較して好都合であり得る。
いくつかの環境では、外部の(1×)リフレッシュ速度に基づいて弱メモリセルに対するダブル(2×)リフレッシュ速度を提供することに限定される既存のリフレッシュ方式は、メモリリソースを浪費する。たとえば、いくつかの弱メモリセルをリフレッシュするために1.5×リフレッシュ速度またはいくつかの他のリソースが、2×リフレッシュ速度よりも好適であり得る環境では、リソースが節約され得る。
本開示の一態様は、外部の1×リフレッシュ速度に基づいてフレキシブルな内部のリフレッシュ速度を可能にするメモリリフレッシュ制御技法を含む。本開示の別の態様は、外部の1×リフレッシュ速度に基づいて強メモリ行に対するリフレッシュサイクルをスキップすることを可能にするメモリリフレッシュ制御技法を含む。
図2Aは、本開示の一態様による、メモリブロック260に結合されたリフレッシュ制御ブロック210を含むメモリコントローラ200を示すブロック図である。この構成では、リフレッシュ制御ブロック210は、リフレッシュカウンタ220、弱行表(weak row table)230、NEXT BIT表240、およびリフレッシュ制御論理250を含む。図2Bにさらに示す弱行表230は、対応する弱保持状態をもつメモリアドレス(たとえば、弱アドレス(WADD))のみを含む。
NEXT BIT表240は、弱行表230に対応する。NEXT BIT表240は、対応する弱行に対して1.5×リフレッシュ速度または2×リフレッシュ速度を実装するための、本開示の態様によるデータ構造体である。リフレッシュ制御論理250は、リフレッシュする次の行がどれであるべきかを決定する。NEXT BIT表240は、行リフレッシュをリフレッシュシーケンス内のどこに挿入すべきかを決定することによって適切なリフレッシュ速度を実装する。
図3Aは、弱行表230(図2B)内の項目に対応する事前プログラムされる保持ビット302を含む表300である。事前プログラムされる保持ビット302は、弱行表230(図2B)に記載された各それぞれの行に適用されるリフレッシュ速度304を規定する。事前プログラムされる保持ビット302は、行が通常の行であるか、または弱行であるか、および弱行が2×リフレッシュ速度または1.5×リフレッシュ速度を受けるべきかどうかに基づいて事前プログラムされ得る。保持ビット表では、本開示のこの態様によれば、保持ビット値00は外部の1×リフレッシュ速度における通常のリフレッシュを示し、保持ビット値01はメモリセルの弱行に適用される1.5×リフレッシュ速度を示し、保持ビット値10はメモリセルの弱行に適用される2×リフレッシュ速度を示す。この例では、保持ビット値11は、利用不可能なリフレッシュ速度、またはメモリセルの対応する行に適用される代替のリフレッシュ速度を示す。
NEXT BIT306は、保持ビットに基づいて規定される。NEXT BIT306は、次の弱アドレス(NEXT_WADD)を生成するために弱アドレスと組み合わされる。図3Bに示すように、本開示の態様によれば、2×リフレッシュ速度を実装するためにNEXT BIT306に単一ビットのサイクル310が使用される場合があり、1.5×リフレッシュ速度を実装するために2ビットのNEXT BITサイクル312が使用される場合がある。図3Cは、本開示の一態様による、次の弱アドレス316を生成するためのNEXT BIT306と弱アドレス314との組合せを示す。図3Cに示す例は、次の弱アドレス316を生成するためにNEXT BIT306のうちの2つが使用される、1.5×リフレッシュ速度の実装形態である。2×リフレッシュ速度を実装するためには、次の弱アドレス316を生成するのに、NEXT BIT306のうちの1つのみが使用され、NEXT BIT306のうちの第2番目は無視される。
本開示の一態様によれば、2×リフレッシュサイクルでは、次の弱アドレス316を生成するために、NEXT BIT306のうちの現在の単一のビットが、弱アドレス314のコピー内の最上位ビットと入れ替わる。1.5×リフレッシュサイクルでは、次の弱アドレス316を生成するために、NEXT BIT306のうちの2つの現在のビットが、弱アドレス314のコピー内の2つの最上位ビットと入れ替わる。
図4は、本開示の一態様による、弱保持状態をもつメモリセルのためのリフレッシュ方式を示すフローチャート400である。ブロック410では、どのNEXT BITを使用すべきかを決定するために、保持ビット(RET)が読まれる。ブロック412〜416において、リフレッシュアドレス(REFADD)、弱行アドレス(WADD)、および次の弱行アドレス(NEXT_WADD)が比較される。
リフレッシュアドレスが弱行アドレスに等しくなく、リフレッシュアドレスが次の弱行アドレスに等しくない場合、ブロック418において、リフレッシュアドレスがリフレッシュされる(たとえば、第1の基準)。本開示の態様によれば、リフレッシュアドレスが弱行アドレスに等しくないが、リフレッシュアドレスが次の弱行アドレスに等しい場合、ブロック420において、リフレッシュアドレスと弱行アドレスの両方がリフレッシュされる(たとえば、第2の基準)。
リフレッシュアドレスが弱行アドレスに等しいが、リフレッシュアドレスが次の弱行アドレスに等しくない場合、ブロック422において、リフレッシュアドレスがスキップされる(たとえば、第3の基準)。リフレッシュアドレスが弱行アドレスに等しく、リフレッシュアドレスが次の弱行アドレスに等しい場合、ブロック424において、弱行アドレスがリフレッシュされる(たとえば、第4の基準)。ブロック426および428では、すべての弱行アドレスがリフレッシュされた後、NEXT BIT(N0,N1)の値が保持ビットに基づいて更新され、次の弱行アドレスがNEXT BIT(N0,N1)に基づいて変更される。次いで、リフレッシュサイクルが開始402から繰り返される。
図5は、本開示の一態様による、2×速度リフレッシュサイクルの一例を示す表500を示す。表500は、2×速度リフレッシュ動作の各サイクルに対する、REFADD、WADD、およびNEXT_WADDの値を含む。図5に示す例では、アドレス行0は、弱アドレスである。例示的なリフレッシュシーケンスは、リフレッシュ行アドレス0からリフレッシュ行アドレス15までの、16行メモリおよびサイクルをリフレッシュすることに基づいている。たとえば、実用的な実装形態は、16K行または32K行を有するはるかに大きいメモリを含み得る(たとえば、8Kを超える行をもつDRAMに関して、複数の行がグループ化され同時にリフレッシュされ、通常、8K「行グループ」が存在し、各リフレッシュコマンドが1つのグループをリフレッシュする)ことを理解されたい。REFADDの値は、0から15まで循環し、次いで0に戻る。この例では、1つの弱行(行0)しか存在しないので、WADDの値は常に0である。NEXT_WADD値は、0に初期化され、次いで、弱アドレスがリフレッシュされるたびに変化する。
図5に示す例では、第1のリフレッシュサイクル(REFADD=0)が上述の第4の基準を満たすので、第1のリフレッシュサイクル中にWADDのみがリフレッシュされる。その後、NEXT BITが更新され、それに応じて、NEXT_WADDも、NEXT BITによって示される量だけ更新される。この例では、NEXT_WADDは、2×リフレッシュ例におけるNEXT BIT値1に対応する8に更新される。REFADD=1からREFADD=7までの次の7つのリフレッシュサイクルの各々が条件1を満たすので、通常の1×リフレッシュのみが行われる。
第9のリフレッシュサイクル(たとえば、REFADD=8)が上述の第2の基準を満たすので、同じサイクルにおいて、通常のリフレッシュと弱行リフレッシュの両方が行われる(たとえば、REFADD=8とWADD=0の両方がリフレッシュされる)。このサイクルにおいてWADDがリフレッシュされたので、NEXT BIT、およびそれに応じてNEXT_WADDが再び更新される。この例では、NEXT_WADDが0に更新される。次いで、第10〜第16のリフレッシュサイクル(たとえば、REFADD=9からREFADD=15まで)では、16個のメモリアドレスの1つの全リフレッシュ期間を完了するために、通常のリフレッシュのみが行われる。次いで、リフレッシュシーケンスが繰り返される。リフレッシュされた行の得られたシーケンスは、0、1、2、3、4、5、6、7、(8および0)、9、10、11、12、13、14、15であり、シーケンス中に弱行0が2回リフレッシュされたことを示す。
図6は、本開示の一態様による、1.5×速度リフレッシュサイクルの一例を示す表600を示す。表600は、1.5×速度リフレッシュ動作の各サイクルに対する、REFADD、WADD、およびNEXT_WADDの値を含む。図6に示す例では、アドレス行0は、弱アドレスである。REFADDの値は、0から15まで循環し、次いで0に戻る。この例では、1つの弱行(行0)しか存在しないので、WADDの値は常に0である。NEXT_WADD値は、0に初期化され、次いで、弱アドレスがリフレッシュされるたびに変化する。
1.5×リフレッシュ速度の実装形態では、本開示の態様によれば、2つのNEXT BITは、図3Bに示すように00、11、10、01からのパターンで変化する。対応するNEXT_WADDは、上述のように0から12、12から8、8から2、および2から0のパターンで再び変化する。この例では、サイクル0において、図4を参照しながら上述した4つの基準に基づいて、弱行リフレッシュのみが実行される。第11のリフレッシュサイクル(REFADD=12)では、4つの基準に基づいて、通常のリフレッシュ(メモリ行アドレス12)と弱行リフレッシュ(メモリ行アドレス0)の両方が再び実行される。第12〜第14のサイクル(REFADD=13〜REFADD=15)は、4つの基準に基づいて通常の動作を受ける。リフレッシュシーケンスの第2ラウンドにおけるREFADD=0である、第17のサイクルでは、第3の基準を満たすので、リフレッシュがスキップされる。リフレッシュシーケンスの第2ラウンドにおけるREFADD=8である、第25のサイクルでは、上述の4つの基準に基づいて、行8と行0の両方がリフレッシュされる。この例は、本開示の態様による、1.5×リフレッシュ速度でリフレッシュされる弱行を示す。
本開示の別の態様によれば、弱行表は、強保持を有するメモリアドレスに関していくつかのリフレッシュサイクルのスキップを容易にするための強行アドレスも含み得る。これにより、強メモリセルに関して、外部の1×リフレッシュ速度よりも低いリフレッシュ速度を実装することが可能になる。図7Aを参照すると、保持ビット表700内の保持ビット値11は、メモリセルの強行に関して外部の1×リフレッシュ速度よりも低いリフレッシュ速度を示し得る。
図7Aは、弱行表230(図2B)内の項目に対応する事前プログラムされる保持ビット702を含む表700を示す。事前プログラムされる保持ビット702は、弱行表230(図2B)に記載された各それぞれの行に適用されるリフレッシュ速度704を規定する。事前プログラムされる保持ビット702は、たとえば、行が通常の行であるか、または弱行であるか、および弱行が2×リフレッシュ速度保護または1.5×リフレッシュ速度を受けるべきかどうかに基づいて事前プログラムされる。本開示の態様による保持ビット表のこの例では、保持ビット値00は外部の1×リフレッシュ速度における通常のリフレッシュを示し、保持ビット値01はメモリセルの弱行に適用される1.5×リフレッシュ速度を示し、保持ビット値10はメモリセルの弱行に適用される2×リフレッシュ速度を示す。たとえば、保持ビット値11は、0.5×リフレッシュ速度が強メモリセルの対応する行に適用されていることを示し得る。
NEXT BIT706は、0.5×リフレッシュ速度を実装するために11に設定されている事前プログラムされる保持ビット702に基づいて規定される。図7Bに示すように、保持ビットが11に設定されるとき、利用されるNEXT BITは単一ビット(たとえば、N1)であり、他方のNEXT BIT(たとえば、N0)は無視される。0.5×リフレッシュ速度を実装するために事前プログラムされる保持ビット702が11に設定されるとき、サイクル中に強行がリフレッシュされるかどうかにかかわらず、強行アドレスのすべてのリフレッシュサイクルの後、NEXT BITは、その状態を変化させる。
図7Cは、本開示の一態様による、強行リフレッシュの動作をさらに示す。事前プログラムされる保持ビット702が11に設定される際、NEXT BIT(N1)706が1に設定されるときだけ、対応する強行アドレス710がリフレッシュされる。各リフレッシュサイクルの後、NEXT BIT(N1)706が0に設定される。これは、1つおきにリフレッシュサイクルをスキップさせ、それによって、強行アドレス710に対して0.5×リフレッシュ速度を実装する。したがって、本開示の一態様によれば、強アドレスの1つのリフレッシュサイクル内の通常のリフレッシュ動作と、強アドレスの次のリフレッシュサイクルをスキップすることとの間で交互に行うために、NEXT BIT706が使用される。
本開示の一態様によるメモリコントローラ装置は、リフレッシュアドレスを記憶するためのリフレッシュカウンタと、弱アドレスを記憶するための弱アドレス表と、弱アドレスに組み合わせられたネクストビット表内のネクストビット値に少なくとも部分的に基づいて次の弱アドレスを生成するためのネクストビット表とを含む。メモリコントローラは、リフレッシュアドレスを弱アドレスおよび次の弱アドレスと比較することに少なくとも部分的に基づいて、リフレッシュサイクルをスキップすることと、リフレッシュアドレスをリフレッシュすることと、弱アドレスをリフレッシュすることと、リフレッシュアドレスと弱アドレスの両方をリフレッシュすることとの間で選択するための手段を含み得る。本開示のこの態様によれば、選択するための前記手段は、図2Aに示すリフレッシュ制御論理250を含み得る。
メモリコントローラ装置はまた、リフレッシュアドレスに対応する少なくとも1つの保持ビットを読むための手段と、保持ビットに基づいてリフレッシュ速度を決定するための手段と、保持ビットに基づいてネクストビットシーケンスを決定するための手段と、弱アドレスの各リフレッシュの後、ネクストビットシーケンスに従ってネクストビットを変更するための手段とを含み得る。保持ビットを読み、リフレッシュ速度を決定し、ネクストビットシーケンスを決定し、ネクストビットを変更するための手段は、図2Aに示すように構成された、リフレッシュカウンタ220、弱行表230、NEXT BIT表240、およびリフレッシュ制御論理を含み得る。
本開示の一態様によれば、メモリコントローラ装置はまた、リフレッシュアドレスが弱アドレスに等しく、次の弱アドレスに等しくないとき、リフレッシュサイクルをスキップするための手段と、リフレッシュアドレスが弱アドレスに等しくなく、次の弱アドレスに等しくないとき、リフレッシュアドレスをリフレッシュするための手段と、リフレッシュアドレスが弱アドレスに等しく、次の弱アドレスに等しいとき、弱アドレスをリフレッシュするための手段と、リフレッシュアドレスが弱アドレスに等しくなく、次の弱アドレスに等しいとき、リフレッシュアドレスと弱アドレスの両方をリフレッシュするための手段とを含み得る。リフレッシュサイクルをスキップするための手段、リフレッシュアドレスをリフレッシュするための手段、弱アドレスをリフレッシュするための手段、およびリフレッシュアドレスと弱アドレスの両方をリフレッシュするための手段は、図2Aに示すように構成された、リフレッシュカウンタ220、弱行表230、NEXT BIT表240、およびリフレッシュ制御論理を含み得る。
メモリ制御システムの態様を、様々な装置および方法を参照して提示する。これらの装置および方法は、以下の発明を実施するための形態において説明され、様々なブロック、モジュール、構成要素、回路、ステップ、プロセス、アルゴリズムなど(「要素」と総称される)によって添付の図面に示される。これらの要素は、電子ハードウェア、コンピュータソフトウェア、またはそれらの任意の組合せを使用して実装され得る。そのような要素をハードウェアとして実装するか、またはソフトウェアとして実装するかは、具体的な適用例およびシステム全体に課された設計制約に依存する。
例として、要素、もしくは要素の任意の部分、または要素の任意の組合せは、1つまたは複数のプロセッサを含む「処理システム」で実装され得る。プロセッサの例としては、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ(DSP)、フィールドプログラマブルゲートアレイ(FPGA)、プログラマブル論理デバイス(PLD)、ステートマシン、ゲート論理、個別ハードウェア回路、および本開示全体にわたって説明される様々な機能を実行するように構成された他の適切なハードウェアがある。処理システム内の1つまたは複数のプロセッサは、ソフトウェアを実行することができる。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、または他の名称で呼ばれるかどうかを問わず、命令、命令セット、コード、コードセグメント、プログラムコード、プログラム、サブプログラム、ソフトウェアモジュール、アプリケーション、ソフトウェアアプリケーション、ソフトウェアパッケージ、ルーチン、サブルーチン、オブジェクト、実行可能ファイル、実行スレッド、手順、機能などを意味するように広く解釈されるべきである。
したがって、1つまたは複数の例示的な構成では、説明される機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せに実装することができる。ソフトウェアで実装される場合、機能は、1つもしくは複数の命令またはコードとして非一時的コンピュータ可読媒体上に記憶されるか、あるいは非一時的コンピュータ可読媒体上で符号化され得る。コンピュータ可読媒体は、コンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、命令もしくはデータ構造の形態の所望のプログラムコードを搬送もしくは記憶するために使用することができ、コンピュータによってアクセスすることができる、任意の他の媒体を含み得る。上記の組合せもコンピュータ可読媒体の範囲の中に含まれるべきである。
図8は、本開示の一態様を有利に用いることができる例示的なワイヤレス通信システム800を示す。説明のために、図8は、3つの遠隔ユニット820、830、および850と、2つの基地局840とを示す。一般的なワイヤレス通信システムは、これよりも多くの遠隔ユニットおよび基地局を有し得ることが認識されよう。遠隔ユニット820、830、および850は、以下でさらに説明する本開示の態様であるメモリコントローラ回路825A、825B、および825Cをそれぞれ含む。図8は、基地局840から遠隔ユニット820、830、および850への順方向リンク信号880と、リモートユニット820、830、および850から基地局840への逆方向リンク信号890とを示す。
図8では、ワイヤレスローカルループシステムにおいて、遠隔ユニット820は携帯電話として示され、遠隔ユニット830はポータブルコンピュータとして示され、遠隔ユニット850は定位置遠隔ユニットとして示されている。たとえば、遠隔ユニットは、セルフォン、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯情報端末などのポータブルデータユニット、またはメータ読取り機器などの固定位置データユニットとすることができる。図8は、本開示の教示によるメモリコントローラ回路を示すが、本開示は、これらの例示的な図示のユニットに限定されない。たとえば、本開示の態様によるメモリコントローラ回路は、任意のデバイスにおいて最適に用いられ得る。
特定の回路が説明されたが、当業者は、本開示を実施するために、開示された回路のすべてが必要とされるわけではないことを理解されよう。その上、本開示に対する注目を維持するために、いくつかのよく知られている回路は記載されなかった。同様に、説明はいくつかのロケーションにおける論理「0」および論理「1」に言及しているが、本開示の動作に影響を及ぼすことなく、論理値は入れ替えることができ、それに応じて回路の残りの部分が調整されることを当業者は諒解する。
様々な装置および方法に関連して、いくつかのプロセッサが説明されてきた。これらのプロセッサは、電子ハードウェア、コンピュータソフトウェア、またはそれらの任意の組合せを使用して実装され得る。そのようなプロセッサがハードウェアとして実装されるか、ソフトウェアとして実装されるかは、具体的な用途およびシステムに課される全体的な設計制約に依存する。例として、プロセッサ、プロセッサの任意の部分、または、本開示で提示されるプロセッサの任意の組合せは、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ(DSP)、フィールドプログラマブルゲートアレイ(FPGA)、プログラマブル論理デバイス(PLD)、ステートマシン、ゲート論理、個別ハードウェア回路、および、本開示全体にわたって説明された様々な機能を実行するように構成された他の適切な処理構成要素で実装され得る。本開示で提示されるプロセッサ、プロセッサの任意の部分、またはプロセッサの任意の組合せの機能は、マイクロプロセッサ、マイクロコントローラ、DSP、または他の適切なプラットフォームによって実行されているソフトウェアにより実装され得る。
ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、または他の名称で呼ばれるかどうかを問わず、命令、命令セット、コード、コードセグメント、プログラムコード、プログラム、サブプログラム、ソフトウェアモジュール、アプリケーション、ソフトウェアアプリケーション、ソフトウェアパッケージ、ルーチン、サブルーチン、オブジェクト、実行可能ファイル、実行スレッド、手順、機能などを意味するように広く解釈されるべきである。ソフトウェアは、非一時的コンピュータ可読媒体上に存在する場合がある。コンピュータ可読媒体は、例として、磁気記憶デバイス(たとえば、ハードディスク、フロッピーディスク、磁気ストリップ)、光ディスク(たとえば、コンパクトディスク(CD)、デジタル多用途ディスク(DVD))、スマートカード、フラッシュメモリデバイス(たとえば、カード、スティック、キードライブ)、ランダムアクセスメモリ(RAM)、読取り専用メモリ(ROM)、プログラマブルROM(PROM)、消去可能PROM(EPROM)、電気的消去可能PROM(EEPROM)、レジスタ、またはリムーバブルディスクのようなメモリを含み得る。メモリは、本開示全体にわたって提示した様々な態様ではプロセッサとは別個に示されているが、メモリはプロセッサの内部にあり得る(たとえば、キャッシュまたはレジスタ)。
コンピュータ可読媒体はコンピュータプログラム製品において具体化され得る。例として、コンピュータプログラム製品は、パッケージング材料中のコンピュータ可読媒体を含み得る。当業者は、特定の適用例および全体的なシステムに課された設計制約全体に応じて、本開示全体にわたって提示された記載の機能を最もよく実装する方法を認識されよう。
本明細書で説明した、様々な例示的なブロック、モジュール、要素、構成要素、方法、およびアルゴリズムは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得ることを当業者は諒解されよう。さらに、これらは、説明したこととは別に区分され得る。ハードウェアとソフトウェアのこの互換性を説明するために、様々な例示的なセクション、ブロック、モジュール、要素、構成要素、方法、およびアルゴリズムを、上記では概してそれらの機能に関して説明してきた。そのような機能が、ハードウェアまたはソフトウェアのどちらとして実施されるのかは、具体的な適用例と、システム全体に課せられる設計制約とによって決まる。当業者は、各特定の用途のために様々な方法で説明した機能を実装することができる。
開示されたプロセスにおけるステップまたはブロックの特定の順序または階層は、例示的な手法の説明であることを理解されたい。設計上の選好に基づいて、プロセスにおけるステップまたはブロックの特定の順序または階層が並べ替えられてもよいことを理解されたい。添付の方法クレームは、様々なステップの要素を例示的な順序で提示したものであり、提示された特定の順序または階層に限定されることを意味するものではない。
本開示およびその利点について詳しく説明したが、添付の特許請求の範囲によって規定される本開示の趣旨および範囲から逸脱することなく、本明細書において様々な変更、代用および改変を行うことができることは理解されたい。さらに、本出願の範囲は、本明細書で説明したプロセス、機械、製造、組成物、手段、方法、およびステップの特定の構成に限定されるものではない。当業者が本開示から容易に諒解するように、本明細書で説明した対応する構成と実質的に同じ機能を実行するか、または実質的に同じ結果を実現する、現存するまたは今後開発されるプロセス、機械、製造、組成物、手段、方法、またはステップが、本開示に従って利用され得る。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップをそれらの範囲内に含むものとする。
本開示の前述の説明は、いかなる当業者も本開示を作製または使用できるようにするために提供される。本開示に対する様々な修正形態が当業者には容易に明らかとなり、本明細書で定義する一般原理は、本開示の趣旨または範囲から逸脱することなく、他の変形形態に適用され得る。したがって、本開示は、本明細書で説明される例および設計に限定されるものではなく、本明細書で開示される原理および新規の特徴に合致する最も広い範囲を与えられるべきである。
100 タイミング図
110 ダブルリフレッシュサイクル
120 リフレッシュアドレス
122 弱保持状態を有するリフレッシュアドレス
124 リフレッシュアドレス
126 リフレッシュアドレス
128 リフレッシュアドレス
150 タイミング図
160 シングルリフレッシュサイクル
170 リフレッシュアドレス
172 弱保持状態を有するリフレッシュアドレス
180 挿入リフレッシュ動作
200 メモリコントローラ
210 リフレッシュ制御ブロック
220 リフレッシュカウンタ
230 弱行表
240 NEXT BIT表
250 リフレッシュ制御論理
260 メモリブロック
300 表
302 事前プログラムされる保持ビット
304 リフレッシュ速度
306 NEXT BIT
310 単一ビットのサイクル
312 2ビットのNEXT BITサイクル
314 弱アドレス
316 次の弱アドレス
700 保持ビット表
702 事前プログラムされる保持ビット
704 リフレッシュ速度
706 NEXT BIT
710 強行アドレス
800 ワイヤレス通信システム
820 遠隔ユニット、携帯電話
825A メモリコントローラ回路
825B メモリコントローラ回路
825C メモリコントローラ回路
830 遠隔ユニット、ポータブルコンピュータ
840 基地局
850 遠隔ユニット、定位置遠隔ユニット
880 順方向リンク信号
890 逆方向リンク信号

Claims (20)

  1. メモリコントローラ内のメモリリフレッシュ方法であって、
    リフレッシュアドレスカウンタからリフレッシュアドレスを読むステップと、
    弱アドレス表から弱アドレスを読むステップと、
    前記弱アドレスに組み合わせられたネクストビットシーケンスに少なくとも部分的に基づいて次の弱アドレスを生成するステップと、
    前記リフレッシュアドレスを前記弱アドレスおよび前記次の弱アドレスと比較するステップと、
    前記比較に少なくとも部分的に基づいて、リフレッシュサイクルをスキップすることと、前記リフレッシュアドレスをリフレッシュすることと、前記弱アドレスをリフレッシュすることと、前記リフレッシュアドレスと前記弱アドレスの両方をリフレッシュすることとの間で選択するステップと
    を含む、方法。
  2. 前記リフレッシュアドレスに対応する少なくとも1つの保持ビットを読むステップと、
    前記少なくとも1つの保持ビットに基づいてリフレッシュ速度を決定するステップと
    をさらに含む、請求項1に記載の方法。
  3. 前記少なくとも1つの保持ビットに基づいて前記ネクストビットシーケンスを決定するステップをさらに含む、請求項2に記載の方法。
  4. 前記弱アドレスの各リフレッシュの後、前記ネクストビットシーケンスに従ってネクストビットを変更するステップをさらに含む、請求項3に記載の方法。
  5. 前記リフレッシュアドレスが前記弱アドレスに等しく、前記次の弱アドレスに等しくないとき、前記リフレッシュサイクルをスキップするステップと、
    前記リフレッシュアドレスが前記弱アドレスに等しくなく、前記次の弱アドレスに等しくないとき、前記リフレッシュアドレスをリフレッシュするステップと、
    前記リフレッシュアドレスが前記弱アドレスに等しく、前記次の弱アドレスに等しいとき、前記弱アドレスをリフレッシュするステップと、
    前記リフレッシュアドレスが前記弱アドレスに等しくなく、前記次の弱アドレスに等しいとき、前記リフレッシュアドレスと前記弱アドレスの両方をリフレッシュするステップと
    をさらに含む、請求項1に記載の方法。
  6. 前記弱アドレス表から強アドレスを読むステップと、
    前記強アドレスのリフレッシュサイクルをスキップするステップと
    をさらに含む、請求項1に記載の方法。
  7. 前記メモリコントローラが、携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定位置データユニット中に組み込まれる、請求項1に記載のメモリリフレッシュ方法。
  8. リフレッシュアドレスを記憶するように動作可能なリフレッシュカウンタと、
    弱アドレスを記憶するように動作可能な弱アドレス表と、
    前記弱アドレスに組み合わせられたネクストビット表内のネクストビット値に少なくとも部分的に基づいて次の弱アドレスを生成するように動作可能なネクストビット表と、
    前記リフレッシュアドレスを前記弱アドレスおよび前記次の弱アドレスと比較することに少なくとも部分的に基づいて、リフレッシュサイクルをスキップすることと、前記リフレッシュアドレスをリフレッシュすることと、前記弱アドレスをリフレッシュすることと、前記リフレッシュアドレスと前記弱アドレスの両方をリフレッシュすることとの間で選択するように動作可能なリフレッシュコントローラと
    を含む、メモリリフレッシュ装置。
  9. 前記リフレッシュコントローラが、
    前記リフレッシュアドレスに対応する少なくとも1つの保持ビットを読むことと、
    前記少なくとも1つの保持ビットに基づいてリフレッシュ速度を決定することと
    を行うようにさらに動作可能である、請求項8に記載のメモリリフレッシュ装置。
  10. 前記リフレッシュコントローラが、前記少なくとも1つの保持ビットに基づいてネクストビットシーケンスを決定するようにさらに動作可能である、請求項9に記載のメモリリフレッシュ装置。
  11. 前記リフレッシュコントローラが、前記弱アドレスの各リフレッシュの後、前記ネクストビットシーケンスに従って前記ネクストビットを変更するようにさらに動作可能である、請求項10に記載のメモリリフレッシュ装置。
  12. 前記リフレッシュコントローラが、
    前記リフレッシュアドレスが前記弱アドレスに等しく、前記次の弱アドレスに等しくないとき、前記リフレッシュサイクルをスキップすることと、
    前記リフレッシュアドレスが前記弱アドレスに等しくなく、前記次の弱アドレスに等しくないとき、前記リフレッシュアドレスをリフレッシュすることと、
    前記リフレッシュアドレスが前記弱アドレスに等しく、前記次の弱アドレスに等しいとき、前記弱アドレスをリフレッシュすることと、
    前記リフレッシュアドレスが前記弱アドレスに等しくなく、前記次の弱アドレスに等しいとき、前記リフレッシュアドレスと前記弱アドレスの両方をリフレッシュすることと
    を行うようにさらに動作可能である、請求項8に記載のメモリリフレッシュ装置。
  13. 前記リフレッシュコントローラが、
    前記弱アドレス表から強アドレスを読むことと、
    前記強アドレスのリフレッシュサイクルをスキップすることと
    を行うようにさらに動作可能である、請求項8に記載のメモリリフレッシュ装置。
  14. 携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定位置データユニット中に組み込まれる、請求項8に記載のメモリリフレッシュ装置。
  15. リフレッシュアドレスを記憶するためのリフレッシュカウンタと、
    弱アドレスを記憶するための弱アドレス表と、
    前記弱アドレスに組み合わせられたネクストビット表内のネクストビット値に少なくとも部分的に基づいて次の弱アドレスを生成するためのネクストビット表と、
    前記リフレッシュアドレスを前記弱アドレスおよび前記次の弱アドレスと比較することに少なくとも部分的に基づいて、リフレッシュサイクルをスキップすることと、前記リフレッシュアドレスをリフレッシュすることと、前記弱アドレスをリフレッシュすることと、前記リフレッシュアドレスと前記弱アドレスの両方をリフレッシュすることとの間で選択するための手段と
    を含む、メモリコントローラ装置。
  16. 前記リフレッシュアドレスに対応する少なくとも1つの保持ビットを読むための手段と、
    前記少なくとも1つの保持ビットに基づいてリフレッシュ速度を決定するための手段と、
    前記少なくとも1つの保持ビットに基づいてネクストビットシーケンスを決定するための手段と、
    前記弱アドレスの各リフレッシュの後、前記ネクストビットシーケンスに従って前記ネクストビットを変更するための手段と
    をさらに含む、請求項15に記載のメモリコントローラ装置。
  17. 前記リフレッシュアドレスが前記弱アドレスに等しく、前記次の弱アドレスに等しくないとき、前記リフレッシュサイクルをスキップするための手段と、
    前記リフレッシュアドレスが前記弱アドレスに等しくなく、前記次の弱アドレスに等しくないとき、前記リフレッシュアドレスをリフレッシュするための手段と、
    前記リフレッシュアドレスが前記弱アドレスに等しく、前記次の弱アドレスに等しいとき、前記弱アドレスをリフレッシュするための手段と、
    前記リフレッシュアドレスが前記弱アドレスに等しくなく、前記次の弱アドレスに等しいとき、前記リフレッシュアドレスと前記弱アドレスの両方をリフレッシュするための手段と
    をさらに含む、請求項15に記載のメモリコントローラ装置。
  18. 携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定位置データユニット中に組み込まれる、請求項15に記載のメモリコントローラ装置。
  19. プログラムコードを記録した非一時的コンピュータ可読媒体であって、前記プログラムコードが、
    リフレッシュカウンタ内にリフレッシュアドレスを記憶するためのプログラムコードと、
    弱アドレス表内に弱アドレスを記憶するためのプログラムコードと、
    前記弱アドレスに組み合わせられたネクストビット表内のネクストビット値に少なくとも部分的に基づいて次の弱アドレスを生成するためのプログラムコードと、
    前記リフレッシュアドレスを前記弱アドレスおよび前記次の弱アドレスと比較することに少なくとも部分的に基づいて、リフレッシュサイクルをスキップすることと、前記リフレッシュアドレスをリフレッシュすることと、前記弱アドレスをリフレッシュすることと、前記リフレッシュアドレスと前記弱アドレスの両方をリフレッシュすることとの間で選択するためのプログラムコードと
    を含む、非一時的コンピュータ可読媒体
    を含む、メモリリフレッシュのためのコンピュータプログラム製品。
  20. 前記プログラムコードが、
    前記リフレッシュアドレスに対応する少なくとも1つの保持ビットを読むためのプログラムコードと、
    前記少なくとも1つの保持ビットに基づいてリフレッシュ速度を決定するためのプログラムコードと、
    前記少なくとも1つの保持ビットに基づいてネクストビットシーケンスを決定するためのプログラムコードと、
    前記弱アドレスの各リフレッシュの後、前記ネクストビットシーケンスに従って前記ネクストビットを変更するためのプログラムコードと
    をさらに含む、請求項19に記載のコンピュータプログラム製品。
JP2016536942A 2013-12-09 2014-11-20 ネクストビット表を用いたメモリセルのためのリフレッシュ方式 Expired - Fee Related JP6178516B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361913788P 2013-12-09 2013-12-09
US61/913,788 2013-12-09
US14/276,452 US9230634B2 (en) 2013-12-09 2014-05-13 Refresh scheme for memory cells with next bit table
US14/276,452 2014-05-13
PCT/US2014/066726 WO2015088740A1 (en) 2013-12-09 2014-11-20 Refresh scheme for memory cells with next bit table

Publications (3)

Publication Number Publication Date
JP2016540337A true JP2016540337A (ja) 2016-12-22
JP2016540337A5 JP2016540337A5 (ja) 2017-07-13
JP6178516B2 JP6178516B2 (ja) 2017-08-09

Family

ID=53271839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016536942A Expired - Fee Related JP6178516B2 (ja) 2013-12-09 2014-11-20 ネクストビット表を用いたメモリセルのためのリフレッシュ方式

Country Status (6)

Country Link
US (1) US9230634B2 (ja)
EP (1) EP3055864B1 (ja)
JP (1) JP6178516B2 (ja)
KR (1) KR101766875B1 (ja)
CN (1) CN105814639A (ja)
WO (1) WO2015088740A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640242B1 (en) * 2015-12-02 2017-05-02 Qualcomm Incorporated System and method for temperature compensated refresh of dynamic random access memory
US10754988B2 (en) * 2016-08-30 2020-08-25 Winbond Electronics Corporation Anti-rollback version upgrade in secured memory chip
KR20180049314A (ko) * 2016-10-31 2018-05-11 에스케이하이닉스 주식회사 어드레스 카운팅 회로, 메모리 장치 및 메모리 장치의 동작 방법
KR20180136611A (ko) 2017-06-14 2018-12-26 에스케이하이닉스 주식회사 반도체장치
KR20220048857A (ko) 2020-10-13 2022-04-20 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09231748A (ja) * 1996-02-14 1997-09-05 Nittetsu Semiconductor Kk ダイナミックメモリ回路のリフレッシュ方法およびダイナミックメモリ回路
JP2011065743A (ja) * 2009-09-18 2011-03-31 Samsung Electronics Co Ltd メモリ装置を動作する方法、メモリ装置のリフレッシュ動作遂行方法、メモリ装置、及びメモリシステム
JP2012248265A (ja) * 2011-05-25 2012-12-13 Samsung Electronics Co Ltd メモリ装置のリフレッシュ方法、リフレッシュアドレス生成器及びメモリ装置
JP2013140592A (ja) * 2011-12-30 2013-07-18 Samsung Electronics Co Ltd メモリ特性情報を保存する半導体メモリ装置、それを含むメモリモジュール、メモリシステム及び半導体メモリ装置の動作方法
JP2014022033A (ja) * 2012-07-12 2014-02-03 Samsung Electronics Co Ltd リフレッシュ周期を調節する半導体メモリ装置、メモリシステム及びその動作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020038B2 (en) 2004-05-05 2006-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Efficient refresh operation for semiconductor memory devices
DE102012203610A1 (de) * 2011-05-25 2012-11-29 Samsung Electronics Co., Ltd. Verfahren zum Auffrischen eines Speicherbauelements, Auffrisch-adressengenerator und Speicherbauelement
US8971094B2 (en) 2011-09-16 2015-03-03 Inphi Corporation Replacement of a faulty memory cell with a spare cell for a memory circuit
KR101966858B1 (ko) 2012-04-24 2019-04-08 삼성전자주식회사 휘발성 메모리 장치의 동작 방법, 휘발성 메모리 장치 및 메모리 시스템의 제어 방법
KR101975029B1 (ko) * 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09231748A (ja) * 1996-02-14 1997-09-05 Nittetsu Semiconductor Kk ダイナミックメモリ回路のリフレッシュ方法およびダイナミックメモリ回路
JP2011065743A (ja) * 2009-09-18 2011-03-31 Samsung Electronics Co Ltd メモリ装置を動作する方法、メモリ装置のリフレッシュ動作遂行方法、メモリ装置、及びメモリシステム
JP2012248265A (ja) * 2011-05-25 2012-12-13 Samsung Electronics Co Ltd メモリ装置のリフレッシュ方法、リフレッシュアドレス生成器及びメモリ装置
JP2013140592A (ja) * 2011-12-30 2013-07-18 Samsung Electronics Co Ltd メモリ特性情報を保存する半導体メモリ装置、それを含むメモリモジュール、メモリシステム及び半導体メモリ装置の動作方法
JP2014022033A (ja) * 2012-07-12 2014-02-03 Samsung Electronics Co Ltd リフレッシュ周期を調節する半導体メモリ装置、メモリシステム及びその動作方法

Also Published As

Publication number Publication date
KR101766875B1 (ko) 2017-08-09
WO2015088740A1 (en) 2015-06-18
JP6178516B2 (ja) 2017-08-09
CN105814639A (zh) 2016-07-27
US20150162065A1 (en) 2015-06-11
EP3055864A1 (en) 2016-08-17
KR20160096121A (ko) 2016-08-12
EP3055864B1 (en) 2017-04-05
US9230634B2 (en) 2016-01-05

Similar Documents

Publication Publication Date Title
JP6178516B2 (ja) ネクストビット表を用いたメモリセルのためのリフレッシュ方式
US8606991B2 (en) Method and system for refreshing dynamic random access memory
JP5505802B2 (ja) メモリ装置を動作する方法
US8743643B2 (en) Dynamic random access memory with fully independent partial array refresh function
CN105378846B (zh) Dram子阵列级刷新
CN103959387B (zh) 动态存储器的增强数据保留模式
JP4194561B2 (ja) 半導体記憶装置
JP4299849B2 (ja) 半導体記憶装置及びそのリフレッシュ制御方法
JP2016526748A (ja) 弱保持時間を有するメモリセルのためのリフレッシュ方式
KR100621619B1 (ko) 리플레쉬 동작을 수행하는 반도체 메모리 장치
CN105378847A (zh) Dram子阵列级自动刷新存储器控制器优化
CN104317739A (zh) 一种混合内存页面调度方法及装置
CN110322909A (zh) 针对存储器设备定制编程脉冲期间的电流幅度和持续时间
EP2883151A1 (en) Tunable multi-tiered stt-mram cache for multi-core processors
TW200539177A (en) Enhanced refresh circuit and method for reduction of DRAM refresh cycle
KR20110031522A (ko) 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법
KR20060084071A (ko) 반도체 메모리에서의 리프레쉬 제어회로 및 그에 따른제어방법
CN102024491B (zh) 随机读写存储器及其控制方法
KR20090126976A (ko) 자동 리프레쉬 제어회로
JP4934118B2 (ja) 半導体記憶装置
CN109920467B (zh) 一种用于多存储芯片测试的方法
US9064601B2 (en) Method of providing write recovery protection in PSRAM and related device
CN106816169B (zh) 存储器件、刷新方法以及包括其的系统
US6741516B2 (en) Semiconductor memory
US9047977B2 (en) Circuit and method for outputting refresh execution signal in memory device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170601

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170601

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170713

R150 Certificate of patent or registration of utility model

Ref document number: 6178516

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees