JP2016531447A - ダイのパッケージング品質改善のためのウエハのダイシング方法 - Google Patents

ダイのパッケージング品質改善のためのウエハのダイシング方法 Download PDF

Info

Publication number
JP2016531447A
JP2016531447A JP2016538965A JP2016538965A JP2016531447A JP 2016531447 A JP2016531447 A JP 2016531447A JP 2016538965 A JP2016538965 A JP 2016538965A JP 2016538965 A JP2016538965 A JP 2016538965A JP 2016531447 A JP2016531447 A JP 2016531447A
Authority
JP
Japan
Prior art keywords
mask
ics
pad
substrate
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016538965A
Other languages
English (en)
Other versions
JP6383791B2 (ja
Inventor
ウェイ−ション レイ，
ウェイ−ション レイ，
ブラッド イートン，
ブラッド イートン，
アパルナ アイヤー，
アパルナ アイヤー，
マーダヴァ ラオ ヤラマンチリ，
マーダヴァ ラオ ヤラマンチリ，
アジャイ クマール，
アジャイ クマール，
ジョンネ パク，
ジョンネ パク，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2016531447A publication Critical patent/JP2016531447A/ja
Application granted granted Critical
Publication of JP6383791B2 publication Critical patent/JP6383791B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/30—Organic material
    • B23K2103/42—Plastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

実施形態においては、当初のレーザスクライビング及びそれに続くプラズマエッチングが含まれる、ハイブリッドウエハ／基板のダイシングプロセスが実行される。これらは、ダイを個片化すると同時に、ダイ上の金属バンプ／パッドから酸化層を除去するものでもある。一実施形態によれば、方法には、酸化層を有する金属バンプ／パッドを含む複数のＩＣを覆うように、半導体ウエハ上にマスクを形成することが含まれる。方法には、レーザスクライビング処理によって、間隙のあるパターニングされたマスクを提供するため、ＩＣ間の半導体ウエハ領域を露出しながら、マスクをパターニングすることが含まれる。方法には、複数のＩＣを個片化し、金属バンプ／パッドから酸化層を除去するため、パターン化されたマスクの間隙を通じて半導体ウエハをプラズマエッチングすることが含まれる。【選択図】図１

Description

本発明の実施形態は、半導体処理の分野に関し、具体的には、各ウエハがその上に複数の集積回路を有する、半導体ウエハのダイシング方法に関する。
半導体のウエハ処理においては、シリコンまたは他の半導体材料からなる集積回路がウエハ（基板とも称される）上に形成される。一般的には、半導電性、導電性、または絶縁性のいずれかである様々な材料の層が、集積回路を形成するために用いられる。これらの材料は、集積回路を形成するために、様々な周知のプロセスを用いて、ドープされ、堆積され、エッチングされる。各ウエハは、ダイスまたはダイとして知られる、集積回路を含む多数の個々の領域を形成するように処理される。各ダイは、他のダイまたはボード（例えばプリント基板（ＰＣＢ））と電気的に結合するため、金属のバンプ及び／またはパッドを有し得る。典型的には、「バンプ」は装置の前面にあるはんだ付け点を指し、「パッド」は装置の裏面にあるはんだ付け点を指す。３次元（３Ｄ）のパッケージングにおいては、１つのダイ上のバンプは、別のダイ上のパッドにはんだ付けされ得る。例えば、あるダイのバンプは、ＰＣＢのパッドに接合される。
スズ合金のような金属合金（例えばスズ銀合金）は、ダイパッケージングの実用に際して、金属バンプ及びパッドに広く利用されている。これらのバンプ／パッドの表面の状態は、熱圧着接合といった接合プロセスに直接影響し得る。１つの典型的な問題は、バンプ及びパッドの形成、並びにそれに続く接合前のプロセスの間に、バンプ及びパッドが容易に酸化し得るということである。酸化層は、接合プロセスに悪影響を及ぼし得る。典型的には、バンプ及びパッド上の酸化層を除去するために、フラックスが用いられる。しかし、フラックスを用いるプロセスは、典型的には、酸化層の除去を容易にするため、バンプに対する熱の適用を必要とする。過度の熱によって、ダイの品質、具体的には複数のダイが積み重ねられている３Ｄパッケージングの適用に対してマイナスの影響が生じ得る。蓄積された入熱は、電子的及び機械的の両面でダイを脆弱化させ得る。バンプ／パッドを洗浄する他の方法も探究されてきたが、高コスト及び後続する洗浄後の酸化のリスクを含む、欠点を有している。
さらに、接合前にバンプ及びパッドから酸化層を除去するためにはんだ付け用フラックスを用いることは、バンプ及びパッド上にフラックスの残留物が残る結果になり得る。フラックス残留物の洗浄は困難であり、密集したシリコン貫通電極を備えるダイの場合には特に困難である。フラックス残留物の除去に伴う困難により、既存の製造方法ではフラックス残留物は集積回路上に残される。これによって時間の経過と共に金属バンプ／パッドが腐食する結果となり、パッケージの長期的信頼性が低減し得る。
本発明の１つまたはそれ以上の実施形態は、上に複数の集積回路（ＩＣ）を有する半導体ウエハの、ダイシング方法を対象とする。
一実施形態によれば、複数のＩＣを含む半導体ウエハのダイシング方法には、酸化層を有する金属バンプ／パッドを含む複数のＩＣを覆うように、半導体ウエハ上にマスクを形成することを含む。方法には、レーザスクライビング処理によって、間隙のあるパターニングされたマスクを提供するため、ＩＣ間の半導体ウエハ領域を露出しながら、マスクをパターニングすることが含まれる。方法にはまた、複数のＩＣを個片化し、金属バンプ／パッドから酸化層を除去するため、パターニングされたマスクの間隙を通じて半導体ウエハをプラズマエッチングすることも含まれる。
一実施形態においては、複数のＩＣを含む基板をダイシングする方法は、レーザスクライビング処理によって、ＩＣ間の基板領域を露出するトレンチを形成するため、基板の上方に配置されたマスクをパターニングすることを伴う。マスクは、ダイシングストリート上では、ＩＣの金属バンプ／パッド上よりも厚い。方法には、複数のＩＣを個片化し、金属バンプ／パッドから酸化層を除去するため、露出した領域内の基板をプラズマエッチングすることもさらに含まれる。
一実施形態においては、複数のＩＣを含む基板をダイシングするシステムには、酸化層を有する金属バンプ／パッドを有する複数のＩＣを覆うように、基板の上にマスクを適用するための堆積モジュールが含まれる。システムには、ＩＣ間の基板領域を露出するトレンチを形成するため、マスクをパターニングするレーザスクライビングモジュールも含まれる。システムにはまた、複数のＩＣを個片化し金属バンプ／パッドから酸化層を除去するために露出された領域内の基板をエッチングする、レーザスクライビングモジュールに物理的に結合されたプラズマエッチングモジュールも含まれる。
本発明の実施形態は、限定の目的ではなく例示の目的で図示され、以下の詳細な記載を参照し、図面に関連して検討することでより十分に理解され得る。
本発明の実施形態による、複数の集積回路を含む半導体ウエハをダイシングし金属バンプ／パッドを洗浄する方法の、各工程を表すフロー図である。 図２Ａ及び図２Ｂは、図１の工程に対応する、半導体ウエハをダイシングする方法の実施中の、複数の集積回路を含む半導体ウエハの断面図である。ただし、図１に記載された薄いマスクの適用の代わりに厚いマスクを適用したものである。 図３Ａ及び図３Ｂのように厚いマスクで被覆され且つプラズマエッチングされ、フラックスなしのはんだ付けのために一緒にクランプされた、バンプを有するダイの画像である。 図４Ａ及び図４Ｂは、本発明の実施形態による、図１の工程に対応する、薄いマスクを有する半導体ウエハのダイシング方法の実施中の、複数の集積回路を含む半導体ウエハの断面図である。 図５Ａ、５Ｂ、５Ｃ、及び５Ｄは、図４Ａ及び図４Ｂのように薄いマスクで被覆されてプラズマエッチングされ、フラックスなしのはんだ付けのために一緒にクランプされた、バンプを有するダイの画像である。 図５Ｅ、５Ｆ、及び５Ｇは、図４Ａ及び図４Ｂのように薄いマスクで被覆されてプラズマエッチングされ、フラックスなしのはんだ付けのために一緒にクランプされた、バンプを有するダイの画像である。 本発明の実施形態による、半導体ウエハ／基板のストリート領域に存在し得る、材料のスタックの断面図である。 本発明の実施形態による、統合ダイシングシステムの概略を示す平面図である。 本明細書に記載される本発明の実施形態による、マスキング、レーザスクライビング、プラズマダイシングの各方法の１またはそれ以上の工程の自動実施を制御する、例示のコンピュータシステムを示すブロック図である。
各ウエハがその上に複数の集積回路（ＩＣ）を有する、半導体ウエハのダイシング方法が、記載される。以下の記載では、本発明の実施形態の徹底した理解を提供するために、レーザ及びプラズマエッチングによるウエハダイシング手法といった、複数の具体的な詳細が記載される。本発明の実施形態が、これらの具体的な詳細なしに実施され得ることは、当業者には明らかであろう。他の例においては、集積回路の製造といった周知の態様は、本発明の実施形態を不要に不明瞭にしないため、詳細に記載しない。さらに、各図面で示される様々な実施形態は例示のためのものであり、必ずしも縮尺どおりに描かれていないことは理解されるべきである。
実施形態においては、ハイブリッドウエハ／基板のダイシングプロセスには、初めのレーザスクライビング、及びそれに続く、ダイを個片化すると同時にダイ上の金属バンプ／パッドから酸化層を除去するプラズマエッチングが含まれる。方法は、ウエハ／基板の上にマスク層を適用することを伴う。マスク層には、金属バンプ／パッドの上の薄い層が含まれる。レーザスクライビング処理は、ダイシングストリート中のマスク層、有機及び無機の誘電体層、並びにデバイス層をクリーンに除去するために使用され得る。レーザエッチング処理は、ウエハ／基板が露出したとき、またはその一部がエッチングされたときに、終了され得る。次いで、ウエハ／基板のバルクを貫通して（例えば単一の結晶シリコンのバルクを貫通して）エッチングし、ダイを作り出すかまたはチップを個片化もしくはダイシングするため、ダイシングプロセス中のプラズマエッチング部分が用いられ得る。プラズマエッチング処理はまた、金属バンプ／パッド上の薄いマスク層をエッチングし、金属バンプ／パッドから酸化層を除去する。こうして、本発明の実施形態により、金属バンプ／パッドから酸化層が除去され、フラックスなしのはんだ付けが可能になる。
上記のように、本発明の実施形態によって、典型的にはウエハレベル処理の最終フェーズでありダイパッケージングの開始時であるダイ個片化ステップにおいて、金属バンプ／パッドは洗浄される。ダイ個片化の後は、金属バンプ及びパッドが酸化する可能性は最小化されている。ダイシング及びバンプ洗浄を単一のステップで実現することによって、付加的な処理のステップの必要性が除去され、コストが低減される。より薄いマスク層が適用され、マスク材料の消費量が減少することによってもまた、コストは低減され得る。さらに、所与のマスク材料について、マスク層がより薄くなることは、レーザスクライビングの間により正確にマスク層及びウエハデバイス層を切り開くプロファイルを形成する助けとなり、プラズマダイシングの間のトレンチ側壁の品質向上（即ち、より平滑なトレンチ壁）につながり得る。さらに、より平滑なトレンチ側壁を実現することによって、側壁を平滑にするための努力に使われていたエッチングの時間が減少または除去され得る。これはより高いエッチングスループットと、エッチャントのより大きな節約を意味する。また、薄いマスクを採り入れた実施形態によって、必要なレーザ出力を低減し、レーザスクライビングのスループットを向上させることも可能である。
図１は、本発明の実施形態による、複数の集積回路を含む半導体ウエハをダイシングする方法中の工程を表す。図２Ａ及び図２Ｂは、図１の方法の実施中の、複数の集積回路を含む半導体ウエハの断面図である。ただし、図１に記載された薄いマスクの適用の代わりに厚いマスクを適用したものである。図４Ａ及び図４Ｂもまた、図１の方法の実施中の、複数の集積回路を含む半導体ウエハの断面図である。ただし、本発明の実施形態に従って薄いマスクを適用したものである。
図１の方法１００の第１の工程１０２の間、図２Ａ及び図４Ａに対応して、前面マスク２０２、４０２が半導体ウエハ／基板２０４の上に形成される。一実施形態によると、半導体ウエハ／基板２０４は、少なくとも３００ｍｍの直径を有し、３００μｍから８００μｍの厚さを有する。一実施形態においては、半導体基板２０４は、１０μｍから８００μｍの厚さを有する。一実施形態においては、半導体基板２０４は、７５μｍ以下（例えば１０μｍから７５μｍ）の厚さを有する。一実施形態においては、マスク２０２、４０２はウエハ上に（マスクの下に）存在するパターンと形状またはトポグラフィが共形のコンフォーマルマスクであり、その結果、ダイシングストリート２０８内と金属バンプ／パッド２０６上とでは、マスクの厚さは本質的に同じになる。しかし、代替的な実施形態においては、マスクは非コンフォーマルである。非コンフォーマルなマスクでは、バンプ／パッドの上では谷の上よりもマスクは薄く、ダイシングストリート２０８内ではバンプ／パッド２０６の最上部よりも実質的に厚くなり得る。図２Ａ、２Ｂ、４Ａ、及び４Ｂで示されるマスク２０２、４０２は、非コンフォーマルなマスクである。マスク２０２、４０２の形成は、化学気相堆積（ＣＤＶ）法、スピンコート法、スプレーコート法、ドライフィルムシート真空積層法、または当該技術分野で公知の他の任意のプロセスによってなされ得る。ＣＤＶ及びドライフィルム真空積層法は、典型的にはよりコンフォーマル性の高いマスクを実現し、一方でスピンコーティング法及びスプレーコーティング法はよりコンフォーマル性の低いマスクという結果になる傾向がある。
一実施形態においては、マスク２０２、４０２は半導体ウエハ表面上に形成された（図示せぬ）集積回路（ＩＣ）を覆い且つ保護し、半導体ウエハ２０４の表面から上に突き出しているあるいは張り出している金属バンプ／パッド２０６もまた、覆う。幾つかの実施例によると、金属バンプ／パッド２０６の高さは、１０〜５０μｍであり得る。マスク２０２はまた、近接する集積回路の間に形成された、介在するストリート２０８も覆う。
既存の方法では典型的には、プラズマエッチング処理の継続中存続しバンプ／パッドをエッチングから保護するのに十分な厚さを有するマスクを、金属バンプ／パッド上に形成することが模索される。例えば、図２Ａ及び２Ｂには、厚いマスク２０２で被覆されたウエハが示される。エッチング処理全体でバンプ／パッド２０６を保護する一方で５０μｍ分のシリコンをエッチングするために、方法には、プラズマエッチングに先立ってバンプ／パッド２０６の最上部に５μｍのマスクを適用することが、含まれ得る。金属バンプ／パッドを含むそのような例の１つにおいては、方法には、３５μｍ高のバンプ／パッドの上のマスクを５μｍ以下にすることを実現するため、２５μｍ以下のマスクをダイシングストリートに適用することが含まれ得る。本例においては、プラズマエッチング処理の間、バンプ／パッドはプラズマエッチングから保護される。このような例の１つにおいては、バンプ／パッドの保護を実現するため、ウエハの谷に不必要に厚いマスク層が適用される。
対照的に一実施形態においては、方法には、半導体ウエハにより薄いマスクを適用することが含まれる。これによって、プラズマエッチング処理の間に意図的に金属バンプ／パッドを露出させるため、金属バンプ／パッド上のマスク層を薄くする結果になる。例えば、図４Ａ及び４Ｂには、薄いマスク４０２で被覆された半導体ウエハ／基板２０４が示される。一実施形態においては、方法には、金属バンプ／パッド２０６上のマスク層４０２が１〜２μｍであり、その結果、プラズマエッチング処理の終期に向けて金属バンプ／パッド２０６が露出されるように、マスクを適用することが含まれる。別の実施形態においては、方法には、１〜５μｍの厚さのマスク層４０２を金属バンプ／パッド２０６上に適用することが含まれる。適用されるマスク４０２の厚さは、バンプ／パッドの高さに依存し得る。例えば、実施形態によれば、方法には、１μｍ以下の厚さを有するマスク４０２を、３５μｍ以下の高さを有するバンプ／パッド２０６上に適用することが含まれる。別の例においては、方法には、５μｍ以下の厚さを有するマスク４０２を、５０μｍの高さを有するバンプ／パッド２０６上に適用することが含まれる。以下でさらに述べられるように、金属バンプ／パッドをプラズマエッチングに曝すことによって、ダイシング工程の間に金属バンプ／パッドから酸化層が除去されるという結果になる。マスクの他の厚さもプラズマ処理の間に金属バンプ／パッドを露出させるのに十分薄いものであり得、厚さはプラズマ処理パラメータ及びマスクの組成に依存し得る。
本発明の実施形態によると、マスク４０２を形成することには、限定しないが例としては、水溶性の層（ＰＶＡなど）、及び／またはフォトレジスト層、及び／またはｉ線パターニング層といった層を形成することが含まれる。例えば、フォトレジスト層といったポリマー層は、他の用途としてはリソグラフィ処理で使われるのに好適な材料から成り得る。複数のマスク層を有する実施形態においては、非水溶性のオーバーコートの下に水溶性のベースコートが配置され得る。次いで、オーバーコートがプラズマエッチング耐性及び／またはレーザスクライビング処理によって良好なマスクのアブレーションを提供する一方で、ベースコートはオーバーコートを剥がす方法を提供する。例えば、スクライビング処理で使われるレーザ波長に対して透過性のあるマスク材料が、ダイエッジの強度の低下に寄与することが見出されてきた。したがって、マスク全体が、その下にある集積回路（ＩＣ）の薄いフィルム層によって持ち上げられ／除去され得るように、例えばＰＶＡの水溶性のベースコートは、第１のマスク材料層として、プラズマ耐性を持ちレーザエネルギーを吸収するマスクのオーバーコート層の、下部を切り取る（ｕｎｄｅｒｃｕｔｔｉｎｇ）手段として機能し得る。水溶性のベースコートはさらに、エネルギー吸収マスク層を剥がすための処理からＩＣ薄膜層を保護するバリアとしても機能し得る。実施形態においては、レーザエネルギー吸収マスク層は、紫外線硬化性であるか、及び／または紫外線吸収性であるか、及び／または緑色帯（５００〜５４０ｎｍ）吸収性である。例示の材料には、従来からＩＣチップのパッシベーション層に用いられてきた、多数のフォトレジスト及びポリイミド（ＰＩ）材料が含まれ得る。一実施形態においては、フォトレジスト層は、限定しないが例としては、２４８ナノメータ（ｎｍ）レジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、極端紫外線（ＥＵＶ）レジスト、またはジアゾナフトキノン増感剤を伴うフェノール樹脂母材といった、ポジ型フォトレジスト材料からなる。別の実施形態においては、フォトレジスト層は、限定しないが例としては、ポリシスイソプレン及びポリビニルシンナメートといった、ネガ型フォトレジスト材料からなる。
再び図２Ａ、２Ｂ、４Ａ、及び４Ｂを参照すると、半導体ウエハ／基板２０４の上または中に、半導体装置及び金属バンプ／パッド２０６の列が配置されている。その種の半導体装置の例には、限定しないが、シリコン基板に製造され誘電体層に収納された、メモリ装置または相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタが含まれる。複数の金属インターコネクトが、装置またはトランジスタの上、及び周辺の誘電体層の内部に形成され得、装置またはトランジスタが集積回路を形成するように電気的に結合されるのに使われ得る。導電性のバンプ／パッド及びパッシベーション層は、インターコネクト層の上に形成され得る。ストリートを構成する材料は、集積回路を形成するのに使われる材料と同様または同一であり得る。例えば、ストリートは誘電体材料の層、半導体材料の層、及びメタライズ層から構成され得る。一実施形態においては、１またはそれ以上のストリートに、集積回路の実際の装置と同様のテスト装置が含まれる。以下でより詳細に記載される図６には、ダイシングストリートを構成する材料のスタックの一例が示される。
図１に戻ると、そして対応する図２Ａ及び図４Ａを見ると、方法１００は工程１０４においてバルクターゲット層材料の除去に進む。誘電体の剥離及び亀裂を最小限に抑えるため、フェムト秒レーザが好適である。しかし、装置の構造によっては、紫外線（ＵＶ）レーザ、ピコ秒レーザ、またはナノ秒レーザ光源もまた、適用され得る。レーザは、８０ｋＨｚから１ＭＨｚの範囲の、理想的には１００ｋＨｚから５００ｋＨｚの範囲の、パルス繰り返し周波数を有する。
レーザスクライビング処理は、一般的には、集積回路間に存在するストリートの材料を除去するために実施される。本発明の実施形態によると、レーザスクライビング処理によってマスクをパターニングすることには、集積回路間の半導体ウエハ領域の一部にトレンチ２１０を形成することが含まれる。一実施形態においては、マスク２０２、４０２をレーザスクライビング処理でパターニングすることには、フェムト秒の範囲のパルス幅を有するレーザを使ってパターンを直接書き込むことが含まれる。
具体的には、可視スペクトルまたは紫外線（ＵＶ）または赤外線（ＩＲ）の範囲（３つの合計は広帯域光スペクトル）の波長をもつレーザが、フェムト秒ベースのレーザ、即ちフェムト秒（１０−１５秒）程度のパルス幅を有するレーザを提供するために使用され得る。一実施形態においては、アブレーションは波長に依存しない、または実質的に依存しない。したがって、マスク２０２や４０２、ストリート２０８、及び、場合によっては半導体ウエハ／基板２０４の一部の膜といった、複合膜に好適である。
パルス幅のようなレーザのパラメータの選択は、クリーンなレーザスクライビング切断を実現するために、チッピング、微小亀裂、および剥離を最小限に抑えるようなレーザスクライビング及びダイシングの処理を成功裏に展開することにとって、重大であり得る。レーザスクライビング切断がクリーンになればなるほど、最終的なダイの個片化のために実施され得るエッチング処理が、より円滑になる。半導体装置のウエハには、典型的にはその上に、種々の材料タイプ（例えば導体、絶縁体、半導体）及び厚さの、多くの機能層が配置され得る。その種の材料には、限定しないが、ポリマーといった有機材料、金属、または二酸化ケイ素及び窒化ケイ素といった無機誘電体が含まれ得る。
上記のように、ウエハ／基板２０４上に配置された個別の集積回路間のストリート２０８には、集積回路自体と同様または同一の層が含まれ得る。例えば、図６は、本発明の実施形態による、半導体ウエハ／基板のストリート領域で使われ得る、材料のスタックの断面図である。図６を参照すると、ストリート領域６００には、シリコン基板最上部６０２、第１の二酸化ケイ素層６０４、第１のエッチング停止層６０６、（例えば、二酸化ケイ素の誘電率４．０よりも低い誘電率を有する）第１の低誘電率（ｌｏｗ ｋ）誘電体層６０８、第２のエッチング停止層６１０、第２の低誘電率誘電体層６１２、第３のエッチング停止層６１４、非ドープケイ素ガラス（ＵＳＧ）層６１６、第２の二酸化ケイ素層６１８、及びフォトレジスト層６２０または他のマスクの層が含まれる。銅メタライゼーション６２２が、第１のエッチング停止層６０６と第３のエッチング停止層６１４の間に、及び第２のエッチング停止層６１０を貫通して、配置される。具体的な一実施形態においては、第１、第２及び第３のエッチング停止層６０６、６１０及び６１４は、窒化ケイ素からなる。一方、低誘電率誘電体層６０８及び６１２は、炭素ドープ酸化ケイ素材料からなる。
従来のレーザ照射（例えばナノ秒ベースまたはピコ秒ベースのレーザ照射）の下では、ストリート６００の材料は、光吸収及びアブレーションのメカニズムという点で、かなり異なるように動作し得る。例えば、二酸化ケイ素のような誘電体層は、通常の条件下では、全ての市販のレーザの波長に対して本質的に透明である。対照的に、金属、有機物（例えば低誘電率材料）及びケイ素は、ナノ秒ベースまたはピコ秒ベースのレーザ照射に応答すると特に、非常に簡単に光子を結合できる。しかし、一実施形態においては、二酸化ケイ素層、低誘電率材料層及び銅層について、二酸化ケイ素の層を低誘電率材料層及び銅層に先立ってアブレートすることでこれらをパターニングするのに、フェムト秒ベースのレーザ処理が使用されている。具体的な一実施形態においては、マスク、ストリート、及びシリコン基板の一部を除去するため、フェムト秒ベースレーザ照射プロセスにおいて、約４００フェムト秒以下のやや短いパルスが使用される。一実施形態においては、約５００フェムト秒以下のやや短いパルスが使用される。
本発明の一実施形態によると、好適なフェムト秒ベースのレーザ処理は、通常、様々な材料の非線形相互作用につながる、高いピーク強度（放射照度）によって特徴づけられる。そのような一実施形態においては、フェムト秒レーザ光源は、およそ１０フェムト秒から５００フェムト秒の範囲の、だが好ましくは１００フェムト秒から５００フェムト秒の範囲の、パルス幅を有する。一実施形態においては、フェムト秒レーザ光源は、およそ１５７０ナノメートルから２００ナノメートルの範囲の、だが好ましくは５４０ナノメートルから２５０ナノメートルの範囲の、波長を有する。一実施形態においては、レーザ及び対応する光学系には、作業面におよそ３ミクロンから１５ミクロンの範囲で、だが好ましくはおよそ５ミクロンから１０ミクロンの範囲で、焦点を設ける。
作業面における空間ビームプロファイルは、シングルモード（ガウシアン）であり得るか、または成形されたトップハット型プロファイルを有し得る。一実施形態においては、レーザ光源は、およそ２００ｋＨｚから１０ＭＨｚの範囲の、だが好ましくはおよそ５００ｋＨｚから５ＭＨｚの範囲の、パルス繰り返し率を有する。一実施形態においては、レーザ光源は、およそ０．５μＪから１００μＪの範囲の、だが好ましくはおよそ１μＪから５μＪの範囲の、パルスエネルギーを作業面に送達する。一実施形態においては、レーザスクライビング処理は、およそ５００ｍｍ／秒から５ｍ／秒の範囲の、だが好ましくはおよそ６００ｍｍ／秒から２ｍ／秒の範囲の速度で、ワークピース表面に沿って実行される。
スクライビング処理は、単一パスのみででも複数パスででも実行され得るが、一実施形態においては、好ましくは１〜２パスである。一実施形態においては、ワークピースのスクライビング深さはおよそ５ミクロンから５０ミクロンの範囲の、だが好ましくはおよそ１０ミクロンから２０ミクロンの範囲の深さである。レーザは、所定のパルス繰り返し率による単一のパルスの列または、パルスバーストの列のどちらかとして適用され得る。一実施形態においては、生成されたレーザビームのカーフ幅は、およそ２ミクロンから１５ミクロンの範囲であるが、シリコンウエハのスクライビング／ダイシングにおいては（装置／シリコンのインターフェースにおいて測定したとき）、好ましくはおよそ６ミクロンから１０ミクロンの範囲である。
レーザのパラメータは、例えば、無機誘電体（例えば二酸化ケイ素）のイオン化を実現するため、及び無機誘電体の直接的アブレーションに先立って下層の損傷によって生じる層間剥離及びチッピングを最小限に抑えるため、十分に高いレーザ強度を提供するといった、便益と利点によって選択され得る。パラメータはまた、正確に制御されたアブレーション幅（例えばカーフ幅）及び深さを有する産業用途に対して、有意の処理スループットを提供するためにも選択され得る。上記のように、フェムト秒ベースのレーザは、ピコ秒ベース及びナノ秒ベースのレーザアブレーション処理と比較して、このような利点を提供するのにはるかに好適である。しかし、フェムト秒ベースのレーザアブレーションの中でも、ある波長は他の波長よりもより良い性能を提供し得る。例えば、一実施形態においては、ＵＶの範囲内またはそれに近接した波長を有するフェムト秒ベースのレーザ処理は、ＩＲの範囲内またはそれに近接した波長を有するフェムト秒ベースのレーザ処理よりも、よりクリーンなアブレーション処理を提供する。そのような具体的一実施形態においては、半導体ウエハ／基板のスクライビングに好適なフェムト秒ベースのレーザ処理は、約５４０ナノメートル以下の波長を有するレーザに基づく。そのような具体的一実施形態においては、約５４０ナノメートル以下の波長を有するレーザの、約５００フェムト秒以下のパルスが使用される。しかし、代替的な実施形態においては、デュアルレーザ波長（例えば、ＩＲレーザ及びＵＶレーザの組み合わせ）が使用される。
図１に戻ると、そして対応する図２Ｂ及び図４Ｂを見ると、半導体ウエハ／基板２０４は、次に、工程１０６においてプラズマエッチングされる。一実施形態によると、図４Ｂに示すように薄いマスク層４０２が金属バンプ／パッド２０６に適用される場合、半導体ウエハ／基板２０４をプラズマエッチングすることによって、各ＩＣが個片化されるのと共に、金属バンプ／パッド２０６から酸化層が除去される。しかし、図２Ｂに示すように、厚いマスク２０２が堆積している場合は、金属バンプ／パッド２０６の最上部は、エッチングプロセスの持続期間にわたって引き続きマスク２０２によって保護される。
図２Ｂ及び４Ｂに示すように、プラズマエッチングの前部は、パターニングされたマスク２０２の間隙を通って進む。図に示すように、実施形態においては、部分的には薄いマスクを適用したことによって平滑な側壁を有するトレンチが実現しており、その結果、レーザスクライビング処理によってより正確にデバイス層を切り開くプロファイルという結果になり得る。しかし他の実施形態には、波打った（ｓｃａｌｌｏｐｅｄ）側壁という結果になるようなプラズマエッチング処理も含まれ得る。そのような一実施形態においては、側壁のさらなる平滑化処理が用いられ得る。
図２Ｂ及び４Ｂに示す実施形態においては、半導体ウエハ／基板２０４はダイの個片化を完了するために貫通してエッチングされる。しかし他の実施形態には、半導体ウエハ／基板２０４を部分的にのみプラズマエッチングし（例えば、半導体ウエハ／基板２０４を完全にエッチングしてしまわないように、レーザスクライビング処理によって形成されたトレンチ２１０をエッチングし）、裏面研削といった他の処理によってウエハのダイシングを完了することが含まれる。
一実施形態においては、ダイを個片化するプラズマエッチングには、３つの工程の繰り返しを伴うボッシュプロセスを含む。３つには、堆積（例えばテフロンまたは他のポリマーの堆積）、エッチングされたトレンチ２１０を前進させるため、パターニングされたマスク２０２、４０２の間隙を通じて、半導体ウエハ／基板２０４を異方性エッチングすること、及び異方性エッチングされたトレンチを、等方性エッチングすること、が含まれる。ポリマーの堆積によって、トレンチ側壁が保護される。異方性エッチングによって、水平方向の平面からポリマーが除去され、シリコンの深度方向へのエッチングが行われる。等方性エッチングによって、トレンチの底面及び側面のシリコンがエッチングされ、垂直のテーパを持ったトレンチの側壁（例えば約９０度の側壁）が生成される。
異方性エッチングと等方性エッチングの両方を用いるそのような具体的一実施形態においては、どちらかまたは両方のエッチング工程によって、バンプ／パッド２０６の表面から酸化層が除去される。具体的な一実施形態においては、エッチング処理の間、半導体ウエハ２０４のシリコン材料のエッチング速度は、分速２５μｍよりも速い。ダイ個片化プロセスのプラズマエッチングの部分には、超高密度プラズマ源が使用され得る。このようなプラズマエッチ処理を実施するのに好適な処理チャンバの一例は、米国カリフォルニア州サニーベールのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓから市販されているＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標） Ｓｉｌｖｉａ（商標） Ｅｔｃｈシステムである。Ａｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標） Ｓｉｌｖｉａ（商標） Ｅｔｃｈシステムは、容量性及び誘導性のＲＦ結合を組み合わせ、それによって、容量性結合のみの場合に比べて、イオン密度及びイオンエネルギーのより独立した制御をもたらし、さらには磁気強化によって提供される改善をももたらす。この組み合わせによって、非常に低い圧力下であっても損傷を与える可能性がある、高いＤＣバイアスレベルなしで比較的高密度のプラズマが実現されるように、イオン密度がイオンエネルギーから効果的に分離されることが可能になる。複数のＲＦ源の構成はまた、並はずれて広いプロセスウインドウという結果ももたらす。しかし、シリコンのエッチングが可能な、任意のプラズマエッチングチャンバが用いられ得る。例示的な実施形態においては、本質的に正確なプロファイルの制御を維持しながら、また側面が実質的に波打たないようにしながら、従来のシリコンエッチング速度（例えば４０μｍかそれ以上）の約４０％よりも速いエッチング速度で、単一の結晶シリコン基板または半導体ウエハ２０４をエッチングするのに、ディープシリコンエッチングが使われる。具体的な実施形態においては、シリコン貫通電極タイプのエッチングプロセスが使われる。本エッチングプロセスは、例えばＳＦ６、Ｃ４Ｆ６、Ｃ４Ｆ８、ＣＦ４、ＣＨＦ３、ＸｅＦ２といったフッ素系のガスを含む反応性ガス、または比較的速いエッチング速度でシリコンをエッチングすることが可能な任意の他の反応ガスから生成されるプラズマに基づく。
図１、２Ａ、２Ｂ、４Ａ及び４Ｂを要約すると、ダイの個片化プロセスには、マスク層を適用すること、シリコン基板をクリーンに露出するためマスク層、パッシベーション層、及びデバイス層にトレンチを形成するためのレーザスクライビングを行うこと、続いてシリコン基板まで貫通してダイシングするためのプラズマエッチングを行うこと、が含まれ得る。図４Ａ及び４Ｂのようにバンプに薄いマスク層が適用された場合、ダイを個片化するプラズマエッチングによって、同時に、露出した金属バンプ／パッドからの酸化層の除去も行われる。したがって、金属バンプ／パッドはフラックスに依存することなく、またさらなるプラズマ処理ステップを伴わず、洗浄される。
プラズマエッチングの後は、方法にはウエハの洗浄、ダイのピッキング及びはんだ付けといった、さらなる工程が含まれ得る。はんだ付けには、フラックスを用いたはんだ付けとフラックスなしのはんだ付けが含まれ得る。
はんだ付けにフラックスが用いられる実施形態においては、方法には、はんだ付けに先立ってプラズマエッチングから残留したフッ素のような残留物を除去するためのダイ側壁及び／または表面の洗浄（例えば酸素プラズマ洗浄）が含まれ得る。フラックスを用いたはんだ付けは、はんだ、フラックス及び熱の組み合わせが、電気的に接続されるべき２つのＩＣまたはボードの金属バンプ／パッドに適用されるリフローはんだ付けといった、当該技術分野で公知のプロセスによってなされ得る。フラックスを用いたはんだ付けを用いる実施形態には、ＩＣに残ったフラックスの残留物を洗浄する、及び／またはアンダーフィル（例えばエポキシもしくは他の好適なアンダーフィル材）を適用する、といった付加的な工程を含み得る。
上記のように、本発明の実施形態もまた、フラックスなしのはんだ付けを可能にする。このような方法には、フラックスなしのはんだ付けに先立って、最初にウエハの洗浄及びダイのピッキングの工程が含まれ得る。
フラックスなしのはんだ付けには、２つのダイを（または１つのダイをボード、ウエハその他に対して）互いに前面が向き合った状態で一緒に配置し、圧迫し（例えば圧力を印加し）、クランプすることが含まれ得る。これはしばしば、熱圧着接合として知られる。ダイが、互いの前面が向き合うように配置または位置合わせされる場合、各ダイのバンプ／パッドは、もう一方の対応部分と機械的に接触する。フラックスなしのはんだ付け方法では、次いで、例えばクランプされたダイをマイクロ波オーブンに入れることによって、クランプされたダイに対して熱を適用する。そのような一実施形態においては、電子レンジはあらかじめ１７５°Ｃに加熱されており、クランプされたダイはレンジの中に２〜５分間放置される。他の実施形態は、他の加熱方法を用い得る。方法には、次に、クランプされたダイをレンジから取り出して、クランプを外すことが含まれる。
実施形態によると、ダイの側壁には、ダイシング及び／またはフラックスなしのはんだ付けに由来する副生成物が付着している。例えば、一実施形態においては、ダイの側壁にはダイシング後（例えば、ダイを個片化するためにウエハをプラズマエッチングした後）のフッ素がある。フッ素を除去することによって、ダイ表面及びダイを封入するエポキシをアンダーフィル材で効果的に濡らす（例えば、エポキシ／ポリマーで濡らす）ことが可能になる。
こうして、フラックスなしのはんだ付けは、本明細書の実施形態によって、バンプ／パッドを有するダイを、表面を酸化させずに電気的に接続するために使われ得る。
図３Ａ、３Ｂ、５Ａ、５Ｂ、５Ｃ、５Ｅ、５Ｆ、及び５Ｇは、厚いマスクかまたは薄いマスクかのいずれかによって被覆されたダイの、そのようなフラックスなしのはんだ付け処理の結果を示す。図３Ａ及び３Ｂは、プラズマエッチングに先立って厚いマスクで被覆され、次いでフラックスなしのはんだ付け処理が施されたバンプの画像である。図５Ａ及び５Ｂは、プラズマエッチングに先立って薄いマスクで被覆され、次いでフラックスなしのはんだ付け処理が施されたバンプの画像である。図５Ｃ、５Ｄ、５Ｅ、５Ｆ及び５Ｇは、プラズマエッチングに先立って薄いマスクで被覆され、次いでフラックスなしのはんだ付け処理が施されたバンプの拡大画像である。
図２Ａ及び２Ｂに関連して上記で説明されたように、図３Ａ及び３Ｂのバンプのように厚いマスクで被覆されたバンプは、ダイシング処理の間、プラズマに露出されていない。結果として各ダイのバンプは変形されたが、うまくリフローされていない。したがって、プラズマエッチング処理の間に露出していなかったバンプは、互いに接合されない。
対照的に、プラズマエッチングに先立って薄いマスクで被覆されたバンプは、プラズマエッチング処理の間に露出されており、図５Ａ〜５Ｇに示すようにフラックスなしのはんだ付けが可能になる。図５Ａ〜５Ｇに示すように、各ダイのバンプは良くリフローされており、フラックスに依存することなく共に接合することが可能であった。したがって、ウエハを個片化するプラズマエッチング工程がバンプからの酸化層の除去をも行う、本明細書に記載される実施形態によって、フラックスなしのはんだ付けが可能になる。上記のように、金属バンプ／パッドを接合するフラックスなしのはんだ付けには、長期的な信頼性を持たないＩＣをもたらす、フラックスを用いるはんだ付けによって残されたフラックス残留物を除去するという利点がある。
図７を参照すると、処理ツール７００には、複数のロードロック７０４が結合された、ファクトリインターフェース７０２（ＦＩ）が含まれる。クラスタツール７０６は、ファクトリインターフェース７０２と結合される。クラスタツール７０６には、異方性プラズマエッチングチャンバ７０８及び等方性プラズマエッチングチャンバ７１４といった、１またはそれ以上のプラズマエッチングチャンバが含まれる。レーザスクライビング装置７１０もまた、ファクトリインターフェース７０２と連結される。一実施形態における処理ツール７００の総設置面積は、図７に示すとおり、約３５００ミリメートル（３．５メートル）×約３８００ミリメートル（３．８メートル）であり得る。
一実施形態においては、レーザスクライビング装置７１０は、フェムト秒ベースのレーザを内蔵する。フェムト秒ベースのレーザは、ハイブリッドのレーザ及びエッチングによる個片化処理のうちのレーザアブレーション部分、例えば上記のレーザアブレーション処理を実施するのに好適である。一実施形態によると、レーザスクライビング装置７１０には、移動可能なステージもまた含まれる。移動可能なステージは、フェムト秒ベースのレーザに対してウエハ／基板（またはそのキャリア）を移動するように構成される。具体的な一実施形態においては、フェムト秒ベースのレーザもまた移動可能である。一実施形態におけるレーザスクライビング装置７１０の総設置面積は、図７に示すとおり、約２２４０ミリメートル×約１２７０ミリメートルであり得る。
一実施形態においては、１またはそれ以上のプラズマエッチングチャンバ７０８は、複数の集積回路を個片化するためにパターニングされたマスクにある間隙を通じて、ウエハ／基板をエッチングするように構成される。そのような一実施形態においては、１またはそれ以上のプラズマエッチングチャンバ７０８は、ディープシリコンエッチング処理を実施するように構成される。具体的な一実施形態においては、１またはそれ以上のプラズマエッチングチャンバ７０８は、米国カリフォルニア州サニーベールのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓから市販されているＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標） Ｓｉｌｖｉａ（商標） Ｅｔｃｈシステムである。本エッチングチャンバは、単一の結晶シリコン基板もしくはウエハの上または中に収納された、個片化された集積回路を作り出すために、特にディープシリコンエッチング用に設計したものであり得る。一実施形態においては、プラズマエッチングチャンバ７０８には、高いシリコンエッチング速度を促すために高密度プラズマ源が含まれる。一実施形態においては、個片化またはダイシングのプロセスにおける高い製造スループットを可能にするため、処理ツール７００のクラスタツール７０６部分には、１以上のエッチングチャンバが含まれる。
ファクトリインターフェース７０２は、レーザスクライビング装置７１０を有する外部製造設備とクラスタツール７０６との間の、インターフェースとなるのに好適な大気ポートであり得る。ファクトリインターフェース７０２には、ストレージユニット（例えば前面開口型統一ポッド）から、クラスタツール７０６またはレーザスクライビング装置７１０のどちらかまたは両方へウエハ（またはそのキャリア）を移動するために、アームまたはブレードを持ったロボットが含まれ得る。
クラスタツール７０６は、個片化の方法中の諸機能の実施に好適な他のチャンバも含み得る。例えば一実施形態においては、追加のエッチングチャンバの代わりに、堆積チャンバ７１２が含まれる。堆積チャンバ７１２は、ウエハ／基板のレーザスクライビングに先立って、例えば均一性のあるスピンオンプロセスによって、ウエハ／基板のデバイス層上またはその上方にマスクを堆積させるように構成され得る。そのような一実施形態においては、堆積チャンバ７１２は、約１０％以内の共形性ファクターを持った均一な層が堆積されるのに好適である。
実施形態においては、等方性プラズマエッチングチャンバ７１４には、高周波マグネトロンまたは誘導結合されたプラズマ源といった、本明細書の他の箇所に記載された等方性エッチング処理の間に基板が収納された処理チャンバの上流に距離を置いて配置された、下流プラズマ源が用いられている。実施形態においては、等方性プラズマエッチングチャンバ７１４は、ＮＦ３またはＳＦ６、Ｃｌ２またはＳｉＦ４の中の１またはそれ以上といった例示的な非重合性プラズマエッチング源ガス、並びにＯ２といった１またはそれ以上の酸化剤を、使用するように配管されている。
図８は、本明細書に記載されたスクライビングの方法のうちの１またはそれ以上をマシンに実施させるための命令セットが内部で実行され得る、コンピュータシステム８００を示す。例示のコンピュータシステム８００には、バス８３０を介して互いに通信し合う、プロセッサ８０２、メインメモリ８０４（例えば、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリ、例えば同期ＤＲＡＭ（ＳＤＲＡＭ）またはランバスＤＲＡＭ（ＲＤＲＡＭ）といったダイナミックランダムアクセスメモリ（ＤＲＡＭ）など）、スタティックメモリ８０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）など）、及び補助記憶装置８１８（例えば、データストレージ装置）が含まれる。
プロセッサ８０２は、マイクロプロセッサ、中央処理装置などの１または複数の汎用処理装置を表している。より具体的には、プロセッサ８０２は、複雑命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、などであってよい。プロセッサ８０２はまた、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサなどの、１または複数の特殊用途処理装置であってもよい。プロセッサ８０２は、本明細書に記載される動作及びステップを実施するための処理論理８２６を実行するように構成される。
コンピュータシステム８００は、ネットワークインターフェース装置８０８をさらに含み得る。コンピュータシステム８００は、ビデオディスプレイ装置８１０（例えば液晶ディスプレイ（ＬＣＤ）または陰極線管（ＣＲＴ））、英数字入力装置８１２（例えばキーボード）、カーソル制御装置８１４（例えばマウス）、及び信号生成装置８１６（例えばスピーカー）もまた含み得る。
補助記憶装置８１８は、本明細書に記載される１または複数の任意の方法または機能を具現化する、１または複数の命令セット（例えばソフトウェア８２２）が中に記憶される、マシンアクセス可能記憶媒体（またはより具体的にはコンピュータ可読記憶媒体）８３１を含み得る。このソフトウェア８２２はまた、完全にまたは少なくとも部分的に、コンピュータシステム８００によって実行される間、メインメモリ８０４内、及び／またはプロセッサ８０２内に存在しても良い。メインメモリ８０４とプロセッサ８０２もまた、マシン可読記憶媒体を構成している。このソフトウェア８２２は更に、ネットワークインターフェース装置８０８を介して、ネットワーク８２０上で送信又は受信され得る。
例示の実施形態において、マシンアクセス可能記憶媒体８３１を単一の媒体として示したが、「マシン可読記憶媒体」という語は、１または複数の命令セットを記憶する単一の媒体または複数の媒体（例えば集中データベースもしくは分散データベース、並びに／または関連キャッシュ及びサーバ）を含むと理解すべきである。「マシン可読記憶媒体」という語は、マシンによって実行される命令セットを記憶する、または符号化することができ、マシンに、本発明の任意の一又は複数の方法を実施させる任意の媒体を含むとも理解すべきである。したがって、「マシン可読記憶媒体」という語は、固体メモリ、光及び磁気媒体、並びに他の持続性マシン可読記憶媒体を、非限定的に含むと理解すべきである。
上記記載は、例示的であり、限定するものではないことを意図していることは理解されるべきである。例えば、図面中のフロー図には、本発明のある実施形態で実施される工程の具体的な順番が示されているが、そのような順番が要求されている訳ではない（例えば、代替的な実施形態においては工程は異なる順番で実施され得たり、ある工程が組み合わされ得たり、ある工程が重複し得たりする）ことは理解されるべきである。さらに、上記記載を読み且つ理解すれば、多くの他の実施形態が、当業者にとって明らかになるだろう。本発明は具体的な実施例に関連して記載されてきたが、本発明は記載された実施形態に限定されず、添付の特許請求の範囲の精神及び範囲の中で、修正及び変更を伴って実施され得ることは認識されよう。それゆえ、本発明の範囲は、当該権利が与えられる均等物の完全な範囲と共に、添付の特許請求の範囲を参照して、決定されるべきである。

Claims (15)

  1. 複数の集積回路（ＩＣ）を備える半導体ウエハをダイシングする方法であって、
    酸化層を有する金属バンプ／パッドを含む前記複数のＩＣを覆うように前記半導体ウエハの上にマスクを形成すること、
    レーザスクライビング処理によって、間隙のあるパターニングされたマスクを提供するため、非シリコン材料を除去し、前記ＩＣ間の前記半導体ウエハのシリコン基板を露出しながら、前記マスクをパターニングすること、及び
    前記複数のＩＣを個片化し前記金属バンプ／パッドから前記酸化層を除去するため、前記パターニングされたマスクの前記間隙を通じて前記半導体ウエハをプラズマエッチングすること、を含む方法。
  2. 前記半導体ウエハの上に前記マスクを形成することが、前記金属バンプ／パッドの上に１から５μｍの厚さを有する前記マスクを堆積させることを含む、請求項１に記載の方法。
  3. 前記金属バンプ／パッドがスズ合金を含む、請求項１に記載の方法。
  4. 前記個片化されたＩＣを、第２の金属バンプ／パッドを備える第２の複数のＩＣと位置合わせすること、及び
    前記金属バンプ／パッドを前記第２の金属バンプ／パッドにフラックスなしで接合するため、圧力を印加すること
    をさらに含む、請求項１に記載の方法。
  5. 前記マスクをパターニングすることが、５４０ナノメートル以下の波長及び５００フェムト秒以下のレーザパルス幅を有するフェムト秒レーザでパターンを直接書き込むことをさらに含む、請求項１に記載の方法。
  6. 前記複数のＩＣを個片化し前記金属バンプ／パッドから前記酸化層を除去するために、前記パターン化されたマスクの前記間隙を通じて前記半導体ウエハをプラズマエッチングすることが、
    前記パターン化されたマスクの前記間隙を通じて前記半導体ウエハを異方性エッチングすることと、
    異方性エッチングされたトレンチを等方性エッチングすることと、
    前記半導体ウエハの表面上、並びに異方性及び等方性エッチングによって新たに形成された表面上にポリマーを堆積させることと、
    を反復することを含む、請求項５に記載の方法。
  7. 複数の集積回路（ＩＣ）を備える基板をダイシングする方法であって、
    レーザスクライビング処理によって、前記ＩＣ間の前記基板領域を露出するトレンチを形成するために、前記基板上に堆積したマスクをパターニングすることであって、前記マスクがダイシングストリート上では前記複数のＩＣの金属バンプ／パッド上よりも厚い、パターニングすること、及び
    前記複数のＩＣを個片化し前記金属バンプ／パッドから酸化層を除去するために、前記露出された領域内の前記基板をプラズマエッチングすること、
    を含む方法。
  8. 前記金属バンプ／パッドの上に、１から５μｍの厚さを有する前記マスクを形成すること
    をさらに含む、請求項７に記載の方法。
  9. 前記金属バンプ／パッドがスズ合金を含む、請求項７に記載の方法。
  10. 前記個片化されたＩＣを、第２の金属バンプ／パッドを備える第２の複数のＩＣと位置合わせすること、及び
    前記金属バンプ／パッドを前記第２の金属バンプ／パッドにフラックスなしで接合するため、圧力を印加すること
    をさらに含む、請求項７に記載の方法。
  11. 前記マスクをパターニングすることが、５４０ナノメートル以下の波長及び５００フェムト秒以下のレーザパルス幅を有するフェムト秒レーザでパターンを直接書き込むことをさらに含む、請求項７に記載の方法。
  12. 前記複数のＩＣを個片化し前記金属バンプ／パッドから前記酸化層を除去するために、前記露出された領域内の前記基板をプラズマエッチングすることが、
    前記基板内の前記トレンチを異方性エッチングすることであって、ポリマー堆積及び方向性照射エッチングを含む、異方性エッチングすること、並びに、
    前記異方性エッチングされたトレンチを等方性エッチングすること、
    を含む、請求項１１に記載の方法。
  13. 複数の集積回路（ＩＣ）を備える基板をダイシングするシステムであって、
    酸化層を有する金属バンプ／パッドを有する前記複数のＩＣを覆うように、前記基板上にマスクを適用する堆積モジュール、
    前記ＩＣ間の前記基板領域を露出するトレンチを形成するために、前記マスクをパターニングするレーザスクライビングモジュール、及び
    前記複数のＩＣを個片化し前記金属バンプ／パッドから前記酸化層を除去するため、前記露出された領域内の前記基板をエッチングする前記レーザスクライビングモジュールに物理的に結合されたプラズマエッチングモジュール、
    を含む、システム。
  14. 前記マスクを適用するための前記堆積モジュールが、前記金属バンプ／パッド上に１から５μｍの厚さを有し、ダイシングストリート上に、前記金属バンプ／パッド上の厚さより厚い第２の厚さを有する、前記マスクを適用する、請求項１３に記載のシステム。
  15. 前記レーザスクライビングモジュールが、５４０ナノメートル以下の波長及び５００フェムト秒以下のパルス幅を有するフェムト秒レーザを備える、請求項１３に記載のシステム。
JP2016538965A 2013-08-30 2014-08-18 ダイのパッケージング品質改善のためのウエハのダイシング方法 Active JP6383791B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361872315P 2013-08-30 2013-08-30
US61/872,315 2013-08-30
US14/091,014 2013-11-26
US14/091,014 US9105710B2 (en) 2013-08-30 2013-11-26 Wafer dicing method for improving die packaging quality
PCT/US2014/051523 WO2015031096A1 (en) 2013-08-30 2014-08-18 Wafer dicing method for improving die packaging quality

Publications (2)

Publication Number Publication Date
JP2016531447A true JP2016531447A (ja) 2016-10-06
JP6383791B2 JP6383791B2 (ja) 2018-08-29

Family

ID=52583814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016538965A Active JP6383791B2 (ja) 2013-08-30 2014-08-18 ダイのパッケージング品質改善のためのウエハのダイシング方法

Country Status (8)

Country Link
US (1) US9105710B2 (ja)
EP (1) EP3039710B1 (ja)
JP (1) JP6383791B2 (ja)
KR (1) KR102270457B1 (ja)
ES (1) ES2899166T3 (ja)
PT (1) PT3039710T (ja)
TW (1) TWI642096B (ja)
WO (1) WO2015031096A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9646951B2 (en) * 2013-12-10 2017-05-09 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
JP6560969B2 (ja) * 2015-12-01 2019-08-14 株式会社ディスコ ウエーハの分割方法
JP6524594B2 (ja) * 2016-07-07 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019153799A (ja) * 2019-04-19 2019-09-12 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638405B2 (ja) * 1986-11-19 1994-05-18 東京応化工業株式会社 プラズマ反応処理装置
JP3462850B2 (ja) * 2000-12-22 2003-11-05 株式会社日立ハイテクインスツルメンツ 半導体部品の製造方法及びプラズマ洗浄装置
US20040121563A1 (en) * 2002-03-06 2004-06-24 Farnworth Warren M. Method for fabricating encapsulated semiconductor components having conductive vias
US20090311830A1 (en) * 2008-06-16 2009-12-17 Samsung Electronics Co., Ltd. Semiconductor package and manufacturing method thereof
JP4447325B2 (ja) * 2002-02-25 2010-04-07 株式会社ディスコ 半導体ウェーハの分割方法
JP2010287592A (ja) * 2009-06-09 2010-12-24 Renesas Electronics Corp 半導体装置、半導体ウェハおよびその製造方法
JP4882970B2 (ja) * 2007-11-16 2012-02-22 パナソニック株式会社 半導体チップの製造方法
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
US20120322241A1 (en) * 2011-06-15 2012-12-20 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US20130224910A1 (en) * 2010-11-05 2013-08-29 Nantong Fujitsu Mocroelectronics Co., Ltd. Method for chip package

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
EP0609809B8 (en) 1993-02-01 2001-11-21 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
ATE251341T1 (de) 1996-08-01 2003-10-15 Surface Technology Systems Plc Verfahren zur ätzung von substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
KR19990018012U (ko) * 1997-11-06 1999-06-05 구본준 반도체 제조장비
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
CN1276495C (zh) 2000-01-10 2006-09-20 电子科学工业公司 以具超短脉冲宽度的激光脉冲的脉冲串处理存储器链路的激光器系统及方法
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
US6593542B2 (en) 2000-07-12 2003-07-15 Electro Scientific Industries, Inc. UV laser system and method for single pulse severing of IC fuses
JP3498693B2 (ja) 2000-09-08 2004-02-16 松下電器産業株式会社 チップの実装方法及びチップの実装体
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
US6926190B2 (en) * 2002-03-25 2005-08-09 Micron Technology, Inc. Integrated circuit assemblies and assembly methods
JP2005523583A (ja) 2002-04-19 2005-08-04 エグシル テクノロジー リミテッド パルスレーザを用いる、基板のプログラム制御ダイシング
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
US7279362B2 (en) * 2005-03-31 2007-10-09 Intel Corporation Semiconductor wafer coat layers and methods therefor
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9129904B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8557683B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9029242B2 (en) * 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8673741B2 (en) * 2011-06-24 2014-03-18 Electro Scientific Industries, Inc Etching a laser-cut semiconductor before dicing a die attach film (DAF) or other material layer
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638405B2 (ja) * 1986-11-19 1994-05-18 東京応化工業株式会社 プラズマ反応処理装置
JP3462850B2 (ja) * 2000-12-22 2003-11-05 株式会社日立ハイテクインスツルメンツ 半導体部品の製造方法及びプラズマ洗浄装置
JP4447325B2 (ja) * 2002-02-25 2010-04-07 株式会社ディスコ 半導体ウェーハの分割方法
US20040121563A1 (en) * 2002-03-06 2004-06-24 Farnworth Warren M. Method for fabricating encapsulated semiconductor components having conductive vias
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
JP4882970B2 (ja) * 2007-11-16 2012-02-22 パナソニック株式会社 半導体チップの製造方法
US20090311830A1 (en) * 2008-06-16 2009-12-17 Samsung Electronics Co., Ltd. Semiconductor package and manufacturing method thereof
JP2010287592A (ja) * 2009-06-09 2010-12-24 Renesas Electronics Corp 半導体装置、半導体ウェハおよびその製造方法
US20130224910A1 (en) * 2010-11-05 2013-08-29 Nantong Fujitsu Mocroelectronics Co., Ltd. Method for chip package
US20120322241A1 (en) * 2011-06-15 2012-12-20 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch

Also Published As

Publication number Publication date
KR20160052609A (ko) 2016-05-12
EP3039710A4 (en) 2017-04-19
JP6383791B2 (ja) 2018-08-29
EP3039710B1 (en) 2021-09-29
US20150064878A1 (en) 2015-03-05
US9105710B2 (en) 2015-08-11
KR102270457B1 (ko) 2021-06-29
TWI642096B (zh) 2018-11-21
TW201513200A (zh) 2015-04-01
PT3039710T (pt) 2021-11-30
ES2899166T3 (es) 2022-03-10
EP3039710A1 (en) 2016-07-06
WO2015031096A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
KR102250628B1 (ko) 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
US8883615B1 (en) Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
JP6223325B2 (ja) レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
KR102303143B1 (ko) 레이저 및 플라즈마 에칭에 의한 기판 다이싱을 위한 마스크 잔류물 제거
TWI660413B (zh) 自單粒化晶粒側壁移除殘留物
US20150200119A1 (en) Laser scribing and plasma etch for high die break strength and clean sidewall
JP6383791B2 (ja) ダイのパッケージング品質改善のためのウエハのダイシング方法
TWI607526B (zh) 切割包含複數個積體電路之基板的方法
US9130056B1 (en) Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
TWI658496B (zh) 藉由乾膜壓合之水溶性遮罩形成
CN114226984B (zh) 一种晶圆的切割方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180806

R150 Certificate of patent or registration of utility model

Ref document number: 6383791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250