TWI642096B - 用於改善晶粒封裝品質的晶片切割方法 - Google Patents

用於改善晶粒封裝品質的晶片切割方法 Download PDF

Info

Publication number
TWI642096B
TWI642096B TW103129565A TW103129565A TWI642096B TW I642096 B TWI642096 B TW I642096B TW 103129565 A TW103129565 A TW 103129565A TW 103129565 A TW103129565 A TW 103129565A TW I642096 B TWI642096 B TW I642096B
Authority
TW
Taiwan
Prior art keywords
mask
integrated circuits
pads
metal bumps
substrate
Prior art date
Application number
TW103129565A
Other languages
English (en)
Other versions
TW201513200A (zh
Inventor
雷偉生
伊頓貝德
伊爾亞帕爾納
亞拉曼奇里麥德哈瓦饒
庫默亞傑
朴正來
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201513200A publication Critical patent/TW201513200A/zh
Application granted granted Critical
Publication of TWI642096B publication Critical patent/TWI642096B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/30—Organic material
    • B23K2103/42—Plastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在實施例中，實施涉及初始雷射刻劃及後續電漿蝕刻的混合晶片或基板切割製程用於晶粒切割，同時還從晶片上的金屬凸塊去除氧化層。在一個實施例中，方法包括在該半導體晶片上方形成遮罩覆蓋該複數個積體電路，該複數個積體電路包括具有氧化層的金屬凸塊或襯墊。該方法包括使用雷射刻劃製程圖案化該遮罩以提供具有間隙的圖案化遮罩、曝露該半導體晶片在該等積體電路之間的區域。該方法包括電漿蝕刻該半導體晶片穿過該圖案化遮罩中的間隙，以切割該複數個積體電路並從該等金屬凸塊或襯墊去除該氧化層。

Description

用於改善晶粒封裝品質的晶片切割方法
本發明之實施例係關於半導體處理的領域，特別是關於切割半導體晶片的方法，每個晶片上具有複數個積體電路。
在半導體晶片的處理中，積體電路被形成在由矽或其它半導體材料製成的晶片(也被稱為基板)上。一般來說，利用各種半導電、導電或絕緣的材料層來形成積體電路。這些材料被利用各種眾所周知的製程摻雜、沉積及蝕刻，以形成積體電路。每個晶片被處理而形成大量的、含有習知為晶粒的積體電路的個別區域。每個晶粒可以具有金屬凸塊及/或襯墊，用於電耦接到其它的晶粒或板(例如印刷電路板(PCB))。典型上，「凸塊」係指元件前側上的焊接點，而「襯墊」係指元件背側上的焊接點。在三維(3D)封裝中，在一個晶粒上的凸塊可以被焊接黏接到另一個晶粒上的襯墊。例如，晶粒的凸塊被黏接到印刷電路板的襯墊。
諸如錫合金(例如SnAg)的金屬合金在晶粒封裝應 用中被廣泛用於金屬凸塊和襯墊。這些凸塊或襯墊的表面狀態會直接影響諸如熱壓縮黏接的黏接製程。一個典型的問題是，在黏接之前，在凸塊和襯墊形成及後續製程的過程中，凸塊和襯墊可能變得容易被氧化。氧化層會對黏接製程產生不利的影響。典型上，使用助熔劑來去除凸塊和襯墊上的氧化層，然而，使用助熔劑的製程通常需要施加熱到凸塊上，以促進氧化層去除。過多的熱會對晶粒品質產生負面的影響，特別是在其中多個晶粒被堆疊在一起的3D封裝應用中。累積的熱輸入會在電子上和機械上弱化晶粒。其它用於凸塊或襯墊清潔的方法已被開發出，但具有的缺點包括高成本以及隨後在清潔之後氧化的風險。
此外，在黏接之前使用焊接助熔劑來從凸塊和襯墊去除氧化層會導致助熔劑殘餘物殘留在凸塊和襯墊上。清潔助熔劑殘餘物是困難的，尤其是在包括緻密矽通孔的晶粒中。由於牽涉到去除助熔劑殘餘物的困難，現有的製造方法將助熔劑殘餘物留在積體電路上，導致金屬凸塊或襯墊隨著時間而腐蝕，從而會降低封裝的長期可靠度。
本發明的一個或更多個實施例係針對切割半導體晶片的方法，每個晶片上具有複數個積體電路(IC)。
依據一個實施例，一種切割包含複數個積體電路(IC)的半導體晶片之方法包含在該半導體晶片上方形成遮罩覆蓋該複數個積體電路，該複數個積體電路包括具有氧化層的金屬凸塊或襯墊。該方法包括使用雷射刻劃製程圖案化 該遮罩以提供具有間隙的圖案化遮罩、曝露該半導體晶片在該等積體電路之間的區域。該方法還包括電漿蝕刻該半導體晶片穿過該圖案化遮罩中的間隙，以切割該複數個積體電路並從該等金屬凸塊或襯墊去除該氧化層。
在一個實施例中，一種切割包含複數個積體電路的基板之方法包含使用雷射刻劃製程圖案化位於該基板上方的遮罩，以形成溝槽而曝露在該等積體電路之間的基板區域。在切割道上方的遮罩比在該等積體電路之金屬凸塊或襯墊上方的遮罩更厚。該方法進一步包含電漿蝕刻該曝露區域中的基板，以切割該複數個積體電路並從該等金屬凸塊或襯墊去除氧化層。
在一個實施例中，一種用於切割包括複數個積體電路的基板之系統包括沉積模組，用以在該基板上方施加遮罩而覆蓋該複數個積體電路，該複數個積體電路具有金屬凸塊或襯墊，該等金屬凸塊或襯墊具有氧化層。該系統包括雷射刻劃模組，用以圖案化該遮罩，以形成溝槽而曝露該等積體電路之間的基板區域。該系統還包括與該雷射刻劃模組實體耦接的電漿蝕刻模組，用以蝕刻該曝露區域中的基板而切割該複數個積體電路，並從該等金屬凸塊或襯墊去除該氧化層。
100‧‧‧方法
102‧‧‧第一操作
104‧‧‧操作
106‧‧‧操作
202‧‧‧遮罩
204‧‧‧半導體晶片或基板
206‧‧‧金屬凸塊或襯墊
208‧‧‧切割道
210‧‧‧溝槽
402‧‧‧遮罩
600‧‧‧切割道區域
602‧‧‧矽基板的頂部部分
604‧‧‧第一二氧化矽層
606‧‧‧第一蝕刻終止層
608‧‧‧第一低介電常數介電層
610‧‧‧第二蝕刻終止層
612‧‧‧第二低介電常數介電層
614‧‧‧第三蝕刻終止層
616‧‧‧無摻雜矽玻璃(USG)層
618‧‧‧第二二氧化矽層
620‧‧‧光阻層
622‧‧‧銅金屬化層
700‧‧‧製程工具
702‧‧‧工廠介面
704‧‧‧負載鎖定腔室
706‧‧‧群集工具
708‧‧‧電漿蝕刻腔室
710‧‧‧雷射刻劃設備
712‧‧‧沉積室
714‧‧‧等向性電漿蝕刻腔室
800‧‧‧電腦系統
802‧‧‧處理器
804‧‧‧主記憶體
806‧‧‧靜態記憶體
808‧‧‧網路介面裝置
810‧‧‧影像顯示單元
812‧‧‧字母數字輸入裝置
814‧‧‧游標控制裝置
816‧‧‧訊號產生裝置
818‧‧‧輔助記憶體
820‧‧‧網路
822‧‧‧軟體
826‧‧‧處理邏輯
830‧‧‧匯流排
831‧‧‧機器可存取儲存媒體
本發明的實施例係以舉例的方式而非以限制的方式說明，而且當關聯圖式考量該等實施例時，參照以下的實施方式可以更完整地瞭解該等實施例，在該等圖式中：第1圖為依據本發明之實施例表示在切割半導體晶 片和清潔金屬凸塊或襯墊的方法中的操作之流程圖，該半導體晶片包括複數個積體電路；第2A圖和第2B圖圖示包括複數個積體電路的半導體晶片在進行對應第1圖之操作、但使用厚遮罩施加來取代第1圖中描述的薄遮罩施加的半導體晶片切割方法過程中之剖視圖；第3A圖和第3B圖為具有凸塊的晶粒之圖像，該等晶粒被塗佈厚的遮罩並如第2A圖和第2B圖被電漿蝕刻，而且被夾持在一起用於進行無助熔劑焊接；第4A圖和第4B圖圖示依據本發明之實施例包括複數個積體電路的半導體晶片對應第1圖之操作在進行具有薄遮罩的半導體晶片之切割方法過程中之剖視圖；第5A圖、第5B圖、第5C圖、第5D圖、第5E圖、第5F圖、及第5G圖為具有凸塊的晶粒之圖像，該等晶粒被塗佈薄的遮罩並如第4A圖和第4B圖被電漿蝕刻，而且被夾持在一起用於進行無助熔劑焊接；第6圖圖示依據本發明之實施例可能存在於半導體晶片或基板之街道區域中的材料堆疊之剖視圖；第7圖圖示依據本發明之實施例的整合切割系統之平面示意圖；以及第8圖圖示依據本發明之實施例控制本文所述的遮罩、雷射刻劃、電漿切割方法中的一個或更多個操作之自動實施的示例性電腦系統之方塊圖。
茲描述切割半導體晶片的方法，每個晶片上具有複數個積體電路(IC)。在下面的描述中闡述許多具體的細節，例如雷射和電漿蝕刻晶片切割方法，以透徹地理解本發明的實施例。本技術領域中具有通常知識者將顯而易見的是，可以在沒有這些具體細節的情況下實施本發明的實施例。在其它的實例中，不詳細描述眾所周知的態樣，例如積體電路的製造，以免不必要地模糊本發明的實施例。此外，還應理解的是，圖式顯示的各種實施例只是說明性的表示，而且未必依比例繪製。
在實施例中，混合的晶片或基板切割製程包含初始雷射刻劃及隨後的電漿蝕刻，以同時切割晶粒並從晶粒上的金屬凸塊或襯墊去除氧化層。該方法包含將遮罩層施加於晶片或基板的上方，該晶片或基板在該金屬凸塊或襯墊上方包括一個薄層。雷射刻劃製程可被用於乾淨地移除遮罩層、有機和無機介電層、及在切割道中的元件層。雷射蝕刻製程可以在曝光或部分蝕刻晶片或基板時終止。然後切割製程的電漿蝕刻部分可以被用來蝕穿整塊晶片或基板，例如蝕穿整塊單晶矽，以得到晶粒或晶片切割。電漿蝕刻製程也蝕刻金屬凸塊或襯墊上方的薄遮罩層，並從金屬凸塊或襯墊去除氧化層。因此，本發明的實施例從金屬凸塊或襯墊去除氧化層，使得能夠無助熔劑地焊接。
如上所述，本發明的實施例在晶粒切割步驟清潔金屬凸塊或襯墊，該晶粒切割步驟通常是晶片層次處理的最後階段和晶粒封裝的開始。在晶粒切割之後，金屬凸塊和襯墊 氧化的可能性被最小化。在單一步驟中實現切割和凸塊清潔由於免除了其它處理步驟的需要而降低了成本。成本也可以由於施加較薄的遮罩層、從而減少遮罩材料的消耗而降低。此外，對於給定的遮罩材料來說，較薄的遮罩層有助於在雷射刻劃的過程中形成更精確的遮罩和晶片元件層開口輪廓，從而可以在電漿切割的過程中導致更好的溝槽側壁品質(即較平滑的溝槽壁)。此外，實現較平滑的溝槽側壁可以減少或免除用於側壁平滑化努力的蝕刻時間，從而轉化為較高的蝕刻產量和蝕刻劑節省。採用薄遮罩的實施例還可以降低雷射功率的要求並提高雷射刻劃的產量。
第1圖圖示依據本發明之實施例在切割包括複數個積體電路的半導體晶片之方法中的操作。第2A圖和第2B圖圖示包括複數個積體電路的半導體晶片在進行第1圖方法、但施加厚遮罩來取代第1圖中描述的施加薄遮罩的過程中之剖視圖。第4A圖和第4B圖還圖示包括複數個積體電路的半導體晶片在進行第1圖方法、但依據本發明之實施例施加薄遮罩的過程中之剖視圖。
在第1圖的方法100之第一操作102的過程中，並對應於第2A圖和第4A圖，將前側遮罩202、402形成在半導體晶片或基板204上方。依據一個實施例，半導體晶片或基板204具有至少300mm的直徑並具有300μm至800μm的厚度。在一個實施例中，半導體基板204具有10μm至800μm的厚度。在一個實施例中，半導體基板204具有小於75μm(例如10μm至75μm)的厚度。在一實施例中，遮罩202、 402為符合晶片上的下方圖案之形狀或外形的共形遮罩，導致遮罩厚度基本上與切割道208中及金屬凸塊或襯墊206上方的相同。然而，在替代的實施例中，遮罩是不保形的。不保形的遮罩在凸塊或襯墊上方比在低凹處上方更薄，而且在切割道208中的可能大致上比在凸塊或襯墊206之頂部上的更厚。第2A圖、第2B圖、第4A圖、及第4B圖中圖示的遮罩202、402是不保形的遮罩。遮罩202、402的形成可以藉由化學氣相沉積(CVD)、旋塗、噴塗、乾膜片真空層壓、或藉由本技術領域中任何其它習知的製程。CVD和乾膜真空層壓通常得到較保形的遮罩，而旋塗和噴塗傾向於產生較不保形的遮罩。
在一個實施例中，遮罩202、402覆蓋並保護形成在半導體晶片之表面上的積體電路(IC)(未圖示)，並且也覆蓋從半導體晶片204之表面向上突出或凸出的金屬凸塊或襯墊206。依據一些實施例，金屬凸塊或襯墊206可以是10-50μm高。遮罩202還覆蓋形成在相鄰的積體電路之間的中間切割道208。
現有的方法通常力求在金屬凸塊或襯墊上方形成厚度足以安然渡過電漿蝕刻製程的持續時間並保護凸塊或襯墊免於蝕刻破壞的遮罩。例如，第2A圖和第2B圖圖示塗有厚遮罩202的晶片。為了蝕刻50μm的矽同時在整個蝕刻製程中保護凸塊或襯墊206，一種方法可以包含在電漿蝕刻之前在凸塊或襯墊206的頂部上施加5μm的遮罩。在一個這種具有金屬凸塊或襯墊的實例中，該方法可以包含施加約25μm的 遮罩到切割道，以在35μm高的凸塊或襯墊之頂部上實現約5μm的遮罩。在本實例中，在電漿蝕刻製程的過程中保護凸塊或襯墊免於電漿蝕刻破壞。在一個這樣的實例中，為了實現凸塊或襯墊的保護，施加不必要厚的遮罩層到晶片的低凹處。
相反地，在一個實施例中，一種方法包含在半導體晶片上方施加較薄的遮罩，從而在該金屬凸塊或襯墊的頂部上產生薄的遮罩層，以在電漿蝕刻製程的過程中故意曝露出該金屬凸塊或襯墊。例如，第4A圖和第4B圖圖示塗有薄遮罩402的半導體晶片或基板204。在一個實施例中，該方法包含施加遮罩，使得在金屬凸塊或襯墊206上方的遮罩層402為1-2μm，從而導致金屬凸塊或襯墊206在接近電漿蝕刻製程結束時被曝露出。在另一個實施例中，該方法包含施加厚度為1-5μm的遮罩層402在金屬凸塊或襯墊206上方。施加的遮罩402之厚度可以取決於凸塊或襯墊的高度。例如，依據實施例，該方法包含施加厚度約1μm的遮罩402在高度為35μm或更矮的凸塊或襯墊206之頂部上方。在另一個實例中，該方法包含施加厚度約5μm的遮罩402在高度為50μm的凸塊或襯墊206之頂部上方。如以下討論更多的，使該金屬凸塊或襯墊曝露於電漿蝕刻導致氧化層在切割操作的過程中被從該金屬凸塊或襯墊去除。其它的遮罩厚度可以薄到足以在電漿處理的過程中曝露出金屬凸塊或襯墊，並取決於電漿處理的參數和遮罩的組成。
依據本發明的實施例，形成遮罩402包括形成例如、但不限於水溶性層(PVA等)、及/或光阻層、及/或I-線 圖案層的層。例如，諸如光阻層的聚合物層可以由其它適用於微影製程的材料所製成。在具有多個遮罩層的實施例中，水溶性底塗層可被配置於非水溶性上塗層下方。則該底塗層提供剝離上塗層的手段，而該上塗層提供耐電漿蝕刻性及/或藉由雷射刻劃製程的良好遮罩剝蝕。已經發現的是，例如對於刻劃製程中採用的雷射波長透明的遮罩材料會導致低的晶粒邊緣強度。因此，例如PVA製成的水溶性底塗層作為第一遮罩材料層可以發揮作為下切遮罩的耐電漿/雷射能量吸收上塗層的工具之功能，使得整個遮罩可以被從下積體電路(IC)薄膜層去除/剝離。水溶性底塗層可以進一步充當保護IC薄膜層免於受用以剝除能量吸收遮罩層的製程破壞的阻障層。在實施例中，雷射能量吸收遮罩層為UV可固化的及/或吸收UV的、及/或吸收綠色波帶(500-540nm)的。示例性的材料包括傳統用於IC晶片之鈍化層的許多光阻和聚醯亞胺(PI)材料。在一個實施例中，光阻層係由正光阻材料所製成，該正光阻材料例如、但不限於248奈米(nm)阻劑、193nm阻劑、157nm阻劑、極紫外線(EUV)阻劑、或具有重氮萘醌增感劑的酚樹脂基質。在另一個實施例中，該光阻層係由負光阻材料所製成，該負光阻材料例如、但不限於聚順式異戊二烯和聚桂皮酸乙烯酯。
再次參照第2A圖、第2B圖、第4A圖、及第4B圖，半導體晶片或基板204上或其中已配置有半導體元件陣列及金屬凸塊或襯墊206。這種半導體元件的實例包括、但不限於製作在矽基板中並被封裝在介電層中的記憶體元件或互 補金屬氧化物半導體(CMOS)電晶體。複數個金屬互連可以被形成在元件或電晶體上方並在介電層周圍，而且可以被用於電耦接元件或電晶體，以形成積體電路。導電凸塊/襯墊及鈍化層可以被形成在互連層上方。製成切割道的材料可以與用以形成積體電路的那些材料類似或相同。例如，切割道可以由介電材料層、半導體材料層、以及金屬化層製成。在一個實施例中，一個或更多個切割道包括類似於實際的積體電路元件的測試元件。在下面更詳細描述的第6圖圖示構成切割道的材料堆疊之實例。
回到第1圖，並來到對應的第2A圖和第4A圖，方法100在操作104進行整體目標層材料去除。為了盡可能減少介電質脫層和裂開，飛秒雷射是較佳的。然而，取決於元件的結構，也可以應用紫外線(UV)、皮秒、或奈秒雷射源。雷射的脈衝重複頻率在80kHz至1MHz的範圍中，理想是在100kHz至500kHz的範圍中。
通常進行雷射刻劃製程來去除存在於積體電路之間的切割道材料。依據本發明的實施例，使用雷射刻劃製程圖案化遮罩包括形成溝槽210，溝槽210部分地進入積體電路之間的半導體晶片區域。在一實施例中，使用雷射刻劃製程圖案化遮罩202、402包括使用脈衝寬度在飛秒範圍中的雷射直接寫入圖案。
具體來說，波長在可見光譜或紫外線(UV)或紅外線(IR)範圍(此三者總和成寬帶光譜)中的雷射可被用來提供飛秒系雷射，即脈衝寬度在飛秒(10-15秒)等級的雷射。 在一個實施例中，剝蝕不是或基本上不是波長相關的，因此適用於複雜的膜，例如遮罩202、402、切割道208、及有可能一部分的半導體晶片或基板204的膜。
雷射參數選擇(例如脈衝寬度)對於開發最少化碎裂、微裂及脫層以實現清潔的雷射刻劃切割的成功雷射刻劃和切割製程可能是關鍵的。雷射刻劃的切割越清潔，則可被進行用於最終晶粒切割的蝕刻製程越平順。在半導體元件晶片中，許多不同材料類型(例如導體、絕緣體、半導體)和厚度的功能性層通常被設置在上面。這樣的材料可以包括、但不限於諸如聚合物的有機材料、金屬、或諸如二氧化矽和氮化矽的無機介電質。
如上所述，位在晶片或基板204上的各個積體電路之間的切割道208可以包括與積體電路本身類似或相同的層。例如，第6圖圖示依據本發明的實施例可被用於半導體晶片或基板之切割道區域的材料堆疊之剖視圖。參照第6圖，切割道區域600包括矽基板的頂部部分602、第一二氧化矽層604、第一蝕刻終止層606、第一低介電常數介電層608(例如具有的介電常數小於二氧化矽的介電常數4.0)、第二蝕刻終止層610、第二低介電常數介電層612、第三蝕刻終止層614、無摻雜矽玻璃(USG)層616、第二二氧化矽層618、以及光阻層620或一些其它的遮罩。銅金屬化層622被配置在第一和第三蝕刻終止層606和614之間並通過第二蝕刻終止層610。在具體的實施例中，第一、第二及第三蝕刻終止層606、610及614是由氮化矽製成，而低介電常數介電層608 和612是由摻雜碳的氧化矽材料所製成。
在現有的雷射照射(例如奈秒系或皮秒系雷射照射)之下，切割道600的材料在光吸收和剝蝕機制方面可能有相當不同的表現。例如，在正常條件下，諸如二氧化矽的介電層對於所有可市購的雷射波長基本上是透明的。與此相反，金屬、有機物(例如低介電常數材料)及矽會非常容易耦合光子，特別是在回應奈秒系或皮秒系雷射照射時。然而，在一實施例中，飛秒系雷射製程被用於藉由在剝蝕低介電常數材料層和銅層之前剝蝕二氧化矽層來圖案化二氧化矽層、低介電常數材料層及銅層。在具體的實施例中，大約小於或等於400飛秒的脈衝被用於飛秒系雷射照射製程以去除遮罩、切割道、及一部分的矽基板。在一個實施例中，使用大約小於或等於500飛秒的脈衝。
依據本發明的實施例，適當的飛秒系雷射製程之特徵在於通常導致各種材料中產生非線性交互作用的高尖峰強度(輻照度)。在一個這樣的實施例中，飛秒雷射源具有大約在10飛秒至500飛秒範圍中的脈衝寬度，雖然較佳是在100飛秒至500飛秒的範圍中。在一個實施例中，飛秒雷射源具有大約在1570奈米至200奈米範圍中的波長，雖然較佳是在540奈米至250奈米的範圍中。在一個實施例中，雷射和相應的光學系統在約在3微米至15微米範圍中、但較佳約在5微米至10微米範圍中的工作表面提供焦點。
在工作表面的空間光束輪廓可以屬於單一模式(高斯分佈)或具有成形的頂帽分佈。在一實施例中，雷射源的 脈衝重複率約在200kHz至10MHz的範圍中，雖然較佳約在500kHz至5MHz的範圍中。在一實施例中，雷射源遞送到工作表面的脈衝能量約在0.5μJ至100μJ的範圍中，雖然較佳約在1μJ至5μJ的範圍中。在一實施例中，雷射刻劃製程沿著工件表面以約在500mm/秒至5m/秒範圍中的速度進行，雖然較佳係以約在600mm/秒至2m/秒範圍中的速度進行。
刻劃製程可以僅以單次通過或以多次通過進行，但在一實施例中，較佳是通過1-2次。在一個實施例中，工件中的刻劃深度約在5微米至50微米深的範圍中，較佳約在10微米至20微米深的範圍中。雷射可以以給定脈衝重複率的單脈衝串或以脈衝猝發串施加。在一實施例中，所產生的雷射束之刻縫寬度約在2微米至15微米的範圍中，雖然在矽晶片刻劃/切割中在元件/矽界面處量測較佳約在6微米至10微米的範圍中。
可以選擇具有效益和優點的雷射參數，該效益和優點例如提供足夠高的雷射強度來實現無機介電質(例如二氧化矽)的離子化，並最少化在直接剝蝕無機介電質之前因下層損壞所引起的脫層和碎裂。同時，可以選擇參數來為具有精確控制的剝蝕寬度(例如刻縫寬度)和深度的工業應用提供有意義的製程產量。如上所述，與皮秒系和奈秒系雷射剝蝕製程相比，飛秒系雷射遠更適合提供這樣的優點。然而，即使是在飛秒系雷射剝蝕的頻譜中，某些波長仍可提供比其它波長更佳的性能。例如，在一個實施例中，波長接近或在 紫外線範圍中的飛秒系雷射製程提供了比波長接近或在紅外線範圍中的飛秒系雷射製程更清潔的剝蝕製程。在具體的此類實施例中，適用於半導體晶片或基板刻劃的飛秒系雷射製程係基於波長約小於或等於540奈米的雷射。在特定的此類實施例中，使用脈衝約小於或等於500飛秒、波長約小於或等於540奈米的雷射。然而，在替代的實施例中，使用雙波長的雷射(例如紅外線雷射和紫外線雷射的組合)。
回到第1圖，並來到相應的第2B圖和第4B圖，半導體晶片或基板204接著在操作106進行電漿蝕刻。依據一實施例，當如第4B圖所示施加薄遮罩層402到金屬凸塊或襯墊206時，蝕刻半導體晶片或基板204的電漿既切割IC又從金屬凸塊或襯墊206去除氧化層。然而，如在第2B圖可以看到的，當沉積厚遮罩202時，金屬凸塊或襯墊206的頂部在整個蝕刻製程的持續時間仍被遮罩202保護。
如第2B圖和第4B圖所示，電漿蝕刻向前進行通過圖案化遮罩202中的間隙。如圖所示，在實施例中，側壁平滑的溝槽之實現有部分是由於施加較薄的遮罩可以使雷射刻劃製程形成更精確的元件層開口輪廓。然而，其它的實施例可能包括形成扇形側壁的電漿蝕刻程序。在這樣的實施例中，可以採用進一步的側壁平滑化處理。
在第2B圖和第4B圖圖示的實施例中，半導體晶片或基板204被蝕穿以完成晶粒的切割，然而，其它的實施例可以包含僅部分蝕穿半導體晶片或基板204的電漿蝕刻(例如蝕刻使用雷射刻劃製程形成的溝槽210，以免完全蝕穿半導 體晶片或基板204)及使用其它諸如背側研磨的處理來完成晶片的切割。
在一個實施例中，切割晶粒的電漿蝕刻牽涉到包括重覆三個操作的Bosch製程，該三個操作包括：沉積(例如沉積鐵氟龍或其它的聚合物)、非等向性蝕刻半導體晶片或基板204通過圖案化遮罩202、402中的間隙以推進蝕刻溝槽210、以及等向性蝕刻該非等向性蝕刻的溝槽。聚合物沉積保護溝槽側壁。非等向性蝕刻從水平表面去除聚合物並沿深度方向蝕刻進入矽中。等向性蝕刻蝕刻溝槽底部和側面上的矽，並產生具有垂直錐面的溝槽側壁(例如約90度的側壁)。
在一個這種採用非等向性蝕刻和等向性蝕刻兩者的實施例中，該等蝕刻操作中之一者或兩者從凸塊或襯墊206的表面去除氧化層。在具體的實施例中，在蝕刻製程過程中，半導體晶片204的矽材料蝕刻速度大於每分鐘25μm。超高密度電漿源可被用於晶粒切割製程的電漿蝕刻部分。適用於執行這種電漿蝕刻製程的製程腔室之實例為可向美國加州桑尼韋爾市的應用材料公司(Applied Materials of Sunnyvale,CA,USA)購得的Applied Centura® SilviaTM Etch系統。Applied Centura® SilviaTM Etch系統結合電容性和感應性RF耦合，從而提供比只有電容性耦合可能提供的更獨立的離子密度和離子能量控制，甚至具有磁性增強所提供的改良。這種組合能夠將離子密度與離子能量有效去耦，以便在無高的、潛在破壞性的直流偏壓電平下實現相對高密度的電漿，即使在非常低的壓力下亦然。多RF源的架構還產生了異常寬的製程空 間。然而，任何能夠蝕刻矽的電漿蝕刻腔室皆可使用。在示例性的實施例中，深矽蝕刻被使用來以比現有的矽蝕刻速度快約40%的蝕刻速度(例如40μm或更大)蝕刻單晶矽基板或半導體晶片204，同時保持基本上精確的輪廓控制和幾乎無扇形的側壁。在具體的實施例中，使用了矽通孔型蝕刻製程。該蝕刻製程是基於反應性氣體產生的電漿，該反應性氣體可以包括氟系氣體，例如SF6、C4F6、C4F8、CF4、CHF3、XeF2、或任何其它能夠以相對較快的蝕刻速度蝕刻矽的反應物氣體。
總結第1圖、第2A圖、第2B圖、第4A圖及第4B圖，晶粒切割製程可以包括施加遮罩層，雷射刻劃以在遮罩層、鈍化層、及元件層中形成溝槽以便乾淨地曝露出矽基板，之後進行電漿蝕刻以切穿矽基板。當薄的遮罩層被施加於凸塊時，如第4A圖及第4B圖所示，切割晶粒的電漿蝕刻也同時從曝露的金屬凸塊或襯墊去除氧化層。因此，金屬凸塊或襯墊在無需依賴助熔劑且無需另外的電漿處理步驟之下被清潔了。
在電漿蝕刻之後，該方法可以包括另外的操作，例如晶片清潔、晶粒挑選、以及焊接。焊接可以包括使用或不使用助熔劑的焊接。
在焊接採用助熔劑的實施例中，該方法可以包括清潔(例如電漿O2清潔)晶粒的側壁及/或表面，以在焊接之前去除從電漿蝕刻殘留的殘餘物，例如氟。使用助熔劑的焊接可以依據本技術領域中習知的製程來完成，例如藉由重流焊 接，其中焊料、助熔劑及熱的組合被施加到兩個將被電連接的IC或板之金屬凸塊或襯墊。採用使用助熔劑的焊接之實施例可以包括清潔IC上的助熔劑殘餘物及/或施加底部填充(例如環氧樹脂或其它適當的底部填充材料)的附加操作。
如以上所說明的，本發明的實施例還能夠進行無助熔劑的焊接。這樣的方法可以包含最初的晶片清潔操作和晶粒挑選操作，之後為無助熔劑焊接。
無助熔劑焊接可以包括放置、按壓(例如施加壓力)、以及將兩個晶粒(或晶粒與板、晶片等)夾持在一起並且前側面向彼此，此舉時常被稱為熱壓黏接。當晶粒被定位或對齊使得晶粒的前側面向彼此時，每個晶粒上的凸塊或襯墊與另一個晶粒上的對應者具有機械接觸。然後無助熔劑焊接的方法藉由例如將被夾持的晶粒放入微波爐中而施加熱到被夾持的晶粒。在一個這樣的實施例中，微波爐被預熱到175℃，並且被夾持的晶粒被留在爐中2-5分鐘。其它的實施例可以使用其它施加熱的方法。該方法接著包括從爐中卸出被夾持的晶粒，並去除夾具。
依據實施例，晶粒側壁帶有一些來自切割及/或無助熔劑焊接的副產物。例如，在一個實施例中，在切割後(例如在電漿蝕刻晶片以切割晶粒之後)晶粒側壁具有氟。去除氟可以實現晶粒表面上的有效底部填充濕潤(例如環氧樹脂/聚合物濕潤)及晶粒的環氧樹脂封裝。
因此，依據本文中的實施例，無助熔劑焊接可被用於電連接具有凸塊或襯墊且無氧化表面的晶粒。
第3A圖、第3B圖、第5A圖、第5B圖、第5C圖、第5E圖、第5F圖、及第5G圖說明這種無助熔劑焊接製程在塗有厚或薄遮罩的晶粒上的結果。第3A圖和第3B圖是在電漿蝕刻之前塗有厚遮罩然後進行無助熔劑焊接製程的凸塊之圖像。第5A圖和第5B圖是在電漿蝕刻之前塗有薄遮罩然後進行無助熔劑焊接製程的凸塊之圖像。第5C圖、第5D圖、第5E圖、第5F圖、及第5G圖是在電漿蝕刻之前塗有薄遮罩然後進行無助熔劑焊接製程的凸塊之放大圖像。
如上面參照第2A圖和第2B圖所說明的，塗有厚遮罩的凸塊，例如第3A圖和第3B圖中的凸塊在切割製程過程中未被曝露於電漿。結果，每個晶粒上的凸塊變形了，但沒有良好地重流。因此，在電漿蝕刻製程過程中未被曝露的凸塊未相互黏接。
相反地，在電漿蝕刻之前塗有薄遮罩的凸塊在電漿蝕刻製程過程中被曝露出，從而能夠進行第5A-5G圖所示的無助熔劑焊接。如第5A-5G圖中可以看到的，每個晶粒上的凸塊重流良好，而且能夠不依賴助熔劑而黏接在一起。因此，如本文所述其中用以切割晶片的電漿蝕刻操作還從凸塊去除氧化層的實施例能夠進行無助熔劑的焊接。如上所述，不使用助熔劑來黏接金屬凸塊或襯墊的焊接具有排除從使用助熔劑的焊接留下的助熔劑殘餘物的優點，導致IC不具有改良的長期可靠度。
參照第7圖，製程工具700包括工廠介面702(FI)，工廠介面702具有複數個與工廠介面702耦接的負載鎖定腔 室704。群集工具706與工廠介面702耦接。群集工具706包括一個或更多個電漿蝕刻腔室，例如非等向性電漿蝕刻腔室708和等向性電漿蝕刻腔室714。雷射刻劃設備710也與工廠介面702耦接。在一個實施例中，製程工具700的整體佔地面積可為約3500毫米(3.5公尺)乘約3800毫米(3.8公尺)，如第7圖中所繪示。
在一實施例中，雷射刻劃設備710容置飛秒系雷射。該飛秒系雷射適用於進行混合的雷射和蝕刻切割製程之雷射剝蝕部分，如上述的雷射剝蝕製程。在一個實施例中，雷射刻劃設備710中還包括可移動的台階，該可移動的台階設以相對於該飛秒系雷射移動晶片或基板(或晶片或基板之承載器)。在具體的實施例中，該飛秒系雷射也是可移動的。在一個實施例中，雷射刻劃設備710的整體佔地面積可為約2240毫米乘約1270毫米，如第7圖中所繪示。
在一實施例中，該一個或更多個電漿蝕刻腔室708設以通過圖案化遮罩中的間隙蝕刻晶片或基板，以切割複數個積體電路。在一個這樣的實施例中，該一個或更多個電漿蝕刻腔室708設以進行深矽蝕刻製程。在具體的實施例中，該一個或更多個電漿蝕刻腔室708為可向美國加州森尼韋爾市的應用材料公司購得之Applied Centura® SilviaTM Etch系統。可將蝕刻腔室具體設計為用於深矽蝕刻，該深矽蝕刻被用以產生切割的積體電路，該積體電路係位於單晶矽基板或晶片上或中。在一實施例中，電漿蝕刻腔室708中包括高密度電漿源，以促進高的矽蝕刻速度。在一實施例中，製程工 具700的群集工具706部分中包括超過一個的蝕刻腔室，以能夠得到高製造產量的切割製程。
工廠介面702可以是適當的常壓接口，以連繫外面具有雷射刻劃設備710的製造設施與群集工具706。工廠介面702可包括有手臂或葉片的機器人，用於將晶片(或晶片之承載器)從儲存單元(例如前開式晶圓傳送盒)傳送進入群集工具706或雷射刻劃設備710中之任一者或二者。
群集工具706可包括其它在切割方法中適用於進行運作的腔室。舉例來說，在一個實施例中，在額外的蝕刻腔室處包括沉積室712。可配置沉積室712用於在雷射刻劃晶片或基板之前將遮罩沈積於晶片或基板之元件層上或上方，例如藉由均勻的旋塗製程。在一個這樣的實施例中，沉積室712適用於沉積保角性因子在約10%內的均勻層。
在實施例中，等向性電漿蝕刻腔室714採用下游的電漿源，例如位於製程腔室上游遠處的高頻磁控管或感應耦合源，在本文中它處描述的等向性蝕刻處理過程中基板被容置於該製程腔室中。在實施例中，等向性電漿蝕刻腔室714完全使用示例性的非聚合電漿蝕刻源氣體，例如NF3或SF6、Cl2或SiF4中之一者或更多者、以及一種或更多種氧化劑，例如O2。
第8圖圖示電腦系統800，電腦系統800內可以執行一組用以使機器進行本文中討論的一種或更多種刻劃方法的指令。例示性的電腦系統800包括經由匯流排830互相溝通的處理器802、主記憶體804(例如唯讀記憶體(ROM)、 快閃記憶體、動態隨機存取記憶體(DRAM)例如同步動態隨機存取記憶體(SDRAM)或Rambus動態隨機存取記憶體(RDRAM)等)、靜態記憶體806(例如快閃記憶體、靜態隨機存取記憶體(SRAM)等)以及輔助記憶體818(例如資料儲存裝置)。
處理器802表示一個或更多個通用處理裝置，例如微處理器、中央處理單元或類似者。更特別的是，處理器802可以是複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、極長指令(VLIW)微處理器等。處理器802也可以是一個或更多個特殊目的處理裝置，例如應用特定的積體電路(ASIC)、現場可程控閘陣列(FPGA)、數位訊號處理器(DSP)、網路處理器或類似者。處理器802設以執行處理邏輯826，用以進行本文中討論的操作及步驟。
電腦系統800可以進一步包括網路介面裝置808。電腦系統800也可以包括影像顯示單元810(例如液晶顯示器(LCD)或陰極射線管(CRT))、字母數字輸入裝置812(例如鍵盤)、游標控制裝置814(例如滑鼠)以及訊號產生裝置816(例如揚聲器)。
輔助記憶體818可以包括機器可存取儲存媒體(或更具體地為電腦可讀儲存媒體)831，於機器可存取儲存媒體831上儲存有一組或更多組指令(例如軟體822)，該等指令體現本文中所述的一個或更多個方法論或功能。在電腦系統800執行期間，軟體822也可全部或至少部分存在於主記憶體804及/或處理器802內，主記憶體804和處理器802也構成 機器可讀儲存媒體。可經由網路介面裝置808進一步通過網路820傳送或接收軟體822。
雖然顯示於例示性實施例的機器可存取儲存媒體831為單一媒體，但應將術語「機器可讀儲存媒體」視為包括單一媒體或多個媒體(例如集中或分散式資料庫及/或相關的緩存與伺服器)，該等媒體儲存該一組或更多組指令。也應將術語「機器可讀儲存媒體」視為包括任何可儲存或編碼指令集的媒體，其中該指令集係由該機器執行或使該機器進行本發明的任一個或更多個方法論。因此，應將術語「機器可讀儲存媒體」視為包括、但不限於固態記憶體、光學與磁性媒體、及其它的非暫時性機器可讀儲存媒體。
應當瞭解的是，上面的描述意圖為說明性的，而不是限制性的。例如，雖然圖式中的流程圖圖示由本發明的某些實施例進行的特定操作順序，但應瞭解的是，這樣的順序並非必須的(例如，替代的實施例可以以不同的順序進行該等操作、組合某些操作、重疊某些操作等)。此外，在閱讀和瞭解上述說明後，許多其它的實施例對於本技術領域中具有通常知識者而言將是顯而易見的。雖然已參照具體的示例性實施例描述了本發明，但應體認的是，本發明並不限於所描述的實施例，而且可以在所附申請專利範圍的精神和範圍內實施修改和變更。因此，本發明的範圍應該參照所附的申請專利範圍連同這些申請專利範圍有權享有的均等物之全部範圍來決定。

Claims (20)

  1. 一種切割一半導體晶片的方法，該半導體晶片包含複數個積體電路(IC)，該方法包含以下步驟：在該半導體晶片上方形成一遮罩覆蓋該複數個積體電路，該複數個積體電路包括具有一氧化層的金屬凸塊或襯墊，其中在該複數個積體電路之一切割道上方的該遮罩比在該複數個積體電路之該等金屬凸塊或襯墊上方的該遮罩更厚；使用一雷射刻劃製程圖案化該遮罩以提供一具有間隙的圖案化遮罩、去除非矽材料、及曝露該半導體晶片在該等積體電路之間的一矽基板；以及電漿蝕刻該半導體晶片穿過該圖案化遮罩中的該等間隙，以切割該複數個積體電路並從該等金屬凸塊或襯墊去除該氧化層。
  2. 如請求項1所述之方法，其中在該半導體晶片上方形成該遮罩的步驟包含在該等金屬凸塊或襯墊上方沉積該遮罩，該遮罩具有1-5μm的一厚度。
  3. 如請求項1所述之方法，其中該等金屬凸塊或襯墊包含一錫合金。
  4. 如請求項1所述之方法，進一步包含以下步驟：將切割的積體電路與一第二複數個積體電路對齊，該第 二複數個積體電路包含第二金屬凸塊或襯墊；以及施加壓力以將該等金屬凸塊或襯墊與該等第二金屬凸塊或襯墊黏接而無需助熔劑。
  5. 如請求項1所述之方法，其中該半導體晶片具有至少300mm的一直徑及75μm或更小的一厚度。
  6. 如請求項1所述之方法，其中圖案化該遮罩的步驟進一步包含使用一飛秒雷射直接寫入一圖案，該飛秒雷射具有小於或等於540奈米的一波長及小於或等於500飛秒的一雷射脈衝寬度。
  7. 如請求項6所述之方法，其中電漿蝕刻該半導體晶片穿過該圖案化遮罩中的該等間隙以切割該複數個積體電路並從該等金屬凸塊或襯墊去除該氧化層的步驟包含重覆以下步驟：非等向性蝕刻該半導體晶片穿過該圖案化遮罩中的該等間隙；等向性蝕刻經非等向性蝕刻的溝槽；以及在該半導體晶片之一表面上及由於非等向性和等向性蝕刻而新形成的表面上沉積聚合物。
  8. 如請求項1所述之方法，其中形成該遮罩的步驟進一步包含在該半導體晶片上沉積一水溶性遮罩層。
  9. 如請求項8所述之方法，其中形成該遮罩的步驟進一步包含沉積一多層遮罩，該多層遮罩包含該水溶性遮罩層作為一底塗層及在該底塗層的頂部上的一非水溶性遮罩層作為一上塗層。
  10. 一種切割一基板的方法，該基板包含複數個積體電路(IC)，該方法包含以下步驟：使用一雷射刻劃製程圖案化一位於該基板上方的遮罩，以形成一溝槽而曝露在該等積體電路之間的該基板之區域，其中在一切割道上方的該遮罩比在該複數個積體電路之金屬凸塊或襯墊上方的該遮罩更厚；以及電漿蝕刻曝露的區域中的該基板，以切割該複數個積體電路並從該等金屬凸塊或襯墊去除一氧化層。
  11. 如請求項10所述之方法，進一步包含以下步驟：在該等金屬凸塊或襯墊上方形成該遮罩，該遮罩具有1-5μm的一厚度。
  12. 如請求項10所述之方法，其中該等金屬凸塊或襯墊包含一錫合金。
  13. 如請求項10所述之方法，進一步包含以下步驟：將切割的積體電路與一第二複數個積體電路對齊，該第 二複數個積體電路包含第二金屬凸塊或襯墊；以及施加壓力以將該等金屬凸塊或襯墊與該等第二金屬凸塊或襯墊黏接而無需助熔劑。
  14. 如請求項13所述之方法，其中電漿蝕刻該等曝露的區域中的該基板以切割該複數個積體電路並從該等金屬凸塊或襯墊去除該氧化層的步驟包含以下步驟：非等向性蝕刻該基板中的該溝槽，其中非等向性蝕刻包含聚合物沉積及方向性轟擊蝕刻；以及等向性蝕刻經非等向性蝕刻的該溝槽。
  15. 如請求項10所述之方法，進一步包含以下步驟：在該基板上方沉積一水溶性遮罩層、形成該遮罩。
  16. 如請求項15所述之方法，其中形成該遮罩的步驟進一步包含沉積一多層遮罩，該多層遮罩包含該水溶性遮罩層作為一底塗層及在該底塗層的頂部上的一非水溶性遮罩層作為一上塗層。
  17. 一種用於切割一基板的系統，該基板包含複數個積體電路(IC)，該系統包含：一沉積模組，用以在該基板上方施加一遮罩而覆蓋該複數個積體電路，該複數個積體電路具有金屬凸塊或襯墊，該等金屬凸塊或襯墊具有一氧化層，其中在該複數個積體電路 之一切割道上方的該遮罩之厚度大於在該等金屬凸塊或襯墊上方的該遮罩之厚度；一雷射刻劃模組，用以圖案化該遮罩，以形成一溝槽而曝露該等積體電路之間的該基板之區域；以及一電漿蝕刻模組，與該雷射刻劃模組實體耦接，以蝕刻曝露的區域中的該基板，而切割該複數個積體電路並從該等金屬凸塊或襯墊去除該氧化層。
  18. 如請求項17所述之系統，其中在該等金屬凸塊或襯墊上方的該遮罩的厚度為1-5μm。
  19. 如請求項17所述之系統，其中該雷射刻劃模組包含一飛秒雷射，該飛秒雷射具有小於或等於540奈米的一波長及小於或等於500飛秒的一脈衝寬度。
  20. 如請求項17所述之系統，其中該電漿蝕刻模組係用以重覆進行以下步驟：非等向性蝕刻該等曝露的區域中的該基板；等向性蝕刻經非等向性蝕刻的溝槽；以及在該基板之一表面上及由於非等向性和等向性蝕刻而新形成的表面上沉積聚合物。
TW103129565A 2013-08-30 2014-08-27 用於改善晶粒封裝品質的晶片切割方法 TWI642096B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361872315P 2013-08-30 2013-08-30
US61/872,315 2013-08-30
US14/091,014 2013-11-26
US14/091,014 US9105710B2 (en) 2013-08-30 2013-11-26 Wafer dicing method for improving die packaging quality

Publications (2)

Publication Number Publication Date
TW201513200A TW201513200A (zh) 2015-04-01
TWI642096B true TWI642096B (zh) 2018-11-21

Family

ID=52583814

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103129565A TWI642096B (zh) 2013-08-30 2014-08-27 用於改善晶粒封裝品質的晶片切割方法

Country Status (8)

Country Link
US (1) US9105710B2 (zh)
EP (1) EP3039710B1 (zh)
JP (1) JP6383791B2 (zh)
KR (1) KR102270457B1 (zh)
ES (1) ES2899166T3 (zh)
PT (1) PT3039710T (zh)
TW (1) TWI642096B (zh)
WO (1) WO2015031096A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9646951B2 (en) * 2013-12-10 2017-05-09 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
JP6560969B2 (ja) * 2015-12-01 2019-08-14 株式会社ディスコ ウエーハの分割方法
JP6524594B2 (ja) * 2016-07-07 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019153799A (ja) * 2019-04-19 2019-09-12 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060079024A1 (en) * 2004-03-10 2006-04-13 Salman Akram Methods relating to singulating semiconductor wafers and wafer scale assemblies
US20120322236A1 (en) * 2011-06-15 2012-12-20 Wei-Sheng Lei Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US20120329246A1 (en) * 2011-06-24 2012-12-27 Electro Scientific Industries, Inc. Etching a laser-cut semiconductor before dicing a die attach film (daf) or other material layer

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPH0638405B2 (ja) * 1986-11-19 1994-05-18 東京応化工業株式会社 プラズマ反応処理装置
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
ATE251341T1 (de) 1996-08-01 2003-10-15 Surface Technology Systems Plc Verfahren zur ätzung von substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
KR19990018012U (ko) * 1997-11-06 1999-06-05 구본준 반도체 제조장비
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
KR100830128B1 (ko) 2000-01-10 2008-05-20 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
US6593542B2 (en) 2000-07-12 2003-07-15 Electro Scientific Industries, Inc. UV laser system and method for single pulse severing of IC fuses
JP3498693B2 (ja) * 2000-09-08 2004-02-16 松下電器産業株式会社 チップの実装方法及びチップの実装体
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
JP3462850B2 (ja) * 2000-12-22 2003-11-05 株式会社日立ハイテクインスツルメンツ 半導体部品の製造方法及びプラズマ洗浄装置
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
US20040137700A1 (en) 2002-02-25 2004-07-15 Kazuma Sekiya Method for dividing semiconductor wafer
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6926190B2 (en) * 2002-03-25 2005-08-09 Micron Technology, Inc. Integrated circuit assemblies and assembly methods
DE60303371T2 (de) 2002-04-19 2006-08-10 Xsil Technology Ltd. Laser-behandlung
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
US7279362B2 (en) * 2005-03-31 2007-10-09 Intel Corporation Semiconductor wafer coat layers and methods therefor
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
JP4882970B2 (ja) * 2007-11-16 2012-02-22 パナソニック株式会社 半導体チップの製造方法
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
TW201006600A (en) 2008-04-10 2010-02-16 Applied Materials Inc Laser-scribing platform and hybrid writing strategy
KR20090130701A (ko) 2008-06-16 2009-12-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
JP2010287592A (ja) 2009-06-09 2010-12-24 Renesas Electronics Corp 半導体装置、半導体ウェハおよびその製造方法
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
CN102034721B (zh) 2010-11-05 2013-07-10 南通富士通微电子股份有限公司 芯片封装方法
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9029242B2 (en) * 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8557683B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060079024A1 (en) * 2004-03-10 2006-04-13 Salman Akram Methods relating to singulating semiconductor wafers and wafer scale assemblies
US20120322236A1 (en) * 2011-06-15 2012-12-20 Wei-Sheng Lei Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US20120329246A1 (en) * 2011-06-24 2012-12-27 Electro Scientific Industries, Inc. Etching a laser-cut semiconductor before dicing a die attach film (daf) or other material layer

Also Published As

Publication number Publication date
US20150064878A1 (en) 2015-03-05
ES2899166T3 (es) 2022-03-10
EP3039710B1 (en) 2021-09-29
PT3039710T (pt) 2021-11-30
JP2016531447A (ja) 2016-10-06
TW201513200A (zh) 2015-04-01
US9105710B2 (en) 2015-08-11
JP6383791B2 (ja) 2018-08-29
EP3039710A1 (en) 2016-07-06
WO2015031096A1 (en) 2015-03-05
KR20160052609A (ko) 2016-05-12
EP3039710A4 (en) 2017-04-19
KR102270457B1 (ko) 2021-06-29

Similar Documents

Publication Publication Date Title
TWI638398B (zh) 用於在混合雷射劃線及電漿蝕刻的晶圓切割製程期間清潔晶圓之方法
JP6223325B2 (ja) レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層
KR102157242B1 (ko) 웨이퍼 다이싱을 위한, 레이저, 플라즈마 에칭 및 배면 그라인딩 프로세스
TWI660413B (zh) 自單粒化晶粒側壁移除殘留物
TWI635569B (zh) 用於高晶粒破裂強度及平滑側壁之雷射劃線及電漿蝕刻
TWI641075B (zh) 改善晶圓塗覆
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
TWI552215B (zh) 使用可物理性移除的遮罩之雷射及電漿蝕刻晶圓切割
KR20150032583A (ko) 높은 다이 파괴 강도 및 깨끗한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
TWI607526B (zh) 切割包含複數個積體電路之基板的方法
TW201511106A (zh) 藉由雷射與電漿蝕刻之基板切割所用的水溶性遮罩
TW201421565A (zh) 用於以雷射和電漿蝕刻之基板切割的遮罩殘留物移除
TWI642096B (zh) 用於改善晶粒封裝品質的晶片切割方法
TWI667709B (zh) 用於改良晶圓塗佈處理之烘烤工具
TWI658496B (zh) 藉由乾膜壓合之水溶性遮罩形成
TW201508865A (zh) 塗佈用於雷射劃線及電漿蝕刻的水溶性光罩之方法