ES2899166T3 - Procedimiento de corte en cubos de obleas para mejorar la calidad del envasado de troqueles - Google Patents

Procedimiento de corte en cubos de obleas para mejorar la calidad del envasado de troqueles Download PDF

Info

Publication number
ES2899166T3
ES2899166T3 ES14839896T ES14839896T ES2899166T3 ES 2899166 T3 ES2899166 T3 ES 2899166T3 ES 14839896 T ES14839896 T ES 14839896T ES 14839896 T ES14839896 T ES 14839896T ES 2899166 T3 ES2899166 T3 ES 2899166T3
Authority
ES
Spain
Prior art keywords
mask
ics
substrate
pads
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES14839896T
Other languages
English (en)
Inventor
Wei-Sheng Lei
Brad Eaton
Aparna Iyer
Madhava Rao Yalamanchili
Ajay Kumar
Jungrae Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of ES2899166T3 publication Critical patent/ES2899166T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/362Laser etching
    • B23K26/364Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/40Removing material taking account of the properties of the material involved
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/16Composite materials, e.g. fibre reinforced
    • B23K2103/166Multilayered materials
    • B23K2103/172Multilayered materials wherein at least one of the layers is non-metallic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/30Organic material
    • B23K2103/42Plastics
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/50Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Un procedimiento para cortar en cubos una oblea semiconductora o un sustrato (204) que comprende una pluralidad de circuitos integrados (IC), comprendiendo el procedimiento: formar una máscara (402) sobre la oblea semiconductora o el sustrato (204) que cubre la pluralidad de IC, la pluralidad de IC incluyendo topes o almohadillas de metal (206) con una capa de oxidación; modelar la máscara (402) con un procedimiento de trazado con láser para proporcionar una máscara modelada (402) con espacios, eliminar materiales que no sean de silicio y exponer un sustrato de silicio de la oblea semiconductora o el sustrato (204) entre los IC; y grabar con plasma la oblea semiconductora o el sustrato (204) a través de los huecos en la máscara modelada (402) para singularizar la pluralidad de IC y para eliminar simultáneamente la capa de oxidación de los topes o almohadillas de metal (206).

Description

DESCRIPCIÓN
Procedimiento de corte en cubos de obleas para mejorar la calidad del envasado de troqueles
ANTECEDENTES
1) CAMPO
Las realizaciones de la presente invención pertenecen al campo del procesamiento de semiconductores y, en particular, a procedimientos para cortar en cubos obleas semiconductoras, teniendo cada oblea una pluralidad de circuitos integrados en la misma.
2) DESCRIPCIÓN DE LA TÉCNICA RELACIONADA
En el procesamiento de obleas semiconductoras, los circuitos integrados se forman en una oblea (también denominada sustrato) compuesta de silicio u otro material semiconductor. En general, se utilizan capas de diversos materiales que son semiconductores, conductores o aislantes para formar los circuitos integrados. Estos materiales se dopan, depositan y graban utilizando varios procedimientos bien conocidos para formar circuitos integrados. Cada oblea se procesa para formar una gran cantidad de regiones individuales que contienen circuitos integrados conocidos como dados o troqueles. Cada troquel puede tener topes y/o almohadillas de metal para el acoplamiento eléctrico a otros troqueles o placas (por ejemplo, placas de circuito impreso (PCB)). Normalmente, un "tope" se refiere a un punto de soldadura en un lado frontal de un dispositivo, y una "almohadilla" se refiere a un punto de soldadura en un lado posterior de un dispositivo. En el empaque tridimensional (3D), los topes de un troquel se pueden unir con soldadura a las almohadillas de otro troquel. Por ejemplo, los topes de un troquel se unen a las almohadillas de una PCB.
Las figuras 2A y 2B ilustran vistas en sección transversal de una oblea semiconductora que incluye una pluralidad de circuitos integrados durante la ejecución de un procedimiento de cortar la oblea semiconductora con una aplicación de máscara gruesa en lugar de la aplicación de máscara fina.
Las aleaciones de metal como las aleaciones de estaño (por ejemplo, SnAg) se utilizan ampliamente para topes y almohadillas de metal en aplicaciones de embalaje de troqueles. El estado de la superficie de estos topes o almohadillas puede afectar directamente los procedimientos de unión, como la unión por compresión térmica. Un problema típico es que, durante la formación de topes y almohadillas y los procedimientos posteriores antes de la unión, los topes y almohadillas pueden oxidarse fácilmente. La capa de oxidación puede afectar negativamente al procedimiento de unión. Por lo general, el fundente se usa para eliminar la capa de oxidación en los topes y las almohadillas, sin embargo, los procedimientos que usan fundente generalmente requieren la aplicación de calor sobre los topes para facilitar la eliminación de la capa de oxidación. Demasiado calor puede afectar negativamente la calidad del troquel, particularmente en aplicaciones de empaque 3D donde se apilan varios troqueles juntos. La entrada de calor acumulada puede debilitar los troqueles tanto electrónica como mecánicamente. Se han explorado otros procedimientos para limpiar topes o almohadillas, pero tienen inconvenientes que incluyen un alto coste y el riesgo de oxidación posterior después de la limpieza.
Además, el uso de un fundente de soldadura para eliminar una capa de oxidación de los topes y las almohadillas antes de la unión puede resultar en un residuo de fundente que quede en los topes y las almohadillas. La limpieza del residuo de fundente es difícil, especialmente en troqueles que incluyen vías densas a través de silicio. Debido a las dificultades que implica la eliminación de residuos de fundente, los procedimientos de fabricación existentes dejan residuos de fundente en los IC, lo que provoca la erosión de los topes o almohadillas de metal con el tiempo, lo que puede reducir la fiabilidad a largo plazo de los paquetes.
El documento US 2012/322240 A1 divulga un procedimiento para cortar en cubos sustratos mediante trazado con láser y grabado con plasma. Se aplica una máscara a la oblea para proteger los topes de la oblea durante el procedimiento de grabado con plasma. Posteriormente, la máscara se modela mediante ablación con láser para proporcionar acceso al sustrato entre los IC individuales en la oblea y para permitir la singularización de los IC mediante grabado con plasma.
El documento US 2003/178474 A1 describe un procedimiento de ensamblaje para circuitos integrados que incluye una etapa de eliminación de la oxidación de los topes mediante un tratamiento con plasma.
SUMARIO
Una o más realizaciones de la invención están dirigidas a procedimientos para cortar obleas semiconductoras, teniendo cada oblea una pluralidad de circuitos integrados (IC) en la misma.
Según una realización, un procedimiento para cortar en cubos una oblea semiconductora o un sustrato que incluye una pluralidad de IC implica formar una máscara sobre la oblea semiconductora que cubre la pluralidad de IC, la pluralidad de IC incluyendo topes o almohadillas de metal con una capa de oxidación. El procedimiento incluye modelar la máscara con un procedimiento de trazado con láser para proporcionar una máscara modelada con espacios, exponiendo regiones de la oblea semiconductora entre los IC. El procedimiento también incluye grabar con plasma la oblea semiconductora a través de los huecos en la máscara modelada para singularizar la pluralidad de IC y para eliminar simultáneamente la capa de oxidación de los topes o almohadillas de metal.
La máscara puede formarse más gruesa sobre una calle cortada en cubos que sobre los topes de metal o almohadillas de los IC.
En una realización, un sistema para cortar un sustrato que incluye una pluralidad de IC incluye un módulo de deposición para aplicar una máscara sobre el sustrato que cubre la pluralidad de IC, la pluralidad de IC teniendo topes o almohadillas de metal con una capa de oxidación. El sistema incluye un módulo de trazado láser para modelar la máscara y formar una zanja que exponga regiones de un sustrato entre los IC. El sistema también incluye un módulo de grabado con plasma acoplado físicamente al módulo de grabado con láser para grabar el sustrato en las regiones expuestas para singularizar la pluralidad de IC y eliminar la capa de oxidación de los topes o almohadillas de metal, y un sistema informático que incluye un medio de almacenamiento que tiene instrucciones para hacer que el sistema ejecute los procedimientos aquí explicados.
BREVE DESCRIPCIÓN DE LOS DIBUJOS
Las realizaciones de la presente invención se ilustran a modo de ejemplo, y no a modo de limitación, y pueden entenderse más completamente con referencia a la siguiente descripción detallada cuando se considera en relación con las figuras en las que:
La figura 1 es un diagrama de flujo que representa operaciones en un procedimiento para cortar en cubos una oblea semiconductora y limpiar topes o almohadillas de metal, incluyendo la oblea semiconductora una pluralidad de IC, de acuerdo con una realización de la presente invención;
Las figuras 2Ay 2B, que ilustran un ejemplo no cubierto por la invención, ilustran vistas en sección transversal de una oblea semiconductora que incluye una pluralidad de circuitos integrados durante la ejecución de un procedimiento para cortar en cubos la oblea semiconductora correspondiente a las operaciones de la figura 1, pero con un espesor aplicación de máscara en lugar de la aplicación de máscara fina descrita en la figura 1, y así facilitar una comparación con realizaciones de la presente invención;
Las figuras 3A y 3B, que muestran ejemplos no cubiertos por la invención, son imágenes de troqueles que tienen topes que fueron recubiertos con una máscara gruesa de acuerdo con la técnica anterior y grabados con plasma como en las figuras 2A y 2B, sujetados juntos para soldadura sin fundente, y por lo tanto son proporcionados para comparación;
Las figuras 4A y 4B ilustran vistas en sección transversal de una oblea semiconductora que incluye una pluralidad de circuitos integrados durante la ejecución de un procedimiento para cortar en cubos la oblea semiconductora con una máscara delgada, correspondiente a las operaciones de la figura 1, de acuerdo con realizaciones de la presente invención;
Las figuras 5A, 5B, 5C, 5D, 5E, 5F y 5G son imágenes de troqueles que tienen topes que fueron recubiertos con una máscara delgada y grabados con plasma como en las figuras 4A y 4B, y fijados juntos para soldadura sin fundente;
La figura 6 ilustra una vista en sección transversal de una pila de materiales que pueden estar presentes en una región de calle de una oblea o sustrato semiconductor, de acuerdo con realizaciones de la presente invención; La figura 7 ilustra una vista en planta esquemática de un sistema integrado de corte en cubos de acuerdo con una realización de la presente invención; y
La figura 8 ilustra un diagrama de bloques de un sistema informático ejemplar que controla el rendimiento automatizado de una o más operaciones en los procedimientos de enmascaramiento, trazado por láser y corte en cubos por plasma descritos en el presente documento, de acuerdo con una realización de la presente invención.
DESCRIPCIÓN DETALLADA
Se describen procedimientos para cortar en cubos obleas semiconductoras, teniendo cada oblea una pluralidad de circuitos integrados (IC) en la misma. En la siguiente descripción, se exponen numerosos detalles específicos, tales como enfoques de corte en cubos de obleas de grabado con láser y plasma, con el fin de proporcionar una comprensión completa de las realizaciones de la presente invención. Será evidente para un experto en la técnica que las realizaciones de la presente invención se pueden poner en práctica sin estos detalles específicos. En otros casos, los aspectos bien conocidos, tales como la fabricación de circuitos integrados, no se describen en detalle para no oscurecer innecesariamente las realizaciones de la presente invención. Además, debe entenderse que las diversas realizaciones mostradas en las figuras son representaciones ilustrativas y no están necesariamente dibujadas a escala.
En las realizaciones, un procedimiento híbrido de corte en cubos de oblea o sustrato implica un trazado inicial con láser y un grabado posterior con plasma para singularizar simultáneamente los troqueles y eliminar una capa de oxidación de los topes o almohadillas de metal de los troqueles. El procedimiento consiste en aplicar una capa de máscara sobre la oblea o sustrato, que incluye una capa delgada sobre los topes o almohadillas de metal. El procedimiento de trazado con láser se puede utilizar para eliminar limpiamente una capa de máscara, capas dieléctricas orgánicas e inorgánicas y capas de dispositivos en una calle de cubos. El procedimiento de grabado con láser puede terminarse tras la exposición o grabado parcial de la oblea o sustrato. La porción de grabado con plasma del procedimiento de corte en cubos puede emplearse luego para grabar a través de la masa de la oblea o sustrato, tal como a través de silicio monocristalino a granel, para producir troquelado o chip individualizado o cortado en cubos. El procedimiento de grabado con plasma también graba la capa delgada de la máscara sobre los topes o almohadillas de metal y elimina una capa de oxidación de los topes o almohadillas de metal. Por tanto, las realizaciones de la invención eliminan la capa de oxidación de los topes o almohadillas de metal para permitir la soldadura sin fundente.
Como se señaló anteriormente, las realizaciones de la invención limpian los topes o almohadillas de metal en la etapa de singularización del troquel, que es típicamente la última fase del procesamiento a nivel de oblea y el comienzo del envasado del troquel. Después de la singularización del troquel, se minimizan las posibilidades de que se produzca oxidación de los topes de metal y de la almohadilla. Lograr el corte en cubos y la limpieza de los topes en una sola etapa reduce los costes debido a que elimina la necesidad de una etapa de procesamiento adicional. Los costes también pueden reducirse debido a la aplicación de una capa de máscara más delgada, lo que reduce el consumo de materiales de máscara. Además, para un material de máscara dado, una capa de máscara más delgada ayuda a la formación de un perfil de apertura de capa de máscara y dispositivo de oblea más preciso durante el trazado con láser, lo que puede conducir a una mejor calidad de la pared lateral de la zanja (es decir, paredes de la zanja más suaves) durante el corte con plasma. Además, lograr paredes laterales de zanjas más lisas puede reducir o eliminar el tiempo de grabado utilizado para los esfuerzos de suavizado de las paredes laterales, lo que se traduce en un mayor rendimiento de grabado y ahorros de grabado. Las formas de realización que emplean la máscara fina también pueden reducir los requisitos de potencia del láser y mejorar el rendimiento del trazado con láser.
La figura 1 ilustra las operaciones en un procedimiento para cortar en cubos una oblea semiconductora que incluye una pluralidad de circuitos integrados, de acuerdo con una realización de la presente invención. Las figuras 4A y 4b ilustran vistas en sección transversal de una oblea semiconductora que incluye una pluralidad de circuitos integrados durante la ejecución del procedimiento de la figura 1, pero con una aplicación de máscara fina, de acuerdo con realizaciones de la presente invención. Solo con fines de comparación, las figuras 2A y 2B también ilustran vistas en sección transversal de una oblea semiconductora que incluye una pluralidad de circuitos integrados durante la ejecución de un procedimiento similar al procedimiento de la figura 1, pero con una aplicación de máscara gruesa en lugar de la aplicación de máscara delgada descrita en la figura 1. Los ejemplos comparativos mostrados en las figuras 2A, 2B, 3A, 3B no deben entenderse como realizaciones de la presente invención.
Durante la primera operación 102 del procedimiento 100 en la figura 1, y correspondiente a la figura 4A, se forma una máscara 402 del lado frontal sobre una oblea semiconductora o sustrato 204. A modo de comparación, véase el ejemplo no cubierto por la invención en la figura 2A que muestra una oblea semiconductora o sustrato 204 pero con una máscara gruesa del lado frontal 202 formada sobre el mismo. Según una realización, la oblea semiconductora o sustrato 204 que se muestra en la figura 4A tiene un diámetro de al menos 300 mm y un grosor de 300 |jm a 800 |jm. En una realización, el sustrato semiconductor 204 tiene un espesor de 10 jm a 800 jm. En una realización, el sustrato semiconductor 204 tiene un espesor de menos de 75 jm (por ejemplo, de 10 jm a 75 jm). En una realización, la máscara 402 es una máscara conformada que se adapta a una forma o topografía de los patrones subyacentes en la oblea, lo que da como resultado un grosor de máscara que es esencialmente el mismo en las calles de corte en cubos 208 y sobre los topes o almohadillas de metal 206. En realizaciones alternativas, sin embargo, la máscara no es conforme. Las máscaras no conformes son más delgadas sobre los topes o almohadillas que sobre valles, y pueden ser sustancialmente más gruesas en la calle de corte 208 que sobre los topes o almohadillas 206. La máscara 402 ilustrada en las figuras 4A y 4B, así como las máscaras 202 ilustradas en las figuras 2A, siendo 2B a modo de comparación un ejemplo no cubierto por la invención, son máscaras no conformes. La formación de las máscaras 402 puede realizarse mediante deposición química en fase de vapor (CVD), revestimiento por rotación, revestimiento por pulverización, laminado al vacío de láminas de película seca o por cualquier otro procedimiento conocido en la técnica. El laminado al vacío de película seca y CVD típicamente logra más máscaras de conformación, mientras que el recubrimiento por rotación y el recubrimiento por pulverización tienden a dar como resultado máscaras de menor conformación.
En una realización, la máscara 402 cubre y protege los circuitos integrados (IC) (no mostrados) formados en la superficie de la oblea semiconductora y también cubre topes o almohadillas de metal 206 que se proyectan o sobresalen de la superficie de la oblea semiconductora 204. Los topes o almohadillas de metal 206 pueden tener una altura de 10 a 50 jm según algunas realizaciones.
Los procedimientos existentes típicamente buscan formar una máscara sobre los topes o almohadillas de metal que sea lo suficientemente gruesa para sobrevivir la duración del procedimiento de grabado con plasma y proteger los topes o almohadillas del grabado. Por ejemplo, las figuras 2A y 2B, que se proporcionan solo como ejemplos comparativos y que describen ejemplos no cubiertos por la invención, ilustran obleas recubiertas con una máscara gruesa 202. Para grabar 50 jm de silicio mientras se protegen los topes o almohadillas 206 durante todo el procedimiento de grabado, un procedimiento podría implicar la aplicación de una máscara de 5 jm sobre los topes o almohadillas 206 antes del grabado con plasma. En uno de esos ejemplos con topes o almohadillas de metal, el procedimiento puede implicar la aplicación de una máscara de ~ 25 jm a las calles cortadas en cubos para lograr una máscara de ~5 |jm por encima de los topes o almohadillas de 35 |jm de altura. En este ejemplo, los topes o almohadillas están protegidas del grabado con plasma durante el procedimiento de grabado con plasma. En uno de estos ejemplos, para lograr la protección de los topes o almohadillas, se aplica una capa de máscara innecesariamente gruesa a los valles de la oblea.
Por el contrario, en una realización, un procedimiento implica aplicar una máscara más delgada sobre la oblea semiconductora, lo que da como resultado una capa de máscara delgada en la parte superior de los topes o almohadillas de metal para exponer intencionalmente los topes o almohadillas de metal durante el procedimiento de grabado con plasma. Por ejemplo, las figuras 4A y 4B ilustran una oblea semiconductora o sustrato 204 recubierto con una máscara delgada 402. En una realización, el procedimiento implica aplicar una máscara de modo que la capa de máscara 402 sobre los topes o almohadillas de metal 206 sea de 1-2 jm, haciendo que los topes o almohadillas de metal 206 queden expuestas hacia el final del procedimiento de grabado con plasma. En otra realización, el procedimiento implica aplicar una capa de máscara 402 con un espesor de 1-5 jm sobre los topes o almohadillas de metal 206. El grosor de la máscara 402 aplicada puede depender de la altura de la almohadilla o de la tope. Por ejemplo, según realizaciones, el procedimiento implica aplicar la máscara 402 que tiene un espesor de ~1 jm sobre la parte superior de los topes o almohadillas 206 que tienen una altura de 35 jm o menos. En otro ejemplo, el procedimiento implica aplicar la máscara 402 que tiene un espesor de ~5 jm sobre la parte superior de los topes o almohadillas 206 que tienen una altura de 50 jm. Como se explica más adelante, la exposición de los topes o almohadillas de metal al grabado con plasma da como resultado la eliminación de una capa de oxidación de los topes o almohadillas de metal durante una operación de corte en cubos. Otros espesores de máscaras pueden ser lo suficientemente delgados como para exponer los topes o almohadillas de metal durante el procesamiento del plasma, y dependen de los parámetros del procesamiento del plasma y de la composición de la máscara.
De acuerdo con una realización de la presente invención, formar la máscara 402 incluye formar una capa tal como, pero sin limitarse a, una capa soluble en agua (PVA, etc.) y/o una capa fotorresistente, y/o una capa de patrón I-line. Por ejemplo, una capa de polímero, tal como una capa fotorresistente, puede estar compuesta de un material que de otro modo sería adecuado para su uso en un procedimiento litográfico. En realizaciones con múltiples capas de máscara, se puede disponer una capa base soluble en agua debajo de una capa superior no soluble en agua. Entonces, la capa base proporciona un medio para quitar la capa superior mientras que la capa superior proporciona resistencia al grabado con plasma y/o una buena ablación de la máscara mediante el procedimiento de trazado con láser. Se ha descubierto, por ejemplo, que los materiales de máscara transparentes a la longitud de onda del láser empleados en el procedimiento de trazado contribuyen a una baja resistencia del borde del troquel. Por lo tanto, una capa base soluble en agua, de PVA, por ejemplo, como la primera capa de material de la máscara puede funcionar como un medio para cortar una capa superior de la máscara resistente al plasma/absorbente de energía láser de modo que se pueda quitar toda la máscara/levantar de la capa de película delgada del circuito integrado (IC) subyacente. La capa base soluble en agua puede servir además como una barrera que protege la capa de película delgada de IC del procedimiento utilizado para quitar la capa de máscara absorbente de energía. En realizaciones, la capa de máscara absorbente de energía láser es curable por UV y/o absorbente de UV y/o absorbe la banda verde (500-540 nm). Los materiales ejemplares incluyen muchos materiales fotorresistentes y de poliimida (PI) empleados convencionalmente para capas de pasivación de chips de IC. En una realización, la capa fotorresistente está compuesta de un material fotorresistente positivo como, entre otros, un resistor de 248 nanómetros (nm), un resistor de 193 nm, un resistor de 157 nm, un resistor ultravioleta extremo (EUV), o un troquel de resina fenólica con un sensibilizador de diazonaftoquinona. En otra realización, la capa fotorresistente está compuesta de un material fotorresistente negativo tal como, pero sin limitarse a, poli-cis-isopreno y poli-vinil-cinamato.
Con referencia de nuevo a las figuras 4A y 4B, la oblea semiconductora o sustrato 204 ha dispuesto sobre ella o en ella, una serie de dispositivos semiconductores y topes o almohadillas de metal 206. Ejemplos de tales dispositivos semiconductores incluyen, pero no se limitan a, dispositivos de memoria o transistores complementarios de semiconductores de óxido metálico (CMOS) fabricados en un sustrato de silicio y encerrados en una capa dieléctrica. Puede formarse una pluralidad de interconexiones de metal por encima de los dispositivos o transistores, y en las capas dieléctricas circundantes, y pueden usarse para acoplar eléctricamente los dispositivos o transistores para formar los circuitos integrados. Pueden formarse topes/almohadillas conductoras y capas de pasivación por encima de las capas de interconexión. Los materiales que componen las calles pueden ser similares o iguales a los materiales utilizados para formar los circuitos integrados. Por ejemplo, las calles pueden estar compuestas por capas de materiales dieléctricos, materiales semiconductores y metalización. En una realización, una o más de las calles incluye dispositivos de prueba similares a los dispositivos reales de los circuitos integrados. La figura 6, que se describe a continuación con más detalle, ilustra un ejemplo de una pila de materiales que forman una calle de cubos.
Volviendo a la figura 1, y pasando a la figura 4A correspondiente (y para comparar con un ejemplo no cubierto por la invención con la figura 2a ), el procedimiento 100 procede con la eliminación de material de la capa objetivo a granel en la operación 104. Para minimizar la deslaminación y el agrietamiento dieléctrico, se prefiere un láser de femtosegundo. Sin embargo, dependiendo de la estructura del dispositivo, también se puede aplicar una fuente de láser ultravioleta (UV), de picosegundos o nanosegundos. El láser tiene una frecuencia de repetición de pulso en el intervalo de 80 kHz a 1 MHz, idealmente en el intervalo de 100 kHz a 500 kHz.
El procedimiento de trazado con láser se realiza generalmente para eliminar el material de las calles presentes entre los circuitos integrados. De acuerdo con una realización de la presente invención, modelar la máscara con el procedimiento de trazado con láser incluye formar zanjas 210 parcialmente en las regiones de la oblea semiconductora entre los circuitos integrados. En una realización, modelar la máscara 402 con el procedimiento de trazado con láser incluye escribir directamente un patrón usando un láser que tiene un ancho de pulso en el intervalo de femtosegundos.
Específicamente, un láser con una longitud de onda en el espectro visible o en los intervalos ultravioleta (UV) o infrarrojo (IR) (los tres suman un espectro óptico de banda ancha) se puede usar para proporcionar un láser basado en femtosegundos, es decir, un láser con un ancho de pulso del orden del femtosegundo (10-15 segundos). En una realización, la ablación no, o esencialmente no, depende de la longitud de onda y, por tanto, es adecuada para películas complejas tales como películas de la máscara 402, las calles 208 y, posiblemente, una porción de la oblea semiconductora o sustrato 204.
La selección de los parámetros del láser, como el ancho de pulso, puede ser fundamental para desarrollar un procedimiento exitoso de trazado y corte por láser que minimice el astillado, las microfisuras y la delaminación para lograr cortes limpios con trazado con láser. Cuanto más limpio es el corte con trazador láser, más suave es el procedimiento de grabado que se puede realizar para lograr la máxima individualización del troquel. En las obleas de dispositivos semiconductores, muchas capas funcionales de diferentes tipos de materiales (por ejemplo, conductores, aislantes, semiconductores) y espesores se disponen típicamente sobre las mismas. Dichos materiales pueden incluir, entre otros, materiales orgánicos como polímeros, metales o dieléctricos inorgánicos como dióxido de silicio y nitruro de silicio.
Como se mencionó anteriormente, una calle 208 entre circuitos integrados individuales dispuestos sobre una oblea o sustrato 204 puede incluir las mismas o similares capas que los propios circuitos integrados. Por ejemplo, la figura 6 ilustra una vista en sección transversal de una pila de materiales que pueden usarse en una región de calle de una oblea o sustrato semiconductor, de acuerdo con una realización de la presente invención. Con referencia a la figura 6, una región de calle 600 incluye la porción superior 602 de un sustrato de silicio, una primera capa de dióxido de silicio 604, una primera capa de parada de grabado 606, una primera capa dieléctrica de bajo K 608 (por ejemplo, que tiene una constante dieléctrica de menos de la constante dieléctrica de 4,0 para el dióxido de silicio), una segunda capa de parada de grabado 610, una segunda capa de dieléctrico de bajo K 612, una tercera capa de parada de grabado 614, una capa de vidrio de sílice sin dopar (USG) 616, una segunda capa de dióxido de silicio 618, y una capa de fotorresistencia 620 o alguna otra máscara. La metalización de cobre 622 está dispuesta entre la primera y la tercera capa de parada de grabado 606 y 614 ya través de la segunda capa de parada de grabado 610. En una realización específica, la primera, segunda y tercera capas de parada de grabado 606, 610 y 614 están compuestas de nitruro de silicio, mientras que las capas dieléctricas de bajo K 608 y 612 están compuestas de un material de óxido de silicio dopado con carbono.
Bajo la irradiación láser convencional (como la irradiación láser basada en nanosegundos o picosegundos), los materiales de calle 600 pueden comportarse de manera bastante diferente en términos de absorción óptica y mecanismos de ablación. Por ejemplo, las capas dieléctricas, como el dióxido de silicio, son esencialmente transparentes a todas las longitudes de onda del láser disponibles comercialmente en condiciones normales. Por el contrario, los metales, los compuestos orgánicos (por ejemplo, materiales con bajo contenido de K) y el silicio pueden acoplar fotones muy fácilmente, particularmente en respuesta a la irradiación láser basada en nanosegundos o picosegundos. En una realización, sin embargo, se usa un procedimiento láser basado en femtosegundos para modelar una capa de dióxido de silicio, una capa de material de bajo K y una capa de cobre mediante la ablación de la capa de dióxido de silicio antes de la ablación de la capa de material de bajo K y la capa de cobre. En una realización específica, se utilizan pulsos de aproximadamente 400 femtosegundos o menos en un procedimiento de irradiación láser basado en femtosegundos para eliminar una máscara, una calle y una porción de un sustrato de silicio. En una realización, se utilizan pulsos de aproximadamente menos de o iguales a 500 femtosegundos.
De acuerdo con una realización de la presente invención, los procedimientos de láser basados en femtosegundos adecuados se caracterizan por una alta intensidad de pico (irradiancia) que normalmente conduce a interacciones no lineales en varios materiales. En una de tales realizaciones, las fuentes de láser de femtosegundos tienen un ancho de pulso aproximadamente en el intervalo de 10 femtosegundos a 500 femtosegundos, aunque preferiblemente en el intervalo de 100 femtosegundos a 500 femtosegundos. En una realización, las fuentes de láser de femtosegundos tienen una longitud de onda aproximadamente en el intervalo de 1570 nanómetros a 200 nanómetros, aunque preferiblemente en el intervalo de 540 nanómetros a 250 nanómetros. En una realización, el láser y el sistema óptico correspondiente proporcionan un punto focal en la superficie de trabajo aproximadamente en el intervalo de 3 micrones a 15 micrones, aunque preferiblemente aproximadamente en el intervalo de 5 micrones a 10 micrones.
El perfil de haz espacial en la superficie de trabajo puede ser de un solo modo (gaussiano) o tener un perfil con forma de sombrero de copa. En una realización, la fuente de láser tiene una frecuencia de repetición de pulsos aproximadamente en el intervalo de 200 kHz a 10 MHz, aunque preferiblemente aproximadamente en el intervalo de 500 kHz a 5 MHz. En una realización, la fuente de láser suministra energía de pulso en la superficie de trabajo aproximadamente en el intervalo de 0,5 |jJ a 100 |jJ, aunque preferiblemente aproximadamente en el intervalo de 1 |jJ a 5 jJ. En una realización, el procedimiento de trazado con láser se ejecuta a lo largo de la superficie de una pieza de trabajo a una velocidad aproximadamente en el intervalo de 500 mm/seg a 5 m/seg, aunque preferiblemente aproximadamente en el intervalo de 600 mm/seg a 2 m/seg.
El procedimiento de trazado se puede ejecutar en una sola pasada solamente, o en múltiples pasadas, pero, en una realización, preferiblemente 1-2 pasadas. En una realización, la profundidad de trazado en la pieza de trabajo está aproximadamente en el intervalo de 5 micrones a 50 micrones de profundidad, preferiblemente aproximadamente en el intervalo de 10 micrones a 20 micrones de profundidad. El láser se puede aplicar en un tren de pulsos individuales a una frecuencia de repetición de pulso determinada o en un tren de ráfagas de pulsos. En una realización, el ancho de corte del rayo láser generado está aproximadamente en el intervalo de 2 micrones a 15 micrones, aunque en el trazado/corte de obleas de silicio preferiblemente aproximadamente en el intervalo de 6 micrones a 10 micrones, medido en la interfaz dispositivo/silicio.
Los parámetros del láser pueden seleccionarse con beneficios y ventajas tales como proporcionar una intensidad de láser suficientemente alta para lograr la ionización de dieléctricos inorgánicos (por ejemplo, dióxido de silicio) y minimizar la delaminación y el desconchado causado por el daño de la capa inferior antes de la ablación directa de dieléctricos inorgánicos. Además, se pueden seleccionar parámetros para proporcionar un rendimiento de procedimiento significativo para aplicaciones industriales con un ancho de ablación controlado con precisión (por ejemplo, ancho de corte) y profundidad. Como se describió anteriormente, un láser basado en femtosegundos es mucho más adecuado para proporcionar tales ventajas, en comparación con los procedimientos de ablación láser basados en picosegundos y nanosegundos. Sin embargo, incluso en el espectro de la ablación láser basada en femtosegundos, ciertas longitudes de onda pueden proporcionar un mejor rendimiento que otras. Por ejemplo, en una realización, un procedimiento láser basado en femtosegundos que tiene una longitud de onda cercana o en el intervalo UV proporciona un procedimiento de ablación más limpio que un procedimiento láser basado en femtosegundos que tiene una longitud de onda cercana o en el intervalo IR. En una realización específica de este tipo, un procedimiento láser basado en femtosegundos adecuado para el trazado de obleas o sustratos de semiconductores se basa en un láser que tiene una longitud de onda de aproximadamente 540 nanómetros o menos. En una realización particular de este tipo, se utilizan pulsos de aproximadamente menos de o igual a 500 femtosegundos del láser que tiene una longitud de onda de aproximadamente menos de o igual a 540 nanómetros. Sin embargo, en una realización alternativa, se utilizan longitudes de onda de láser dual (por ejemplo, una combinación de un láser IR y un láser UV).
Volviendo a la figura 1, y pasando a la figura 4B correspondiente, la oblea semiconductora o sustrato 204 se graba a continuación con plasma en la operación 106. Según una realización, grabar con plasma la oblea semiconductora o sustrato 204 tanto singulariza los IC como elimina una capa de oxidación de los topes o almohadillas de metal 206 cuando se aplica una capa delgada 402 de máscara a los topes o almohadillas de metal 206 como se ilustra en la figura 4B. Sin embargo, como se puede ver en la figura 2B proporcionada a modo de comparación con un ejemplo no cubierto por la invención, cuando se deposita una máscara gruesa 202, las partes superiores de los topes o almohadillas de metal 206 están todavía protegidas por la máscara 202 durante toda la duración del procedimiento de grabado.
Como se ilustra en la figura 4B y en la figura 2B a modo de comparación que describe un ejemplo no cubierto por la invención, el frente de grabado con plasma avanza a través de los huecos en la máscara modelada 204 y 202, respectivamente. Como se ilustra, en las realizaciones se logra una zanja con una pared lateral lisa debido en parte a la aplicación de máscara más delgada, que puede resultar en un perfil de apertura de la capa del dispositivo más preciso a partir del procedimiento de trazado con láser. Sin embargo, otras realizaciones pueden incluir procedimientos de grabado con plasma que dan como resultado paredes laterales festoneadas. En tal realización, se puede emplear un procesamiento adicional de suavizado de paredes laterales.
En las realizaciones ilustradas en la figura 4B, la oblea semiconductora o sustrato 204 se graba hasta completar la singularización de los troqueles, sin embargo, otras realizaciones pueden implicar el grabado con plasma solo parcialmente a través de la oblea semiconductora o sustrato 204 (por ejemplo, grabar las zanjas 210 formadas con el procedimiento de trazado con láser para no grabar completamente a través de la oblea semiconductora o el sustrato 204) y completar el corte en cubos de la oblea con otro procesamiento, como el pulido de la parte trasera.
En una realización, el grabado con plasma para individualizar los troqueles implica un procedimiento de Bosch que incluye iteraciones de tres operaciones, que incluyen: deposición (por ejemplo, de teflón u otro polímero), grabado anisotrópico de la oblea semiconductora o sustrato 204 a través de los espacios en la máscara modelada 402 para avanzar una zanja grabada 210, y grabar isotrópicamente la zanja grabada anisotrópicamente. La deposición de polímero protege la pared lateral de la zanja. El grabado anisotrópico elimina el polímero de la superficie horizontal y graba en profundidad el silicio. El grabado isotrópico graba el silicio en la parte inferior y lateral de la zanja, y genera una pared lateral de la zanja con un ahusamiento vertical (por ejemplo, una pared lateral de aproximadamente 90 grados).
En una de tales realizaciones que emplea tanto un grabado anisotrópico como un grabado isotrópico, una o ambas operaciones de grabado elimina la capa de oxidación de la superficie de los topes o almohadillas 206. En una realización específica, durante el procedimiento de grabado, la velocidad de grabado del material del silicio de la oblea semiconductora 204 es superior a 25 |jm por minuto. Puede usarse una fuente de plasma de densidad ultra alta para la porción de grabado con plasma del procedimiento de individualización del troquel. Un ejemplo de una cámara de procedimiento adecuada para realizar tal procedimiento de grabado con plasma es el sistema de grabado Applied Centura® Silvia™ disponible en Applied Materials de Sunnyvale, CA, EE. UU. El sistema Applied Centura® Silvia™ Etch combina el acoplamiento de RF capacitivo e inductivo, lo que brinda un control más independiente de la densidad de iones y la energía de iones de lo que es posible con el acoplamiento capacitivo únicamente, incluso con las mejoras proporcionadas por la mejora magnética. Esta combinación permite el desacoplamiento efectivo de la densidad iónica de la energía iónica, para lograr plasmas de densidad relativamente alta sin niveles de polarización de CC altos, potencialmente dañinos, incluso a presiones muy bajas. Las configuraciones de múltiples fuentes de RF también dan como resultado una ventana de procedimiento excepcionalmente amplia. Sin embargo, se puede utilizar cualquier cámara de grabado con plasma capaz de grabar silicio. En una realización ejemplar, se usa un grabado profundo de silicio para grabar un sustrato de silicio monocristalino o una oblea semiconductora 204 a una velocidad de grabado superior a aproximadamente el 40 % de las velocidades de grabado de silicio convencionales (por ejemplo, 40 |jm o más) mientras se mantiene un control de perfil esencialmente preciso y paredes laterales prácticamente sin festoneado. En una realización específica, se utiliza un procedimiento de grabado a través de silicio mediante tipo. El procedimiento de grabado se basa en un plasma generado a partir de un gas reactivo, que puede incluir un gas a base de flúor como SF6, C4F6, C4F8, CF4, CHF3, XeF2, o cualquier otro gas reactivo capaz de grabar silicio a una velocidad de grabado relativamente rápida.
Para resumir las figuras 1, 4A y 4B, el procedimiento de singularización del troquel puede incluir la aplicación de una capa de máscara, trazado con láser para formar una zanja en la capa de máscara, capa de pasivación y capas de dispositivo para exponer limpiamente el sustrato de silicio, seguido de grabado con plasma para dados a través del sustrato de silicio. Dado que se aplica una fina capa de máscara a los topes como en las figuras 4A y 4B, el grabado con plasma que singulariza los troqueles también elimina simultáneamente una capa de oxidación de los topes o almohadillas de metal expuestas. Por lo tanto, los topes o almohadillas de metal se limpian sin depender del fundente y sin una etapa de procesamiento de plasma adicional.
Después del grabado con plasma, el procedimiento puede incluir operaciones adicionales como limpieza de obleas, troquelado y soldadura. La soldadura puede incluir soldadura con o sin fundente.
En una realización donde la soldadura emplea fundente, el procedimiento puede incluir limpieza (por ejemplo, limpieza de plasma O2) de la pared lateral y/o la superficie del troquel para eliminar los residuos que quedan del grabado con plasma, como el flúor, antes de soldar. La soldadura con fundente se puede realizar de acuerdo con procedimientos conocidos en la técnica, tales como soldadura por reflujo en la que se aplica una combinación de soldadura, fundente y calor a los topes o almohadillas de metal de dos iC o placas que se van a unir eléctricamente. Las realizaciones que emplean soldadura con fundente pueden incluir una operación adicional de limpiar el residuo de fundente del IC y/o aplicar un relleno inferior (por ejemplo, un epoxi u otro material de relleno inferior adecuado). Como se explicó anteriormente, las realizaciones de la invención también permiten la soldadura sin fundente. Un procedimiento de este tipo puede implicar una operación inicial de limpieza de obleas y una operación de troquelado, seguida de una soldadura sin fundente.
La soldadura sin fundente puede incluir colocar, presionar (por ejemplo, aplicar presión) y sujetar dos troqueles (o un troquel a una tabla, oblea, etc.) junto con los lados frontales uno frente al otro, lo que a menudo se conoce como unión por compresión térmica. Cuando los troqueles se colocan o alinean de modo que sus lados frontales se enfrenten entre sí, los topes o almohadillas de cada troquel tienen contacto mecánico con las contrapartes del otro troquel. Luego, un procedimiento de soldadura sin fundente aplica calor a los troqueles sujetados, por ejemplo, colocando los troqueles sujetados en un horno microondas. En una de tales realizaciones, el horno de microondas se precalienta a 175 °C y los troqueles sujetados se dejan en el horno durante 2-5 minutos. Otras realizaciones pueden utilizar otros procedimientos de aplicación de calor. A continuación, el procedimiento incluye descargar los troqueles sujetos del horno y retirar la abrazadera.
Según realizaciones, la pared lateral del troquel tiene algunos subproductos del corte en cubos y/o soldadura sin fundente. Por ejemplo, en una realización, la pared lateral del troquel tiene un corte posterior con flúor (por ejemplo, después de grabar con plasma la oblea para individualizar los troqueles). La eliminación del flúor puede permitir una humectación eficaz del relleno inferior (por ejemplo, humectación con epoxi/polímero) en la superficie del troquel y la encapsulación con epoxi de los troqueles.
Por tanto, la soldadura sin fundente puede usarse para conectar eléctricamente troqueles que tienen topes o almohadillas sin superficies oxidadas, de acuerdo con las realizaciones de la presente.
Las figuras 3A, 3B, 5A, 5B, 5C, 5E, 5F y 5G ilustran los resultados de dicho procedimiento de soldadura sin fundente en troqueles que se recubrieron con máscaras gruesas o delgadas. Las figuras 3A y 3B se proporcionan a modo de comparación, es decir, muestran ejemplos no cubiertos por la invención, y muestran imágenes de topes que se recubrieron con una máscara gruesa antes del grabado con plasma y luego se sometieron a un procedimiento de soldadura sin fundente. Las figuras 5A y 5B son imágenes de topes que se recubrieron con una máscara delgada antes del grabado con plasma y luego se sometieron a un procedimiento de soldadura sin fundente. Las figuras 5C, 5D, 5E, 5F y 5G son imágenes ampliadas de topes que se recubrieron con una máscara delgada antes del grabado con plasma y luego se sometieron a un procedimiento de soldadura sin fundente.
Como se explicó anteriormente con referencia a las figuras 2A y 2B, los topes recubiertos con una máscara gruesa, como los topes en las figuras 3A y 3B, no se expusieron al plasma durante el procedimiento de corte en cubos. Como resultado, los topes de cada troquel se deformaron, pero no volvieron a fluir bien. Por lo tanto, los topes que no fueron expuestos durante el procedimiento de grabado con plasma no se unieron entre sí.
Por el contrario, los topes recubiertos con una máscara delgada antes del grabado con plasma quedan expuestos durante el procedimiento de grabado con plasma, lo que permite la soldadura sin fundente como se ilustra en las figuras 5A-5G. Como se puede ver en las figuras 5A-5G, los topes en cada troquel refluyeron bien y pudieron unirse sin depender del flujo. Por tanto, las realizaciones descritas en el presente documento en las que una operación de grabado con plasma para singularizar una oblea también elimina una capa de oxidación de los topes permite la soldadura sin fundente. Como se describió anteriormente, la soldadura sin fundente para unir topes o almohadillas de metal tiene la ventaja de eliminar los residuos de fundente que sobran de la soldadura con fundente, lo que da como resultado IC sin una confiabilidad mejorada a largo plazo.
Con referencia a la figura 7, una herramienta de procedimiento 700 incluye una interfaz de fábrica 702 (FI) que tiene una pluralidad de bloqueos de carga 704 acoplados a la misma. Una herramienta de agrupamiento 706 está acoplada con la interfaz de fábrica 702. La herramienta de agrupamiento 706 incluye una o más cámaras de grabado con plasma, tales como la cámara de grabado con plasma anisotrópico 708 y la cámara de grabado con plasma isotrópico 714. Un aparato de trazado láser 710 también está acoplado a la interfaz de fábrica 702. La huella total de la herramienta de procedimiento 700 puede ser, en una realización, aproximadamente 3500 milímetros (3,5 metros) por aproximadamente 3800 milímetros (3,8 metros), como se muestra en la figura 7.
En una realización, el aparato de trazado láser 710 aloja un láser basado en femtosegundos. El láser basado en femtosegundos es adecuado para realizar una porción de ablación con láser de un láser híbrido y un procedimiento de individualización de grabado, como los procedimientos de ablación con láser descritos anteriormente. En una realización, también se incluye una platina movible en el aparato de trazado láser 710, la platina movible configurada para mover una oblea o sustrato (o un portador de este) con relación al láser basado en femtosegundos. En una realización específica, el láser basado en femtosegundos también es movible. La huella total del aparato de trazado láser 710 puede ser, en una realización, aproximadamente 2240 milímetros por aproximadamente 1270 milímetros, como se muestra en la figura 7.
En una realización, la una o más cámaras de grabado con plasma 708 está configurada para grabar una oblea o sustrato a través de los huecos en una máscara modelada para singularizar una pluralidad de circuitos integrados. En una de tales realizaciones, la una o más cámaras de grabado con plasma 708 está configurada para realizar un procedimiento de grabado profundo con silicio. En una realización específica, la una o más cámaras de grabado con plasma 708 es un sistema de grabado Applied Centura® Silvia™, disponible de Applied Materials de Sunnyvale, CA, EE. UU. La cámara de grabado puede diseñarse específicamente para un grabado profundo de silicio utilizado para crear circuitos integrados únicos alojados sobre o en sustratos u obleas de silicio monocristalino. En una realización, se incluye una fuente de plasma de alta densidad en la cámara de grabado con plasma 708 para facilitar altas velocidades de grabado con silicio. En una realización, se incluye más de una cámara de grabado en la porción de la herramienta de agrupamiento 706 de la herramienta de procedimiento 700 para permitir un alto rendimiento de fabricación del procedimiento de separación o corte en cubos.
La interfaz de fábrica 702 puede ser un puerto atmosférico adecuado para interactuar entre una instalación de fabricación exterior con el aparato de escritura láser 710 y la herramienta de agrupación 706. La interfaz de fábrica 702 puede incluir robots con brazos o cuchillas para transferir obleas (o portadores de estas) desde unidades de almacenamiento (tales como cápsulas unificadas de apertura frontal) a la herramienta de agrupamiento 706 o al aparato de escritura láser 710, o ambos.
La herramienta de agrupación 706 puede incluir otras cámaras adecuadas para realizar funciones en un procedimiento de singularización. Por ejemplo, en una realización, en lugar de una cámara de grabado adicional, se incluye una cámara de deposición 712. La cámara de deposición 712 puede estar configurada para la deposición de la máscara sobre o encima de una capa de dispositivo de una oblea o sustrato antes del trazado con láser de la oblea o sustrato, por ejemplo, mediante un procedimiento uniforme de centrifugado. En una de tales realizaciones, la cámara de deposición 712 es adecuada para depositar una capa uniforme con un factor de conformidad dentro de aproximadamente el 10 %.
En realizaciones, la cámara de grabado con plasma isotrópico 714 emplea una fuente de plasma corriente abajo, tal como un magnetrón de alta frecuencia o una fuente acoplada inductivamente dispuesta una distancia corriente arriba de una cámara de procedimiento donde se aloja un sustrato durante el procedimiento de grabado isotrópico descrito en otra parte del presente documento. En realizaciones, la cámara de grabado con plasma isotrópico 714 está conectada para usar gases de fuente de grabado con plasma no polimerizantes ejemplares, tales como uno o más de NF3 o SF6, Ch o SiF4, y uno o más oxidantes, como O2.
La figura 8 ilustra un sistema informático 800 dentro del cual se puede ejecutar un conjunto de instrucciones, para hacer que la máquina ejecute uno o más de los procedimientos de trazado descritos en este documento. El sistema informático ejemplar 800 incluye un procesador 802, una memoria principal 804 (por ejemplo, memoria de solo lectura (ROM), memoria flash, memoria dinámica de acceso aleatorio (DRAM) como DRAM síncrona (SDRAM) o Rambus DRAM (RDRAM), etc.), una memoria estática 806 (por ejemplo, memoria flash, memoria estática de acceso aleatorio (SRAM), etc.) y una memoria secundaria 818 (por ejemplo, un dispositivo de almacenamiento de datos), que se comunican entre sí a través de un bus 830.
El procesador 802 representa uno o más dispositivos de procesamiento de uso general, como un microprocesador, una unidad central de procesamiento o similares. Más particularmente, el procesador 802 puede ser un microprocesador de computación de conjunto de instrucciones complejo (CISC), un microprocesador de computación de conjunto de instrucciones reducido (RISC), un microprocesador de palabra de instrucción muy larga (VLIW), etc. El procesador 802 también puede ser uno o más procesadores de propósito especial dispositivos tales como un circuito integrado de aplicación específica (ASIC), un troquel de puertas programables en campo (FPGA), un procesador de señales digitales (DSP), un procesador de red o similares. El procesador 802 está configurado para ejecutar la lógica de procesamiento 826 para realizar las operaciones y las etapas descritas en este documento.
El sistema informático 800 puede incluir además un dispositivo de interfaz de red 808. El sistema informático 800 también puede incluir una unidad de visualización de vídeo 810 (por ejemplo, una pantalla de cristal líquido (LCD) o un tubo de rayos catódicos (CRT)), un dispositivo de entrada alfanumérico 812 (por ejemplo, un teclado), un dispositivo de control de cursor 814 (por ejemplo, un ratón) y un dispositivo de generación de señales 816 (por ejemplo, un altavoz).
La memoria secundaria 818 puede incluir un medio de almacenamiento accesible por máquina (o más específicamente un medio de almacenamiento legible por ordenador) 831 en el que se almacena uno o más conjuntos de instrucciones (por ejemplo, software 822) que incorporan una o más de las metodologías o funciones descritas en este documento. El software 822 también puede residir, completa o al menos parcialmente, dentro de la memoria principal 804 y/o dentro del procesador 802 durante la ejecución de este por el sistema informático 800, constituyendo también la memoria principal 804 y el procesador 802 medios de almacenamiento legibles por máquina. El software 822 puede transmitirse o recibirse además a través de una red 820 a través del dispositivo de interfaz de red 808.
Mientras que el medio de almacenamiento accesible por máquina 831 se muestra en una realización ejemplar como un solo medio, el término "medio de almacenamiento legible por máquina" debe tomarse para incluir un solo medio o múltiples medios (por ejemplo, una base de datos centralizada o distribuida, y/o cachés y servidores asociados) que almacenan uno o más conjuntos de instrucciones. El término "medio de almacenamiento legible por máquina" también se entenderá para incluir cualquier medio que sea capaz de almacenar o codificar un conjunto de instrucciones para su ejecución por la máquina y que haga que la máquina ejecute una o más de las metodologías de la presente invención. El término "medio de almacenamiento legible por máquina" debe entenderse por consiguiente para incluir, pero sin limitarse a, memorias de estado sólido, medios ópticos y magnéticos y otros medios de almacenamiento no transitorios legibles por máquina.

Claims (9)

REIVINDICACIONES
1. Un procedimiento para cortar en cubos una oblea semiconductora o un sustrato (204) que comprende una pluralidad de circuitos integrados (IC), comprendiendo el procedimiento:
formar una máscara (402) sobre la oblea semiconductora o el sustrato (204) que cubre la pluralidad de IC, la pluralidad de IC incluyendo topes o almohadillas de metal (206) con una capa de oxidación;
modelar la máscara (402) con un procedimiento de trazado con láser para proporcionar una máscara modelada (402) con espacios, eliminar materiales que no sean de silicio y exponer un sustrato de silicio de la oblea semiconductora o el sustrato (204) entre los IC; y
grabar con plasma la oblea semiconductora o el sustrato (204) a través de los huecos en la máscara modelada (402) para singularizar la pluralidad de IC y para eliminar simultáneamente la capa de oxidación de los topes o almohadillas de metal (206).
2. El procedimiento de la reivindicación 1, en el que formar la máscara sobre la oblea semiconductora o el sustrato (204) comprende depositar la máscara (402) con un grosor de 1-5 pm sobre los topes o almohadillas de metal (206).
3. El procedimiento de la reivindicación 1, en el que los topes o almohadillas de metal (206) comprenden una aleación de estaño.
4. El procedimiento de la reivindicación 1, que comprende, además:
alinear los IC individuales con una segunda pluralidad de IC que comprenden segundos topes o almohadillas de metal; y
aplicando presión para unir los topes o almohadillas de metal (206) con los segundos topes o almohadillas de metal sin fundente.
5. El procedimiento de la reivindicación 1, en el que modelar la máscara (402) comprende además escribir directamente un patrón con un láser de femtosegundos que tiene una longitud de onda menor o igual a 540 nanómetros y un ancho de pulso de láser menor o igual a 500 femtosegundos.
6. El procedimiento de la reivindicación 5, en el que grabar con plasma la oblea semiconductora o el sustrato (204) a través de los huecos en la máscara modelada (402) para singularizar la pluralidad de IC y eliminar la capa de oxidación de los topes o almohadillas de metal (206) comprende iteraciones de:
grabar anisotrópicamente la oblea semiconductora o el sustrato (204) a través de los huecos en la máscara modelada (402);
grabar isotrópicamente la zanja (210) grabada anisotrópicamente; y
deposición de polímero sobre una superficie de la oblea semiconductora o el sustrato (204) y superficies recién formadas debido al grabado anisotrópico e isotrópico.
7. El procedimiento de la reivindicación 1, en el que la máscara (402) se forma más gruesa sobre una calle de cubos (208) que sobre los topes o almohadillas de metal (206) de la pluralidad de IC.
8. Un sistema (700) para cortar un sustrato (204) que comprende una pluralidad de circuitos integrados (IC), comprendiendo el sistema (700):
un módulo de deposición (712) para aplicar una máscara (402) sobre el sustrato (204) que cubre la pluralidad de IC, la pluralidad de IC teniendo topes o almohadillas de metal (206) con una capa de oxidación;
un módulo de trazado con láser (710) para modelar la máscara (402) para formar una zanja que exponga regiones del sustrato (204) entre los IC;
un módulo de grabado por plasma (708, 714) acoplado físicamente al módulo de grabado por láser (710) para grabar el sustrato (204) en las regiones expuestas para singularizar la pluralidad de IC y para eliminar la capa de oxidación de los topes o almohadillas de metal (206), y
un sistema informático (800) que comprende un medio de almacenamiento legible por ordenador que comprende instrucciones para hacer que el sistema (700) ejecute el procedimiento de cualquiera de las reivindicaciones anteriores.
9. El sistema de la reivindicación 8, en el que el módulo de trazado láser comprende un láser de femtosegundos que tiene una longitud de onda menor o igual a 540 nanómetros y un ancho de pulso menor o igual a 500 femtosegundos.
ES14839896T 2013-08-30 2014-08-18 Procedimiento de corte en cubos de obleas para mejorar la calidad del envasado de troqueles Active ES2899166T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361872315P 2013-08-30 2013-08-30
US14/091,014 US9105710B2 (en) 2013-08-30 2013-11-26 Wafer dicing method for improving die packaging quality
PCT/US2014/051523 WO2015031096A1 (en) 2013-08-30 2014-08-18 Wafer dicing method for improving die packaging quality

Publications (1)

Publication Number Publication Date
ES2899166T3 true ES2899166T3 (es) 2022-03-10

Family

ID=52583814

Family Applications (1)

Application Number Title Priority Date Filing Date
ES14839896T Active ES2899166T3 (es) 2013-08-30 2014-08-18 Procedimiento de corte en cubos de obleas para mejorar la calidad del envasado de troqueles

Country Status (8)

Country Link
US (1) US9105710B2 (es)
EP (1) EP3039710B1 (es)
JP (1) JP6383791B2 (es)
KR (1) KR102270457B1 (es)
ES (1) ES2899166T3 (es)
PT (1) PT3039710T (es)
TW (1) TWI642096B (es)
WO (1) WO2015031096A1 (es)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9646951B2 (en) * 2013-12-10 2017-05-09 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
JP6560969B2 (ja) * 2015-12-01 2019-08-14 株式会社ディスコ ウエーハの分割方法
JP6524594B2 (ja) * 2016-07-07 2019-06-05 パナソニックIpマネジメント株式会社 素子チップの製造方法
JP2019153799A (ja) * 2019-04-19 2019-09-12 パナソニックIpマネジメント株式会社 素子チップの製造方法

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPH0638405B2 (ja) * 1986-11-19 1994-05-18 東京応化工業株式会社 プラズマ反応処理装置
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
DE69725245T2 (de) 1996-08-01 2004-08-12 Surface Technoloy Systems Plc Verfahren zur Ätzung von Substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
KR19990018012U (ko) * 1997-11-06 1999-06-05 구본준 반도체 제조장비
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
KR100830128B1 (ko) 2000-01-10 2008-05-20 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
DE10196418B4 (de) 2000-07-12 2010-07-22 Electro Scientific Industries, Inc., Portland Lasersystem zum Bearbeiten von Verbindungen eines IC-Bauelements, Verfahren zum Bearbeiten von Verbindungen eines IC-Bauelements und Verfahren zum Ausrichten eines Laserbearbeitungsstrahls auf eine Verbindung eines IC-Bauelements
JP3498693B2 (ja) 2000-09-08 2004-02-16 松下電器産業株式会社 チップの実装方法及びチップの実装体
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
JP3462850B2 (ja) 2000-12-22 2003-11-05 株式会社日立ハイテクインスツルメンツ 半導体部品の製造方法及びプラズマ洗浄装置
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
AU2003246348A1 (en) 2002-02-25 2003-09-09 Disco Corporation Method for dividing semiconductor wafer
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6926190B2 (en) * 2002-03-25 2005-08-09 Micron Technology, Inc. Integrated circuit assemblies and assembly methods
ATE316691T1 (de) 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd 3族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
US7279362B2 (en) * 2005-03-31 2007-10-09 Intel Corporation Semiconductor wafer coat layers and methods therefor
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Memsマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
JP4882970B2 (ja) * 2007-11-16 2012-02-22 パナソニック株式会社 半導体チップの製造方法
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
KR20090130701A (ko) * 2008-06-16 2009-12-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
JP2010287592A (ja) 2009-06-09 2010-12-24 Renesas Electronics Corp 半導体装置、半導体ウェハおよびその製造方法
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
CN102034721B (zh) 2010-11-05 2013-07-10 南通富士通微电子股份有限公司 芯片封装方法
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9029242B2 (en) * 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8557683B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9129904B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8673741B2 (en) * 2011-06-24 2014-03-18 Electro Scientific Industries, Inc Etching a laser-cut semiconductor before dicing a die attach film (DAF) or other material layer
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes

Also Published As

Publication number Publication date
PT3039710T (pt) 2021-11-30
JP2016531447A (ja) 2016-10-06
EP3039710B1 (en) 2021-09-29
US20150064878A1 (en) 2015-03-05
WO2015031096A1 (en) 2015-03-05
TW201513200A (zh) 2015-04-01
EP3039710A1 (en) 2016-07-06
TWI642096B (zh) 2018-11-21
US9105710B2 (en) 2015-08-11
JP6383791B2 (ja) 2018-08-29
KR20160052609A (ko) 2016-05-12
KR102270457B1 (ko) 2021-06-29
EP3039710A4 (en) 2017-04-19

Similar Documents

Publication Publication Date Title
TWI536438B (zh) 多步驟且非對稱塑形的雷射束劃線
TWI638398B (zh) 用於在混合雷射劃線及電漿蝕刻的晶圓切割製程期間清潔晶圓之方法
TWI641075B (zh) 改善晶圓塗覆
KR102157242B1 (ko) 웨이퍼 다이싱을 위한, 레이저, 플라즈마 에칭 및 배면 그라인딩 프로세스
KR102303143B1 (ko) 레이저 및 플라즈마 에칭에 의한 기판 다이싱을 위한 마스크 잔류물 제거
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
TWI469843B (zh) 用於使用雷射劃線和電漿蝕刻之元件裁切的原位沉積光罩層
TWI660413B (zh) 自單粒化晶粒側壁移除殘留物
US20150011073A1 (en) Laser scribing and plasma etch for high die break strength and smooth sidewall
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
ES2899166T3 (es) Procedimiento de corte en cubos de obleas para mejorar la calidad del envasado de troqueles
TW201517154A (zh) 用於切割具有厚鈍化聚合物層之晶圓的方法以及設備
US9443765B2 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
TWI735406B (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
TWI667709B (zh) 用於改良晶圓塗佈處理之烘烤工具
TWI658496B (zh) 藉由乾膜壓合之水溶性遮罩形成
TW201508865A (zh) 塗佈用於雷射劃線及電漿蝕刻的水溶性光罩之方法