JP2016192575A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016192575A
JP2016192575A JP2016148064A JP2016148064A JP2016192575A JP 2016192575 A JP2016192575 A JP 2016192575A JP 2016148064 A JP2016148064 A JP 2016148064A JP 2016148064 A JP2016148064 A JP 2016148064A JP 2016192575 A JP2016192575 A JP 2016192575A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor film
transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016148064A
Other languages
English (en)
Other versions
JP6259499B2 (ja
Inventor
佑太 遠藤
Yuta Endo
佑太 遠藤
裕己 井本
Yuki Imoto
裕己 井本
ゆう子 高林
Yuko Takabayashi
ゆう子 高林
靖正 山根
Yasumasa Yamane
靖正 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016192575A publication Critical patent/JP2016192575A/ja
Application granted granted Critical
Publication of JP6259499B2 publication Critical patent/JP6259499B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】酸化物半導体膜と該酸化物半導体膜と接する下地となる膜との界面の電子状態が良好なトランジスタ。【解決手段】下地となる膜は酸化物半導体膜と同様の原子配列を有し、下地となる膜と酸化物半導体膜とが接している面において、面内の下地膜の最隣接原子間距離と酸化物半導体の格子定数の差を、下地となる膜の同面内における最隣接原子間距離で除した値は０．１５以下、好ましくは０．１２以下、さらに好ましくは０．１０以下、さらに好ましくは０．０８以下とする。例えば、立方晶系の結晶構造を有し（１１１）面に配向する安定化ジルコニアを含む下地となる膜上に酸化物半導体膜を成膜することで、下地となる膜の直上においても結晶化度の高い結晶領域を有する酸化物半導体膜が得られる。【選択図】図１

Description

トランジスタなどの半導体素子を含む回路を有する半導体装置に関する。例えば、電源回
路に搭載されるパワーデバイス、メモリ、サイリスタ、コンバータ、イメージセンサなど
を含む半導体集積回路、液晶表示パネルに代表される電気光学装置、発光素子を有する発
光表示装置等を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置は、半導体特性を利用することで機能しうる装置全
般を指し、電気光学装置、発光表示装置、半導体回路および電子機器は全て半導体装置で
ある。
液晶表示装置に代表されるように、ガラス基板等に形成されるトランジスタの多くは非晶
質シリコン、多結晶シリコンなどによって構成されている。非晶質シリコンを用いたトラ
ンジスタは、電界効果移動度が低いもののガラス基板の大面積化に対応することができる
。また、多結晶シリコンを用いたトランジスタは、電界効果移動度が高いもののガラス基
板の大面積化には適していないという欠点を有している。
シリコンを用いたトランジスタのほかに、近年は酸化物半導体を用いてトランジスタを作
製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導
体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いてトランジスタを作製し、表
示装置の画素のスイッチング素子などに用いる技術が特許文献１および特許文献２で開示
されている。
ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）の格子定数が非特許文献
１に開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ，「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」， Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．， Ｖｏｌ．９３，１９９１， ｐｐ．２９８−３１５
トランジスタの電気的特性は、酸化物半導体膜と、該酸化物半導体膜と接する下地膜また
はゲート絶縁膜との界面の電子状態に影響される。トランジスタの作製中または作製後に
おいて、酸化物半導体膜と該酸化物半導体膜と接する下地膜またはゲート絶縁膜との界面
が乱雑であると、界面の欠陥状態密度が大きく、トランジスタの電気的特性が不安定とな
りやすい。
このような問題に鑑み、本発明の一態様は、酸化物半導体膜と該酸化物半導体膜と接する
下地膜またはゲート絶縁膜との界面の電子状態が良好なトランジスタを有する半導体装置
を提供することを課題の一とする。
また、酸化物半導体膜をチャネルに用いたトランジスタに安定した電気的特性を付与し、
信頼性の高い半導体装置を作製することを課題の一とする。
トランジスタのチャネル領域において、下地膜の直上においても、下地膜に対してｃ軸配
向し、ａｂ面、上面または界面に垂直の方向から見て少なくとも三角形状または六角形状
の原子配列を有する、ａ軸の向きが異なる二カ所以上の結晶部分を含む酸化物半導体膜を
有する。
下地膜は酸化物半導体膜との界面において同様の原子配列を有し、その原子配列の不整合
率は０．１５以下、好ましくは０．１２以下、さらに好ましくは０．１０以下、さらに好
ましくは０．０８以下とする。なお、原子配列の不整合率は、下層と上層とが接している
面において、面内の最隣接原子間距離の差を、下層の同面内における最隣接原子間距離で
除した値である。
例えば、下地膜が三角形状の原子配列を有し、かつ酸化物半導体膜が形成する結晶が三角
形状の原子配列を有し、それぞれの原子間隔（原子の形成する三角形状の辺の長さに対応
）が前述の不整合率の範囲とすればよい。
例えば、下地膜は、酸化ジルコニウムを含む。なお、酸化ジルコニウムは、酸化イットリ
ウムなどの安定化材料を含むと、立方晶系の結晶構造を有し（１１１）面に配向する。な
お、安定化材料を含む酸化ジルコニウムを以下では安定化ジルコニアと呼ぶ。
（１１１）面に配向する安定化ジルコニアを含む下地膜上に酸化物半導体膜を成膜するこ
とで、下地膜の直上においても結晶化度の高い結晶領域を有する酸化物半導体膜が得られ
る。
なお、結晶化度とは、膜全体に対する結晶領域の割合をいう。
また、下地膜が平滑であると、酸化物半導体膜の結晶成長が起こりやすく、好ましい。
なお、前述の酸化物半導体膜は亜鉛を含むと好ましい。亜鉛を含むことにより、下地膜に
対してｃ軸配向し、ａｂ面、上面または界面に垂直な方向から見て少なくとも三角形状ま
たは六角形状の原子配列を有する、ａ軸の向きが異なる二カ所以上の結晶部分を含む酸化
物半導体膜を形成しやすくなる。
または、前述の酸化物半導体膜は、インジウム、ガリウム、亜鉛、錫、チタンおよびアル
ミニウムから選ばれた二種以上の元素を含む材料からなる。
前述の酸化物半導体膜は、スパッタリング法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃ
ｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙ
ｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅ Ｌａ
ｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成することができる。
前述の酸化物半導体膜は、適切な下地膜上に酸化物半導体膜を成膜した後に加熱処理する
こと、または酸化物半導体膜を加熱処理しつつ成膜することで、下地膜直上においても結
晶領域を有する酸化物半導体膜を形成することができる。なお、酸化物半導体膜を加熱処
理しつつ成膜し、かつ成膜後に加熱処理を行うと好ましい。
本発明の一態様により、優れた電気的特性を有する半導体装置を作製することができる。
本発明の一態様に係る酸化物半導体膜の一例を示す断面図。 図８に示す半導体装置の作製方法の一例を示す断面図。 図９に示す半導体装置の作製方法の一例を示す断面図。 図１０に示す半導体装置の作製方法の一例を示す断面図。 図１１に示す半導体装置の作製方法の一例を示す断面図。 図１２に示す半導体装置の作製方法の一例を示す断面図。 図１３に示す半導体装置の作製方法の一例を示す断面図。 本発明の一態様に係る半導体装置の一例を示す上面図および断面図。 本発明の一態様に係る半導体装置の一例を示す上面図および断面図。 本発明の一態様に係る半導体装置の一例を示す上面図および断面図。 本発明の一態様に係る半導体装置の一例を示す上面図および断面図。 本発明の一態様に係る半導体装置の一例を示す上面図および断面図。 本発明の一態様に係る半導体装置の一例を示す上面図および断面図。 本発明の一態様に係る液晶表示装置の一例を示す回路図。 本発明の一態様に係る半導体記憶装置の一例を示す回路図および電気特性を示す図。 本発明の一態様に係る半導体記憶装置の一例を示す回路図および電気特性を示す図。 本発明の一態様に係るＣＰＵの具体例を示すブロック図およびその一部の回路図。 本発明の一態様に係る電子機器の一例を示す斜視図。 立方晶系および六方晶系の単位格子を示す図。 ＹＳＺ膜のＸＲＤ結果。 本発明の一態様に係る酸化物半導体の結晶構造を説明する図。 本発明の一態様に係る酸化物半導体の結晶構造を説明する図。 本発明の一態様に係る酸化物半導体の結晶構造を説明する図。 本発明の一態様に係る酸化物半導体の結晶構造を説明する図。 計算によって得られた電界効果移動度のＶｇｓ依存性を説明する図。 計算によって得られたＩｄｓおよび電界効果移動度のＶｇｓ依存性を説明する図。 計算によって得られたＩｄｓおよび電界効果移動度のＶｇｓ依存性を説明する図。 計算によって得られたＩｄｓおよび電界効果移動度のＶｇｓ依存性を説明する図。 トランジスタの上面図および断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す
符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターン
を同じくし、特に符号を付さない場合がある。
以下、本発明の説明を行うが、本明細書で用いる用語について簡単に説明する。まず、ト
ランジスタのソースおよびドレインについては、本明細書においては、一方をドレインと
呼ぶとき他方をソースと呼ぶ。即ち、電位の高低によって、それらを区別しない。したが
って、本明細書において、ソースとされている部分をドレインと読み替えることもできる
。また、単にソースと記載する場合、ソース電極およびソース領域のいずれかを示す。ま
た、単にドレインと記載する場合、ドレイン電極およびドレイン領域のいずれかを示す。
また、電圧は、ある電位と、基準の電位（例えばグラウンド電位）との電位差のことを示
す場合が多い。よって、電圧と電位とを言い換えることが可能である。
本明細書においては、「接続する」と表現される場合であっても、現実の回路においては
、物理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順
を示すものではない。また、本明細書において発明を特定するための事項として固有の名
称を示すものではない。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置であるトランジスタの一例について図８
を用いて説明する。
図８（Ａ）はトランジスタの上面図である。図８（Ａ）に示した一点鎖線Ａ−Ｂおよび一
点鎖線Ｃ−Ｄにおける断面は、それぞれ図８（Ｂ）に示すＡ−Ｂ断面および図８（Ｃ）に
示すＣ−Ｄ断面に対応する。
ここでは、図８（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
図８に示すトランジスタは、基板１００と、基板１００上の下地膜１０２と、下地膜１０
２上の酸化物半導体膜１０６と、酸化物半導体膜１０６上にあり、酸化物半導体膜１０６
と少なくとも一部が接する一対の電極１１６と、酸化物半導体膜１０６および一対の電極
１１６上のゲート絶縁膜１１２と、ゲート絶縁膜１１２を介して酸化物半導体膜１０６と
重畳するゲート電極１０４と、を有する。
本実施の形態において、酸化物半導体膜１０６はＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉ
ｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である
。
ＣＡＡＣ−ＯＳは、下地膜に対してｃ軸配向し、ａｂ面、上面または界面に垂直な方向か
ら見て少なくとも三角形状または六角形状の原子配列を有する、ａ軸の向きが異なる二カ
所以上の結晶部分を含む酸化物半導体のことである。
広義に、ＣＡＡＣ−ＯＳとは、非単結晶であって、ａｂ面に垂直な方向から見て、三角形
状または六角形状の原子配列を有し、かつｃ軸に垂直な方向から見て金属原子が層状また
は金属原子と酸素原子が層状に配列した相を含む材料をいう。
ＣＡＡＣ−ＯＳは単結晶ではないが、非晶質のみから形成されているものでもない。また
、ＣＡＡＣ−ＯＳは結晶部分を含むが、１つの結晶部分と他の結晶部分の境界を明確に判
別できないこともある。
ＣＡＡＣ−ＯＳを構成する酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ−ＯＳ
を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ−ＯＳが形成される基
板面やＣＡＡＣ−ＯＳの上面、界面などに垂直な方向）に揃っていてもよい。または、Ｃ
ＡＡＣ−ＯＳを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、基板面、
上面、界面などに垂直な方向）を向いていてもよい。
ＣＡＡＣ−ＯＳは、その組成などを変えることによって、導体または絶縁体とすることが
できる。また、その組成などに応じて、可視光に対して透明であったり不透明であったり
する。
ＣＡＡＣ−ＯＳに含まれる結晶構造の一例について図２１乃至図２４を用いて詳細に説明
する。なお、特に断りがない限り、図２１乃至図２４は上方向をｃ軸方向とし、ｃ軸方向
と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした
場合の上半分、下半分をいう。また、図２１において、丸で囲まれたＯは４配位のＯを示
し、二重丸で囲まれたＯは３配位のＯを示す。
図２１（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４
配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原
子のみ示した構造を小グループと呼ぶ。図２１（Ａ）の構造は、八面体構造をとるが、簡
単のため平面構造で示している。なお、図２１（Ａ）の上半分および下半分にはそれぞれ
３個ずつ４配位のＯがある。図２１（Ａ）に示す小グループの総電荷が０である。
図２１（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３
配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、
いずれもａｂ面に存在する。図２１（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４
配位のＯがある。また、Ｉｎも５配位をとるため、図２１（Ｂ）に示す構造をとりうる。
図２１（Ｂ）に示す小グループの総電荷が０である。
図２１（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構
造を示す。図２１（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位
のＯがある。または、図２１（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の
４配位のＯがあってもよい。図２１（Ｃ）に示す小グループの総電荷が０である。
図２１（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構
造を示す。図２１（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位
のＯがある。図２１（Ｄ）に示す小グループの総電荷が＋１となる。
図２１（Ｅ）に、２個のＺｎを含む小グループを示す。図２１（Ｅ）の上半分には１個の
４配位のＯがあり、下半分には１個の４配位のＯがある。図２１（Ｅ）に示す小グループ
の総電荷が−１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を
大グループと呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。図２１（Ａ）に示す
６配位のＩｎの上半分の３個のＯは下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３
個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。図２１（Ｂ）に示す５配位のＧａ
の上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１個
の近接Ｇａを有する。図２１（Ｃ）に示す４配位のＺｎの上半分の１個のＯは下方向に１
個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを有する。
この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の
数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金
属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にあ
る近接金属原子の数の和は４になる。したがって、金属原子の上方向にある４配位のＯの
数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有す
る二種の小グループ同士は結合することができる。例えば、６配位の金属原子（Ｉｎまた
はＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５
配位の金属原子（ＧａまたはＩｎ）、４配位の金属原子（Ｚｎ）のいずれかと結合するこ
とになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。
また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して
中グループを構成する。
図２２（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系化合物の層構造を構成する中グループのモデル
図を示す。図２２（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図
２２（Ｃ）は、図２２（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図２２（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し
、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠
の３として示している。同様に、図２２（Ａ）において、Ｉｎの上半分および下半分には
それぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図２２
（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあ
るＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎ
とを示している。
図２２（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系化合物の層構造を構成する中グループは
、上から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個
ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯが
あるＺｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ
上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがある
Ｚｎ２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介
して４配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。こ
の中グループが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６
６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４
配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。した
がって、Ｓｎを含む小グループの総電荷が＋１となる。そのため、Ｓｎを含む層構造を形
成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として
、図２１（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎ
を含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち
消されるため、層構造の合計の電荷を０とすることができる。
具体的には、図２２（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系化合物の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ
−Ｓｎ−Ｚｎ−Ｏ系化合物の層構造は、Ｉｎ２ＳｎＺｎＯ６（ＺｎＯ）ｍ（ｍは自然数。
）とする組成式で表すことができる。
また、このほかにも、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系化
合物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系化合物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系化合物、Ａｌ−Ｇａ−Ｚ
ｎ−Ｏ系化合物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系化合物や、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系化合物、Ｉ
ｎ−Ｌａ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系
化合物、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｅｕ−
Ｚｎ−Ｏ系化合物、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系化合物、Ｉ
ｎ−Ｄｙ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系
化合物、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｌｕ−
Ｚｎ−Ｏ系化合物や、Ｉｎ−Ｚｎ−Ｏ系化合物、Ｓｎ−Ｚｎ−Ｏ系化合物、Ａｌ−Ｚｎ−
Ｏ系化合物、Ｚｎ−Ｍｇ−Ｏ系化合物、Ｓｎ−Ｍｇ−Ｏ系化合物、Ｉｎ−Ｍｇ−Ｏ系化合
物や、Ｉｎ−Ｇａ−Ｏ系化合物などを用いた場合も同様である。
例えば、図２３（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系化合物の層構造を構成する中グループ
のモデル図を示す。
図２３（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系化合物の層構造を構成する中グループは
、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個
上半分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯ
が１個ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位の
Ｏを介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成で
ある。この中グループが複数結合して大グループを構成する。
図２３（Ｂ）に３つの中グループで構成される大グループを示す。なお、図２３（Ｃ）は
、図２３（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それ
ぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは
、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合
計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系化合物の層構造を構成する中グループは、図２３（Ａ）に
示した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わ
せた大グループも取りうる。
具体的には、図２３（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｇａ−Ｚｎ
−Ｏ系化合物の結晶を得ることができる。なお、得られるＩｎ−Ｇａ−Ｚｎ−Ｏ系化合物
の層構造は、ＩｎＧａＯ３（ＺｎＯ）ｎ（ｎは自然数。）とする組成式で表すことができ
る。
ｎ＝１（ＩｎＧａＺｎＯ４）の場合は、例えば、図２４（Ａ）に示す結晶構造を取りうる
。なお、図２４（Ａ）に示す結晶構造において、図２１（Ｂ）で説明したように、Ｇａお
よびＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
また、ｎ＝２（ＩｎＧａＺｎ２Ｏ５）の場合は、例えば、図２４（Ｂ）に示す結晶構造を
取りうる。なお、図２４（Ｂ）に示す結晶構造において、図２１（Ｂ）で説明したように
、ＧａおよびＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
ＣＡＡＣ−ＯＳは、下地となる膜によっては、下地となる膜との界面近傍における結晶化
度が十分でない場合がある。具体的には、下地となる膜と酸化物半導体膜との界面から３
ｎｍ〜１５ｎｍの範囲で非晶質領域が形成されてしまうことがある。
例えば、酸化物半導体膜１０６と下地膜１０２との界面から酸化物半導体膜１０６を結晶
成長させるためには、下地膜１０２が酸化物半導体膜１０６と同様の原子配列を有すると
好ましい。
例えば、下地膜１０２は、酸化ジルコニウムを含む。酸化ジルコニウムは、酸化イットリ
ウムを含むと、（１１１）面に配向する。このように酸化イットリウムを含む酸化ジルコ
ニウムのことを、イットリア安定化ジルコニア（ＹＳＺ：Ｙｔｔｒｉａ−Ｓｔａｂｉｌｉ
ｚｅｄ Ｚｉｒｃｏｎｉａ）ともいう。ＹＳＺは、例えば、酸化ジルコニウムと酸化イッ
トリウムは、ｍｏｌ数比（ここでは合計１とする。）で酸化ジルコニウムが０．５７以上
０．９９以下、酸化イットリウムが０．０１以上０．４３以下とすればよい。好ましくは
、ｍｏｌ数比（ここでは合計１とする。）で酸化ジルコニウムが０．８５以上０．９８以
下、酸化イットリウムが０．０２以上０．１５以下とすればよい。下地膜１０２は、例え
ば、スパッタリング法、蒸着法、プラズマ化学気相成長法（ＰＣＶＤ法）、パルスレーザ
ー堆積法（ＰＬＤ法）、原子層堆積法（ＡＬＤ法）または分子線エピタキシー法（ＭＢＥ
法）などで形成すればよい。
なお、適切な成膜条件によりスパッタリング法で成膜したＹＳＺは、（１１１）面に強く
配向する。また、スパッタリング法は、大面積への成膜が比較的容易であるため好ましい
。なお、酸化イットリウムに代えて、酸化カルシウム、酸化マグネシウム、酸化セリウム
（セリア）、または酸化アルミニウム（アルミナ）によって安定化ジルコニアを形成して
も構わないが、本細書では、簡単のため前述したＹＳＺについてのみ記載する。ただし、
ＹＳＺに限定されるものではなく、適宜、酸化ジルコニウムに、酸化カルシウム、酸化マ
グネシウム、酸化セリウムまたは酸化アルミニウムを添加した安定化ジルコニアに置き換
えることができる。
下地膜１０２は、立方晶系の結晶構造である酸化ジルコニウムを有し（１１１）面に強く
配向しており、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）法によって得
られる２９°から３１°の間にあるピークにおいて、半値全幅（ＦＷＨＭ：Ｆｕｌｌ Ｗ
ｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）が１°以下、好ましくは０．６°以下、さ
らに好ましくは０．４°以下のＹＳＺ膜である。
そこで、下地膜１０２としてＹＳＺ膜を用いることで、下地膜１０２と酸化物半導体膜１
０６との界面からの酸化物半導体膜１０６の結晶成長を起こりやすくすることができる。
これは、立方晶系の結晶構造を有する酸化ジルコニウムを（１１１）面側から見ると、正
三角形状の原子配列を有するためであり、同様の原子配列を有するＣＡＡＣ−ＯＳの結晶
領域と整合性をとることが可能となるためである。ただし、原子配列の不整合率（下層と
上層とが接している面において、面内の上層の最隣接原子間距離をＡ、下層の最隣接原子
間距離をＢとしたとき、ＢとＡとの差をＢで除した値｜Ｂ−Ａ｜／Ｂ）が大きくなると下
地との界面からの結晶成長が困難となる。一般的に、原子配列の不整合率が高いと、結晶
成長する厚さが薄くなり、原子配列の不整合率が低いと結晶成長する厚さが厚くなる傾向
となる。そのため、下地膜１０２と、酸化物半導体膜１０６の原子配列の不整合率が低い
ほど好ましい。具体的には、原子配列の不整合率が、０．１５以下、好ましくは０．１２
以下、さらに好ましくは０．１０以下、さらに好ましくは０．０８以下となるように材料
を選択すればよい。
例えば、ＹＳＺ膜上に、酸化物半導体であるＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０）をスパ
ッタリング法で加熱しながら成膜することで、ＹＳＺ膜との界面近傍から六方晶系であり
ｃ軸配向したＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０）の結晶領域を形成することができる。
なお、格子定数ａが０．５１ｎｍ程度であるＹＳＺにおいて、（１１１）面に垂直方向か
ら見た最隣接原子間距離は、最小のもので０．３６ｎｍ程度となる。また、ＩｎＧａＯ３
（ＺｎＯ）の格子定数ａは０．３２９５ｎｍであり、ＩｎＧａ（ＺｎＯ）２の格子定数ａ
は０．３２９２ｎｍであり、ＩｎＧａＺｎ３Ｏ６の格子定数ａは０．３２８８ｎｍである
（非特許文献１参照。）。そのため、原子配列の不整合率が０．０９程度となり、ＹＳＺ
上に酸化物半導体であるＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０）を結晶成長させることが可
能となる。ただし、ＹＳＺの格子定数ａは組成比によって変化することが知られており、
前述の値に限定されるものではない。
図１９（Ａ）に、立方晶の面心立方格子を示す。立方晶の面心立方格子では、面の中央に
ある原子７００１同士を破線７０１０で結ぶと、（１１１）面と平行であり、一辺（最隣
接原子間距離）が格子定数ａの２分のルート２倍である正三角形状を形成することがわか
る。
図１９（Ｂ）は、六方晶の単位格子を示す。六方晶の単位格子の底面は内角が６０°と１
２０°のひし形であるため、原子７００２を３個抽出したときの配列は一辺が格子定数ａ
の正三角形状を形成する。
即ち、図１９（Ａ）に示す（１１１）面に配向する膜（ここではＹＳＺ膜）上に、図１９
（Ｂ）に示す六方晶系でありｃ軸配向する膜（ここではＩｎ−Ｇａ−Ｚｎ−Ｏ膜）を積層
すると、破線７０１０で示した原子配列と原子７００２を３個抽出したときの配列が整合
する場合、（１１１）面に配向する膜上に、六方晶系でありｃ軸配向する膜が結晶成長し
やすいといえる。
また、酸化物半導体膜１０６と下地膜１０２との界面から酸化物半導体膜１０６を結晶成
長させるためには、下地膜１０２が十分な平坦性を有することが好ましい。
具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下となるように
下地膜１０２を設ける。なお、Ｒａとは、ＪＩＳ Ｂ０６０１：２００１（ＩＳＯ４２８
７：１９９７）で定義されている算術平均粗さ（ａｒｉｔｈｍｅｔｉｃ ｍｅａｎ ｓｕ
ｒｆａｃｅ ｒｏｕｇｈｎｅｓｓ）を曲面に対して適用できるよう三次元に拡張したもの
であり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、数式１にて
定義される。
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ
１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ
２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に
投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａ
は原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測
定可能である。
ここで、下地となる膜と酸化物半導体膜に注目し、下地となる膜によって酸化物半導体膜
の結晶状態がどのようになるか、図１を用いて説明する。
図１（Ａ）は、酸化物半導体膜の被成膜面に凹凸を有し、酸化物半導体膜の結晶が形成す
る原子配列と不整合率の高い原子配列を有する下地膜９０１と、下地膜９０１上に設けら
れた、第１の領域９０２と第２の領域９０３を含む酸化物半導体膜と、を有する断面図で
ある。
ここで、第１の領域９０２と第２の領域９０３との違いは、非晶質領域と結晶領域の割合
であり、第１の領域９０２は第２の領域９０３と比べて非晶質の割合が多い領域である。
なお、第１の領域９０２は、厚さが３ｎｍ〜１５ｎｍ程度となるが、第２の領域９０３と
明瞭に区別できないこともある。
具体的には、第１の領域９０２は結晶化度が０．１未満の領域である。また、第２の領域
９０３は結晶化度が０．１以上、好ましくは０．３以上、さらに好ましくは０．５以上、
さらに好ましくは０．７以上の領域である。
同様に、図１（Ｂ）は、酸化物半導体膜の被成膜面に平坦性を有し、酸化物半導体膜の結
晶が形成する原子配列と不整合率の低い原子配列を有する下地膜９１１と、下地膜９１１
上に設けられた、第３の領域９１３を含む酸化物半導体膜と、を有する断面図である。
ここで、第３の領域９１３は第２の領域９０３と同様の結晶化度を有する。
即ち、下地となる膜が平坦性を有することにより、下地となる膜の直上においても結晶化
度の高い領域を含む酸化物半導体膜を得ることができる。
また、下地となる膜が酸化物半導体膜の結晶が形成する原子配列と不整合率の低い原子配
列を有することにより、下地となる膜の直上においても結晶化度の高い領域を含む酸化物
半導体膜を得ることができる。
酸化物半導体膜１０６として、例えば、Ｉｎ−Ｚｎ−Ｏ系化合物、Ｓｎ−Ｚｎ−Ｏ系化合
物、Ａｌ−Ｚｎ−Ｏ系化合物、Ｚｎ−Ｍｇ−Ｏ系化合物、Ｓｎ−Ｍｇ−Ｏ系化合物、Ｉｎ
−Ｍｇ−Ｏ系化合物、Ｉｎ−Ｇａ−Ｏ系化合物、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系化合物、Ｉｎ−
Ａｌ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系化合物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系化合
物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系化合物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｈｆ−Ｚｎ
−Ｏ系化合物、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系化合物、Ｉｎ−
Ｐｒ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系化合
物、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｔｂ−Ｚｎ
−Ｏ系化合物、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系化合物、Ｉｎ−
Ｅｒ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系化合
物、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｈｆ
−Ｇａ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ−Ｏ系化合物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ−Ｏ系化合物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ−Ｏ
系化合物を用いることができる。
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系化合物とは、Ｉｎ、ＧａおよびＺｎを主成分として有す
る酸化物という意味であり、Ｉｎ、ＧａおよびＺｎの比率は問わない。
例えば、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系化合物を用いたトランジスタでは高い電界効果移動度が
比較的容易に得られる。具体的には、トランジスタの電界効果移動度を３１ｃｍ２／Ｖｓ
以上、４０ｃｍ２／Ｖｓ以上、６０ｃｍ２／Ｖｓ以上、８０ｃｍ２／Ｖｓ以上または１０
０ｃｍ２／Ｖｓ以上とすることができる。なお、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系化合物以外（例
えばＩｎ−Ｇａ−Ｚｎ−Ｏ系化合物）でも、欠陥密度を低減することにより電界効果移動
度を高めることができる。
以下にトランジスタの電界効果移動度について図２５乃至図２８を用いて説明する。
酸化物半導体に限らず、トランジスタの電界効果移動度は、様々な理由によって本来の得
られるはずの電界効果移動度よりも低く測定される。電界効果移動度を低下させる要因と
しては半導体内部の欠陥や半導体と絶縁膜との界面における欠陥がある。ここでは、Ｌｅ
ｖｉｎｓｏｎモデルを用い、半導体内部に欠陥がないと仮定した場合の電界効果移動度を
理論的に導き出す。
本来のトランジスタの電界効果移動度をμ０とし、半導体中に何らかのポテンシャル障壁
（粒界等）が存在すると仮定したときに測定される電界効果移動度μは数式２で表される
。
ここで、Ｅはポテンシャル障壁の高さであり、ｋはボルツマン定数、Ｔは絶対温度である
。なお、Ｌｅｖｉｎｓｏｎモデルでは、ポテンシャル障壁の高さＥが欠陥に由来すると仮
定し、数式３で表される。
ここで、ｅは電気素量、Ｎはチャネル内の単位面積あたりの平均欠陥密度、εは半導体の
誘電率、ｎはチャネルの単位面積あたりのキャリア密度、Ｃｏｘは単位面積当たりのゲー
ト絶縁膜容量、Ｖｇｓはゲート電圧、ｔはチャネルの厚さである。なお、厚さが３０ｎｍ
以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。
線形領域におけるドレイン電流Ｉｄｓは、数式４で表される。
ここで、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、ＬおよびＷは１０μｍとす
る。また、Ｖｄｓはドレイン電圧である。
数式４の両辺の対数を取ると、数式５で表される。
数式５の右辺はＶｇｓの関数であるため、縦軸をｌｎ（Ｉｄｓ／Ｖｇｓ）、横軸を１／Ｖ
ｇｓとする直線の傾きから欠陥密度Ｎが求められる。即ち、トランジスタのＶｇｓ−Ｉｄ
ｓ特性から半導体中の欠陥密度Ｎが得られる。
半導体中の欠陥密度Ｎは半導体の成膜時の基板加熱温度に依存する。半導体として、Ｉｎ
、ＳｎおよびＺｎの比率が、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｓｎ−
Ｚｎ−Ｏターゲットを用いて成膜した酸化物半導体を用いた場合、酸化物半導体中の欠陥
密度Ｎは１×１０１２／ｃｍ２程度となる。
上述した酸化物半導体中の欠陥密度Ｎをもとに、数式２および数式３を用いて計算すると
、本来のトランジスタの電界効果移動度μ０は１２０ｃｍ２／Ｖｓとなる。したがって、
酸化物半導体中および酸化物半導体と接するゲート絶縁膜との界面に欠陥がない、理想的
なトランジスタの電界効果移動度μ０は１２０ｃｍ２／Ｖｓとわかる。ところが、欠陥の
多い酸化物半導体では、トランジスタの電界効果移動度μは３０ｃｍ２／Ｖｓ程度である
。
また、半導体内部に欠陥がなくても、チャネルとゲート絶縁膜との界面散乱によってトラ
ンジスタの輸送特性は影響を受ける。ゲート絶縁膜界面からｘだけ離れた場所における電
界効果移動度μ１は、数式６で表される。
ここで、Ｄはゲート電極による電界強度、Ｂは定数、ｌは界面散乱の影響が生じる深さで
ある。Ｂおよびｌは、トランジスタの電気的特性の実測より求めることができ、上記酸化
物半導体を用いたトランジスタの電気的特性の実測からは、Ｂ＝４．７５×１０７ｃｍ／
ｓ、ｌ＝１０ｎｍが得られる。Ｄが増加すると、即ちＶｇｓが高くなると、数式６の第２
項が増加するため、電界効果移動度μ１は低下することがわかる。
酸化物半導体中および酸化物半導体と接するゲート絶縁膜との界面に欠陥のない、理想的
なトランジスタの電界効果移動度μ２を計算した結果を図２５に示す。なお、計算にはシ
ノプシス社製Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用し、酸化物半導体のバンドギャッ
プを２．８ｅＶ、電子親和力を４．７ｅＶ、比誘電率を１５、厚さを１５ｎｍとした。さ
らに、ゲートの仕事関数を５．５ｅＶ、ソースおよびドレインの仕事関数を４．６ｅＶと
した。また、ゲート絶縁膜の厚さは１００ｎｍ、比誘電率を４．１とした。また、チャネ
ル長およびチャネル幅はともに１０μｍ、Ｖｄｓは０．１Ｖとした。
図２５で示されるように、Ｖｇｓが１Ｖ近傍で電界効果移動度μ２は１００ｃｍ２／Ｖｓ
以上のピークを有するが、Ｖｇｓがさらに高くなると、界面散乱の影響が大きくなり、電
界効果移動度μ２が低下することがわかる。
このような理想的なトランジスタを微細化した場合について、計算した結果を図２６乃至
図２８に示す。なお、計算には図２９に示した構造のトランジスタを仮定している。
次に、図２９に示すトランジスタの構造について説明する。図２９（Ａ）はトランジスタ
の上面図である。図２９（Ａ）に示す一点鎖線Ａ−Ｂに対応する断面図が図２９（Ｂ）で
ある。
図２９（Ｂ）に示すトランジスタは、基板１００と、基板１００上に設けられた下地絶縁
膜３００２と、下地絶縁膜３００２の周辺に設けられた保護膜３０２０と、下地絶縁膜３
００２および保護膜３０２０上に設けられた、高抵抗領域３００６ａおよび低抵抗領域３
００６ｂを含む酸化物半導体膜３００６と、酸化物半導体膜３００６上に設けられたゲー
ト絶縁膜３０１２と、ゲート絶縁膜３０１２を介して酸化物半導体膜３００６に重畳して
設けられたゲート電極３００４と、ゲート電極３００４の側面に接して設けられた側壁絶
縁膜３０２４と、酸化物半導体膜３００６上にあり、少なくとも酸化物半導体膜３００６
と一部を接して設けられた一対の電極３０１６と、ゲート電極３００４、側壁絶縁膜３０
２４および一対の電極３０１６を覆って設けられた保護絶縁膜３０１８と、保護絶縁膜３
０１８に設けられた開口部を介して一対の電極３０１６と接して設けられた配線３０２２
と、を有する。
ここで、低抵抗領域３００６ｂの抵抗率を２×１０−３Ωｃｍ、ゲート電極３００４の幅
を３３ｎｍ、側壁絶縁膜３０２４の幅を５ｎｍ、チャネル幅を４０ｎｍとする。なお、チ
ャネル領域を便宜上高抵抗領域３００６ａという名称で記載しているが、ここではチャネ
ル領域を真性半導体と仮定している。
計算にはシノプシス社製Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図２６は、図２
９（Ｂ）に示される構造のトランジスタのＩｄｓ（実線）および電界効果移動度μ（点線
）のＶｇｓ依存性である。なお、ＩｄｓはＶｄｓを１Ｖとし、電界効果移動度μはＶｄｓ
を０．１Ｖとして計算している。ここで、ゲート絶縁膜の厚さが１５ｎｍとした場合を図
２６（Ａ）に、１０ｎｍとした場合を図２６（Ｂ）に、５ｎｍとした場合を図２６（Ｃ）
にそれぞれ示す。
図２６より、ゲート絶縁膜が薄くなるほど、オフ状態（ここではＶｇｓが−３Ｖから０Ｖ
の範囲を指す。）でのドレイン電流Ｉｄｓが低下する。一方、電界効果移動度μのピーク
値やオン状態（ここではＶｇｓが０Ｖから３Ｖの範囲を指す。）でのドレイン電流Ｉｄｓ
には目立った変化がない。図２６より、Ｖｇｓが１Ｖ近傍でＩｄｓは半導体装置であるメ
モリなどに必要とされる１０μＡを超えることがわかる。
同様に、図２９（Ｃ）で示されるトランジスタについて計算を行っている。図２９（Ｃ）
で示されるトランジスタは、高抵抗領域３００７ａおよび低抵抗領域３００７ｂを有する
酸化物半導体膜３００７を有する点で、図２９（Ｂ）で示されるトランジスタとは異なる
。具体的には、図２９（Ｃ）で示されるトランジスタは、側壁絶縁膜３０２４と重畳する
酸化物半導体膜３００７の領域が高抵抗領域３００７ａに含まれる。即ち、該トランジス
タは側壁絶縁膜３０２４の幅だけオフセット領域を有するトランジスタである。なお、オ
フセット領域の幅をオフセット長（Ｌｏｆｆ）ともいう（図２９（Ａ）参照。）。なお、
Ｌｏｆｆは便宜上左右で同じ幅としている。
図２９（Ｃ）で示されるトランジスタにおいて、Ｌｏｆｆを５ｎｍとし、ドレイン電流Ｉ
ｄｓ（実線）および電界効果移動度μ（点線）のＶｇｓ依存性を図２７に示す。なお、Ｉ
ｄｓは、Ｖｄｓを１Ｖとし、電界効果移動度μはＶｄｓを０．１Ｖとして計算している。
ここで、ゲート絶縁膜の厚さが１５ｎｍとした場合を図２７（Ａ）に、１０ｎｍとした場
合を図２７（Ｂ）に、５ｎｍとした場合を図２７（Ｃ）にそれぞれ示す。
また、図２８は、図２９（Ｃ）に示されるトランジスタの構造から、Ｌｏｆｆを１５ｎｍ
としたもののドレイン電流Ｉｄｓ（実線）および電界効果移動度μ（点線）のＶｇｓ依存
性である。なお、Ｉｄｓは、Ｖｄｓを１Ｖとし、電界効果移動度μはＶｄｓを０．１Ｖと
して計算している。ここで、ゲート絶縁膜の厚さが１５ｎｍとした場合を図２８（Ａ）に
、１０ｎｍとした場合を図２８（Ｂ）に、５ｎｍとした場合を図２８（Ｃ）にそれぞれ示
す。
図２７および図２８に示した計算結果より、図２６と同様に、いずれもゲート絶縁膜が薄
くなるほどオフ状態（ここではＶｇｓが−３Ｖから０Ｖの範囲を指す。）でのドレイン電
流Ｉｄｓが低下する。一方、電界効果移動度μのピーク値やオン状態（ここではＶｇｓが
０Ｖから３Ｖの範囲を指す。）でのドレイン電流Ｉｄｓには目立った変化がないとわかる
。
なお、電界効果移動度μのピークは、図２６では８０ｃｍ２／Ｖｓ程度であるが、図２７
では６０ｃｍ２／Ｖｓ程度、図２８では４０ｃｍ２／Ｖｓと程度、Ｌｏｆｆが増加するほ
ど低下することがわかる。また、オフ状態でのＩｄｓも同様の傾向となることがわかる。
一方、オン状態のＩｄｓはオフセット長Ｌｏｆｆの増加に伴って減少するが、オフ状態の
Ｉｄｓの低下に比べるとはるかに緩やかである。また、いずれの計算結果からもＶｇｓが
１Ｖ近傍で、Ｉｄｓはメモリなどに必要とされる１０μＡを超えることがわかる。
酸化物半導体膜１０６としてＩｎ−Ｚｎ−Ｏ系化合物を用いる場合、原子数比で、Ｉｎ／
Ｚｎ＝０．５以上５０以下、好ましくはＩｎ／Ｚｎ＝１以上２０以下、さらに好ましくは
Ｉｎ／Ｚｎ＝１．５以上１５以下とする。Ｚｎの原子数比を前述の範囲とすることで、ト
ランジスタの電界効果移動度を向上させることができる。ここで、化合物の原子数比がＩ
ｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとすると好ましい。
酸化物半導体膜１０６として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材
料を用いてもよい。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ、Ｓｎ、ＨｆおよびＣｏから
選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、Ｇ
ａおよびＭｎまたはＧａおよびＣｏなどを用いてもよい。
酸化物半導体膜１０６は、トランジスタのオフ電流を低減するため、バンドギャップが２
．５ｅＶ以上、好ましくは２．８ｅＶ以上、さらに好ましくは３．０ｅＶ以上の材料を選
択する。ただし、酸化物半導体膜に代えて、バンドギャップが前述の範囲である半導体性
を示す材料を用いても構わない。
酸化物半導体において水素は一部がドナーとなりキャリアを生成する。そのため、酸化物
半導体膜１０６中の水素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×
１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下
、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類
金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アル
カリ金属のうちナトリウム（Ｎａ）は、酸化物半導体膜に接する絶縁膜中に拡散してＮａ
＋となる。また、Ｎａは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸
素の結合を分断する、または、その結合中に割り込む。その結果、例えば、しきい値電圧
がマイナス方向にシフトすることによるノーマリーオン化、電界効果移動度の低下などの
、トランジスタ特性の劣化が起こり、加えて、特性のばらつきも生じる。したがって、酸
化物半導体膜中の上記不純物の濃度を低減することが望ましい。具体的に、Ｎａ濃度は、
二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒ
ｏｍｅｔｒｙ）において、５×１０１６ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１
６ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とす
る。同様に、リチウム（Ｌｉ）濃度の測定値は、５×１０１５ａｔｏｍｓ／ｃｍ３以下、
好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とする。同様に、カリウム（Ｋ）濃度の
測定値は、５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／
ｃｍ３以下とする。
酸化物半導体膜１０６は、水素、アルカリ金属およびアルカリ土類金属などが低減され、
極めて不純物濃度の低い酸化物半導体膜である。そのため、酸化物半導体膜１０６をチャ
ネル領域に用いたトランジスタはオフ電流を小さくできる。
以上に示した酸化物半導体膜１０６を用いることでトランジスタのオフ電流を小さくでき
る。例えば、チャネル長が３μｍ、チャネル幅が１μｍのときのトランジスタのオフ電流
を１×１０−１８Ａ以下、または１×１０−２１Ａ以下、または１×１０−２４Ａ以下と
することができる。
下地膜１０２は、加熱処理により酸素を放出する膜との積層構造にすると好ましい。加熱
処理により酸素を放出する膜を用いることで、酸化物半導体膜１０６に生じる欠陥を修復
することができ、トランジスタの電気的特性の劣化を抑制できる。ただし、ＹＳＺ膜を酸
化物半導体膜１０６と接する側に設けるものとする。例えば、加熱処理により酸素を放出
する酸化シリコン膜を５０ｎｍ以上６００ｎｍ以下、好ましくは２００ｎｍ以上５００ｎ
ｍ以下の厚さで形成し、次にＹＳＺ膜を１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上
１０ｎｍ以下の厚さで形成すればよい。加熱処理により酸素を放出する膜は、厚さが厚い
ほど酸素の放出量が増加する。ただし、厚さを厚くしすぎると、成膜の時間が長くなり生
産性の低下を招くことになるため、最適な厚さを有する。また、ＹＳＺ膜は、上面の結晶
性が十分高ければ厚さは問わない。ただし、酸化シリコン膜から放出された酸素の少なく
とも一部が透過する程度に薄いことが好ましい。
「加熱処理により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏ
ｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて放出される酸素が、酸素
原子に換算して１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、または１．０×１０２０ａｔ
ｏｍｓ／ｃｍ３以上であることをいう。
ここで、ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
ＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そ
してこの積分値と、標準試料との比較により、気体の全放出量を計算することができる。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、およ
び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式７で求め
ることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全てが酸
素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可
能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の
酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比
率が極微量であるため考慮しない。
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、Ｎ
Ｈ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのイオン強度の積分値であ
る。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式７の詳細に関して
は、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子
科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として
１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定した。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子
の放出量の２倍となる。
上記構成において、加熱処理により酸素を放出する膜は、酸素が過剰な酸化シリコン（Ｓ
ｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））
は、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体
積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕ
ｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により
測定した値である。
下地膜１０２から酸化物半導体膜１０６に酸素が供給されることで、酸化物半導体膜１０
６と下地膜１０２との界面準位密度を低減できる。この結果、トランジスタの動作などに
起因して、酸化物半導体膜１０６と下地膜１０２との界面にキャリアが捕獲されることを
抑制することができ、電気的特性の劣化の少ないトランジスタを得ることができる。
さらに、酸化物半導体膜の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半
導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を放出する。この結果、ト
ランジスタのしきい値電圧がマイナス方向にシフトしてしまう。下地膜１０２から酸化物
半導体膜１０６に酸素が十分に供給されることにより、しきい値電圧がマイナス方向へシ
フトする要因である、酸化物半導体膜の酸素欠損を低減することができる。
即ち、下地膜１０２に、加熱処理により酸素を放出する膜を設けることで、酸化物半導体
膜１０６と下地膜１０２との界面準位密度、および酸化物半導体膜１０６の酸素欠損を低
減し、酸化物半導体膜１０６と下地膜１０２との界面におけるキャリア捕獲の影響を小さ
くすることができる。
基板１００は、トランジスタの作製面の平坦性が高いと好ましい。具体的には、Ｒａが１
ｎｍ以下、好ましくは０．３ｎｍ以下とする。材料に大きな制限はないが、少なくとも、
後の加熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セ
ラミック基板、石英基板、サファイア基板などを、基板１００として用いてもよい。また
、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマ
ニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）
基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを
、基板１００として用いてもよい。
基板１００として、可とう性基板を用いてもよい。その場合は、可とう性基板上に直接ト
ランジスタを作製すればよい。なお、可とう性基板上にトランジスタを設ける方法として
は、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性
基板である基板１００に転置する方法もある。その場合には、非可とう性基板とトランジ
スタとの間に剥離層を設けるとよい。
ゲート電極１０４は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、Ｔ
ａおよびＷ、それらの窒化物、酸化物ならびに合金から一種以上選択し、単層でまたは積
層で用いればよい。
なお、図８ではゲート電極１０４が酸化物半導体膜１０６を完全に覆う形状ではないが、
ゲート電極１０４が酸化物半導体膜１０６を完全に覆う形状とすることで酸化物半導体膜
１０６の光による劣化、電荷の発生を抑制しても構わない。
一対の電極１１６は、トランジスタの動作に伴いソース電極およびドレイン電極として機
能する。
一対の電極１１６は、ゲート電極１０４で示した金属膜、金属窒化物膜、金属酸化物膜ま
たは合金膜などを単層でまたは積層で用いればよい。
一対の電極１１６にＣｕを含む膜を用いると、配線の抵抗を低減でき、大型表示装置など
でも配線遅延等の発生を低減することができる。一対の電極１１６にＣｕを用いる場合、
基板１００の材質によっては密着性が悪くなるため、基板１００と密着性のよい膜との積
層構造にすることが好ましい。基板１００と密着性のよい膜として、Ｔｉ、Ｍｏ、Ｍｎ、
ＣｕまたはＡｌなどを含む膜を用いればよい。例えば、Ｔｉ膜、窒化チタン膜、Ｔｉ−Ｍ
ｏ合金膜またはＣｕ−Ｍｎ−Ａｌ合金膜を用いてもよい。
ゲート絶縁膜１１２は、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化イット
リウム、酸化ジルコニウムまたはＹＳＺなどを、単層で、または積層して用いればよい。
例えば、プラズマＣＶＤ法およびスパッタリング法などで形成すればよい。また、ゲート
絶縁膜１１２は、加熱処理により酸素を放出する膜を用いると好ましい。加熱処理により
酸素を放出する膜を用いることで、酸化物半導体膜１０６に生じる欠陥を修復することが
でき、トランジスタの電気的特性の劣化を抑制できる。
なお、ゲート絶縁膜１１２として、ＹＳＺ膜を用いると好ましい。ＣＡＡＣ−ＯＳである
酸化物半導体膜１０６上にＹＳＺ膜を結晶成長させて形成することで、酸化物半導体膜１
０６とゲート絶縁膜１１２との界面の電子状態を良好にすることができる。ゲート絶縁膜
１１２を積層して設ける場合、ＹＳＺ膜を酸化物半導体膜１０６側に設ければよい。
以上のように、下地膜１０２に、（１１１）面に配向している酸化ジルコニウムを含む膜
を用い、下地膜１０２と原子配列の不整合率が低い酸化物半導体膜１０６を下地膜１０２
上に設けることで、下地膜１０２直上においても結晶化度の高い結晶領域を有するＣＡＡ
Ｃ−ＯＳである酸化物半導体膜１０６を形成させることができる。そのため、トランジス
タに安定した電気的特性を付与し、信頼性の高い半導体装置を作製することができる。
次に、図８に示したトランジスタの作製方法について、図２を用いて説明する。
まず、基板１００上に下地膜１０２を成膜する（図２（Ａ）参照。）。
基板１００は、平坦性が高いほど結晶性の高い下地膜１０２を形成することができるため
好ましい。そのため、基板１００は、あらかじめ平坦化処理を行っておくと好ましい。平
坦化処理として、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐ
ｏｌｉｓｈｉｎｇ）または逆スパッタリング法などがある。
逆スパッタリング法とは、通常のスパッタリングにおいては、スパッタターゲットにイオ
ンを衝突させるところを、逆に、被処理面にイオンを衝突させることによって被処理面を
改質する方法のことをいう。被処理面にイオンを衝突させる方法としては、希ガス（ヘリ
ウム、ネオン、アルゴン、クリプトン、キセノンなど）雰囲気下で被処理面側に高周波電
圧を印加して、被処理面付近にプラズマを生成する方法などがある。なお、希ガス雰囲気
に代えて窒素または酸素などによる雰囲気を適用してもよい。逆スパッタリング法で用い
る装置は、スパッタリング装置に限定されず、プラズマＣＶＤ装置、ドライエッチング装
置などで同様の処理を行うことができる。
下地膜１０２は、スパッタリング法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成
膜すればよい。好ましくは、スパッタリング法を用いる。
スパッタリング法を用いて下地膜１０２を成膜する方法について以下に説明する。ターゲ
ットは、金属ジルコニウムを含むターゲットを用い、成膜ガスに酸素を含ませた反応性ス
パッタリング法によって成膜できる。または、酸化ジルコニウムを含むターゲットを用い
、成膜ガスに、希ガスおよび酸素のいずれか一種以上を含ませて成膜しても構わない。こ
こで、ターゲット中にイットリウムまたは酸化イットリウムを含ませることで、ＹＳＺ膜
を成膜することができる。また、イットリウムに代えて、カルシウム、マグネシウム、セ
リウムまたはアルミニウムを含ませても構わないが、本実施の形態では便宜上イットリウ
ムを含ませたターゲットを用いて成膜したＹＳＺ膜についてのみ説明する。
下地膜１０２は、（１１１）面に配向している酸化ジルコニウムを含む膜である。酸化ジ
ルコニウムは、単独では熱的安定性が低く、イットリウムなどの安定化材料を含ませるこ
とで結晶状態を安定させることができる。
ＹＳＺ膜において、（１１１）面の配向がより強くなるよう成膜するには、成膜電力を高
くすること、成膜圧力を低くすること、ターゲット−基板間距離（Ｔ−Ｓ間距離）を短く
することおよび成膜時の基板表面温度（Ｔｓｕｂ）を高くすることが重要である。これら
は、スパッタリング現象によりターゲットから基板表面に飛来したスパッタリング粒子の
持つエネルギーを高くするために行う。即ち、高エネルギーであるスパッタリング粒子が
基板表面に到達した後、マイグレーションを起こすことで、得られる膜の結晶性を高める
ことができる。
具体的には、単位面積あたりの成膜電力を５Ｗ／ｃｍ２以上５０Ｗ／ｃｍ２以下とする。
成膜電力は、高いほど膜の結晶性を高める傾向であるが、高すぎると異常放電を起こし、
ターゲットの割れが生じることがある。なお、スパッタリング用電源は、ＤＣ電源、ＡＣ
電源またはＲＦ電源を用いればよく、好ましくはＲＦ電源を用いる。ＲＦ電源を用いるこ
とで、絶縁性の高いターゲット（金属酸化物ターゲットなど）を用いることができるほか
、基板面内における膜質の均一性を高め、さらに膜表面の平坦性を高めることができる。
また、成膜圧力を０．０１Ｐａ以上０．４Ｐａ以下、好ましくは０．０５Ｐａ以上０．３
Ｐａ以下とする。成膜圧力は、低いほど膜の結晶性を高める傾向であるが、低すぎるとス
パッタリングするために必要なプラズマを形成できない。また、成膜圧力が低すぎると、
反跳イオンによって膜へダメージが入ることがある。
また、Ｔ−Ｓ間距離を１０ｍｍ以上２００ｍｍ以下、好ましくは２０ｍｍ以上８０ｍｍ以
下とする。Ｔ−Ｓ間距離は、短いほど膜の結晶性を高める傾向であるが、短すぎるとスパ
ッタリングするために必要なプラズマを形成できない。また、Ｔ−Ｓ間距離が短すぎると
基板面内の膜質および膜厚分布が均一にできなくなることがある。
また、Ｔｓｕｂを１００℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下とす
る。Ｔｓｕｂは、高いほど膜の結晶性を高める傾向であるが、高すぎると酸化ジルコニウ
ムの結晶系および結晶方位が変動してしまう。また、Ｔｓｕｂが高すぎる（例えば５００
℃より高い）と、かえって結晶状態が崩れ、立方晶系の結晶構造を有する酸化ジルコニウ
ムを含む膜が得られなくなる。
下地膜１０２の成膜後、下地膜１０２の結晶性をさらに高めるために、第１の加熱処理を
行うと好ましい。第１の加熱処理は、酸化性雰囲気、不活性雰囲気、減圧雰囲気または乾
燥空気雰囲気において、１５０℃以上６５０℃以下、好ましくは２５０℃以上５００℃以
下、さらに好ましくは３００℃以上４５０℃以下の温度で行えばよい。第１の加熱処理は
、抵抗加熱方式、ランプヒータ方式、加熱ガス方式などを適用すればよい。ただし、加熱
処理の温度が高すぎる（例えば６５０℃より高い）と、かえって結晶状態が崩れ、立方晶
系の結晶構造を有する酸化ジルコニウムを含む膜が得られなくなる。
酸化性雰囲気とは、酸化性ガスを含む雰囲気をいう。酸化性ガスとは、酸素、オゾンまた
は亜酸化窒素などであって、水、水素などが含まれないことが好ましい。例えば、加熱処
理装置に導入する酸素、オゾン、亜酸化窒素の純度を、８Ｎ（９９．９９９９９９％）以
上、好ましくは９Ｎ（９９．９９９９９９９％）以上とする。酸化性雰囲気には、酸化性
ガスと不活性ガスが混合されていてもよい。その場合、酸化性ガスが少なくとも１０ｐｐ
ｍ以上含まれる雰囲気とする。
不活性雰囲気とは、窒素、希ガスなどの不活性ガスを主成分とする雰囲気をいう。具体的
には、酸化性ガスなどの反応性ガスが１０ｐｐｍ未満である雰囲気とする。
減圧雰囲気とは、処理室の圧力が１０Ｐａ以下の雰囲気をいう。
乾燥空気雰囲気とは、露点−４０℃以下、好ましくは露点−５０℃以下の雰囲気をいう。
ここで、下地膜１０２の平坦性が十分でない場合、基板１００と同様の方法で平坦化処理
を行っても構わない。
次に、酸化物半導体膜１３６を成膜する（図２（Ｂ）参照。）。酸化物半導体膜１３６は
、スパッタリング法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜すればよい。
好ましくは、スパッタリング法を用いる。
スパッタリング法を用いて酸化物半導体膜１３６を成膜する方法について以下に説明する
。例えば、酸化物半導体膜１０６に適用できる前述の材料を含むターゲットを用い、成膜
ガスに、希ガス、窒素および酸素のいずれか一種以上を含ませて成膜する。
酸化物半導体膜１３６を下地膜１０２の直上においても結晶化度の高い結晶領域を有する
ＣＡＡＣ−ＯＳとするためには、下地膜１０２の結晶性が十分高く、かつ下地膜１０２の
平坦性が十分高いうえで、下地膜１０２の結晶性を高める方法と同様の方法で成膜すれば
よい。即ち、成膜電力を高くすること、成膜圧力を低くすること、Ｔ−Ｓ間距離を短くす
ることおよびＴｓｕｂを高くすることが重要である。
具体的には、単位面積あたりの成膜電力を５Ｗ／ｃｍ２以上５０Ｗ／ｃｍ２以下、成膜圧
力を０．０１Ｐａ以上０．４Ｐａ以下、好ましくは０．０５Ｐａ以上０．３Ｐａ以下、Ｔ
−Ｓ間距離を１０ｍｍ以上２００ｍｍ以下、好ましくは２０ｍｍ以上８０ｍｍ以下、Ｔｓ
ｕｂを１００℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下とする。
酸化物半導体膜１３６の成膜後、第２の加熱処理を行うと、ＣＡＡＣ−ＯＳにおける結晶
化度が高まり好ましい。第２の加熱処理は第１の加熱処理と同様の方法で行うことができ
る。
以上の方法で、下地膜１０２の直上にＣＡＡＣ−ＯＳである酸化物半導体膜１３６を形成
することができる。
次に、酸化物半導体膜１３６を加工して島状の酸化物半導体膜１０６を形成する（図２（
Ｃ）参照。）。なお、「加工する」とは、例えば、フォトリソグラフィ法によって形成し
たレジストマスクを用い、エッチング処理を行って、所望の形状の膜を得ることをいう。
次に、酸化物半導体膜１０６上に導電膜を成膜し、加工して、酸化物半導体膜１０６と少
なくとも一部が接する一対の電極１１６を形成する。次に、酸化物半導体膜１０６および
一対の電極１１６上にゲート絶縁膜１１２を成膜する。一対の電極１１６となる導電膜お
よびゲート絶縁膜１１２は、前述の材料を用い、スパッタリング法、プラズマＣＶＤ法、
ＰＬＤ法、ＡＬＤ法、蒸着法または印刷法などを用いて成膜すればよい。なお、ゲート絶
縁膜１１２にＹＳＺ膜を用いる場合、酸化物半導体膜１０６とゲート絶縁膜１１２との界
面から結晶成長させるために、下地膜１０２と同様の方法で形成すると好ましい。
次に、ゲート絶縁膜１１２上に導電膜を成膜し、加工して酸化物半導体膜１０６と重畳す
るゲート電極１０４を形成する（図２（Ｄ）参照。）。ゲート電極１０４となる導電膜は
、前述の材料を用い、スパッタリング法、プラズマＣＶＤ法、ＰＬＤ法、ＡＬＤ法、蒸着
法または印刷法などを用いて成膜すればよい。
以上のように、下地膜１０２の直上においても結晶化度の高い結晶領域を有する酸化物半
導体膜１０６を形成することができる。そのため、下地膜１０２と酸化物半導体膜１０６
との界面の電子状態が良好になり、安定した電気的特性を有する信頼性の高い半導体装置
を作製することができる。
以上の工程によって、図８に示したトランジスタを作製することができる。
続いて、図８に示したトランジスタとは異なる構造のトランジスタについて図９を用いて
説明する。
図９はトランジスタの上面図および断面図である。図９（Ａ）に示した一点鎖線Ａ−Ｂお
よび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図９（Ｂ）に示すＡ−Ｂ断面および図９（
Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図９（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
図９に示すトランジスタは、基板１００と、基板１００上の下地膜１０２と、下地膜１０
２上の一対の電極２１６と、一対の電極２１６上にあり、一対の電極２１６と少なくとも
一部が接する酸化物半導体膜２０６と、酸化物半導体膜２０６および一対の電極２１６上
のゲート絶縁膜２１２と、ゲート絶縁膜２１２を介して酸化物半導体膜２０６と重畳する
ゲート電極２０４と、を有する。
なお、一対の電極２１６、酸化物半導体膜２０６、ゲート絶縁膜２１２およびゲート電極
２０４は、それぞれ一対の電極１１６、酸化物半導体膜１０６、ゲート絶縁膜１１２およ
びゲート電極１０４と同様の方法および同様の材料により形成すればよい。
なお、図９ではゲート電極２０４が酸化物半導体膜２０６を完全に覆う形状ではないが、
ゲート電極２０４が酸化物半導体膜２０６を完全に覆う形状とすることで酸化物半導体膜
２０６の光による劣化、電荷の発生を抑制しても構わない。
次に、図９に示したトランジスタの作製方法について、図３を用いて説明する。
まず、基板１００上に、下地膜１０２を形成する。次に、下地膜１０２上に一対の電極２
１６を形成する（図３（Ａ）参照。）。
次に、一対の電極２１６上にあり、一対の電極２１６と少なくとも一部が接する酸化物半
導体膜２０６を形成する（図３（Ｂ）参照。）。
次に酸化物半導体膜２０６および一対の電極２１６上にゲート絶縁膜２１２を成膜する（
図３（Ｃ）参照。）。
次に、ゲート絶縁膜２１２を介して酸化物半導体膜２０６と重畳するゲート電極２０４を
形成する（図３（Ｄ）参照。）。
以上のように、下地膜１０２の直上においても結晶化度の高い結晶領域を有する酸化物半
導体膜２０６を形成することができる。そのため、下地膜１０２と酸化物半導体膜２０６
との界面の電子状態が良好になり、安定した電気的特性を有する信頼性の高い半導体装置
を作製することができる。
以上の工程によって、図９に示したトランジスタを作製することができる。
続いて、図８および図９に示したトランジスタとは異なる構造のトランジスタについて図
１０を用いて説明する。
図１０はトランジスタの上面図および断面図である。図１０（Ａ）に示した一点鎖線Ａ−
Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図１０（Ｂ）に示すＡ−Ｂ断面および
図１０（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図１０（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
図１０に示すトランジスタは、基板１００と、基板１００上の下地膜１０２と、下地膜１
０２上のチャネル領域３０５、ソース領域３０７ａおよびドレイン領域３０７ｂを有する
酸化物半導体膜３０６と、酸化物半導体膜３０６および下地膜１０２上のゲート絶縁膜３
１２と、ゲート絶縁膜３１２を介して酸化物半導体膜３０６と重畳するゲート電極３０４
と、ゲート電極３０４およびゲート絶縁膜３１２上の保護膜３１８と、保護膜３１８上に
あり、ゲート絶縁膜３１２および保護膜３１８に設けられた開口部を介して、ソース領域
３０７ａおよびドレイン領域３０７ｂと接する一対の電極３１６と、を有する。
なお、一対の電極３１６、酸化物半導体膜３０６、ゲート電極３０４およびゲート絶縁膜
３１２は、それぞれ一対の電極１１６、酸化物半導体膜１０６、ゲート電極１０４および
ゲート絶縁膜１１２と同様の方法および同様の材料により形成すればよい。
なお、図１０ではゲート絶縁膜３１２および保護膜３１８に設けられた開口部の上面形状
は円形であるが、これに限定されるものではない。該開口部は、ソース領域３０７ａおよ
びドレイン領域３０７ｂを露出するものであれば、形状は問わない。
チャネル領域３０５は、ゲート電極３０４と概略同一の上面形状としてもよい。なお、ソ
ース領域３０７ａおよびドレイン領域３０７ｂは、窒素、リン、ホウ素、水素または希ガ
スなどを含む。
なお、便宜上、チャネル領域、ソース領域およびドレイン領域という名称で表しているが
、トランジスタが動作していない場合は、チャネル領域３０５は高抵抗領域であり、ソー
ス領域３０７ａおよびドレイン領域３０７ｂは低抵抗領域である。
ソース領域３０７ａおよびドレイン領域３０７ｂを有することにより、ソース電極および
ドレイン電極が直接チャネル領域と接する構造と比べ、電界集中が緩和されるため、ホッ
トキャリア劣化などのトランジスタの劣化を低減することができる。
また、ソース領域３０７ａおよびドレイン領域３０７ｂを有することにより、ドレイン側
からソース側への電界の広がりの影響を低減することができる。そのため、チャネル長が
短くなるに伴ってしきい値電圧がマイナス方向へシフトする、いわゆる短チャネル効果を
抑制できる。
次に、図１０に示したトランジスタの作製方法について、図４を用いて説明する。
まず、基板１００上に下地膜１０２を形成する。次に、下地膜１０２上に酸化物半導体膜
３０６を形成する。次に、酸化物半導体膜３０６および下地膜１０２上に、ゲート絶縁膜
３１２を成膜する（図４（Ａ）参照。）。
次に、ゲート絶縁膜３１２を介して酸化物半導体膜３０６と重畳するゲート電極３０４を
形成する。次に、ゲート電極３０４をマスクとし、酸化物半導体膜３０６の一部に窒素、
リン、ホウ素、水素または希ガスのイオンを添加する。イオンの添加、またはイオンの添
加に加えて加熱処理を行うことにより、酸化物半導体膜３０６のイオンの添加された領域
を低抵抗とし、チャネル領域３０５、ソース領域３０７ａおよびドレイン領域３０７ｂを
形成する。なお、チャネル領域３０５は、イオンの添加により低抵抗化されていない領域
である（図４（Ｂ）参照。）。
次に、酸化物半導体膜３０６およびゲート電極３０４上に保護膜３１８を形成し（図４（
Ｃ）参照。）、ソース領域３０７ａおよびドレイン領域３０７ｂをそれぞれ露出する開口
部をゲート絶縁膜３１２および保護膜３１８に形成する。次に、酸化物半導体膜３０６と
接する一対の電極３１６を形成する（図４（Ｄ）参照。）。なお、ソース領域３０７ａお
よびドレイン領域３０７ｂを形成するための加熱処理に代えて、保護膜３１８または一対
の電極３１６の形成後に加熱処理を行っても構わない。
以上のように、下地膜１０２の直上においても結晶化度の高い結晶領域を有する酸化物半
導体膜３０６を形成することができる。そのため、下地膜１０２と酸化物半導体膜３０６
との界面の電子状態が良好になり、安定した電気的特性を有する信頼性の高い半導体装置
を作製することができる。なお、酸化物半導体膜３０６において、ソース領域３０７ａお
よびドレイン領域３０７ｂは、イオンの添加のダメージで結晶が崩れることがある。本発
明の一態様に係るトランジスタは、少なくともチャネル領域３０５がＣＡＡＣ−ＯＳであ
ればよい。結晶が崩れるとは、結晶性が低下すること、または非晶質化することをいう。
以上の工程によって、図１０に示したトランジスタを作製することができる。
続いて、図８乃至図１０に示したトランジスタとは異なる構造のトランジスタについて図
１１を用いて説明する。
図１１はトランジスタの上面図および断面図である。図１１（Ａ）に示した一点鎖線Ａ−
Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図１１（Ｂ）に示すＡ−Ｂ断面および
図１１（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図１１（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
図１１に示すトランジスタは、基板１００と、基板１００上のゲート電極４０４と、ゲー
ト電極４０４を覆うゲート絶縁膜４１２と、ゲート絶縁膜４１２を介してゲート電極４０
４と重畳する酸化物半導体膜４０６と、酸化物半導体膜４０６上にあり、酸化物半導体膜
４０６と少なくとも一部が接する一対の電極４１６と、酸化物半導体膜４０６および一対
の電極４１６上の保護膜４１８と、を有する。
なお、ゲート電極４０４、酸化物半導体膜４０６および一対の電極４１６は、それぞれゲ
ート電極１０４、酸化物半導体膜１０６および一対の電極１１６と同様の方法および同様
の材料により形成すればよい。
この構造では、酸化物半導体膜４０６の下地となる膜はゲート絶縁膜４１２である。その
ため、ゲート絶縁膜４１２は、下地膜１０２と同様の方法および同様の材料により形成す
る。こうすることで、ゲート絶縁膜４１２の直上においても結晶化度の高い結晶領域を有
するＣＡＡＣ−ＯＳである酸化物半導体膜４０６を形成することができる。
保護膜４１８は、ゲート絶縁膜１１２と同様の方法および同様の材料により形成する。
保護膜４１８は、比誘電率が低く、かつ十分な厚さを有すると好ましい。例えば、比誘電
率が３．８である酸化シリコン膜を用い、３００ｎｍ以上１０００ｎｍ以下の厚さとすれ
ばよい。保護膜４１８の表面は、大気成分などの影響でわずかに固定電荷を有し、その影
響により、トランジスタのしきい値電圧が変動することがある。そのため、保護膜４１８
は、表面にある固定電荷の影響が十分に小さくなるような範囲の比誘電率および厚さとす
ることが好ましい。同様の理由で、保護膜４１８上に樹脂膜を形成することで、固定電荷
の影響を低減しても構わない。
なお、図１１ではゲート電極４０４が酸化物半導体膜４０６を完全に覆う形状ではないが
、ゲート電極４０４が酸化物半導体膜４０６を完全に覆う形状とすることで酸化物半導体
膜４０６の光による劣化、電荷の発生を抑制しても構わない。
次に、図１１に示したトランジスタの作製方法について、図５を用いて説明する。
まず、基板１００上にゲート電極４０４を形成する。次に、ゲート電極４０４を覆ってゲ
ート絶縁膜４１２を成膜する（図５（Ａ）参照。）。
次に、ゲート絶縁膜４１２を介してゲート電極４０４と重畳する酸化物半導体膜４０６を
形成する（図５（Ｂ）参照。）。
次に、酸化物半導体膜４０６上にあり、酸化物半導体膜４０６と少なくとも一部が接する
一対の電極４１６を形成する（図５（Ｃ）参照。）。
次に、酸化物半導体膜４０６および一対の電極４１６上に保護膜４１８を形成する（図５
（Ｄ）参照。）。
以上のように、ゲート絶縁膜４１２の直上においても結晶化度の高い結晶領域を有する酸
化物半導体膜４０６を形成することができる。そのため、ゲート絶縁膜４１２と酸化物半
導体膜４０６との界面の電子状態が良好になり、安定した電気的特性を有する信頼性の高
い半導体装置を作製することができる。
以上の工程によって、図１１に示したトランジスタを作製することができる。
続いて、図８乃至図１１に示したトランジスタとは異なる構造のトランジスタについて図
１２を用いて説明する。
図１２は本発明の一態様の半導体装置であるトランジスタの上面図および断面図である。
図１２（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図
１２（Ｂ）に示すＡ−Ｂ断面および図１２（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図１２（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
図１２に示すトランジスタは、基板１００と、基板１００上のゲート電極４０４と、ゲー
ト電極４０４を覆うゲート絶縁膜４１２と、ゲート絶縁膜４１２上の一対の電極５１６と
、一対の電極５１６と少なくとも一部が接し、かつゲート絶縁膜４１２を介してゲート電
極４０４と重畳する酸化物半導体膜５０６と、酸化物半導体膜５０６および一対の電極５
１６上の保護膜５１８と、を有する。
なお、酸化物半導体膜５０６、一対の電極５１６、保護膜５１８は、それぞれ酸化物半導
体膜１０６、一対の電極１１６および保護膜４１８と同様の方法および同様の材料により
形成すればよい。
なお、図１２ではゲート電極４０４が酸化物半導体膜５０６を完全に覆う形状ではないが
、ゲート電極４０４が酸化物半導体膜５０６を完全に覆う形状とすることで酸化物半導体
膜５０６の光による劣化、電荷の発生を抑制しても構わない。
次に、図１２に示したトランジスタの作製方法について、図６を用いて説明する。
まず、基板１００上にゲート電極４０４を形成する。次に、ゲート電極４０４を覆ってゲ
ート絶縁膜４１２を成膜する。次に、ゲート絶縁膜４１２上に一対の電極５１６を形成す
る（図６（Ａ）参照。）。
次に、ゲート絶縁膜４１２を介してゲート電極４０４と重畳し、一対の電極５１６と少な
くとも一部が接する酸化物半導体膜５０６を形成する（図６（Ｂ）参照。）。
次に、酸化物半導体膜５０６および一対の電極５１６上に保護膜５１８を形成する（図６
（Ｃ）参照。）。
以上のように、ゲート絶縁膜４１２の直上においても結晶化度の高い結晶領域を有する酸
化物半導体膜５０６を形成することができる。そのため、ゲート絶縁膜４１２と酸化物半
導体膜５０６との界面の電子状態が良好になり、安定した電気的特性を有する信頼性の高
い半導体装置を作製することができる。
以上の工程によって、図１２に示したトランジスタを作製することができる。
続いて、図８乃至図１２に示したトランジスタとは異なる構造のトランジスタについて図
１３を用いて説明する。
図１３はトランジスタの上面図および断面図である。図１３（Ａ）に示した一点鎖線Ａ−
Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図１３（Ｂ）に示すＡ−Ｂ断面および
図１３（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図１３（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
図１３に示すトランジスタは、基板１００と、基板１００上のゲート電極４０４と、ゲー
ト電極４０４を覆うゲート絶縁膜４１２と、ゲート絶縁膜４１２を介してゲート電極４０
４上にあり、チャネル領域６０５、ソース領域６０７ａおよびドレイン領域６０７ｂを有
する酸化物半導体膜６０６と、該酸化物半導体膜６０６およびゲート絶縁膜４１２上の保
護膜６１８と、保護膜６１８上にあり、ゲート絶縁膜４１２および保護膜６１８に設けら
れた開口部を介して、ソース領域６０７ａおよびドレイン領域６０７ｂと接する一対の電
極６１６と、を有する。
なお、一対の電極６１６、酸化物半導体膜６０６および保護膜６１８は、それぞれ示した
一対の電極１１６、酸化物半導体膜１０６および保護膜４１８と同様の方法および同様の
材料により形成すればよい。
図１３は、ゲート電極４０４とチャネル領域６０５が概略同一の上面形状として図示され
ているが、これに限定されない。ゲート電極４０４とチャネル領域６０５の形状が異なっ
ていても構わない。
なお、ソース領域６０７ａおよびドレイン領域６０７ｂは、窒素、リン、ホウ素、水素ま
たは希ガスなどを含む。
なお、便宜上、チャネル領域、ソース領域およびドレイン領域という名称で表しているが
、トランジスタが動作していない場合は、チャネル領域６０５は高抵抗領域であり、ソー
ス領域６０７ａおよびドレイン領域６０７ｂは低抵抗領域である。
次に、図１３に示したトランジスタの作製方法について、図７を用いて説明する。
まず、基板１００上にゲート電極４０４を形成する。次に、ゲート電極４０４を覆ってゲ
ート絶縁膜４１２を形成する。次に、ゲート絶縁膜４１２を介してゲート電極４０４と重
畳する酸化物半導体膜６０６を形成する（図７（Ａ）参照。）。
次に、レジストマスクなどを用いて、酸化物半導体膜６０６の一部に窒素、リン、ホウ素
、水素または希ガスのイオンを添加する。イオンの添加、またはイオンの添加に加えて加
熱処理を行うことにより、酸化物半導体膜６０６のイオンの添加された領域を低抵抗とし
、チャネル領域６０５、ソース領域６０７ａおよびドレイン領域６０７ｂを形成する（図
７（Ｂ）参照。）。なお、レジストマスクなどは、ゲート電極４０４をマスクとして裏面
露光技術によって形成しても構わない。その場合、ソース領域６０７ａおよびドレイン領
域６０７ｂと、ゲート電極４０４との重畳する面積が小さくできるため寄生容量が低減さ
れ、トランジスタの動作速度を高めることができる。また、レジストマスクを形成するた
めのフォトマスク数が低減できるため、トランジスタの作製コストを低減することができ
るため好ましい。
次に、酸化物半導体膜６０６およびゲート絶縁膜４１２上に保護膜６３８を形成する（図
７（Ｃ）参照。）。なお、前述のイオンの添加を、保護膜６３８の形成後に行っても構わ
ない。保護膜６３８が形成されていることによって、前述の添加による酸化物半導体膜６
０６へのダメージを低減することができる。
次に、保護膜６３８にソース領域６０７ａおよびドレイン領域６０７ｂをそれぞれ露出す
る開口部を形成し、次に導電膜を成膜し、該導電膜を加工することで、保護膜６１８およ
び酸化物半導体膜６０６と接する一対の電極６１６を形成する（図７（Ｄ）参照。）。
以上のように、ゲート絶縁膜４１２の直上においても結晶化度の高い結晶領域を有する酸
化物半導体膜６０６を形成することができる。そのため、ゲート絶縁膜４１２と酸化物半
導体膜６０６との界面の電子状態が良好になり、安定した電気的特性を有する信頼性の高
い半導体装置を作製することができる。なお、酸化物半導体膜６０６において、ソース領
域６０７ａおよびドレイン領域６０７ｂは、イオンの添加のダメージで結晶が崩れること
がある。本発明の一態様は、少なくともチャネル領域６０５がＣＡＡＣ−ＯＳであればよ
い。
以上の工程によって、図１３に示したトランジスタを作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では実施の形態１に示したトランジスタを用いて作製した液晶表示装置につ
いて説明する。なお、本実施の形態では液晶表示装置に本発明の一形態を適用した例につ
いて説明するが、これに限定されるものではない。例えば、発光装置の一つであるＥＬ（
Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に本発明の一形態を適用すること
も、当業者であれば容易に想到しうるものである。
図１４にアクティブマトリクス駆動方式の液晶表示装置の回路図を示す。液晶表示装置は
、ソース線ＳＬ＿１乃至ＳＬ＿ａ、ゲート線ＧＬ＿１乃至ＧＬ＿ｂおよび複数の画素２２
００を有する。画素２２００は、トランジスタ２２３０と、キャパシタ２２２０と、液晶
素子２２１０と、を含む。こうした画素２２００が複数集まって液晶表示装置の画素部を
構成する。なお、単にソース線またはゲート線を指す場合には、ソース線ＳＬまたはゲー
ト線ＧＬと記載することもある。
トランジスタ２２３０は、本発明の一態様である実施の形態１で示したトランジスタを用
いる。実施の形態１で示したトランジスタは電気的特性が良好な酸化物半導体を用いたト
ランジスタであるため、表示品位の高い表示装置を得ることができる。
ゲート線ＧＬはトランジスタ２２３０のゲートと接続し、ソース線ＳＬはトランジスタ２
２３０のソースと接続し、トランジスタ２２３０のドレインは、キャパシタ２２２０の一
方の容量電極および液晶素子２２１０の一方の画素電極と接続する。キャパシタ２２２０
の他方の容量電極および液晶素子２２１０の他方の画素電極は、共通電極と接続する。な
お、共通電極はゲート線ＧＬと同一層かつ同一材料で設けてもよい。
また、ゲート線ＧＬは、ゲート駆動回路と接続される。ゲート駆動回路は、実施の形態１
で示したトランジスタを含んでもよい。
また、ソース線ＳＬは、ソース駆動回路と接続される。ソース駆動回路は、実施の形態１
で示したトランジスタを含んでもよい。
なお、ゲート駆動回路およびソース駆動回路のいずれかまたは両方を、別途用意された基
板上に形成し、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ワイヤボンディング、またはＴ
ＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）などの方法を用いて接続しても
よい。
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好
ましい。保護回路は、非線形素子を用いて構成することが好ましい。
ゲート線ＧＬにトランジスタ２２３０のしきい値電圧以上になるように電圧を印加すると
、ソース線ＳＬから供給された電荷がトランジスタ２２３０のドレイン電流となってキャ
パシタ２２２０に蓄積される。１行分の充電後、該行にあるトランジスタ２２３０はオフ
状態となり、ソース線ＳＬから電圧が掛からなくなるが、キャパシタ２２２０に蓄積され
た電荷によって必要な電圧を維持することができる。その後、次の行のキャパシタ２２２
０の充電に移る。このようにして、１行からｂ行の充電を行う。ドレイン電流は、トラン
ジスタにおいてドレインからチャネルを介してソースに流れる電流のことである。ドレイ
ン電流はゲート電圧がしきい値電圧よりも大きいときに流れる。
なお、トランジスタ２２３０にオフ電流の小さなトランジスタを用いる場合、電圧を維持
する期間を長くすることができる。この効果によって、動きの少ない画像（静止画を含む
。）では、表示の書き換え周波数を低減でき、さらなる消費電力の低減が可能となる。ま
た、キャパシタ２２２０の容量をさらに小さくすることが可能となるため、充電に必要な
消費電力を低減することができる。
以上のように、本発明の一態様によって、表示品位が高く、消費電力の小さい液晶表示装
置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１で示したトランジスタを用いて、半導体記憶装置を作製
する例について説明する。
揮発性半導体記憶装置の代表的な例としては、記憶素子を構成するトランジスタを選択し
てキャパシタに電荷を蓄積することで、情報を記憶するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａ
ｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フリップフロップなどの回路を用いて記憶内
容を保持するＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が
ある。
不揮発性半導体記憶装置の代表例としては、トランジスタのゲートとチャネル領域との間
にノードを有し、当該ノードに電荷を保持することで記憶を行うフラッシュメモリがある
。
上述した半導体記憶装置に含まれるトランジスタの一部に実施の形態１で示したトランジ
スタを適用することができる。
まずは、実施の形態１で示したトランジスタを適用した半導体記憶装置を構成するメモリ
セルについて図１５を用いて説明する。
メモリセルは、ビット線ＢＬと、ワード線ＷＬと、センスアンプＳＡｍｐと、トランジス
タＴｒと、キャパシタＣと、を有する（図１５（Ａ）参照。）。
なお、キャパシタＣに保持された電圧の時間変化は、トランジスタＴｒのオフ電流によっ
て図１５（Ｂ）に示すように徐々に低減していくことが知られている。当初Ｖ０からＶ１
まで充電された電圧は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低
減する。この期間を保持期間Ｔ＿１とする。即ち、２値メモリセルの場合、保持期間Ｔ＿
１の間にリフレッシュをする必要がある。
ここで、トランジスタＴｒに実施の形態１で示したトランジスタを適用すると、オフ電流
が小さいため、保持期間Ｔ＿１を長くすることができる。即ち、リフレッシュの頻度を少
なくすることが可能となるため、消費電力を低減することができる。例えば、高純度化さ
れオフ電流が１×１０−２１Ａ以下、好ましくは１×１０−２４Ａ以下となった酸化物半
導体膜を用いたトランジスタでメモリセルを構成すると、電力を供給せずに数日間から数
十年間に渡ってデータを保持することが可能となる。
以上のように、本発明の一態様によって、信頼性が高く、消費電力の小さいＤＲＡＭを得
ることができる。
次に、実施の形態１で示したトランジスタを適用した半導体記憶装置について図１６を用
いて説明する。
図１６（Ａ）は、半導体記憶装置を構成するメモリセルの回路図である。メモリセルは、
トランジスタＴｒ＿１と、トランジスタＴｒ＿１のゲートと接続するゲート線ＧＬ＿１と
、トランジスタＴｒ＿１のソースと接続するソース線ＳＬ＿１と、トランジスタＴｒ＿２
と、トランジスタＴｒ＿２のソースと接続するソース線ＳＬ＿２と、トランジスタＴｒ＿
２のドレインと接続するドレイン線ＤＬ＿２と、キャパシタＣと、キャパシタＣの一端と
接続する容量線ＣＬと、キャパシタＣの他端、トランジスタＴｒ＿１のドレインおよびト
ランジスタＴｒ＿２のゲートと接続するノードＮと、を有する。
なお、本実施の形態に示すメモリセルを有する半導体装置は、ノードＮの電位に応じて、
トランジスタＴｒ＿２のしきい値電圧が変動することを利用したものである。例えば、図
１６（Ｂ）は容量線ＣＬの電圧ＶＣＬと、トランジスタＴｒ＿２を流れるドレイン電流Ｉ
ｄｓ＿２との関係を説明する図である。
ここで、ノードＮは、トランジスタＴｒ＿１を介して電圧を調整することができる。例え
ば、ソース線ＳＬ＿１の電位をＶＤＤとする。このとき、ゲート線ＧＬ＿１の電位をトラ
ンジスタＴｒ＿１のしきい値電圧ＶｔｈにＶＤＤを加えた電位以上とすることで、ノード
Ｎの電圧をＨＩＧＨにすることができる。また、ゲート線ＧＬ＿１の電位をトランジスタ
Ｔｒ＿１のしきい値電圧Ｖｔｈ以下とすることで、ノードＮの電位をＬＯＷにすることが
できる。
そのため、Ｎ＝ＬＯＷで示したＶＣＬ−Ｉｄｓ＿２カーブと、Ｎ＝ＨＩＧＨで示したＶＣ
Ｌ−Ｉｄｓ＿２カーブのいずれかを得ることができる。即ち、Ｎ＝ＬＯＷでは、ＶＣＬ＝
０ＶにてＩｄｓ＿２が小さいため、データ０となる。また、Ｎ＝ＨＩＧＨでは、ＶＣＬ＝
０ＶにてＩｄｓ＿２が大きいため、データ１となる。このようにして、データを記憶する
ことができる。
ここで、トランジスタＴｒ＿１に実施の形態１で示したトランジスタを適用すると、該ト
ランジスタはオフ電流を極めて小さくすることができるため、ノードＮに蓄積された電荷
がトランジスタＴｒ＿１のソースおよびドレイン間を意図せずにリークすることを抑制で
きる。そのため、長期間に渡ってデータを保持することができる。また、本発明の一態様
を用いることでトランジスタＴｒ＿１のしきい値電圧が調整されるため、書き込みに必要
な電圧を低減することが可能となり、フラッシュメモリなどと比較して消費電力を低減す
ることができる。
なお、トランジスタＴｒ＿２に、実施の形態１で示したトランジスタを適用しても構わな
い。
以上のように、本発明の一態様によって、長期間の信頼性が高く、消費電力の小さく、集
積度の高い半導体記憶装置を得ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態４）
実施の形態１で示したトランジスタまたは実施の形態３に示した半導体記憶装置を少なく
とも一部に用いてＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を構成す
ることができる。
図１７（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図１７（Ａ）に示すＣ
ＰＵは、基板１１９０上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕ
ｎｉｔ）１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３
、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１
９６、レジスタコントローラ１１９７、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）１１９
８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース（ＲＯＭ Ｉ／Ｆ）
１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用
いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよ
い。もちろん、図１７（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず
、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行う。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するた
めの信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム
実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状
態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレ
スを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行う。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号
ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種
回路に供給する。
図１７（Ａ）に示すＣＰＵでは、レジスタ１１９６に、記憶素子が設けられている。レジ
スタ１１９６の記憶素子には、実施の形態３に示す半導体記憶装置を用いることができる
。
図１７（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１
からの指示に従い、レジスタ１１９６における保持動作を行う。即ち、レジスタ１１９６
が有する記憶素子において、フリップフロップによるデータの保持を行うか、キャパシタ
によるデータの保持を行う。フリップフロップによってデータが保持されている場合、レ
ジスタ１１９６内の記憶素子への、電源電圧の供給が行われる。キャパシタによってデー
タが保持されている場合、キャパシタへのデータの書き換えが行われ、レジスタ１１９６
内の記憶素子への電源電圧の供給を停止することができる。
電源停止に関しては、図１７（Ｂ）または図１７（Ｃ）に示すように、記憶素子群と、電
源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設
けることにより行うことができる。以下に図１７（Ｂ）および図１７（Ｃ）の回路の説明
を行う。
図１７（Ｂ）および図１７（Ｃ）では、記憶素子への電源電位の供給を制御するスイッチ
ング素子に実施の形態１に示したトランジスタ用いた構成の一例を示す。
図１７（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、記憶素子１１４２を複数
有する記憶素子群１１４３とを有している。具体的に、それぞれの記憶素子１１４２には
、実施の形態３に示す記憶素子を用いることができる。記憶素子群１１４３が有するそれ
ぞれの記憶素子１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電
位ＶＤＤが供給されている。さらに、記憶素子群１１４３が有するそれぞれの記憶素子１
１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
図１７（Ｂ）では、スイッチング素子１１４１として、酸化物半導体などのバンドギャッ
プの大きい半導体を活性層に有するトランジスタを用いており、該トランジスタは、その
ゲートに与えられる信号ＳｉｇＡによりスイッチングが制御される。
なお、図１７（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構
成を示しているが、これに限定されず、トランジスタを複数有していてもよい。スイッチ
ング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場
合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていても
よいし、直列と並列が組み合わされて接続されていてもよい。
また、図１７（Ｃ）には、記憶素子群１１４３が有するそれぞれの記憶素子１１４２に、
スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記
憶装置の一例を示す。スイッチング素子１１４１により、記憶素子群１１４３が有するそ
れぞれの記憶素子１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することがで
きる。
記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイ
ッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合に
おいてもデータを保持することが可能であり、消費電力の低減を行うことができる。例え
ば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を
停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減す
ることができる。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐ
ｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌ
ｅ Ｇａｔｅ Ａｒｒａｙ）などのＬＳＩにも応用可能である。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、実施の形態１乃至実施の形態４を適用した電子機器の例について説明
する。
図１８（Ａ）は携帯型情報端末である。図１８（Ａ）に示す携帯型情報端末は、筐体９３
００と、ボタン９３０１と、マイクロフォン９３０２と、表示部９３０３と、スピーカ９
３０４と、カメラ９３０５と、を具備し、携帯型電話機としての機能を有する。本発明の
一態様は、表示部９３０３およびカメラ９３０５に適用することができる。また、図示し
ないが、本体内部にある演算装置、無線回路または記憶回路に本発明の一態様を適用する
こともできる。
図１８（Ｂ）は、ディスプレイである。図１８（Ｂ）に示すディスプレイは、筐体９３１
０と、表示部９３１１と、を具備する。本発明の一態様は、表示部９３１１に適用するこ
とができる。本発明の一態様を適用することで、表示部９３１１のサイズを大きくしたと
きにも表示品位の高いディスプレイとすることができる。
図１８（Ｃ）は、デジタルスチルカメラである。図１８（Ｃ）に示すデジタルスチルカメ
ラは、筐体９３２０と、ボタン９３２１と、マイクロフォン９３２２と、表示部９３２３
と、を具備する。本発明の一態様は、表示部９３２３に適用することができる。また、図
示しないが、記憶回路またはイメージセンサに本発明の一態様を適用することもできる。
本発明の一態様を用いることで、電子機器の性能を高め、かつ信頼性を高めることができ
る。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
本実施例では、本発明の一態様で用いるＹＳＺ膜の結晶状態について評価した結果を示す
。
なお、結晶状態は、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い
、Ｏｕｔ−ｏｆ−Ｐｌａｎｅ法で測定した。
試料は６種類用意した。試料は、ガラス基板上にＹＳＺ膜を１００ｎｍの厚さで成膜した
ものを用いた。ＹＳＺ膜は、スパッタリング法により、直径６インチ丸形ＹＳＺターゲッ
ト（ＺｒＯ２：Ｙ２Ｏ３＝９２：８［ｍｏｌ数比］）を用い、成膜電力を５００Ｗ（ＲＦ
）、成膜圧力を０．４Ｐａ、成膜ガスをアルゴン２０ｓｃｃｍおよび酸素２０ｓｃｃｍ、
Ｔ−Ｓ間距離を１３５ｍｍとして成膜した。
試料１乃至試料３はＴｓｕｂを室温としたものであり、試料４乃至試料６はＴｓｕｂを３
００℃としたものである。
また、試料１および試料４はＹＳＺ膜の成膜後に加熱処理を行っていないもの、試料２お
よび試料５はＹＳＺ膜の成膜後に窒素雰囲気にて３５０℃の温度で１時間の加熱処理を行
ったもの、試料３および試料６はＹＳＺ膜の成膜後に窒素雰囲気にて６００℃の温度で１
時間の加熱処理を行ったものである。
各試料のＴｓｕｂおよびＹＳＺ膜の成膜後に行った加熱処理について表１に示す。
各試料のＸＲＤ結果を図２０に示す。試料２乃至試料６において（１１１）面の強い回折
が見られた。
図２０より、ピーク強度を比較すると、必ずしもＹＳＺ膜の成膜後に高い温度で加熱処理
を行えば結晶性が高まるわけではないとわかった。これにより、ＹＳＺ膜の結晶構造が高
い温度での加熱処理により崩れている可能性が示唆される。
各試料の（１１１）面におけるピーク強度、ＦＷＨＭ、格子定数ａおよび格子定数ａから
算出した最隣接原子間距離を表２に示す。ここで、最隣接原子間距離とは、図１９（Ａ）
で示した、破線７０１０の一辺の長さに相当する。
また、最隣接原子間距離が０．３６ｎｍ〜０．３７ｎｍとなるため、本実施例で示したＹ
ＳＺ膜上にＣＡＡＣ−ＯＳである酸化物半導体膜の結晶成長が起こりやすいことがわかる
。
具体的には、六方晶系であり、格子定数ａが０．３１ｎｍ以上０．４２ｎｍ以下、好まし
くは０．３３ｎｍ以上０．４０ｎｍ以下、さらに好ましくは０．３４ｎｍ以上０．３８ｎ
ｍ以下の酸化物半導体膜の場合、本実施例で示したＹＳＺ膜の直上においても結晶化度の
高い結晶領域を有しやすいとわかる。
１００ 基板
１０２ 下地膜
１０４ ゲート電極
１０６ 酸化物半導体膜
１１２ ゲート絶縁膜
１１６ 一対の電極
１３６ 酸化物半導体膜
２０４ ゲート電極
２０６ 酸化物半導体膜
２１２ ゲート絶縁膜
２１６ 一対の電極
３０４ ゲート電極
３０５ チャネル領域
３０６ 酸化物半導体膜
３０７ａ ソース領域
３０７ｂ ドレイン領域
３１２ ゲート絶縁膜
３１６ 一対の電極
３１８ 保護膜
４０４ ゲート電極
４０６ 酸化物半導体膜
４１２ ゲート絶縁膜
４１６ 一対の電極
４１８ 保護膜
５０６ 酸化物半導体膜
５１６ 一対の電極
５１８ 保護膜
６０５ チャネル領域
６０６ 酸化物半導体膜
６０７ａ ソース領域
６０７ｂ ドレイン領域
６１６ 一対の電極
６１８ 保護膜
６３８ 保護膜
９０１ 下地膜
９０２ 第１の領域
９０３ 第２の領域
９１１ 下地膜
９１３ 第３の領域
１１４１ スイッチング素子
１１４２ 記憶素子
１１４３ 記憶素子群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
２２００ 画素
２２１０ 液晶素子
２２２０ キャパシタ
２２３０ トランジスタ
３００２ 下地絶縁膜
３００４ ゲート電極
３００６ 酸化物半導体膜
３００７ 酸化物半導体膜
３０１２ ゲート絶縁膜
３０１６ 一対の電極
３０１８ 保護絶縁膜
３０２０ 保護膜
３０２２ 配線
３０２４ 側壁絶縁膜
７００１ 原子
７００２ 原子
７０１０ 破線
９３００ 筐体
９３０１ ボタン
９３０２ マイクロフォン
９３０３ 表示部
９３０４ スピーカ
９３０５ カメラ
９３１０ 筐体
９３１１ 表示部
９３２０ 筐体
９３２１ ボタン
９３２２ マイクロフォン
９３２３ 表示部

Claims (3)

  1. 第１の膜と、
    前記第１の膜上の酸化物半導体膜と、
    前記酸化物半導体膜と重なる領域を有するゲート電極と、
    前記酸化物半導体膜と電気的に接続されたソース電極と、
    前記酸化物半導体膜と電気的に接続されたドレイン電極と、を有し、
    前記第１の膜は、結晶領域を有し、
    前記酸化物半導体膜は、結晶領域を有し、
    前記酸化物半導体膜は、インジウム、ガリウム、亜鉛、錫、チタンおよびアルミニウムから選ばれた二種以上の元素を含み、
    前記第１の膜と前記酸化物半導体膜とが接している面で、前記面内における前記第１の膜の最隣接原子間距離と前記酸化物半導体膜の格子定数の差を、前記面内における前記第１の膜の最隣接原子間距離で除した値が０．１５以下であることを特徴する半導体装置。
  2. 第１の膜と、
    前記第１の膜上の酸化物半導体膜と、
    前記酸化物半導体膜上のゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記酸化物半導体膜に重畳するゲート電極と、
    前記酸化物半導体膜と電気的に接続されたソース電極と、
    前記酸化物半導体膜と電気的に接続されたドレイン電極と、を有し、
    前記第１の膜は、結晶領域を有し、
    前記酸化物半導体膜は、結晶領域を有し、
    前記酸化物半導体膜は、インジウム、ガリウム、亜鉛、錫、チタンおよびアルミニウムから選ばれた二種以上の元素を含み、
    前記第１の膜と前記酸化物半導体膜とが接している面で、前記面内における前記第１の膜の最隣接原子間距離と前記酸化物半導体膜の格子定数の差を、前記面内における前記第１の膜の最隣接原子間距離で除した値が０．１５以下であることを特徴する半導体装置。
  3. ゲート電極と、
    前記ゲート電極を覆う第１の膜と、
    前記第１の膜を介して前記ゲート電極と重畳した酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続されたソース電極と、
    前記酸化物半導体膜と電気的に接続されたドレイン電極と、を有し、
    前記第１の膜は、結晶領域を有し、
    前記酸化物半導体膜は、結晶領域を有し、
    前記酸化物半導体膜は、インジウム、ガリウム、亜鉛、錫、チタンおよびアルミニウムから選ばれた二種以上の元素を含み、
    前記第１の膜と前記酸化物半導体膜とが接している面で、前記面内における前記第１の膜の最隣接原子間距離と前記酸化物半導体膜の格子定数の差を、前記面内における前記第１の膜の最隣接原子間距離で除した値０．１５以下であることを特徴する半導体装置。
JP2016148064A 2011-06-16 2016-07-28 半導体装置 Expired - Fee Related JP6259499B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011134056 2011-06-16
JP2011134056 2011-06-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012133995A Division JP5981236B2 (ja) 2011-06-16 2012-06-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2016192575A true JP2016192575A (ja) 2016-11-10
JP6259499B2 JP6259499B2 (ja) 2018-01-10

Family

ID=47353000

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012133995A Active JP5981236B2 (ja) 2011-06-16 2012-06-13 半導体装置
JP2016148064A Expired - Fee Related JP6259499B2 (ja) 2011-06-16 2016-07-28 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012133995A Active JP5981236B2 (ja) 2011-06-16 2012-06-13 半導体装置

Country Status (4)

Country Link
US (1) US8766329B2 (ja)
JP (2) JP5981236B2 (ja)
KR (1) KR20120139560A (ja)
TW (2) TWI557910B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013061895A1 (en) * 2011-10-28 2013-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2016001712A (ja) * 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20160126991A (ko) 2014-02-28 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
TWI629791B (zh) 2015-04-13 2018-07-11 友達光電股份有限公司 主動元件結構及其製作方法
JP6930885B2 (ja) * 2017-09-21 2021-09-01 株式会社東芝 半導体装置
KR20200090760A (ko) 2017-12-07 2020-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
JP2019121634A (ja) * 2017-12-28 2019-07-22 日本放送協会 薄膜トランジスタおよびその製造方法
KR20210009000A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
JP2022097013A (ja) * 2020-12-18 2022-06-30 日新電機株式会社 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273400A (ja) * 2002-03-14 2003-09-26 Japan Science & Technology Corp 半導体発光素子
JP2004103957A (ja) * 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US20050039670A1 (en) * 2001-11-05 2005-02-24 Hideo Hosono Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US20060145182A1 (en) * 2003-07-15 2006-07-06 Hiroshi Fujioka Nitride semiconductor element and method for manufacturing thereof
US20090152550A1 (en) * 2007-12-18 2009-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2009170896A (ja) * 2007-12-18 2009-07-30 Semiconductor Energy Lab Co Ltd 半導体装置、および半導体装置の作製方法
US20100320459A1 (en) * 2009-06-22 2010-12-23 Fujifilm Corporation Thin film transistor and method of producing thin film transistor
JP2011003775A (ja) * 2009-06-19 2011-01-06 Fujifilm Corp 薄膜トランジスタ製造装置、酸化物半導体薄膜の製造方法、薄膜トランジスタの製造方法、酸化物半導体薄膜、薄膜トランジスタ及び発光デバイス

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3423896B2 (ja) * 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
JP3424814B2 (ja) * 1999-08-31 2003-07-07 スタンレー電気株式会社 ＺｎＯ結晶構造及びそれを用いた半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2011029238A (ja) * 2009-07-21 2011-02-10 Fujifilm Corp 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
JP2011066375A (ja) * 2009-08-18 2011-03-31 Fujifilm Corp 非晶質酸化物半導体材料、電界効果型トランジスタ及び表示装置
KR20170100065A (ko) * 2009-12-04 2017-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101878206B1 (ko) 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050039670A1 (en) * 2001-11-05 2005-02-24 Hideo Hosono Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003273400A (ja) * 2002-03-14 2003-09-26 Japan Science & Technology Corp 半導体発光素子
JP2004103957A (ja) * 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US20060145182A1 (en) * 2003-07-15 2006-07-06 Hiroshi Fujioka Nitride semiconductor element and method for manufacturing thereof
US20090152550A1 (en) * 2007-12-18 2009-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2009170896A (ja) * 2007-12-18 2009-07-30 Semiconductor Energy Lab Co Ltd 半導体装置、および半導体装置の作製方法
JP2011003775A (ja) * 2009-06-19 2011-01-06 Fujifilm Corp 薄膜トランジスタ製造装置、酸化物半導体薄膜の製造方法、薄膜トランジスタの製造方法、酸化物半導体薄膜、薄膜トランジスタ及び発光デバイス
US20100320459A1 (en) * 2009-06-22 2010-12-23 Fujifilm Corporation Thin film transistor and method of producing thin film transistor
JP2011003856A (ja) * 2009-06-22 2011-01-06 Fujifilm Corp 薄膜トランジスタ及び薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
KR20120139560A (ko) 2012-12-27
JP6259499B2 (ja) 2018-01-10
JP2013021308A (ja) 2013-01-31
TW201304145A (zh) 2013-01-16
US8766329B2 (en) 2014-07-01
JP5981236B2 (ja) 2016-08-31
TW201701482A (zh) 2017-01-01
TWI557910B (zh) 2016-11-11
US20120319175A1 (en) 2012-12-20
TWI575751B (zh) 2017-03-21

Similar Documents

Publication Publication Date Title
JP6259499B2 (ja) 半導体装置
JP6438999B2 (ja) 半導体装置
JP6283397B2 (ja) 半導体装置
JP6127180B2 (ja) 半導体装置
JP6014362B2 (ja) 半導体装置の作製方法
TWI553860B (zh) 半導體裝置
JP6027792B2 (ja) 半導体装置およびその作製方法
JP2017162538A (ja) 半導体記憶装置
JP5964090B2 (ja) 半導体装置
JP5986392B2 (ja) 半導体装置
JP6045176B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171208

R150 Certificate of patent or registration of utility model

Ref document number: 6259499

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees