JP2016149537A - ３ｄデバイスを製造するための方法及び前駆体 - Google Patents

３ｄデバイスを製造するための方法及び前駆体 Download PDF

Info

Publication number
JP2016149537A
JP2016149537A JP2016012325A JP2016012325A JP2016149537A JP 2016149537 A JP2016149537 A JP 2016149537A JP 2016012325 A JP2016012325 A JP 2016012325A JP 2016012325 A JP2016012325 A JP 2016012325A JP 2016149537 A JP2016149537 A JP 2016149537A
Authority
JP
Japan
Prior art keywords
silicon
plasma
silicon nitride
branched
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016012325A
Other languages
English (en)
Other versions
JP6662648B2 (ja
Inventor
ジエンホゥオン リー
Jianheng Li
ジエンホゥオン リー
ゴードン リッジウェイ ロバート
Robert Gordon Ridgeway
ゴードン リッジウェイ ロバート
レイ シンジャン
Xinjian Lei
レイ シンジャン
レイモンド　ニコラス　バーティス
Raymond Nicholas Vrtis
ニコラス バーティス レイモンド
ビーン ハン
Bing Han
ビーン ハン
バスカーラ ラオ マドゥカー
Bhaskara Rao Madhukar
バスカーラ ラオ マドゥカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Products and Chemicals Inc
Original Assignee
Air Products and Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Air Products and Chemicals Inc filed Critical Air Products and Chemicals Inc
Publication of JP2016149537A publication Critical patent/JP2016149537A/ja
Application granted granted Critical
Publication of JP6662648B2 publication Critical patent/JP6662648B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B21/00—Nitrogen; Compounds thereof
    • C01B21/082—Compounds containing nitrogen and non-metals and optionally metals
    • C01B21/087—Compounds containing nitrogen and non-metals and optionally metals containing one or more hydrogen atoms
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02—Silicon compounds
    • C07F7/08—Compounds having one or more C—Si linkages
    • C07F7/10—Compounds having one or more C—Si linkages containing nitrogen having a Si-N linkage
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】酸化ケイ素及び窒化ケイ素層又は膜から選択される、複数のケイ素含有層を含む装置が本明細書に開示されている。また、例えば、３Ｄ垂直ＮＡＮＤフラッシュメモリースタックとして用いられる、装置を形成する方法が開示されている。
【解決手段】１つの具体的な態様又は装置において、酸化ケイ素層は、わずかな圧縮応力及び良好な熱安定性を有する。装置のこの態様又は他の態様において、窒化ケイ素層は、約８００℃までの熱処理後に、わずかな引張応力及び３００ＭＰａ未満の応力変化を有する。装置のこの態様又は他の態様において、窒化ケイ素層は、熱Ｈ3ＰＯ4において酸化ケイ素層よりもはるかに速くエッチングし、良好なエッチング選択性を示す。
【選択図】図１

Description

関連出願の相互参照
本出願は、米国仮出願第６２／１０９，３８１号（２０１５年１月２９日に出願）及び第６２／１８３，９８５号（２０１５年６月２４日に出願）の優先権を主張する。これらの出願の両方は、参照によりその全体が本明細書の一部となる。
本発明の背景
世界的なデータ転送は、爆発的な速度で成長し続けている。限定はされないが、２４、３２、４８、９６、１２８又はそれより多い層などの、複数の層又は多層スタックを含む３次元（３Ｄ）フラッシュメモリーデバイスは、より小さい占有面積でより多くのデータ転送を可能にする。限定はされないが、２４、３２、４８、又は９６層又はそれより多い層などの、複数の層を含む従来のＮＡＮＤメモリーデバイスと比較して、垂直ＮＡＮＤ（ＶＮＡＮＤ）メモリーデバイスなどのより新しい３Ｄメモリーデバイスは、少なくとも２倍の書き込み速度、１０倍より大きい耐久性、及びおよそ半分の消費電力を有する。これらの多層スタックを堆積するために、エンドユーザーは典型的には、酸化ケイ素及び窒化ケイ素膜の代わりとなる堆積を用いる。ある用途について、窒化ケイ素膜は犠牲層であり、ここでこの層は１又は複数のその後の処理工程において除去される。
一般に、酸化ケイ素膜は約−３００〜約−１００メガパスカル（ＭＰａ）の範囲の圧縮応力を有する。酸化ケイ素層の圧縮応力を相殺し、２４、３２、４８、９６、又は１２８層などの多重層を堆積した後の構造のひび割れ又は崩壊を回避するために、窒化ケイ素膜は、約＋５０〜約＋３００ＭＰａの範囲の引張応力を有するべきである。大半のケイ素含有前駆体について、膜の応力を高めると、典型的には膜品質が低下する。７００℃より高い温度で実施されるエピタキシャルケイ素堆積工程に構造を供する、ＮＡＮＤ及び３Ｄ ＶＮＡＮＤデバイスを作製するための用途などの、ある特定の用途において、窒化ケイ素膜はまた、最小限の収縮及び３００ＭＰａ未満の応力変化を有するべきである。
米国特許出願公開第２０１４／０２８４８０８号明細書は、６５０〜７５０℃又はそれより高い温度で化学気相堆積（ＣＶＤ）法を用いる、酸化ケイ素堆積のための前駆体テトラエトキシシラン（ＴＥＯＳ）及び窒化物堆積のためのジクロロシランの使用を記載している。
米国特許出願公開第２００８／０２６０９６９号明細書及び米国特許第８，３５７，４３０号明細書は両方とも、前駆体トリシリルアミン（ＴＳＡ）を用いる、窒化ケイ素の高品質プラズマ化学気相堆積（ＰＥＣＶＤ）のための方法を記載している。
米国特許出願公開第２０１４／０２１３０６５号明細書又は米国特許第９，０１８，０９３号明細書は、第一の層及び第二の層を有する積層された層であって、各積層された層が同じ厚さを有する、積層を堆積する方法を記載している。
米国特許出願公開第２０１４／０２１３０６７号明細書は、原子層堆積によるＳｉＯＣＮ膜堆積又はＳｉＣＮ／ＳｉＣＯスタックのための方法を記載している。
ＳｉＨ4系窒化ケイ素膜についての、応力制御に関する集中的な研究もまた行われてきた。これらの研究が扱ったテーマのいくつかは以下のとおりである：結果として得られる引張応力に影響を与える、より高いＮＨ3：ＳｉＨ4比、より低いプラズマ出力、より高い圧力、及びより高い温度。
それ故に、本技術分野において、以下の利点のうち１又は複数を提供する、少なくとも１つの酸化ケイ素層及び少なくとも１つの窒化ケイ素層を含む、３Ｄメモリーデバイス又は装置及びその作製方法が必要とされている：両方のタイプの層を堆積するための、単一のケイ素含有前駆体の使用；多層スタック全体の応力の蓄積を回避するための、約５０〜約＋３００（ＭＰａ）の範囲の引張応力を有する少なくとも１つの窒化ケイ素膜；処理後にそれがその絶縁性を保持することを意味する、良好な電気的特性；最小限の膜収縮及び応力変化が存在することを意味する、優れた熱安定性；スループット及び膜特性を向上させるための、同じ条件下でシランなどの他の前駆体よりも高い堆積速度；犠牲窒化物層を容易に除去できるようなウェットエッチング選択性；電気的性能の向上；長期安定性；及びこれらの組み合わせ。製造プロセスを単純化し、スループットを向上させるために、両方の層のために単一のケイ素含有前駆体を用いて、高品質の酸化ケイ素及び窒化ケイ素膜を堆積することは有利であるだろう。
発明の概要
本明細書には、少なくとも１つの酸化ケイ素層及び少なくとも１つの窒化ケイ素層を含む装置が記載されており、ここで少なくとも１つの酸化ケイ素層及び少なくとも１つの窒化ケイ素層は、ある特定の特徴を有する。本明細書にはまた、限定はされないが、３Ｄ ＶＮＡＮＤデバイスなどのメモリーデバイス内の層として例えば用いられる、少なくとも１つの酸化ケイ素層及び少なくとも１つの窒化ケイ素層を含む、装置、多層スタック、又は複数のケイ素含有層を形成する方法が記載されている。
上述のとおり、装置は、少なくとも１つの酸化ケイ素層又は膜及び少なくとも１つの窒化ケイ素層又は膜を含む、多層スタックを含む。ある実施形態において、層の数は、酸化ケイ素及び窒化ケイ素を含む２〜１，０００層の範囲でありうる。一つの具体的な実施形態において、多層スタック又は装置は、各スタックが１層の酸化ケイ素及び１層の窒化ケイ素から成る、酸化ケイ素と窒化ケイ素の交互膜の２４、４８、６４、９６、又は１２８スタックを含む。この実施形態又は他の実施形態において、装置は少なくとも５０スタック又はそれより多い酸化ケイ素と窒化ケイ素の交互膜から構成される。この実施形態又は他の実施形態において、本明細書に記載の少なくとも１つの酸化ケイ素膜は、以下の特性のうち少なくとも１つ又はそれ以上を有する：約１．９グラム毎立方センチメートル（ｇ／ｃｍ3又はｇ／ｃｃ）以上の密度；４ｘ１０22原子／ｃｍ3以下の水素含量；−１００ＭＰａ以下の応力、４．５以下の比誘電率、８ＭＶ／ｃｍ以上の膜絶縁破壊電界で１０-9Ａ／ｃｍ2以下の漏洩電流；及びこれらの組み合わせ。この実施形態又は別の実施形態において、本明細書に記載の少なくとも１つの窒化ケイ素層は、以下の特性のうち少なくとも１つ又はそれ以上を有する：約２．２ｇ／ｃｍ3以上の密度；約４ｘ１０22原子／ｃｍ3以下の水素含量、＋５０ＭＰａ以上の応力、約７００〜約１，０００℃の範囲の少なくとも１回の熱処理後の３００ＭＰａ以下の応力変化、熱Ｈ3ＰＯ4における１０ｎｍ／ｍｉｎ以上のウェットエッチング速度、及びこれらの組み合わせ。
一つの態様において、少なくとも１つの酸化ケイ素層を含む基板；及び少なくとも１つの窒化ケイ素層であって、約２．３ｇ／ｃｍ3以上の密度及びフーリエ変換赤外分光法（ＦＴ−ＩＲ）、ラザフォード後方散乱分光測定（ＲＢＳ）、又は水素前方散乱法（ＨＦＳ）などの解析技術又は他の方法により測定した場合に、約４ｘ１０22原子／ｃｍ3以下の水素含量を有する、窒化ケイ素層、を含む装置が提供される。一つの実施形態において、少なくとも１つの酸化ケイ素層及び少なくとも１つの窒化ケイ素層は、式Ｉ〜ＩＩＩを有する化合物のような本明細書に記載の少なくとも１つのケイ素前駆体などの、同じ前駆体を用いて堆積される。代わりとなる実施形態において、少なくとも１つの酸化ケイ素層は、少なくとも１つの窒化ケイ素層とは異なるケイ素前駆体を用いて堆積される。後者の実施形態において、少なくとも１つの窒化ケイ素層は、式Ｉ〜ＩＩＩを有する化合物のような本明細書に記載の少なくとも１つのケイ素前駆体を用いて堆積される。
さらなる態様において、酸化ケイ素層を含む基板；金属酸化物の少なくとも一部の上へ堆積された窒化ケイ素層であって、約２．３ｇ／ｃｍ3以上の密度、４ｘ１０22原子／ｃｍ3以下の水素含量を有する窒化ケイ素層；及び金属酸化物層と窒化ケイ素層との間に堆積された酸化ケイ素層であって、約２．２ｇ／ｃｍ3以上の密度を有する、酸化ケイ素層、を含む装置が提供される。
またさらなる態様において、少なくとも１つの酸化ケイ素層又は少なくとも１つの窒化ケイ素層から選択される複数のケイ素含有膜を基板の少なくとも１つの表面の上に堆積する方法が提供され、この方法は、
該基板の該少なくとも１つの表面を反応チャンバー内に提供する提供工程；
式Ｉ〜ＩＩＩを有する化合物から選択される少なくとも１つのケイ素前駆体を該反応チャンバー内へ導入する導入工程
（式中、Ｒはそれぞれ独立して、水素、直鎖又は分岐Ｃ2〜Ｃ10アルキル基；直鎖又は分岐Ｃ2〜Ｃ12アルケニル基；直鎖又は分岐Ｃ2〜Ｃ12アルキニル基；Ｃ4〜Ｃ10環状アルキル基；及びＣ6〜Ｃ10アリール基から選択され；Ｒ1はそれぞれ独立して、直鎖又は分岐Ｃ1〜Ｃ10アルキル基；直鎖又は分岐Ｃ3〜Ｃ12アルケニル基；直鎖又は分岐Ｃ3〜Ｃ12アルキニル基；Ｃ4〜Ｃ10環状アルキル基；及びＣ6〜Ｃ10アリール基から選択される）；
酸素含有源及び窒素含有源から選択される源を該反応チャンバー内へ導入する導入工程；及び
気相堆積プロセスを介して該ケイ素含有層を該基板の該少なくとも１つの表面の上に堆積する堆積工程であって、該気相堆積プロセスが、化学気相堆積（ＣＶＤ）、プラズマ化学気相堆積（ＰＥＣＶＤ）、周期的化学気相堆積（ＣＣＶＤ）、プラズマ周期的化学気相堆積（ＰＥＣＣＶＤ）、原子層堆積（ＡＬＤ）、及びプラズマ原子層堆積（ＰＥＡＬＤ）から成る群から選択され；好ましくはプラズマ化学気相堆積（ＰＥＣＶＤ）である、堆積工程、を含む。一つの具体的な実施形態において、堆積工程は、約２５℃〜約１０００℃、又は約４００℃〜約１０００℃、又は約４００℃〜約６００℃、又は約４５０℃〜約５５０℃の範囲の１又は複数の温度で実施される。
またさらなる態様において、窒化ケイ素膜を基板の少なくとも１つの表面の上に堆積する方法が提供され、この方法は、
該基板の該少なくとも１つの表面を反応チャンバー内に提供する提供工程；
式Ｉ〜ＩＩＩを有する化合物から選択される少なくとも１つのケイ素前駆体を該反応チャンバー内へ導入する導入工程
（式中、Ｒはそれぞれ独立して、水素、直鎖又は分岐Ｃ2〜Ｃ10アルキル基；直鎖又は分岐Ｃ2〜Ｃ12アルケニル基；直鎖又は分岐Ｃ2〜Ｃ12アルキニル基；Ｃ4〜Ｃ10環状アルキル基；及びＣ6〜Ｃ10アリール基から選択され；Ｒ1はそれぞれ独立して、直鎖又は分岐Ｃ1〜Ｃ10アルキル基；直鎖又は分岐Ｃ3〜Ｃ12アルケニル基；直鎖又は分岐Ｃ3〜Ｃ12アルキニル基；Ｃ4〜Ｃ10環状アルキル基；及びＣ6〜Ｃ10アリール基から選択される）；
窒素含有源を該反応チャンバー内へ導入する導入工程；及び
気相堆積プロセスを介して該窒化ケイ素層を該基板の該少なくとも１つの表面の上に堆積する堆積工程であって、該気相堆積プロセスが、化学気相堆積（ＣＶＤ）、プラズマ化学気相堆積（ＰＥＣＶＤ）、周期的化学気相堆積（ＣＣＶＤ）、プラズマ周期的化学気相堆積（ＰＥＣＣＶＤ）、原子層堆積（ＡＬＤ）、及びプラズマ原子層堆積（ＰＥＡＬＤ）から成る群から選択され；好ましくはプラズマ化学気相堆積（ＰＥＣＶＤ）である、堆積工程、を含む。一つの具体的な実施形態において、堆積工程は、周囲温度（例えば、約２３℃）〜１０００℃、又は約４００℃〜約１０００℃、又は約４００℃〜約６００℃、又は約４５０℃〜約５５０℃の範囲の１又は複数の温度で実施される。
図１は、半導体基板（００１）の上に酸化ケイ素層（００２）及び窒化ケイ素層（００３）を交互に含む装置又は多層構造の実施形態を示す。
図２は、トレンチエッチング及びｐｌｏｙ Ｓｉ成長の後の、熱Ｈ3ＰＯ4エッチングによる犠牲窒化ケイ素層の除去を示している。
図３は、例１の膜を含む２つの典型的なＴＳＡ堆積酸化ケイ素の漏洩電流及び絶縁破壊電圧を示している。膜は、低い漏洩電流及び高い絶縁破壊電界を示した。この図に示されているノイズはいずれもツール不安定性に起因する。
図４は、例４の１２８スタックの酸化ケイ素と窒化ケイ素の交互層の走査型電子顕微鏡（ＳＥＭ）画像を提供しており、これは酸化物層と窒化物層との間の界面が明瞭ではっきりしていることを示している。
図５ａ及び５ｂは、窒化ケイ素層を除去するためにスタックを熱（１６０〜１６５℃）Ｈ3ＰＯ4浴に９０秒間浸漬した後の、例４の１２８スタックの酸化ケイ素と窒化ケイ素の交互層の異なる様子のＳＥＭ画像を提供しており、これは窒化ケイ素層を選択的に除去することができることを示すものである。
図６は、例９のケイ素基板の上の酸化物／窒化物の３つの二層膜構造における、窒素濃度のダイナミックＳＩＭＳプロファイルを示している。
発明の詳細な説明
例えば、３Ｄ ＶＮＡＮＤフラッシュメモリーデバイスなどの、複数の酸化ケイ素膜及び窒化ケイ素層又は膜を含む、装置又は多層構造が、電子産業における多くの異なる用途に用いられている。一つの具体的な実施形態において、これらの多層構造は、（ｉ）以下の特徴：高密度（例えば、Ｘ線反射率により測定した場合に２．３ｇ／ｃｍ3より大きい密度）、応力ツールにより測定した場合に５０ＭＰａ〜３００ＭＰａの引張応力、約７００℃以上の１又は複数の温度で実施される熱処理に供した後の３％未満の膜収縮及び／又は３００ＭＰａ未満の応力ドリフト、約５０ｎｍ／ｍｉｎ以上の堆積速度、及びこれらの組み合わせ、のうち少なくとも１又は複数を示す、ケイ素窒素層又は膜；及び（ｉｉ）以下の特徴：約１．９グラム毎立方センチメートル（ｇ／ｃｍ3又はｇ／ｃｃ）以上の密度、４ｘ１０22原子／ｃｍ3以下の水素含量、−１００ＭＰａ以下の応力、４．５以下の比誘電率、８ＭＶ／ｃｍ以上で１０-9Ａ／ｃｍ2以下の漏洩電流、８ＭＶ／ｃｍ以上の膜絶縁破壊電界、及びこれらの組み合わせ、のうち少なくとも１又は複数を示す、酸化ケイ素層又は膜、を含む。この実施形態又は他の実施形態において、本明細書に記載の装置における窒化ケイ素膜は、約７００℃〜約１，２００℃又は約７００℃〜約１０００℃の範囲の１又は複数の温度での高温熱処理又はアニーリングに供した後、以下の特性のうち１又は複数において、実質的に３％以下、２％以下、又は１％以下の変化を示す。一つの具体的な実施形態において、酸化ケイ素膜及び窒化ケイ素膜は、単一の前駆体により形成される。この実施形態又は他の実施形態において、窒化ケイ素膜は熱Ｈ3ＰＯ4において酸化ケイ素膜より高いウェットエッチング選択性を示す。すなわち、窒化ケイ素膜は、約１２０〜約２００℃、又は約１４０〜約１７０℃、又は約１６０〜約１６５℃の範囲の温度で、熱Ｈ3ＰＯ4において、ケイ素及び酸素含有膜よりもはるかに速くエッチングする。
シラン（ＳｉＨ4）などの従来の前駆体を用いる方法のほかに、単一の前駆体を用いて、酸化ケイ素層と窒化ケイ素層の交互二重層構造を含む多層膜を堆積する方法は、本技術分野においてこれまで存在しなかった。酸化ケイ素層と窒化ケイ素層を有する構造を堆積するために単一の前駆体を用いる方法を採用することにおける挑戦のうちの１つは、高品質のケイ素及び酸素含有膜が、わずかに圧縮応力（例えば、約−３００〜約−１００メガパスカル（ＭＰａ）の範囲の）を有する傾向があることである。多層構造の応力の蓄積及びスタックのひび割れを防止するために、窒化ケイ素膜は、酸化ケイ素層の圧縮応力を相殺する相補的な引張応力（例えば約５０〜３００ＭＰａの範囲の）を有するべきである。しかしながら、大半のオルガノケイ素前駆体及びシラン系窒化ケイ素膜について、結果として得られる膜品質は低下し、以下の問題のうち１又は複数を示す可能性がある：低密度（例えば、２．２ｇ／ｃｍ3以下）、熱アニーリング後の非常に大きな収縮（例えば、５％より大きい、又は１０％より大きい）、７００ＭＰａ〜１ＧＰａまでの応力増加、及びこれらの組み合わせ。少なくとも１つの酸化ケイ素層及び少なくとも１つの窒化ケイ素層を含む多層構造が３Ｄ ＶＮＡＮＤデバイスに用いられる実施形態について、製造プロセスは典型的には、約７００℃以上の温度で実施される１又は複数のエピ処理工程を含む。これらの実施形態について、少なくとも１つのケイ素及び窒化物含有膜は、約７００℃〜約１，０００℃の範囲の１又は複数の温度での熱処理に耐えるべきである。この温度範囲は、適切な前駆体の数を大幅に限定する。
１又は複数のケイ素含有膜又は層を形成するのに用いられる方法は、本明細書中で堆積プロセスと呼ばれる。本明細書に開示の方法に適切な堆積プロセスの例には、化学気相堆積（ＣＶＤ）、周期的ＣＶＤ（ＣＣＶＤ）、ＭＯＣＶＤ（有機金属ＣＶＤ）、熱化学気相堆積、プラズマ化学気相堆積（「ＰＥＣＶＤ」）、高密度ＰＥＣＶＤ、光子アシスト型ＣＶＤ、プラズマ−光子アシスト型（「ＰＰＥＣＶＤ」）、クライオジェニック化学気相堆積、化学アシスト型気相堆積、熱フィラメント化学気相堆積、液体ポリマー前駆体のＣＶＤ、超臨界流体からの堆積、及び低エネルギーＣＶＤ（ＬＥＣＶＤ）、が含まれるが、これらに限定されない。ある実施形態において、膜は、原子層堆積（ＡＬＤ）、プラズマＡＬＤ（ＰＥＡＬＤ）又はプラズマ周期的ＣＶＤ（ＰＥＣＣＶＤ）プロセスを介して堆積される。本明細書において用いられる、用語「化学気相堆積プロセス」は、基板が１又は複数の揮発性の前駆体に暴露され、前駆体が基板表面の上で反応及び／又は分解して所望の堆積を生じる、任意のプロセスを指す。本明細書において用いられる、用語「原子層堆積プロセス」は、材料の膜を変化している組成の基板の上へ堆積する、自己限定的な（例えば、各反応サイクルにおいて堆積される膜材料の量が一定である）、連続的な界面化学法を指す。本明細書で用いられる前駆体、試薬及び源は、時折「ガス状」として説明されることがあるが、前駆体はまた、不活性ガスと共に又は不活性ガスなしに、直接気化、バブリング又は昇華を介して反応器内へ輸送される、液体又は固体であることが可能である、ということが理解される。いくつかの場合には、気化された前駆体はプラズマ発生器を通り抜けることができる。一つの実施形態において、１又は複数の膜は、ＡＬＤプロセスを用いて堆積される。別の実施形態において、１又は複数の膜は、ＣＣＶＤプロセスを用いて堆積される。さらなる実施形態において、１又は複数の膜は、熱ＣＶＤプロセスを用いて堆積される。本明細書において用いられる用語「反応器」には、限定はされないが、反応チャンバー又は堆積チャンバーが含まれる。
酸化ケイ素及び窒化ケイ素層などのケイ素含有層を含む構造は、式Ｉ〜ＩＩＩを有する化合物から選択される少なくとも１つのケイ素前駆体を用いて堆積される
（式中、Ｒはそれぞれ独立して、水素、直鎖又は分岐Ｃ2〜Ｃ10アルキル基；直鎖又は分岐Ｃ2〜Ｃ12アルケニル基；直鎖又は分岐Ｃ2〜Ｃ12アルキニル基；Ｃ4〜Ｃ10環状アルキル基；及びＣ6〜Ｃ10アリール基から選択され；Ｒ1はそれぞれ独立して、直鎖又は分岐Ｃ1〜Ｃ10アルキル基；直鎖又は分岐Ｃ3〜Ｃ12アルケニル基；直鎖又は分岐Ｃ3〜Ｃ12アルキニル基；Ｃ4〜Ｃ10環状アルキル基；及びＣ6〜Ｃ10アリール基から選択される）。式Ｉ〜ＩＩＩを有する典型的なケイ素含有前駆体には、以下の化合物が含まれるが、これらに限定されない。
ある実施形態において、本明細書に開示の方法は、反応器への導入の前及び／又は導入の間に前駆体を分離する、ＡＬＤ又はＣＣＶＤ法を用いることにより、前駆体の予備反応を回避する。これに関連して、ＡＬＤ又はＣＣＶＤプロセスなどの堆積技術は、膜を堆積するのに用いられる。一つの実施形態において、膜は、ＡＬＤプロセスを介して、基板表面を選択的に１又は複数のケイ素含有前駆体、酸素源、窒素含有源、又は他の前駆体又は試薬に暴露することにより、堆積される。膜成長は、表面反応の自己限定的な制御、各前駆体又は試薬のパルス幅、及び堆積温度によって進行する。しかしながら、いったん基板の表面が飽和すると、膜成長は停止する。
酸化ケイ素膜及び窒化ケイ素膜から選択されるケイ素含有層を含む多層構造を基板の少なくとも１つの表面の上に堆積する方法であって、
基板の該少なくとも１つの表面を提供する提供工程；
式Ｉ〜ＩＩＩを有する化合物から選択される少なくとも１つのケイ素含有前駆体を用いる少なくとも１つを導入する導入工程
（式中、Ｒはそれぞれ独立して、水素、直鎖又は分岐Ｃ2〜Ｃ10アルキル基；直鎖又は分岐Ｃ3〜Ｃ12アルケニル基；直鎖又は分岐Ｃ3〜Ｃ12アルキニル基；Ｃ4〜Ｃ10環状アルキル基；及びＣ6〜Ｃ10アリール基から選択され；Ｒ1はそれぞれ独立して、直鎖又は分岐Ｃ1〜Ｃ10アルキル基；直鎖又は分岐Ｃ3〜Ｃ12アルケニル基；直鎖又は分岐Ｃ3〜Ｃ12アルキニル基；Ｃ4〜Ｃ10環状アルキル基；及びＣ6〜Ｃ10アリール基から選択される）；
酸素含有源及び窒素含有源から選択される源を該反応チャンバー内へ導入する導入工程；及び
気相堆積プロセスを介して該ケイ素含有層を該基板の該少なくとも１つの表面の上に堆積する堆積工程、を含む方法。
一つの具体的な実施形態において、堆積工程は、周囲温度〜１０００℃、又は約４００℃〜約１０００℃、又は約４００℃〜約６００℃、４５０℃〜約６００℃、又は約４５０℃〜約５５０℃の範囲の１又は複数の温度で実施される。この実施形態又は他の実施形態において、基板は半導体基板を含む。酸素含有源は、水（Ｈ2Ｏ）、酸素（Ｏ2）、酸素プラズマ、オゾン（Ｏ3）、ＮＯ、Ｎ2Ｏ、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ2）、Ｎ2Ｏプラズマ、一酸化炭素（ＣＯ）プラズマ、二酸化炭素（ＣＯ2）プラズマ、及びこれらの組み合わせからなる群より選択することができる。窒素含有源は、アンモニア、ヒドラジン、モノアルキルヒドラジン、ジアルキルヒドラジン、窒素、窒素プラズマ、窒素／水素、窒素／ヘリウム、窒素／アルゴンプラズマ、アンモニアプラズマ、アンモニア／ヘリウムプラズマ、アンモニア／アルゴンプラズマ、アンモニア／窒素プラズマ、ＮＦ3、ＮＦ3プラズマ、及びこれらの混合物からなる群より選択することができる。
別の実施形態において、少なくとも１つの窒化ケイ素膜を基板の少なくとも１つの表面の上に堆積する方法が提供され、この方法は、
基板の該少なくとも１つの表面を提供する提供工程；
式Ｉ〜ＩＩＩを有する化合物から選択される少なくとも１つのケイ素含有前駆体を用いる少なくとも１つを導入する導入工程
（式中、Ｒはそれぞれ独立して、水素、直鎖又は分岐Ｃ2〜Ｃ10アルキル基；直鎖又は分岐Ｃ2〜Ｃ12アルケニル基；直鎖又は分岐Ｃ2〜Ｃ12アルキニル基；Ｃ4〜Ｃ10環状アルキル基；及びＣ6〜Ｃ10アリール基から選択され；Ｒ1はそれぞれ独立して、直鎖又は分岐Ｃ1〜Ｃ10アルキル基；直鎖又は分岐Ｃ3〜Ｃ12アルケニル基；直鎖又は分岐Ｃ3〜Ｃ12アルキニル基；Ｃ4〜Ｃ10環状アルキル基；及びＣ6〜Ｃ10アリール基から選択される）；
窒素含有源、又はその組み合わせを該反応チャンバー内へ導入する導入工程；及び
気相堆積プロセスを介して該窒化ケイ素膜を該基板の該少なくとも１つの表面の上に堆積する堆積工程、を含む。一つの具体的な実施形態において、堆積工程は、周囲温度〜１０００℃、又は約４００℃〜約１０００℃、又は約４００℃〜約６００℃、４５０℃〜約６００℃、又は約４５０℃〜約５５０℃の範囲の１又は複数の温度で実施される。
複数のケイ素含有層を含む装置を形成する方法であって、該ケイ素含有層が半導体基板の少なくとも１つの表面の上の酸化ケイ素層及び窒化ケイ素層から選択され、
半導体基板の該少なくとも１つの表面を提供する提供工程；
以下の式Ｉ〜ＩＩＩを有する化合物から選択される少なくとも１つのケイ素含有前駆体を導入する導入工程：
（式中、Ｒはそれぞれ独立して、水素、直鎖又は分岐Ｃ2〜Ｃ10アルキル基；直鎖又は分岐Ｃ3〜Ｃ12アルケニル基；直鎖又は分岐Ｃ3〜Ｃ12アルキニル基；Ｃ4〜Ｃ10環状アルキル基；及びＣ6〜Ｃ10アリール基から選択され；Ｒ1はそれぞれ独立して、直鎖又は分岐Ｃ1〜Ｃ10アルキル基；直鎖又は分岐Ｃ3〜Ｃ12アルケニル基；直鎖又は分岐Ｃ3〜Ｃ12アルキニル基；Ｃ4〜Ｃ10環状アルキル基；及びＣ6〜Ｃ10アリール基から選択される）；
窒素含有源、又はその組み合わせを該反応チャンバー内へ導入する導入工程；
気相堆積プロセスを介して該窒化ケイ素層を堆積する堆積工程；
シラン、ジシラン、テトラエトキシシラン（ＴＥＯＳ）、トリエトキシシラン（ＴＥＳ）、テトラメトキシシラン、トリメトキシシラン、ジ−ｔｅｒｔ−ブトキシシラン（ＤＴＢＯＳ）、ジ−ｔｅｒｔ−ペントキシシラン（ＤＴＰＯＳ）、ジエチルシラン、トリエチルシラン、ジエトキシメチルシラン、ジメトキシメチルシラン、ジ（第三級）ブトキシメチルシラン、メチルトリアセトキシシラン、ジメチルアセトキシシラン、ジメチルジアセトキシシラン、ジメチルジメトキシシラン、ジメチルジエトキシシラン、メチルトリエトキシシラン、ネオヘキシルトリエトキシシラン、ネオペンチルトリメトキシシラン、ジアセトキシメチルシラン、フェニルジメトキシシラン、フェニルジエトキシシラン、フェニルトリエトキシシラン、フェニルトリメトキシシラン、フェニルメチルジメトキシシラン、１，３，５，７−テトラメチルテトラシクロシロキサン、オクタメチルテトラシクロシロキサン、１，１，３，３−テトラメチルジシロキサン、１−ネオヘキシル−１，３，５，７−テトラメチルシクロテトラシロキサン、ヘキサメチルジシロキサン、１，３−ジメチル−１−アセトキシ−３−エトキシジシロキサン、１，２−ジメチル−１，２−ジアセトキシ−１，２−ジエトキシジシラン、１，３−ジメチル−１，３−ジエトキシジシロキサン、１，３−ジメチル−１，３−ジアセトキシジシロキサン、１，２−ジメチル−１，１，２，２−テトラアセトキシジシラン、１，２−ジメチル−１，１，２，２−テトラエトキシジシラン、１，３−ジメチル−１−アセトキシ−３−エトキシジシロキサン、１，２−ジメチル−１−アセトキシ−２−エトキシジシラン、メチルアセトキシ（第三級）ブトキシシラン、メチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシラン、ヘキサメチルジシラン、テトラメチルジシラン、及びジメチルジシラン、ヘキサメチルジシロキサン（ＨＭＤＳＯ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）及びテトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ビス（トリエトキシシリル）メタン、ビス（トリエトキシシリル）エタン、ビス（トリメトキシシリル）メタン、ビス（トリメトキシシリル）エタン、ビス（ジエトキシメチルシリル）メタン、ビス（ジエトキシメチルシリル）エタン、ビス（メチルジエトキシシリル）メタン、（ジエトキシメチルシリル）（ジエトキシシリル）メタン及びこれらの組み合わせ、からなる群より選択される少なくとも１つのケイ素含有前駆体を導入する導入工程、
酸素含有源、又はその組み合わせを該反応チャンバー内へ導入する導入工程；及び
気相堆積プロセスを介して該酸化ケイ素層を堆積する堆積工程、を含む方法。一つの具体的な実施形態において、堆積工程は、周囲温度〜１０００℃、又は約４００℃〜約１０００℃、又は約４００℃〜約６００℃、４５０℃〜約６００℃、又は約４５０℃〜約５５０℃の範囲の１又は複数の温度で実施される。別の具体的な実施形態において、堆積工程は、窒化ケイ素の前に堆積される酸化ケイ素で実施される。堆積工程を繰り返して、窒化ケイ素と酸化ケイ素とが交互にある多層スタックを提供することができる。
上記の式においてかつ明細書全体にわたり、用語「アルキル」は、２〜１０又は２〜４の炭素原子を有する、直鎖、又は分岐官能基を意味する。典型的なアルキル基としては、エチル、ｎ−プロピル、イソプロピル、ｎ−ブチル、イソブチル、ｓｅｃ−ブチル、ｔｅｒｔ−ブチル、ｎ−ペンチル、イソ−ペンチル、ｔｅｒｔ−ペンチル、ヘキシル、イソヘキシル、及びネオヘキシル、が含まれるが、これらに限定されない。ある実施形態において、アルキル基は、それに付加した１又は複数の官能基（アルコキシ基、ジアルキルアミノ基又はこれらの組み合わせなどがあるが、これらに限定されない）を有してよい。他の実施態様において、アルキル基は、それに付加した１又は複数の官能基を有しない。
上記の式においてかつ明細書全体にわたり、用語「環状アルキル」は、３〜１０又は４〜１０の炭素原子を有する環状官能基を意味する。典型的な環状アルキル基としては、シクロブチル、シクロペンチル、シクロヘキシル、及びシクロオクチル基が含まれるが、これらに限定されない。
上記の式においてかつ明細書全体にわたり、用語「アリール」は、６〜１０の炭素原子を有する芳香族環状官能基を意味する。典型的なアリール基としては、フェニル、ベンジル、クロロベンジル、トリル、及びｏ−キシリルが含まれるが、これらに限定されない。
上記の式においてかつ明細書全体にわたり、用語「アルケニル基」は、１又は複数の炭素−炭素二重結合を有しかつ２〜１０又は２〜６の炭素原子を有する基を意味する。典型的なアルケニル基としては、ビニル又はアリル基が含まれるが、これらに限定されない。
上記の式においてかつ明細書全体にわたり、用語「アルキニル基」は、１又は複数の炭素−炭素三重結合を有しかつ２〜１０又は２〜６の炭素原子を有する基を意味する。
ある実施形態において、基板は半導体基板を含む。明細書全体にわたり、用語「半導体基板」は、ケイ素、ゲルマニウム、酸化ケイ素、窒化ケイ素、シリコンカーバイド、ケイ素炭窒化物、炭素ドープ酸化ケイ素、ホウ素ドープケイ素、リンドープケイ素、ホウ素ドープ酸化ケイ素、リンドープ酸化ケイ素、ホウ素ドープ窒化ケイ素、リンドープ窒化ケイ素、金属（銅、タングステン、アルミニウム、コバルト、ニッケル、タンタルなど）、金属窒化物（窒化チタン、窒化タンタルなど）、金属酸化物、ＩＩＩ／Ｖ（ＧａＡｓ、ＩｎＰ、ＧａＰ、及びＧａＮなど）、及びこれらの組み合わせ、を含む基板を意味する。
ある実施形態において、本明細書に記載の方法を用いて堆積されるケイ素含有膜又は層は、酸素を含む酸素源、試薬又は前駆体を用いて酸素の存在下で形成され、酸化ケイ素膜を提供する。用語「酸化ケイ素」膜は、ケイ素及び酸素から構成される化学量論的な又は非化学量論的な膜を意味する。図１は、本明細書に記載の多層装置の例を示している。図１において、上述の方法を用いて堆積される酸化ケイ素膜（００２）は、酸素を含む酸素源、試薬又は前駆体を用いて酸素の存在下で形成される。酸素源は、少なくとも１つの酸素源の形で反応器内へ導入してよく、及び／又は堆積プロセスにおいて用いられる他の前駆体中に付随的に存在してよい。適切な酸素源ガスとしては、例えば、水（Ｈ2Ｏ）（例えば、脱イオン水、精製水、及び／又は蒸留水）、酸素（Ｏ2）、酸素プラズマ、オゾン（Ｏ3）、ＮＯ、Ｎ2Ｏ、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ2）及びこれらの組み合わせが含まれ得る。一つの具体的な実施形態において、酸素源ガスは亜酸化窒素（Ｎ2Ｏ）を含む。この実施形態又は他の実施形態において、酸素源は、約１〜約４０００平方立方センチメートル（ｓｃｃｍ）の範囲の流速で、反応器内へ導入される。
ある実施形態において、ケイ素含有膜はケイ素及び窒素を含み、窒化ケイ素膜を提供する。用語「窒化ケイ素」膜は、ケイ素及び窒素から構成される化学量論的な又は非化学量論的な膜を意味する。これらの実施形態において、本明細書に記載の方法を用いて堆積されたケイ素含有膜は、窒素含有源の存在下で形成される。図１において示されているような一つの具体的な実施形態において、ケイ素含有膜００３は窒化ケイ素を含み、上述の方法を用いて、窒素、窒素を含む試薬又は前駆体を用い窒素の存在下で、堆積される。窒素含有源は、少なくとも１つの窒素源の形で反応器内へ導入してよく、及び／又は堆積プロセスにおいて用いられる他の前駆体中に付随的に存在してよい。適切な窒素含有源ガスとしては、例えば、アンモニア、ヒドラジン、モノアルキルヒドラジン、ジアルキルヒドラジン、窒素、窒素プラズマ、窒素／水素、窒素／ヘリウム、窒素／アルゴンプラズマ、アンモニアプラズマ、アンモニア／ヘリウムプラズマ、アンモニア／アルゴンプラズマ、アンモニア／窒素プラズマ、ＮＦ3、ＮＦ3プラズマ、及びこれらの混合物が含まれ得る。ある実施形態において、窒素含有源は、反応器内へ約１〜約４０００平方立方センチメートル（ｓｃｃｍ）の範囲の流速で導入される、アンモニアプラズマ又は水素／窒素プラズマ源ガスを含む。窒素含有源は、約０．１〜約１００秒間の範囲の時間で導入することができる。一つの具体的な実施形態において、以下の式Ｉ〜ＩＩＩを有する化合物を用いる酸化ケイ素膜についての堆積速度は、約５０ナノメートル毎分（ｎｍ／ｍｉｎ）〜約５００ｎｍ／ｍｉｎの範囲であり、この速度は、同じ条件下でシランを用いる、同様の特性を有する酸化ケイ素の堆積速度よりも大きい。別の具体的な実施形態において、窒化ケイ素膜の堆積速度は、約５０ナノメートル毎分（ｎｍ／ｍｉｎ）〜約５００ｎｍ／ｍｉｎの範囲であり、この速度は、同じ条件下でシランを用いる、同様の特性を有する窒化ケイ素の堆積速度よりも大きい。
本明細書に開示の堆積方法は、１又は複数のパージガスを伴ってよい。パージガスは、未消費の反応物及び／又は反応副生成物をパージするのに用いられ、前駆体と反応しない不活性ガスである。典型的なパージガスとしては、アルゴン（Ａｒ）、窒素（Ｎ2）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、水素（Ｈ2）、及びこれらの混合物が含まれるが、これらに限定されない。ある実施形態において、Ａｒなどのパージガスは、約１０〜約２０００ｓｃｃｍの範囲の流速で、約０．１〜１０００秒間で反応器内へ供給される。これにより、未反応の材料及び反応器内に残存する可能性のある任意の副生成物をパージする。
前駆体、酸素含有源、窒素含有源、及び／又は他の前駆体、源ガス、及び／又は試薬を供給するそれぞれの工程は、それらを供給する時間を変化させて実施して、結果として生じる膜の化学量論的な組成を変化させてよい。
エネルギーは、ケイ素含有前駆体、酸素含有源、窒素含有源、還元剤、他の前駆体及び／又はこれらの組み合わせのうち少なくとも１つに適用され、反応を誘発しケイ素含有膜又はコーティングを基板の上に形成する。このようなエネルギーは、熱、プラズマ、パルスプラズマ、ヘリコンプラズマ、高密度プラズマ、誘導結合型プラズマ、Ｘ線、ｅビーム、光子、リモートプラズマ法、及びこれらの組み合わせにより提供することができるが、これらに限定されない。ある実施形態において、二次ＲＦ周波数源を使用して、基板表面でプラズマ特徴を変更することができる。堆積がプラズマを伴う実施形態において、プラズマ発生プロセスは、反応器内でプラズマを直接発生する直接プラズマ発生プロセス、又は代わりにプラズマを反応器の外で発生させ反応器内へ供給するリモートプラズマ発生プロセスを含んでよい。
ケイ素含有前駆体は、様々な方法でＣＶＤ又はＡＬＤ反応器などの反応チャンバーに送達してよい。一つの実施形態において、液体送達システムを利用してよい。代わりとなる実施形態において、液体送達及びフラッシュ気化プロセスの組み合わせ型ユニット（例えばＳｈｏｒｅｖｉｅｗ、ＭＮのＭＳＰ Ｃｏｒｐｏｒａｔｉｏｎにより製造されるターボ気化器など）を用い、低揮発性材料が容積的に送達されるようにしてもよく、このことにより、前駆体の熱分解のない、再現性ある輸送及び堆積が導かれる。液体送達処方物において、本明細書に記載の前駆体は、未希釈の液体の形で送達されてよく、又は代わりに、それを含む溶媒処方物又は組成物で用いてよい。それ故に、ある実施形態において、前駆体処方物は、基板の上に膜を形成するのに、所与の最終使用用途において望ましく有利であり得るような、適した特性の１又は複数の溶媒成分を含んでよい。
ある実施形態において、前駆体キャニスタから反応チャンバーを連結するガスラインは、プロセスの要求に依存する１又は複数の温度に加熱される。そして、少なくとも１つのケイ素含有前駆体のコンテナは、バブリングのために１又は複数の温度に維持される。他の実施態様において、少なくとも１つのケイ素含有前駆体を含む溶液は、直接液体注入のために１又は複数の温度に維持された気化器内へ注入される。
記載された式Ｉ〜ＩＩＩを有する１又は複数のケイ素含有前駆体が溶媒をさらに含む組成物において用いられる実施形態について、選択された溶媒又はその混合物は、１又は複数の前駆体と反応しない。組成物中の溶媒の量は質量パーセントで、０．５質量％〜９９．５％又は１０質量％〜７５％の範囲である。この実施形態又は他の実施形態において、溶媒は前駆体の沸点（ｂ．ｐ．）と同様の沸点（ｂ．ｐ．）を有するか、又は溶媒のｂ．ｐ．と前駆体のｂ．ｐ．との間の差が、４０℃以下、３０℃以下、又は２０℃以下、又は１０℃である。代わりに、沸点間の差は、以下の端点のうち任意の１又は複数からの範囲である：０、１０、２０、３０、又は４０℃。ｂ．ｐ．差の適切な範囲の例としては、限定はされないが、０〜４０℃、２０℃〜３０℃、又は１０℃〜３０℃が含まれる。組成物中の適切な溶媒の例としては、エーテル（１，４−ジオキサン、ジブチルエーテルなど）、第三級アミン（ピリジン、１−メチルピペリジン、１−エチルピペリジン、Ｎ，Ｎ’−ジメチルピペラジン、Ｎ，Ｎ，Ｎ’，Ｎ’−テトラメチルエチレンジアミンなど）、ニトリル（ベンゾニトリルなど）、アルキル炭化水素（オクタン、ノナン、ドデカン、エチルシクロヘキサンなど）、芳香族炭化水素（トルエン、メシチレンなど）、第三級アミノエーテル（ビス（２−ジメチルアミノエチル）エーテルなど）、又はこれらの混合物が含まれるが、これらに限定されない。
一つの具体的な実施形態において、式Ｉ〜ＩＩＩを有する１又は複数のケイ素含有前駆体は、例えば、塩化物及びフッ化物、臭化物、及びヨウ化物などのハロゲン化物イオン（又はハロゲン化物）を含んでよく、このハロゲン化物イオン（又はハロゲン化物）は、５００百万分率（ｐｐｍ）以下、１００ｐｐｍ以下、５０ｐｐｍ以下、１０ｐｐｍ以下、及び５ｐｐｍ以下の不純物又は０ｐｐｍである。塩化物は、式Ｉ〜ＩＩＩを有する１又は複数のケイ素含有前駆体の分解触媒として機能することに加えて、潜在的な汚染となり電子デバイスの性能に害を与えることが知られている。記載されている式Ｉ〜ＩＩＩを有する１又は複数のケイ素含有前駆体の段階的な分解は、膜堆積プロセスに直接に影響を与える可能性があり、このことは半導体製造業者が膜の仕様を満たすのを難しくする。加えて、貯蔵寿命又は安定性は式Ｉ〜ＩＩＩを有する１又は複数のケイ素含有前駆体のより大きい分解速度により悪影響を受け、これにより、１〜２年の貯蔵寿命を保証することが難しくなる。それ故に、式Ｉ〜ＩＩＩを有する１又は複数のケイ素含有前駆体の加速した分解は、これらの可燃性及び／又は自然発火性のガス状副生成物の形成に関する安全性及び性能の懸念を提起する。
ハロゲン化物を実質的に含まない本発明に係る組成物は、（１）化学合成の間に塩化物源を低減又は排除すること、及び／又は（２）最終精製生成物が塩化物を実質的に含まないように、粗生成物から塩化物を除去する有効な精製プロセスを実施すること、により達成することができる。塩化物源は、合成の間に、クロロジシラン、ブロモジシラン、又はヨードジシランなどのハロゲン化物を含有しない試薬を用いることによって低減してよく、これによりハロゲン化物イオンを含有する副生成物の生成を回避する。加えて、結果として生じる粗生成物が塩化物不純物を実質的に含まないように、前述の試薬は、塩化物不純物を実質的に含まないものであるべきである。同様のやり方において、合成は、容認できないほど高レベルのハロゲン化物汚染を含むハロゲン化物系溶媒、触媒、又は溶媒を用いるべきではない。粗生成物を様々な精製方法によって処理し、最終生成物が塩化物などのハロゲン化物を実質的に含まないようにしてもよい。このような方法は、先行技術において十分に記載されており、蒸留、又は吸着などの精製プロセスが含まれ得るが、これらに限定されない。蒸留は一般に用いられ、沸点の差を利用することにより所望の生成物から不純物を分離する。吸着を用いて、成分の示唆吸着特性を利用し、最終生成物がハロゲン化物を実質的に含まないような分離をもたらしてもよい。例えば、市販のＭｇＯ−Ａｌ2Ｏ3ブレンドなどの吸着剤を用いて、塩化物などのハロゲン化物を除去することができる。
別の実施形態において、式Ｉ〜ＩＩＩを有する１又は複数のケイ素含有前駆体を含むケイ素含有膜を堆積するための容器が本明細書に記載される。一つの具体的な実施形態において、容器は、ＣＶＤ又はＡＬＤプロセスの反応器に１又は複数の前駆体を送達するのを可能にする適切なバルブ及びフィッティングを備えた、少なくとも１つの加圧可能容器（好ましくはステンレス鋼の）を含む。この実施形態又は他の実施形態において、前駆体はステンレス鋼から構成された加圧可能容器内に供され、前駆体の純度は、半導体用途の大半に適した９８質量％以上又は９９．５％以上である。ある実施形態において、このような容器は、前駆体と１又は複数の追加の前駆体とを必要に応じて混合するための手段を有することもできる。これらの又は他の実施形態において、１又は複数の容器の内容物は、追加の前駆体と予備混合することができる。代わりに、ケイ素含有前駆体を、別個の容器内に、又は保管の間前駆体と他の前駆体を離した状態に維持するための分離手段を有する単一の容器内に、維持することができる。
本明細書に記載の方法において、本明細書に記載の方法の工程は、様々な順序で行ってよく、連続的に又は同時に（例えば、別の工程の少なくとも一部の間に）、及びこれらの任意の組み合わせで行ってよい、ということが理解される。前駆体及び酸素含有源又は窒素含有源ガスを供給するそれぞれの工程は、それらを供給する時間の長さを変えて実施して、結果として生じるケイ素含有膜の化学量論的な組成を変化させてよい。図１に示される装置などの、ある実施形態において、ケイ素含有層００２及び００３は、式Ｉ〜ＩＩＩを有する本明細書に記載の化合物などの同一のケイ素含有前駆体を用いて堆積される。ケイ素含有層又は膜００２はケイ素及び酸素を含み、酸素含有源の存在下で形成される。酸素含有源は、少なくとも１つの酸素源の形で反応器内へ導入してよく、及び／又は堆積プロセスにおいて用いられる他の前駆体中に付随的に存在してよい。ケイ素含有膜００３は、ケイ素及び窒素を含み、窒素を含む窒素源、試薬又は前駆体を用いて、窒素の存在下で、上述の方法を用いて堆積される。酸化ケイ素の厚さは、層の数に応じて、１Å〜５０００Å、１０Å〜２０００Å、５０Å〜１５００Å、５０Å〜１０００Å、５０Å〜５００Åの範囲であり、一方で窒化ケイ素の厚さは、１Å〜５０００Å、１０Å〜２０００Å、５０Å〜１５００Å、５０Å〜１０００Å、５０Å〜５００Åの範囲である。１又は複数の酸化ケイ素膜又は層の厚さは、窒化ケイ素膜又は層の厚さと同じであってよく、又は異なっていてよい。層の厚さは、例えば、エリプソメーター、屈折計、又は他の手段により測定することができる。一つの実施形態において、酸化ケイ素層及び窒化ケイ素層の厚さ測定値の差は、厚さの＋又は−パーセンテージで測定され、以下の端点のうち１又は複数からの範囲である：＋／−０．００１、０．００５、０．０１、０．０５、０．１、０．５、１、２、２．５、５、１０、２５、５０及び１００％。例えば、酸化ケイ素層が２０ナノメートルであり、窒化ケイ素層が２０．５ナノメートルである場合、厚さの差は０．０２５％となる。一つの具体的な実施形態において、酸化ケイ素層と窒化ケイ素層との間の厚さの差は、約±０．００１％〜約±１０％又は約±０．０１％〜約±５％の範囲である。
図１に示される装置などの、ある実施形態において、装置は１又は複数の後処理工程に供され、この後処理工程としては、約６００℃〜約１０００℃、又は約７００℃〜１０００℃の範囲の１又は複数の温度でのアニーリング工程の熱処理が含まれるが、これに限定されない。後処理工程は、以下のエネルギー源のうち１又は複数を用いて行うことができる：ＵＶ、赤外線、プラズマ、又は任意の他のエネルギー源。装置がアニーリングなどの後処理工程に供される実施形態において、ケイ素及び酸素含有層（例えば図１の層００２など）について、後処理工程前後の収縮のパーセンテージは、５％以下、２％以下、０．５％以下、又はゼロとなるべきであり、ケイ素及び窒素含有層（例えば図１の層００３など）について、後処理工程前後の収縮のパーセンテージは、１０％以下、５％以下、３％以下、又は２％となるべきである。構造のひび割れを回避しスタック応力を低く保つため、ケイ素及び酸素含有膜００２の応力増加は５０ＭＰａ以下となるべきであり；ケイ素及び窒素含有膜００３の応力増加は３００ＭＰａ以下、好ましくは２００ＭＰａ以下となるべきである。
堆積のための反応器又は堆積チャンバーの温度は、以下の端点のうちの１つからの範囲であってよい：周囲温度又は２５℃；４００℃；４２５℃；４７５℃；５００℃；５２５℃；５５０℃；５７５℃；６００℃；６２５℃；６５０℃；７００℃、１０００℃及び任意のこれらの組み合わせ。これに関して、堆積のための反応器又は堆積チャンバーの温度は、周囲温度〜１０００℃、約４００℃〜約７００℃、約４００℃〜約６００℃、約４５０℃〜５５０℃、又は本明細書に記載の温度端点の任意の組み合わせ、の範囲であってよい。
反応器又は堆積チャンバーの圧力は、約０．０１Ｔｏｒｒ〜約１０００Ｔｏｒｒ、又は約０．１Ｔｏｒｒ〜約１００Ｔｏｒｒの範囲であってよい。前駆体、酸素源、窒素源、及び／又は他の前駆体、源ガス、及び／又は試薬を供給するそれぞれの工程は、それらの供給時間を変化させて実施して、結果として生じるケイ素含有膜の化学量論的な組成を変化させてよい。
以下の例は、本明細書に記載のケイ素含有膜又はそれを含む装置を調製するための方法を説明しており、それを何らかの形で限定することは意図されていない。本明細書に記載の例及び実施形態は、作製することのできる多数の実施形態の典型的なものである。具体的に開示されているもの以外の多数の材料を作製することができる、と考えられる。プロセスの多数の他の構成もまた用いてよく、プロセスにおいて用いられる材料は、具体的に開示されているもの以外の多数の材料から選んでよい。
一般堆積条件
ケイ素含有膜を、中程度の抵抗率（８〜１２Ωｃｍ）の単結晶ケイ素ウェーハ基板の上へ堆積した。ある例において、基板を予備堆積処理（プラズマ処理、熱処理、化学処理、紫外線光暴露、電子ビーム暴露、及び／又は他の処理などであるが、これらに限定されない）にさらし、膜の１又は複数の特性に影響を与えてよい。このことにより、膜堆積の前に誘電特性を保護又は強化することができる。
例１〜９の堆積は、シラン又はＴＥＯＳプロセスキットのいずれかを用いて、Ａｓｔｒｏｎ ＥＸリモートプラズマ発生器を備えた２００ｍｍＤＸＺチャンバー中で、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｐｒｅｃｉｓｉｏｎ５０００システム上で行った。ＰＥＣＶＤチャンバーは、直接液体注入送達能力を備えていた。シランを除いて、全ての前駆体は前駆体の沸点に応じた送達温度で液体であった。典型的な液体前駆体流速は１００〜８００ｍｇ／ｍｉｎであり、プラズマ出力密度は０．７５〜３．５Ｗ／ｃｍ2であり、圧力は０．７５〜１０Ｔｏｒｒであった。６３２ｎｍで厚さ及び屈折率（ＲＩ）を反射率計又はエリプソメーターにより測定した。典型的な膜厚さは１０〜１０００ｎｍの範囲であった。ケイ素系膜の結合特性水素含量（Ｓｉ−Ｈ、Ｃ−Ｈ及びＮ−Ｈ）を、Ｎｉｃｏｌｅｔ透過フーリエ変換赤外分光法（ＦＴＩＲ）ツールにより測定し分析した。全ての密度測定は、Ｘ線反射率（ＸＲＲ）を用いて行った。Ｘ線光電子分光法（ＸＰＳ）及び二次イオン質量分析法（ＳＩＭＳ）分析を行い、膜の元素組成を決定した。ウェットエッチング速度（ＷＥＲ）を熱Ｈ3ＰＯ4（１６０〜１６５℃）において測定した。水銀プローブを、比誘電率、漏洩電流及び絶縁破壊電界を含む電気的特性測定に採用した。膜の応力をＴｏｈｏ ＦＬＸ−２３２０応力ツールにより測定した。膜を６５０〜８００℃で１時間、Ｎ2雰囲気下（Ｏ2＜１０ｐｐｍ）、１Ｔｏｒｒ〜大気圧でアニーリングし、次に膜収縮、応力ドリフト、ＷＥＲ、膜密度及び元素組成を分析した。多層構造及び界面をＨｉｔａｃｈｉ Ｓ−４７００走査型電子顕微鏡（ＳＥＭ）システムを用いて２．０ｎｍの分解能で観察した。
ケイ素前駆体は、実験計画法（ＤＯＥ）の方法論を用いてスクリーニングした。ケイ素及び酸素含有膜についての実験計画には、以下が含まれる：前駆体流量１００〜８００ｍｇ／ｍｉｎ；Ｏ2（又はＮ2Ｏ）流量１００ｓｃｃｍ〜４０００ｓｃｃｍ、圧力０．７５〜８ｔｏｒｒ；ＲＦ出力（１３．５６ＭＨｚ）４００〜１０００Ｗ；低周波数（ＬＦ）出力０〜１００Ｗ；及び１５０〜５５０℃の範囲の堆積温度。ケイ素及び窒素含有膜についての実験計画には、以下が含まれる：前駆体流量１００〜８００ｍｇ／ｍｉｎ；ＮＨ3流量１００ｓｃｃｍ〜４０００ｓｃｃｍ、圧力０．７５〜８ｔｏｒｒ；ＲＦ出力（１３．５６ＭＨｚ）４００〜１０００Ｗ；低周波数（ＬＦ）出力０〜１００Ｗ；及び１５０〜５５０℃の範囲の堆積温度。ＤＯＥの実験は、どのプロセスパラメーターが高い密度及び良好な熱安定性を有する最適な膜を生じたかを判断するのに用いられた。
例１：トリシリルアミン（ＴＳＡ）及び亜酸化窒素（Ｎ2Ｏ）を用いるケイ素及び酸素含有膜の堆積
多数の酸化ケイ素膜を、トリシリルアミン（ＴＳＡ）を前駆体として用いて６インチ及び８インチのケイ素基板の上へ堆積し、膜密度、応力、熱安定性及びウェットエッチング速度を試験した。ＸＰＳにより膜の組成を測定したところ、膜はＳｉＯから構成され、ケイ素及び酸素の量が膜に応じて原子パーセントで変化した、ということが示された。
ＴＳＡにより堆積された酸化物膜について、ＴＳＡを用いて最も好ましい膜特性を示すケイ素含有膜を堆積するのに用いられたプロセス条件は、以下のとおりである：ＴＳＡ流量（２００〜３００ｍｇ／ｍｉｎ）、Ｎ2Ｏ流量（２０００〜４０００ｓｃｃｍ）、Ｈｅ（１０００ｓｃｃｍ）、圧力（４〜６ｔｏｒｒ）、ＲＦ（６００〜９００Ｗ）、及び温度（４２５℃）。表１は、ＴＳＡを用いる選択された酸化ケイ素堆積についての堆積条件を示す。
堆積速度は１２６ｎｍ／ｍｉｎであった。アズデポ状態の膜応力は−２８３ＭＰａであった。４．２０の比誘電率及び２．２４ｇ／ｃｍ3の密度は、それが高品質酸化ケイ素膜であることを示す。ＸＰＳ元素分析は、Ｓｉ：Ｏ比が１：２であることを示す。漏洩及び絶縁破壊測定は、図３において示されているように、漏洩電流が１０-9Ａ／ｃｍ2より低く絶縁破壊電界が８ＭＶ／ｃｍより大きいことを示しており、これは優れた絶縁特性を意味する。酸化ケイ素膜は優れた熱安定性を示す。Ｎ2雰囲気下、１時間の８００℃アニーリングの後、膜収縮は無視できるほど小さいか、又は実質的にゼロであった。そして、応力シフトはおよそ５０ＭＰａであった。
例２：トリシリルアミン（ＴＳＡ）及び亜酸化窒素（Ｎ2Ｏ）を用いるケイ素及び酸素含有膜の堆積
多数の酸化ケイ素膜を、トリシリルアミン（ＴＳＡ）を前駆体として用いて６インチ及び８インチのケイ素基板の上へ堆積し、膜密度、応力、熱安定性及びウェットエッチング速度を試験した。膜を堆積するのに用いられたパラメーターは、下記表２に示されている。
堆積速度は１００ｎｍ／ｍｉｎであった。アズデポ状態の膜応力は−３１３ＭＰａであった。４．１４の比誘電率及び２．３６ｇ／ｃｍ3の密度は、それが高品質酸化ケイ素膜であることを示す。ＸＰＳ元素分析は、Ｓｉ：Ｏ比が１：２であることを示す。漏洩及び絶縁破壊測定は、図３において示されているように、漏洩電流が１０-9Ａ／ｃｍ2より低く、絶縁破壊電界が８ＭＶ／ｃｍより大きいことを示しており、これは優れた絶縁特性を意味する。
酸化ケイ素膜は優れた熱安定性を示した。Ｎ2雰囲気下、１時間の８００℃アニーリングの後、膜収縮は無視できるほど小さく、応力シフトはおよそ５０ＭＰａであった。例１と例２の両方の酸化ケイ素膜はまた、１６０〜１６５℃の熱Ｈ3ＰＯ4において、実質的にゼロのウェットエッチング速度を示した。
例３：トリシリルアミン（ＴＳＡ）及びアンモニア（ＮＨ3）を用いる窒化ケイ素膜の堆積
多数の窒化ケイ素膜を、トリシリルアミン（ＴＳＡ）を前駆体として用いて６インチ及び８インチのケイ素基板の上へ堆積し、膜密度、応力、熱安定性及びウェットエッチング速度を試験した。ＸＰＳにより膜の組成を測定したところ、膜は窒化ケイ素から構成され、ケイ素及び窒化物の量が膜に応じて原子パーセントで変化した、ということが示された。
ＴＳＡにより堆積された窒化物膜について、ＴＳＡを用いて最も好ましい膜特性を示すケイ素含有膜を堆積するのに用いられたプロセス条件は以下のとおりである：ＴＳＡ流量（１５０ｍｇ／ｍｉｎ）、ＮＨ3流量（６００〜１０００ｓｃｃｍ）、Ｈｅ（１０００ｓｃｃｍ）、圧力（４〜８ｔｏｒｒ）、ＲＦ（６００〜９００Ｗ）、及び温度（４２５℃）。表３は、ＴＳＡを用いる選択された窒化ケイ素堆積についての堆積条件を示す。堆積速度は２９８ｎｍ／ｍｉｎであった。
Ｎ2雰囲気下、１時間の８００℃熱アニーリング前後の膜厚さ及び応力を測定することにより、以下の表４に示されるように、これらの窒化ケイ素膜は高温処理に対し安定で耐久性があったことが分かった。
アズデポ状態の膜の応力はわずかに引張応力であり、これは酸化物層の圧縮応力と釣り合っている。アニーリング後の膜の応力は１５７ＭＰａまで増加し、膜収縮は約１．４％であった。これらは両方とも窒化ケイ素膜の良好な熱安定性を確実にする。アズデポ状態の膜及びアニーリング後の膜の、１６０〜１６５℃の熱Ｈ3ＰＯ4におけるウェットエッチング速度はそれぞれ、〜１２０及び〜３０ｎｍ／ｍｉｎであった。窒化物膜は酸化物膜よりもはるかに速くエッチングし、良好なエッチング選択性を示す。
例４：トリシリルアミン（ＴＳＡ）を用いる酸化／窒化ケイ素膜スタックの堆積
２５ｎｍ酸化ケイ素膜及び２５ｎｍ窒化ケイ素膜を含むスタックを、酸化ケイ素層を形成するための前駆体トリシリルアミン（ＴＳＡ）＋亜酸化窒素（Ｎ2Ｏ）及び窒化ケイ素層を形成するためのＴＳＡ＋アンモニア（ＮＨ3）を用い、交互の順序で、２００ｍｍケイ素基板の上に堆積し、多層スタックを得た。単層酸化物膜の応力は−２９４ＭＰａであり、単層窒化物膜の応力は２３１ＭＰａであった。酸化ケイ素膜及び窒化ケイ素膜についての堆積条件を表５に列挙する。
スタック応力を、８、１６、３２、６４及び１２８スタック層堆積の後に測定した。表６に示されるように、応力は、スタック厚さに伴いわずかに増加した。
図４は、１２８スタックの酸化ケイ素と窒化ケイ素の交互層の走査型電子顕微鏡（ＳＥＭ）画像を示しており、酸化物層と窒化物層との間の界面が明瞭ではっきりしていることを明示している。次に、１２８スタックの多層構造を熱（１６０〜１６５℃）Ｈ3ＰＯ4浴中に９０秒間浸漬した。熱Ｈ3ＰＯ4浴後の多層構造の画像を、５００ｎｍの分解能でＳＥＭにより撮影した。それらの画像は図５ａ及び５ｂに示されており、優れたエッチング選択性及び酸化物層と窒化物層との間のはっきりと分かる界面を示している。
例５：トリシリルアミン（ＴＳＡ）を用いる酸化／窒化ケイ素膜スタックの堆積及び熱アニーリング
２５ｎｍ酸化ケイ素膜及び２５ｎｍ窒化ケイ素膜の交互層を含む１２８スタック層構造を、酸化ケイ素層についてはＴＳＡ＋亜酸化窒素（Ｎ2Ｏ）及び窒化ケイ素層についてはＴＳＡ＋アンモニア（ＮＨ3）を用いて、１５０ｍｍケイ素基板の上に堆積した。アズデポ状態のスタックの応力を測定した。その結果を表７に示す。表７が示しているように、この多層構造はわずかに圧縮応力を示し、応力はスタック厚さに伴いわずかに増加した。スタックを管状炉内へ入れ、Ｎ2雰囲気下で１時間、８００℃でアニーリングした。アニーリング後のスタックの応力変化はおよそ１１５ＭＰａであり、表７に示されている。
例６：トリシリルアミン（ＴＳＡ）を用いる異なる厚さの酸化／窒化ケイ素膜スタックの堆積及び熱アニーリング
２０ｎｍ酸化ケイ素膜及び３０ｎｍ窒化ケイ素膜の交互層を含む６４スタック層構造を、酸化ケイ素層についてはＴＳＡ＋亜酸化窒素（Ｎ2Ｏ）及び窒化ケイ素層についてはＴＳＡ＋アンモニア（ＮＨ3）を用いて、１５０ｍｍケイ素基板の上に堆積した。アズデポ状態のスタック及びアニーリング後のスタックの応力を測定した。その結果を表８に示す。窒化物膜は酸化物膜よりも大きい応力を有するため、より厚い窒化物層を有するこのスタックの応力は、例５の２５ｎｍ酸化物／２５ｎｍ窒化物を含むスタックよりも大きい。
例７：ＴＥＯＳ酸化ケイ素／ＴＳＡ窒化ケイ素膜スタックの堆積及び熱アニーリング
オルトケイ酸テトラエチル（ＴＥＯＳ）を用いる２０ｎｍ酸化ケイ素膜及びトリシリルアミン（ＴＳＡ）を用いて堆積される３０ｎｍ窒化ケイ素膜の交互層を含む６４スタック層構造を堆積した。アズデポ状態のスタック及びアニーリング後のスタックの応力を測定した。その結果を表９に示す。アズデポ状態のＴＥＯＳ酸化物膜は−９７ＭＰａというわずかな圧縮応力を示し、それは８００℃アニーリング後に−１６８ＭＰａに低下した。結果として、ＴＥＯＳ酸化物の応力の低下はＴＳＡ窒化物の応力の増加を相殺した。結果として、スタックの応力は大きく変化しなかった。
例８：シラン系窒化ケイ素膜の堆積及び熱アニーリング
シラン系窒化物を２００ｍｍケイ素ウェーハの上に堆積した。好ましい堆積条件としては、シラン流量５０〜１００ｓｃｃｍ；ＮＨ3流量１００ｓｃｃｍ〜１０００ｓｃｃｍ、Ｎ2流量５００〜２０００ｓｃｃｍ、圧力２〜４ｔｏｒｒ；ＲＦ出力（１３．５６ＭＨｚ）２００〜６００Ｗ；及び４００〜５００℃の範囲の堆積温度、が含まれる。膜応力、密度、及び厚さ収縮を表１０に列挙する。
窒化ケイ素膜密度は、引張応力の要求により低下した。シラン系窒化物膜は、わずかに異なる引張応力を有しながら、ＴＳＡ窒化物と同様の密度を示した。しかしながら、シラン系窒化物はかなり大きい膜収縮を示した。結果として、応力変化は１ＧＰａまで又はそれ以上になる可能性があり、このことは、シラン系窒化物が、５０スタックより多いなどの、スタックの数が増加するＶ−ＮＡＮＤ用途には適切でない可能性があることを示している。
例９：窒化ケイ素とケイ素基板との間の界面での、酸化物層における窒素濃度の低減
酸化ケイ素膜を、表５の酸化物堆積条件を用いてケイ素ウェーハの上へ堆積した。酸化ケイ素膜の窒素（Ｎ）含量をダイナミックＳＩＭＳにより検出した。Ｎ含量は酸化ケイ素膜において低く、１Ｅ２０原子／ｃｃであった。しかしながら、酸化物膜とケイ素基板との間の界面で突然Ｎ濃度が増加した。ここでのＮ濃度は最大１Ｅ２２原子／ｃｃであり、これはエッチング速度を変化させる可能性がある。
界面でのＮ濃度を低くするために、酸化ケイ素堆積レシピを２つの工程に分けた。第一の工程において、Ｎ2Ｏを４０００ｓｃｃｍで４〜５秒間流して前駆体を完全に酸化し、第二の工程において、それを２０００ｓｃｃｍに低減した。窒素含量をダイナミックＳＩＭＳにより評価した。Ｎレベルは膜全体において１Ｅ２０原子／ｃｃレベルであり、界面での突然の増加は見られなかった。
酸化／窒化ケイ素スタック構造を、表５の改変された酸化物レシピ及び窒化物レシピを用いて堆積した。各層は２５〜３０ｎｍの厚さであった。Ｎ濃度のダイナミックＳＩＭＳ分析により、Ｎ濃度プロファイルを図６に示す。酸化ケイ素層において、Ｎ含量は１Ｅ２０原子／ｃｃのレベルにあり、一方で窒化ケイ素層において、Ｎ含量は４Ｅ２１原子／ｃｃのレベルにあることが分かる。酸化物層と窒化物層との間のくっきりとした界面が、Ｎ濃度プロファイルに示されている。
例１０：トリシリルアミン（ＴＳＡ）を用いる３００ｍｍウェーハ上の窒化ケイ素膜堆積
ＴＳＡを用いる３００ミリメートル（ｍｍ）ケイ素ウェーハの上の窒化ケイ素膜の堆積を、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｐｒｏｄｕｃｅｒ ＳＥシステムを用い、Ａｓｔｒｏｎ ＥＭリモートプラズマ発生器が取り付けられた３００ｍｍ ＤＸＺチャンバーにおいて実施した。ＰＥＣＶＤチャンバーは、直接液体注入送達能力を備えていた。６３２ｎｍでの厚さ及び屈折率（ＲＩ）を、反射率計及びエリプソメーターにより測定した。典型的な膜厚さは１００〜１０００ｎｍの範囲であった。全ての密度測定はＸ線反射率（ＸＲＲ）を用いて遂行した。Ｘ線光電子分光法（ＸＰＳ）及び二次イオン質量分析法（ＳＩＭＳ）分析を実施し、膜の元素組成を決定した。ＴＳＡを用いる窒化ケイ素膜の好ましい堆積条件は以下のとおりであった：ＴＳＡ流量（５００〜７００ｍｇ／ｍｉｎ）、ＮＨ3流量（４０００〜５０００ｓｃｃｍ）、Ｈｅ（４０００〜５０００ｓｃｃｍ）、圧力（４〜８ｔｏｒｒ）、ＲＦ（１０００〜１２００Ｗ）、及び温度（４０〜５００℃）。
堆積速度は３６０ｎｍ／ｍｉｎの速さであった。アズデポ状態の膜は、わずかに引張応力０〜４０ＭＰａを示した。膜密度は高く（＞２．５ｇ／ｃｍ3）、膜収縮は８００℃１時間のアニーリングの後、〜０．９％であった。応力変化は２００〜２５０ＭＰａの範囲であった。
堆積速度は３６０ｎｍ／ｍｉｎの速さであった。アズデポ状態の膜は、わずかに引張応力０〜４０ＭＰａを示した。膜密度は高く（＞２．５ｇ／ｃｍ3）、膜収縮は８００℃１時間のアニーリングの後、〜０．９％であった。応力変化は２００〜２５０ＭＰａの範囲であった。
本発明の実施態様の一部を以下の項目１−３１に列記する。
[１]
酸化ケイ素層及び窒化ケイ素層を含む複数のケイ素含有層を基板の少なくとも１つの表面の上に堆積する方法であって：
該基板の該少なくとも１つの表面を反応チャンバー内に提供する提供工程；
式Ｉ〜ＩＩＩを有する化合物から選択される少なくとも１つのケイ素前駆体を該反応チャンバー内へ導入する導入工程
（式中、Ｒはそれぞれ独立して、水素、直鎖又は分岐Ｃ 2 〜Ｃ 10 アルキル基；直鎖又は分岐Ｃ 2 〜Ｃ 12 アルケニル基；直鎖又は分岐Ｃ 2 〜Ｃ 12 アルキニル基；Ｃ 4 〜Ｃ 10 環状アルキル基；及びＣ 6 〜Ｃ 10 アリール基から選択され；Ｒ 1 はそれぞれ独立して、直鎖又は分岐Ｃ 1 〜Ｃ 10 アルキル基；直鎖又は分岐Ｃ 3 〜Ｃ 12 アルケニル基；直鎖又は分岐Ｃ 3 〜Ｃ 12 アルキニル基；Ｃ 4 〜Ｃ 10 環状アルキル基；及びＣ 6 〜Ｃ 10 アリール基から選択される）；
酸素含有源及び窒素含有源から選択される源を該反応チャンバー内へ導入する導入工程；及び
気相堆積プロセスを介して多層スタックを該基板の該少なくとも１つの表面の上に堆積する堆積工程であって、該気相堆積プロセスが、化学気相堆積（ＣＶＤ）、プラズマ化学気相堆積（ＰＥＣＶＤ）、周期的化学気相堆積（ＣＣＶＤ）、プラズマ周期的化学気相堆積（ＰＥＣＣＶＤ）、原子層堆積（ＡＬＤ）、及びプラズマ原子層堆積（ＰＥＡＬＤ）から成る群から選択され；好ましくはプラズマ化学気相堆積（ＰＥＣＶＤ）である、堆積工程；を含み、
該少なくとも１つの酸化ケイ素層が、約１．９グラム毎立方センチメートル（ｇ／ｃｍ 3 又はｇ／ｃｃ）以上の密度；４ｘ１０ 22 原子／ｃｍ 3 以下の水素含量；約−３００ＭＰａ〜−１００ＭＰａの範囲の応力、４．５以下の比誘電率、８ＭＶ／ｃｍ以上の膜絶縁破壊電界で１０ -9 Ａ／ｃｍ 2 以下の漏洩電流；及びこれらの組み合わせから選択される特性のうち１又は複数を有し；
該少なくとも１つの窒化ケイ素層が、以下の特性：約２．２ｇ／ｃｍ 3 以上の密度；約４ｘ１０ 22 原子／ｃｍ 3 以下の水素含量、約５０ＭＰａ〜約３００ＭＰａの範囲の応力；約７００〜約１，０００℃の範囲の少なくとも１回の熱処理後の３００ＭＰａ以下の応力変化、熱Ｈ 3 ＰＯ 4 における１０ｎｍ／ｍｉｎ以上のウェットエッチング速度、及びこれらの組み合わせ、のうち１又は複数を有する、方法。
[２]
該酸化ケイ素層が、以下の特性：約２．２／ｃｍ 3 以上の密度、約−３００〜約−１００ＭＰａの範囲の応力、８００℃までの熱処理後の５０ＭＰａ以下の応力シフト、及びこれらの組み合わせ、のうち少なくとも１又は複数を有する、項目１に記載の方法。
[３]
該窒化ケイ素層が、以下の特性：約２．３ｇ／ｃｍ 3 以上の密度、約５０〜約３００ＭＰａの範囲の応力、８００℃までの熱処理後の３００ＭＰａ以下の応力シフト、及びこれらの組み合わせ、のうち少なくとも１又は複数を有する、項目１に記載の方法。
[４]
該酸化ケイ素層が、約５０ｎｍ／ｍｉｎ〜約５００ｎｍ／ｍｉｎの範囲の堆積速度を有する、項目１に記載の方法。
[５]
該酸素含有源が、水（Ｈ 2 Ｏ）、酸素（Ｏ 2 ）、酸素プラズマ、オゾン（Ｏ 3 ）、ＮＯ、Ｎ 2 Ｏ、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ 2 ）、Ｎ 2 Ｏプラズマ、一酸化炭素（ＣＯ）プラズマ、二酸化炭素（ＣＯ 2 ）プラズマ、及びこれらの組み合わせ、からなる群より選択される、項目１に記載の方法。
[６]
該窒素含有源が、アンモニア、ヒドラジン、モノアルキルヒドラジン、ジアルキルヒドラジン、窒素、窒素プラズマ、窒素／水素、窒素／ヘリウム、窒素／アルゴンプラズマ、アンモニアプラズマ、アンモニア／ヘリウムプラズマ、アンモニア／アルゴンプラズマ、アンモニア／窒素プラズマ、ＮＦ 3 、ＮＦ 3 プラズマ、及びこれらの混合物、からなる群より選択される、項目１に記載の方法。
[７]
該堆積工程の温度が約４２５℃〜約６００℃の範囲である、項目１に記載の方法。
[８]
該堆積プロセスが、プラズマ化学気相堆積（ＰＥＣＶＤ）又はＰＥＣＣＶＤである、項目１に記載の方法。
[９]
該ケイ素前駆体がトリシリルアミンを含む、項目１に記載の方法。
[１０]
該ケイ素含有層が、１０００℃までの温度での熱アニーリングに供される、項目１に記載の方法。
[１１]
該酸化ケイ素層が、８００℃までの熱処理後に、実質的にゼロの収縮又は約３％以下若しくは２％以下若しくは１％以下の収縮及び約５０ＭＰａの応力変化を有する、項目１に記載の装置。
[１２]
該酸化ケイ素層が、熱Ｈ 3 ＰＯ 4 において実質的にゼロのウェットエッチング速度を有する、項目１に記載の装置。
[１３]
該窒化ケイ素層が、５０ｎｍ／ｍｉｎ以上の成長速度を有する、項目１に記載の装置。
[１４]
該窒化ケイ素層が、８００℃までの熱処理後に、最小限の収縮及び３００ＭＰａ未満の応力変化を有する、項目１に記載の装置。
[１５]
積層されたケイ素含有膜の数が、酸化ケイ素及び窒化ケイ素を交互に含み、酸化ケイ素層の層の数が約４８〜約１２８層の範囲であり、窒化ケイ素層の数が約４８〜約１２８層であり；各酸化ケイ素層が同一の厚さを有し各窒化ケイ素層が同一の厚さを有する、項目１に記載の方法。
[１６]
複数のケイ素含有層を含む装置を形成する方法であって、該ケイ素含有層が半導体基板の少なくとも１つの表面の上の酸化ケイ素層及び窒化ケイ素層から選択され、
半導体基板の該少なくとも１つの表面を提供する提供工程；
式Ｉ〜ＩＩＩを有する化合物から選択される少なくとも１つのケイ素含有前駆体を導入する導入工程
（式中、Ｒはそれぞれ独立して、水素、直鎖又は分岐Ｃ 2 〜Ｃ 10 アルキル基；直鎖又は分岐Ｃ 3 〜Ｃ 12 アルケニル基；直鎖又は分岐Ｃ 3 〜Ｃ 12 アルキニル基；Ｃ 4 〜Ｃ 10 環状アルキル基；及びＣ 6 〜Ｃ 10 アリール基から選択され；Ｒ 1 はそれぞれ独立して、直鎖又は分岐Ｃ 1 〜Ｃ 10 アルキル基；直鎖又は分岐Ｃ 3 〜Ｃ 12 アルケニル基；直鎖又は分岐Ｃ 3 〜Ｃ 12 アルキニル基；Ｃ 4 〜Ｃ 10 環状アルキル基；及びＣ 6 〜Ｃ 10 アリール基から選択される）；
窒素含有源を該反応チャンバー内へ導入する導入工程；
気相堆積プロセスを介して該窒化ケイ素層を堆積する堆積工程；
シラン、ジシラン、テトラエトキシシラン（ＴＥＯＳ）、トリエトキシシラン（ＴＥＳ）、テトラメトキシシラン、トリメトキシシラン、ジ−ｔｅｒｔ−ブトキシシラン（ＤＴＢＯＳ）、ジ−ｔｅｒｔ−ペントキシシラン（ＤＴＰＯＳ）、ジエチルシラン、トリエチルシラン、ジエトキシメチルシラン、ジメトキシメチルシラン、ジ（第三級）ブトキシメチルシラン、メチルトリアセトキシシラン、ジメチルアセトキシシラン、ジメチルジアセトキシシラン、ジメチルジメトキシシラン、ジメチルジエトキシシラン、メチルトリエトキシシラン、ネオヘキシルトリエトキシシラン、ネオペンチルトリメトキシシラン、ジアセトキシメチルシラン、フェニルジメトキシシラン、フェニルジエトキシシラン、フェニルトリエトキシシラン、フェニルトリメトキシシラン、フェニルメチルジメトキシシラン、１，３，５，７−テトラメチルテトラシクロシロキサン、オクタメチルテトラシクロシロキサン、１，１，３，３−テトラメチルジシロキサン、１−ネオヘキシル−１，３，５，７−テトラメチルシクロテトラシロキサン、ヘキサメチルジシロキサン、１，３−ジメチル−１−アセトキシ−３−エトキシジシロキサン、１，２−ジメチル−１，２−ジアセトキシ−１，２−ジエトキシジシラン、１，３−ジメチル−１，３−ジエトキシジシロキサン、１，３−ジメチル−１，３−ジアセトキシジシロキサン、１，２−ジメチル−１，１，２，２−テトラアセトキシジシラン、１，２−ジメチル−１，１，２，２−テトラエトキシジシラン、１，３−ジメチル−１−アセトキシ−３−エトキシジシロキサン、１，２−ジメチル−１−アセトキシ−２−エトキシジシラン、メチルアセトキシ（第三級）ブトキシシラン、メチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシラン、ヘキサメチルジシラン、テトラメチルジシラン、及びジメチルジシラン、ヘキサメチルジシロキサン（ＨＭＤＳＯ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）及びテトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ビス（トリエトキシシリル）メタン、ビス（トリエトキシシリル）エタン、ビス（トリメトキシシリル）メタン、ビス（トリメトキシシリル）エタン、ビス（ジエトキシメチルシリル）メタン、ビス（ジエトキシメチルシリル）エタン、ビス（メチルジエトキシシリル）メタン、（ジエトキシメチルシリル）（ジエトキシシリル）メタン及びこれらの組み合わせ、からなる群より選択される少なくとも１つのケイ素含有前駆体を導入する導入工程、
酸素含有源を該反応チャンバー内へ導入する導入工程；及び
気相堆積プロセスを介して該酸化ケイ素層を堆積する堆積工程、を含む、方法。
[１７]
該酸化ケイ素が、以下の特性：約２．２／ｃｍ 3 以上の密度、約−３００〜約−１００ＭＰａの範囲の応力、８００℃までの熱処理後の５０ＭＰａ以下の応力シフト、及びこれらの組み合わせ、のうち少なくとも１又は複数を有する、項目１６に記載の方法。
[１８]
該窒化ケイ素が、以下の特性：約２．３ｇ／ｃｍ 3 以上の密度、約５０〜約３００ＭＰａの範囲の応力、８００℃までの熱処理後の３００ＭＰａ以下の応力シフト、及びこれらの組み合わせ、のうち少なくとも１又は複数を有する、項目１６に記載の方法。
[１９]
該酸化ケイ素層が、約５０ｎｍ／ｍｉｎ〜約５００ｎｍ／ｍｉｎの範囲の堆積速度を有する、項目１６に記載の方法。
[２０]
該酸素含有源が、水（Ｈ 2 Ｏ）、酸素（Ｏ 2 ）、酸素プラズマ、オゾン（Ｏ 3 ）、ＮＯ、Ｎ 2 Ｏ、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ 2 ）、Ｎ 2 Ｏプラズマ、一酸化炭素（ＣＯ）プラズマ、二酸化炭素（ＣＯ 2 ）プラズマ、及びこれらの組み合わせ、からなる群より選択される、項目１６に記載の方法。
[２１]
該窒素含有源が、アンモニア、ヒドラジン、モノアルキルヒドラジン、ジアルキルヒドラジン、窒素、窒素プラズマ、窒素／水素、窒素／ヘリウム、窒素／アルゴンプラズマ、アンモニアプラズマ、アンモニア／ヘリウムプラズマ、アンモニア／アルゴンプラズマ、アンモニア／窒素プラズマ、ＮＦ 3 、ＮＦ 3 プラズマ、及びこれらの混合物、からなる群より選択される、項目１６に記載の方法。
[２２]
該堆積工程の温度が約４２５℃〜約６００℃の範囲である、項目１６に記載の方法。
[２３]
該堆積プロセスが、プラズマ化学気相堆積（ＰＥＣＶＤ）又はＰＥＣＣＶＤである、項目１６に記載の方法。
[２４]
該ケイ素前駆体がトリシリルアミンを含む、項目１６に記載の方法。
[２５]
該ケイ素含有層が、１０００℃までの温度での熱アニーリングに供される、項目１６に記載の方法。
[２６]
該酸化ケイ素層が、８００℃までの熱処理後に、実質的にゼロの収縮又は約３％以下若しくは２％以下若しくは１％以下の収縮及び約５０ＭＰａの応力変化を有する、項目１６に記載の装置。
[２７]
該酸化ケイ素層が、熱Ｈ 3 ＰＯ 4 において実質的にゼロのウェットエッチング速度を有する、項目１６に記載の装置。
[２８]
該窒化ケイ素層が、５０ｎｍ／ｍｉｎ以上の成長速度を有する、項目１６に記載の装置。
[２９]
該窒化ケイ素層が、８００℃までの熱処理後に、最小限の収縮及び３００ＭＰａ未満の応力変化を有する、項目１６に記載の装置。
[３０]
積層されたケイ素含有膜の数が、酸化ケイ素及び窒化ケイ素を交互に含み、酸化ケイ素層の層の数が約４８〜約１２８層の範囲であり、窒化ケイ素層の数が約４８〜約１２８層であり；各酸化ケイ素層が同一の厚さを有し各窒化ケイ素層が同一の厚さを有する、項目１６に記載の方法。
[３１]
式Ｉ〜ＩＩＩを有する化合物から選択されるケイ素含有前駆体を含む複数のケイ素含有膜を堆積するための組成物であって
（式中、Ｒはそれぞれ独立して、水素、直鎖又は分岐Ｃ 2 〜Ｃ 10 アルキル基；直鎖又は分岐Ｃ 3 〜Ｃ 12 アルケニル基；直鎖又は分岐Ｃ 3 〜Ｃ 12 アルキニル基；Ｃ 4 〜Ｃ 10 環状アルキル基；及びＣ 6 〜Ｃ 10 アリール基から選択され；Ｒ 1 はそれぞれ独立して、直鎖又は分岐Ｃ 1 〜Ｃ 10 アルキル基；直鎖又は分岐Ｃ 3 〜Ｃ 12 アルケニル基；直鎖又は分岐Ｃ 3 〜Ｃ 12 アルキニル基；Ｃ 4 〜Ｃ 10 環状アルキル基；及びＣ 6 〜Ｃ 10 アリール基から選択される）、該化合物が、ハロゲン化物からなる群より選択される１又は複数の不純物を実質的に含まない、組成物。

Claims (31)

  1. 酸化ケイ素層及び窒化ケイ素層を含む複数のケイ素含有層を基板の少なくとも１つの表面の上に堆積する方法であって：
    該基板の該少なくとも１つの表面を反応チャンバー内に提供する提供工程；
    式Ｉ〜ＩＩＩを有する化合物から選択される少なくとも１つのケイ素前駆体を該反応チャンバー内へ導入する導入工程
    （式中、Ｒはそれぞれ独立して、水素、直鎖又は分岐Ｃ2〜Ｃ10アルキル基；直鎖又は分岐Ｃ2〜Ｃ12アルケニル基；直鎖又は分岐Ｃ2〜Ｃ12アルキニル基；Ｃ4〜Ｃ10環状アルキル基；及びＣ6〜Ｃ10アリール基から選択され；Ｒ1はそれぞれ独立して、直鎖又は分岐Ｃ1〜Ｃ10アルキル基；直鎖又は分岐Ｃ3〜Ｃ12アルケニル基；直鎖又は分岐Ｃ3〜Ｃ12アルキニル基；Ｃ4〜Ｃ10環状アルキル基；及びＣ6〜Ｃ10アリール基から選択される）；
    酸素含有源及び窒素含有源から選択される源を該反応チャンバー内へ導入する導入工程；及び
    気相堆積プロセスを介して多層スタックを該基板の該少なくとも１つの表面の上に堆積する堆積工程であって、該気相堆積プロセスが、化学気相堆積（ＣＶＤ）、プラズマ化学気相堆積（ＰＥＣＶＤ）、周期的化学気相堆積（ＣＣＶＤ）、プラズマ周期的化学気相堆積（ＰＥＣＣＶＤ）、原子層堆積（ＡＬＤ）、及びプラズマ原子層堆積（ＰＥＡＬＤ）から成る群から選択され；好ましくはプラズマ化学気相堆積（ＰＥＣＶＤ）である、堆積工程；を含み、
    該少なくとも１つの酸化ケイ素層が、約１．９グラム毎立方センチメートル（ｇ／ｃｍ3又はｇ／ｃｃ）以上の密度；４ｘ１０22原子／ｃｍ3以下の水素含量；約−３００ＭＰａ〜−１００ＭＰａの範囲の応力、４．５以下の比誘電率、８ＭＶ／ｃｍ以上の膜絶縁破壊電界で１０-9Ａ／ｃｍ2以下の漏洩電流；及びこれらの組み合わせから選択される特性のうち１又は複数を有し；
    該少なくとも１つの窒化ケイ素層が、以下の特性：約２．２ｇ／ｃｍ3以上の密度；約４ｘ１０22原子／ｃｍ3以下の水素含量、約５０ＭＰａ〜約３００ＭＰａの範囲の応力；約７００〜約１，０００℃の範囲の少なくとも１回の熱処理後の３００ＭＰａ以下の応力変化、熱Ｈ3ＰＯ4における１０ｎｍ／ｍｉｎ以上のウェットエッチング速度、及びこれらの組み合わせ、のうち１又は複数を有する、方法。
  2. 該酸化ケイ素層が、以下の特性：約２．２／ｃｍ3以上の密度、約−３００〜約−１００ＭＰａの範囲の応力、８００℃までの熱処理後の５０ＭＰａ以下の応力シフト、及びこれらの組み合わせ、のうち少なくとも１又は複数を有する、請求項１に記載の方法。
  3. 該窒化ケイ素層が、以下の特性：約２．３ｇ／ｃｍ3以上の密度、約５０〜約３００ＭＰａの範囲の応力、８００℃までの熱処理後の３００ＭＰａ以下の応力シフト、及びこれらの組み合わせ、のうち少なくとも１又は複数を有する、請求項１に記載の方法。
  4. 該酸化ケイ素層が、約５０ｎｍ／ｍｉｎ〜約５００ｎｍ／ｍｉｎの範囲の堆積速度を有する、請求項１に記載の方法。
  5. 該酸素含有源が、水（Ｈ2Ｏ）、酸素（Ｏ2）、酸素プラズマ、オゾン（Ｏ3）、ＮＯ、Ｎ2Ｏ、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ2）、Ｎ2Ｏプラズマ、一酸化炭素（ＣＯ）プラズマ、二酸化炭素（ＣＯ2）プラズマ、及びこれらの組み合わせ、からなる群より選択される、請求項１に記載の方法。
  6. 該窒素含有源が、アンモニア、ヒドラジン、モノアルキルヒドラジン、ジアルキルヒドラジン、窒素、窒素プラズマ、窒素／水素、窒素／ヘリウム、窒素／アルゴンプラズマ、アンモニアプラズマ、アンモニア／ヘリウムプラズマ、アンモニア／アルゴンプラズマ、アンモニア／窒素プラズマ、ＮＦ3、ＮＦ3プラズマ、及びこれらの混合物、からなる群より選択される、請求項１に記載の方法。
  7. 該堆積工程の温度が約４２５℃〜約６００℃の範囲である、請求項１に記載の方法。
  8. 該堆積プロセスが、プラズマ化学気相堆積（ＰＥＣＶＤ）又はＰＥＣＣＶＤである、請求項１に記載の方法。
  9. 該ケイ素前駆体がトリシリルアミンを含む、請求項１に記載の方法。
  10. 該ケイ素含有層が、１０００℃までの温度での熱アニーリングに供される、請求項１に記載の方法。
  11. 該酸化ケイ素層が、８００℃までの熱処理後に、実質的にゼロの収縮又は約３％以下若しくは２％以下若しくは１％以下の収縮及び約５０ＭＰａの応力変化を有する、請求項１に記載の装置。
  12. 該酸化ケイ素層が、熱Ｈ3ＰＯ4において実質的にゼロのウェットエッチング速度を有する、請求項１に記載の装置。
  13. 該窒化ケイ素層が、５０ｎｍ／ｍｉｎ以上の成長速度を有する、請求項１に記載の装置。
  14. 該窒化ケイ素層が、８００℃までの熱処理後に、最小限の収縮及び３００ＭＰａ未満の応力変化を有する、請求項１に記載の装置。
  15. 積層されたケイ素含有膜の数が、酸化ケイ素及び窒化ケイ素を交互に含み、酸化ケイ素層の層の数が約４８〜約１２８層の範囲であり、窒化ケイ素層の数が約４８〜約１２８層であり；各酸化ケイ素層が同一の厚さを有し各窒化ケイ素層が同一の厚さを有する、請求項１に記載の方法。
  16. 複数のケイ素含有層を含む装置を形成する方法であって、該ケイ素含有層が半導体基板の少なくとも１つの表面の上の酸化ケイ素層及び窒化ケイ素層から選択され、
    半導体基板の該少なくとも１つの表面を提供する提供工程；
    式Ｉ〜ＩＩＩを有する化合物から選択される少なくとも１つのケイ素含有前駆体を導入する導入工程
    （式中、Ｒはそれぞれ独立して、水素、直鎖又は分岐Ｃ2〜Ｃ10アルキル基；直鎖又は分岐Ｃ3〜Ｃ12アルケニル基；直鎖又は分岐Ｃ3〜Ｃ12アルキニル基；Ｃ4〜Ｃ10環状アルキル基；及びＣ6〜Ｃ10アリール基から選択され；Ｒ1はそれぞれ独立して、直鎖又は分岐Ｃ1〜Ｃ10アルキル基；直鎖又は分岐Ｃ3〜Ｃ12アルケニル基；直鎖又は分岐Ｃ3〜Ｃ12アルキニル基；Ｃ4〜Ｃ10環状アルキル基；及びＣ6〜Ｃ10アリール基から選択される）；
    窒素含有源を該反応チャンバー内へ導入する導入工程；
    気相堆積プロセスを介して該窒化ケイ素層を堆積する堆積工程；
    シラン、ジシラン、テトラエトキシシラン（ＴＥＯＳ）、トリエトキシシラン（ＴＥＳ）、テトラメトキシシラン、トリメトキシシラン、ジ−ｔｅｒｔ−ブトキシシラン（ＤＴＢＯＳ）、ジ−ｔｅｒｔ−ペントキシシラン（ＤＴＰＯＳ）、ジエチルシラン、トリエチルシラン、ジエトキシメチルシラン、ジメトキシメチルシラン、ジ（第三級）ブトキシメチルシラン、メチルトリアセトキシシラン、ジメチルアセトキシシラン、ジメチルジアセトキシシラン、ジメチルジメトキシシラン、ジメチルジエトキシシラン、メチルトリエトキシシラン、ネオヘキシルトリエトキシシラン、ネオペンチルトリメトキシシラン、ジアセトキシメチルシラン、フェニルジメトキシシラン、フェニルジエトキシシラン、フェニルトリエトキシシラン、フェニルトリメトキシシラン、フェニルメチルジメトキシシラン、１，３，５，７−テトラメチルテトラシクロシロキサン、オクタメチルテトラシクロシロキサン、１，１，３，３−テトラメチルジシロキサン、１−ネオヘキシル−１，３，５，７−テトラメチルシクロテトラシロキサン、ヘキサメチルジシロキサン、１，３−ジメチル−１−アセトキシ−３−エトキシジシロキサン、１，２−ジメチル−１，２−ジアセトキシ−１，２−ジエトキシジシラン、１，３−ジメチル−１，３−ジエトキシジシロキサン、１，３−ジメチル−１，３−ジアセトキシジシロキサン、１，２−ジメチル−１，１，２，２−テトラアセトキシジシラン、１，２−ジメチル−１，１，２，２−テトラエトキシジシラン、１，３−ジメチル−１−アセトキシ−３−エトキシジシロキサン、１，２−ジメチル−１−アセトキシ−２−エトキシジシラン、メチルアセトキシ（第三級）ブトキシシラン、メチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシラン、ヘキサメチルジシラン、テトラメチルジシラン、及びジメチルジシラン、ヘキサメチルジシロキサン（ＨＭＤＳＯ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）及びテトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ビス（トリエトキシシリル）メタン、ビス（トリエトキシシリル）エタン、ビス（トリメトキシシリル）メタン、ビス（トリメトキシシリル）エタン、ビス（ジエトキシメチルシリル）メタン、ビス（ジエトキシメチルシリル）エタン、ビス（メチルジエトキシシリル）メタン、（ジエトキシメチルシリル）（ジエトキシシリル）メタン及びこれらの組み合わせ、からなる群より選択される少なくとも１つのケイ素含有前駆体を導入する導入工程、
    酸素含有源を該反応チャンバー内へ導入する導入工程；及び
    気相堆積プロセスを介して該酸化ケイ素層を堆積する堆積工程、を含む、方法。
  17. 該酸化ケイ素が、以下の特性：約２．２／ｃｍ3以上の密度、約−３００〜約−１００ＭＰａの範囲の応力、８００℃までの熱処理後の５０ＭＰａ以下の応力シフト、及びこれらの組み合わせ、のうち少なくとも１又は複数を有する、請求項１６に記載の方法。
  18. 該窒化ケイ素が、以下の特性：約２．３ｇ／ｃｍ3以上の密度、約５０〜約３００ＭＰａの範囲の応力、８００℃までの熱処理後の３００ＭＰａ以下の応力シフト、及びこれらの組み合わせ、のうち少なくとも１又は複数を有する、請求項１６に記載の方法。
  19. 該酸化ケイ素層が、約５０ｎｍ／ｍｉｎ〜約５００ｎｍ／ｍｉｎの範囲の堆積速度を有する、請求項１６に記載の方法。
  20. 該酸素含有源が、水（Ｈ2Ｏ）、酸素（Ｏ2）、酸素プラズマ、オゾン（Ｏ3）、ＮＯ、Ｎ2Ｏ、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ2）、Ｎ2Ｏプラズマ、一酸化炭素（ＣＯ）プラズマ、二酸化炭素（ＣＯ2）プラズマ、及びこれらの組み合わせ、からなる群より選択される、請求項１６に記載の方法。
  21. 該窒素含有源が、アンモニア、ヒドラジン、モノアルキルヒドラジン、ジアルキルヒドラジン、窒素、窒素プラズマ、窒素／水素、窒素／ヘリウム、窒素／アルゴンプラズマ、アンモニアプラズマ、アンモニア／ヘリウムプラズマ、アンモニア／アルゴンプラズマ、アンモニア／窒素プラズマ、ＮＦ3、ＮＦ3プラズマ、及びこれらの混合物、からなる群より選択される、請求項１６に記載の方法。
  22. 該堆積工程の温度が約４２５℃〜約６００℃の範囲である、請求項１６に記載の方法。
  23. 該堆積プロセスが、プラズマ化学気相堆積（ＰＥＣＶＤ）又はＰＥＣＣＶＤである、請求項１６に記載の方法。
  24. 該ケイ素前駆体がトリシリルアミンを含む、請求項１６に記載の方法。
  25. 該ケイ素含有層が、１０００℃までの温度での熱アニーリングに供される、請求項１６に記載の方法。
  26. 該酸化ケイ素層が、８００℃までの熱処理後に、実質的にゼロの収縮又は約３％以下若しくは２％以下若しくは１％以下の収縮及び約５０ＭＰａの応力変化を有する、請求項１６に記載の装置。
  27. 該酸化ケイ素層が、熱Ｈ3ＰＯ4において実質的にゼロのウェットエッチング速度を有する、請求項１６に記載の装置。
  28. 該窒化ケイ素層が、５０ｎｍ／ｍｉｎ以上の成長速度を有する、請求項１６に記載の装置。
  29. 該窒化ケイ素層が、８００℃までの熱処理後に、最小限の収縮及び３００ＭＰａ未満の応力変化を有する、請求項１６に記載の装置。
  30. 積層されたケイ素含有膜の数が、酸化ケイ素及び窒化ケイ素を交互に含み、酸化ケイ素層の層の数が約４８〜約１２８層の範囲であり、窒化ケイ素層の数が約４８〜約１２８層であり；各酸化ケイ素層が同一の厚さを有し各窒化ケイ素層が同一の厚さを有する、請求項１６に記載の方法。
  31. 式Ｉ〜ＩＩＩを有する化合物から選択されるケイ素含有前駆体を含む複数のケイ素含有膜を堆積するための組成物であって
    （式中、Ｒはそれぞれ独立して、水素、直鎖又は分岐Ｃ2〜Ｃ10アルキル基；直鎖又は分岐Ｃ3〜Ｃ12アルケニル基；直鎖又は分岐Ｃ3〜Ｃ12アルキニル基；Ｃ4〜Ｃ10環状アルキル基；及びＣ6〜Ｃ10アリール基から選択され；Ｒ1はそれぞれ独立して、直鎖又は分岐Ｃ1〜Ｃ10アルキル基；直鎖又は分岐Ｃ3〜Ｃ12アルケニル基；直鎖又は分岐Ｃ3〜Ｃ12アルキニル基；Ｃ4〜Ｃ10環状アルキル基；及びＣ6〜Ｃ10アリール基から選択される）、該化合物が、ハロゲン化物からなる群より選択される１又は複数の不純物を実質的に含まない、組成物。
JP2016012325A 2015-01-29 2016-01-26 ３ｄデバイスを製造するための方法及び前駆体 Active JP6662648B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201562109381P 2015-01-29 2015-01-29
US62/109,381 2015-01-29
US201562183985P 2015-06-24 2015-06-24
US62/183,985 2015-06-24
US14/871,233 US10354860B2 (en) 2015-01-29 2015-09-30 Method and precursors for manufacturing 3D devices
US14/871,233 2015-09-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018090824A Division JP2018133590A (ja) 2015-01-29 2018-05-09 ３ｄデバイスを製造するための方法及び前駆体

Publications (2)

Publication Number Publication Date
JP2016149537A true JP2016149537A (ja) 2016-08-18
JP6662648B2 JP6662648B2 (ja) 2020-03-11

Family

ID=55272374

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016012325A Active JP6662648B2 (ja) 2015-01-29 2016-01-26 ３ｄデバイスを製造するための方法及び前駆体
JP2018090824A Withdrawn JP2018133590A (ja) 2015-01-29 2018-05-09 ３ｄデバイスを製造するための方法及び前駆体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018090824A Withdrawn JP2018133590A (ja) 2015-01-29 2018-05-09 ３ｄデバイスを製造するための方法及び前駆体

Country Status (7)

Country Link
US (2) US10354860B2 (ja)
EP (1) EP3051001A3 (ja)
JP (2) JP6662648B2 (ja)
KR (2) KR101921192B1 (ja)
CN (1) CN105845549B (ja)
SG (2) SG10201600366WA (ja)
TW (2) TWI664311B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190271075A1 (en) * 2014-10-24 2019-09-05 Versum Materials Us, Llc Compositions and Methods Using Same for Deposition of Silicon-Containing Films
JP2019530235A (ja) * 2016-09-19 2019-10-17 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 酸化ケイ素膜の堆積のための組成物及び方法
JP2019530982A (ja) * 2016-10-07 2019-10-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ＳｉＮの選択的な横方向陥凹化
JP2020513680A (ja) * 2016-11-02 2020-05-14 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 高密度ｏｓｇ膜用シリル架橋アルキル化合物の使用
JP2020517651A (ja) * 2017-04-20 2020-06-18 ディーエヌエフ カンパニー リミテッドＤＮＦ Ｃｏ． Ｌｔｄ． ジシリルアミン化合物、その製造方法、およびそれを含むシリコン含有薄膜蒸着用組成物
JP2020517825A (ja) * 2017-04-20 2020-06-18 ディーエヌエフ カンパニー リミテッドＤＮＦ Ｃｏ． Ｌｔｄ． ジシリルアミン化合物を含むシリコン含有薄膜蒸着用組成物、およびそれを用いたシリコン含有薄膜の製造方法
JP2020526920A (ja) * 2017-07-06 2020-08-31 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 複数の堆積した半導体層のスタックを形成する方法
CN113745230A (zh) * 2020-05-29 2021-12-03 美光科技公司 使用可在不同温度下移除的材料形成电子装置的方法
JP7461926B2 (ja) 2018-07-31 2024-04-04 アプライド マテリアルズ インコーポレイテッド ３ｄ ｎａｎｄのためのｏｎ積層体オーバレイの改善

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9777025B2 (en) * 2015-03-30 2017-10-03 L'Air Liquide, Société pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
US11124876B2 (en) 2015-03-30 2021-09-21 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US9786491B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
KR102378021B1 (ko) * 2016-05-06 2022-03-23 에이에스엠 아이피 홀딩 비.브이. SiOC 박막의 형성
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
CN116978778A (zh) * 2016-06-28 2023-10-31 应用材料公司 用于3d nand存储器器件的基于cvd的氧化物-金属多结构
US11017998B2 (en) 2016-08-30 2021-05-25 Versum Materials Us, Llc Precursors and flowable CVD methods for making low-K films to fill surface features
US10468244B2 (en) * 2016-08-30 2019-11-05 Versum Materials Us, Llc Precursors and flowable CVD methods for making low-K films to fill surface features
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10192734B2 (en) 2016-12-11 2019-01-29 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploration des Procédés Georges Claude Short inorganic trisilylamine-based polysilazanes for thin film deposition
US10332839B2 (en) * 2017-01-06 2019-06-25 United Microelectronics Corp. Interconnect structure and fabricating method thereof
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
JP6564802B2 (ja) * 2017-03-22 2019-08-21 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
US10847529B2 (en) 2017-04-13 2020-11-24 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
JP7249952B2 (ja) 2017-05-05 2023-03-31 エーエスエム アイピー ホールディング ビー．ブイ． 酸素含有薄膜の制御された形成のためのプラズマ増強堆積プロセス
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
CN107564800B (zh) * 2017-08-31 2020-02-18 长江存储科技有限责任公司 一种氮化硅层的制备方法
US11049714B2 (en) * 2017-09-19 2021-06-29 Versum Materials Us, Llc Silyl substituted organoamines as precursors for high growth rate silicon-containing films
CN107895724B (zh) * 2017-11-13 2021-01-22 中国科学院微电子研究所 一种三维存储器及其制作方法
TWI761636B (zh) 2017-12-04 2022-04-21 荷蘭商Ａｓｍ Ｉｐ控股公司 電漿增強型原子層沉積製程及沉積碳氧化矽薄膜的方法
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
CN110028971B (zh) * 2017-12-28 2021-11-09 Oci有限公司 蚀刻组合物及利用其的蚀刻方法
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
SG10201903201XA (en) * 2018-04-11 2019-11-28 Versum Materials Us Llc Organoamino-functionalized cyclic oligosiloxanes for deposition of silicon-containing films
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
KR102346832B1 (ko) * 2018-05-23 2022-01-03 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 식각 방법
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
JP6903040B2 (ja) * 2018-09-21 2021-07-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
KR102492488B1 (ko) 2018-10-22 2023-01-27 현대모비스 주식회사 차량의 제동 제어 장치 및 방법
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
KR20200115061A (ko) * 2019-03-27 2020-10-07 고려대학교 세종산학협력단 박막 트랜지스터 및 박막 트랜지스터의 제조방법
US11189635B2 (en) * 2019-04-01 2021-11-30 Applied Materials, Inc. 3D-NAND mold
CN110176459B (zh) * 2019-06-19 2020-07-03 英特尔半导体(大连)有限公司 用于存储器的沟道柱及其制造方法
WO2021026283A1 (en) * 2019-08-07 2021-02-11 Applied Materials, Inc. Modified stacks for 3d nand
WO2021050659A1 (en) * 2019-09-13 2021-03-18 Versum Materials Us, Llc Monoalkoxysilanes and dense organosilica films made therefrom
KR20220092573A (ko) * 2019-11-01 2022-07-01 어플라이드 머티어리얼스, 인코포레이티드 표면 인케이싱 재료 층
KR20210066989A (ko) * 2019-11-28 2021-06-08 삼성전자주식회사 3차원 반도체 메모리 장치
US11740211B2 (en) * 2020-01-31 2023-08-29 Waters Technologies Corporation LC/MS adduct mitigation by vapor deposition coated surfaces
CN112670167A (zh) * 2020-12-29 2021-04-16 光华临港工程应用技术研发(上海)有限公司 制备氧化硅和氮化硅超晶格结构的方法
US20220216048A1 (en) * 2021-01-06 2022-07-07 Applied Materials, Inc. Doped silicon nitride for 3d nand
CN112885713A (zh) * 2021-01-29 2021-06-01 合肥维信诺科技有限公司 改善膜质的方法和显示面板
US20220415651A1 (en) * 2021-06-29 2022-12-29 Applied Materials, Inc. Methods Of Forming Memory Device With Reduced Resistivity
WO2023086905A1 (en) * 2021-11-15 2023-05-19 Versum Materials Us, Llc Multilayered silicon nitride film

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124942A (ja) * 1992-10-12 1994-05-06 Fuji Electric Co Ltd 絶縁膜の製造方法
JPH1161409A (ja) * 1997-02-19 1999-03-05 Applied Materials Inc 先行プリメタル絶縁層用途に使用されるｈｄｐーｃｖｄ ｐｓｇ膜の形成方法及び装置
JP2008038254A (ja) * 2006-08-03 2008-02-21 Aviza Technology Inc ラジカルアシストによるバッチ式膜堆積
JP2009500857A (ja) * 2005-07-08 2009-01-08 アヴィザ テクノロジー インコーポレイテッド シリコン含有膜の堆積方法
JP2011508434A (ja) * 2007-12-21 2011-03-10 アプライド マテリアルズ インコーポレイテッド 低ウェットエッチング速度の窒化シリコン膜
JP2011243889A (ja) * 2010-05-21 2011-12-01 Mitsubishi Heavy Ind Ltd 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
US20120034451A1 (en) * 2010-08-03 2012-02-09 Samsung Mobile Display Co., Ltd. Substrate for flexible display and method of manufacturing the substrate
US20120064682A1 (en) * 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
WO2013134661A1 (en) * 2012-03-09 2013-09-12 Air Products And Chemicals, Inc. Barrier materials for display devices
JP2014207426A (ja) * 2013-03-21 2014-10-30 東京エレクトロン株式会社 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953635A (en) 1996-12-19 1999-09-14 Intel Corporation Interlayer dielectric with a composite dielectric stack
US6060400A (en) 1998-03-26 2000-05-09 The Research Foundation Of State University Of New York Highly selective chemical dry etching of silicon nitride over silicon and silicon dioxide
WO2000029637A1 (en) * 1998-11-12 2000-05-25 President And Fellows Of Harvard College Diffusion barrier materials with improved step coverage
DE60123813T2 (de) * 2000-04-06 2007-08-02 Asm America Inc., Phoenix Sperrschicht für glasartige werkstoffe
WO2003030224A2 (en) * 2001-07-25 2003-04-10 Applied Materials, Inc. Barrier formation using novel sputter-deposition method
US6541370B1 (en) 2001-09-17 2003-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Composite microelectronic dielectric layer with inhibited crack susceptibility
US7365029B2 (en) 2002-12-20 2008-04-29 Applied Materials, Inc. Method for silicon nitride chemical vapor deposition
US7129171B2 (en) * 2003-10-14 2006-10-31 Lam Research Corporation Selective oxygen-free etching process for barrier materials
US20050101135A1 (en) * 2003-11-12 2005-05-12 Lam Research Corporation Minimizing the loss of barrier materials during photoresist stripping
JP4470023B2 (ja) 2004-08-20 2010-06-02 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード シリコン窒化物膜の製造方法
US8530361B2 (en) * 2006-05-23 2013-09-10 Air Products And Chemicals, Inc. Process for producing silicon and oxide films from organoaminosilane precursors
US7875312B2 (en) * 2006-05-23 2011-01-25 Air Products And Chemicals, Inc. Process for producing silicon oxide films for organoaminosilane precursors
US20080124946A1 (en) 2006-11-28 2008-05-29 Air Products And Chemicals, Inc. Organosilane compounds for modifying dielectrical properties of silicon oxide and silicon nitride films
DE102007009914B4 (de) 2007-02-28 2010-04-22 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement in Form eines Feldeffekttransistors mit einem Zwischenschichtdielektrikumsmaterial mit erhöhter innerer Verspannung und Verfahren zur Herstellung desselben
KR101532366B1 (ko) 2009-02-25 2015-07-01 삼성전자주식회사 반도체 기억 소자
KR101603731B1 (ko) 2009-09-29 2016-03-16 삼성전자주식회사 버티칼 낸드 전하 트랩 플래시 메모리 디바이스 및 제조방법
TWI579916B (zh) 2009-12-09 2017-04-21 諾菲勒斯系統公司 整合可流動氧化物及頂蓋氧化物之新穎間隙填充
US20130157466A1 (en) 2010-03-25 2013-06-20 Keith Fox Silicon nitride films for semiconductor device applications
US8709551B2 (en) 2010-03-25 2014-04-29 Novellus Systems, Inc. Smooth silicon-containing films
KR20110132865A (ko) 2010-06-03 2011-12-09 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US8771807B2 (en) * 2011-05-24 2014-07-08 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for making and using same
US20130220410A1 (en) 2011-09-07 2013-08-29 Air Products And Chemicals, Inc. Precursors for Photovoltaic Passivation
US8933502B2 (en) 2011-11-21 2015-01-13 Sandisk Technologies Inc. 3D non-volatile memory with metal silicide interconnect
US9165788B2 (en) 2012-04-06 2015-10-20 Novellus Systems, Inc. Post-deposition soft annealing
KR101583232B1 (ko) 2012-12-31 2016-01-07 제일모직 주식회사 중합체 제조 방법 및 실리카계 절연막 형성용 조성물
US9018093B2 (en) 2013-01-25 2015-04-28 Asm Ip Holding B.V. Method for forming layer constituted by repeated stacked layers
JP6024484B2 (ja) 2013-01-29 2016-11-16 東京エレクトロン株式会社 成膜方法及び成膜装置
US20140273531A1 (en) 2013-03-14 2014-09-18 Asm Ip Holding B.V. Si PRECURSORS FOR DEPOSITION OF SiN AT LOW TEMPERATURES
US9012322B2 (en) * 2013-04-05 2015-04-21 Intermolecular, Inc. Selective etching of copper and copper-barrier materials by an aqueous base solution with fluoride addition
US9796739B2 (en) * 2013-06-26 2017-10-24 Versum Materials Us, Llc AZA-polysilane precursors and methods for depositing films comprising same
KR102326396B1 (ko) * 2013-09-27 2021-11-12 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 아민 치환된 트리실릴아민 및 트리디실릴아민 화합물
US9233990B2 (en) * 2014-02-28 2016-01-12 Air Products And Chemicals, Inc. Organoaminosilanes and methods for making same
WO2016065221A1 (en) * 2014-10-24 2016-04-28 Air Products And Chemicals, Inc. Compositions and methods using same for deposition of silicon-containing films

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124942A (ja) * 1992-10-12 1994-05-06 Fuji Electric Co Ltd 絶縁膜の製造方法
JPH1161409A (ja) * 1997-02-19 1999-03-05 Applied Materials Inc 先行プリメタル絶縁層用途に使用されるｈｄｐーｃｖｄ ｐｓｇ膜の形成方法及び装置
JP2009500857A (ja) * 2005-07-08 2009-01-08 アヴィザ テクノロジー インコーポレイテッド シリコン含有膜の堆積方法
JP2008038254A (ja) * 2006-08-03 2008-02-21 Aviza Technology Inc ラジカルアシストによるバッチ式膜堆積
JP2011508434A (ja) * 2007-12-21 2011-03-10 アプライド マテリアルズ インコーポレイテッド 低ウェットエッチング速度の窒化シリコン膜
JP2011243889A (ja) * 2010-05-21 2011-12-01 Mitsubishi Heavy Ind Ltd 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
US20120034451A1 (en) * 2010-08-03 2012-02-09 Samsung Mobile Display Co., Ltd. Substrate for flexible display and method of manufacturing the substrate
US20120064682A1 (en) * 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
WO2013134661A1 (en) * 2012-03-09 2013-09-12 Air Products And Chemicals, Inc. Barrier materials for display devices
JP2014207426A (ja) * 2013-03-21 2014-10-30 東京エレクトロン株式会社 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190271075A1 (en) * 2014-10-24 2019-09-05 Versum Materials Us, Llc Compositions and Methods Using Same for Deposition of Silicon-Containing Films
JP2019530235A (ja) * 2016-09-19 2019-10-17 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 酸化ケイ素膜の堆積のための組成物及び方法
US11584854B2 (en) 2016-09-19 2023-02-21 Versum Materials Us, Llc Compositions and methods for the deposition of silicon oxide films
JP2019530982A (ja) * 2016-10-07 2019-10-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ＳｉＮの選択的な横方向陥凹化
JP2020513680A (ja) * 2016-11-02 2020-05-14 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 高密度ｏｓｇ膜用シリル架橋アルキル化合物の使用
JP7025447B2 (ja) 2017-04-20 2022-02-24 ディーエヌエフ カンパニー リミテッド ジシリルアミン化合物を含むシリコン含有薄膜蒸着用組成物、およびそれを用いたシリコン含有薄膜の製造方法
JP2020517651A (ja) * 2017-04-20 2020-06-18 ディーエヌエフ カンパニー リミテッドＤＮＦ Ｃｏ． Ｌｔｄ． ジシリルアミン化合物、その製造方法、およびそれを含むシリコン含有薄膜蒸着用組成物
JP2020517825A (ja) * 2017-04-20 2020-06-18 ディーエヌエフ カンパニー リミテッドＤＮＦ Ｃｏ． Ｌｔｄ． ジシリルアミン化合物を含むシリコン含有薄膜蒸着用組成物、およびそれを用いたシリコン含有薄膜の製造方法
US11319333B2 (en) 2017-04-20 2022-05-03 DNF Co., LTD Disilylamine compound, method for preparing the same, and composition for depositing silicon-containing thin film including the same
JP7025448B2 (ja) 2017-04-20 2022-02-24 ディーエヌエフ カンパニー リミテッド ジシリルアミン化合物、その製造方法、およびそれを含むシリコン含有薄膜蒸着用組成物
JP2020526920A (ja) * 2017-07-06 2020-08-31 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 複数の堆積した半導体層のスタックを形成する方法
JP7007407B2 (ja) 2017-07-06 2022-02-10 アプライド マテリアルズ インコーポレイテッド 複数の堆積した半導体層のスタックを形成する方法
US11056406B2 (en) 2017-07-06 2021-07-06 Applied Materials, Inc. Stack of multiple deposited semiconductor layers
JP7461926B2 (ja) 2018-07-31 2024-04-04 アプライド マテリアルズ インコーポレイテッド ３ｄ ｎａｎｄのためのｏｎ積層体オーバレイの改善
CN113745230A (zh) * 2020-05-29 2021-12-03 美光科技公司 使用可在不同温度下移除的材料形成电子装置的方法

Also Published As

Publication number Publication date
TWI617689B (zh) 2018-03-11
SG10201800673TA (en) 2018-03-28
CN105845549A (zh) 2016-08-10
TW201627519A (zh) 2016-08-01
KR102243988B1 (ko) 2021-04-22
US10354860B2 (en) 2019-07-16
KR20180125928A (ko) 2018-11-26
JP6662648B2 (ja) 2020-03-11
EP3051001A2 (en) 2016-08-03
KR101921192B1 (ko) 2018-11-22
SG10201600366WA (en) 2016-08-30
EP3051001A3 (en) 2016-11-09
US20190304775A1 (en) 2019-10-03
KR20160093551A (ko) 2016-08-08
TWI664311B (zh) 2019-07-01
JP2018133590A (ja) 2018-08-23
US10985013B2 (en) 2021-04-20
CN105845549B (zh) 2020-03-03
US20160225616A1 (en) 2016-08-04
TW201819669A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
JP6662648B2 (ja) ３ｄデバイスを製造するための方法及び前駆体
KR102434249B1 (ko) 규소-함유 막을 증착시키기 위한 조성물 및 방법
JP6356630B2 (ja) 酸素不含ケイ素系膜及びその形成方法
US20200365401A1 (en) Boron-Containing Compounds, Compositions, And Methods For The Deposition Of A Boron Containing Films
US20150099375A1 (en) Methods for Depositing Silicon Nitride Films
EP3620549B1 (en) Methods for making silicon and nitrogen containing films
TWI750577B (zh) 用於含矽膜的組合物及使用其的方法
JP6999620B2 (ja) 高い炭素含有量を有する炭素ドープ酸化ケイ素膜および炭化ケイ素膜の製造方法
TWI742777B (zh) 含有矽雜環烷的組合物及使用其沉積含矽膜的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170519

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180509

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180531

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20180615

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200213

R150 Certificate of patent or registration of utility model

Ref document number: 6662648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250