KR20160093551A - 3ｄ 소자를 제작하기 위한 장치 및 전구체 - Google Patents

3ｄ 소자를 제작하기 위한 장치 및 전구체 Download PDF

Info

Publication number
KR20160093551A
KR20160093551A KR1020160008008A KR20160008008A KR20160093551A KR 20160093551 A KR20160093551 A KR 20160093551A KR 1020160008008 A KR1020160008008 A KR 1020160008008A KR 20160008008 A KR20160008008 A KR 20160008008A KR 20160093551 A KR20160093551 A KR 20160093551A
Authority
KR
South Korea
Prior art keywords
silicon
plasma
less
silicon oxide
silicon nitride
Prior art date
Application number
KR1020160008008A
Other languages
English (en)
Other versions
KR101921192B1 (ko
Inventor
지안헹 리
로버트 고든 리지웨이
신지안 레이
레이몬드 리콜라스 바르티스
빙 한
마드우카르 바스카라 라오
Original Assignee
에어 프로덕츠 앤드 케미칼스, 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 filed Critical 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드
Publication of KR20160093551A publication Critical patent/KR20160093551A/ko
Application granted granted Critical
Publication of KR101921192B1 publication Critical patent/KR101921192B1/ko

Links

Images

Classifications

    • H01L27/11551—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B21/00—Nitrogen; Compounds thereof
    • C01B21/082—Compounds containing nitrogen and non-metals and optionally metals
    • C01B21/087—Compounds containing nitrogen and non-metals and optionally metals containing one or more hydrogen atoms
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02—Silicon compounds
    • C07F7/08—Compounds having one or more C—Si linkages
    • C07F7/10—Compounds having one or more C—Si linkages containing nitrogen having a Si-N linkage
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H01L27/11556—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본원에는 규소-함유 층이 산화규소 및 질화규소 층 또는 막으로부터 선택된 복수의 규소-함유 층을 포함하는 장치가 기술된다. 또한, 본원에 사용될 장치, 예를 들어 3D 수직 NAND 플래시 메모리 스택(flash memory stack)을 형성시키는 방법이 기술된다. 하나의 특정 양태 또는 장치에서, 산화규소 층은 약간의 압축 응력 및 양호한 열적 안정성을 포함한다. 장치의 이러한 양태 또는 다른 양태에서, 질화규소 층은 약간의 인장 응력, 및 약 800℃ 이하의 열처리 후 300 MPa 미만의 응력 변화를 포함한다. 장치의 이러한 양태 또는 다른 양태에서, 질화규소 층은 고온 H3PO4에서 산화규소 층 보다 훨씬 빠르게 에칭하여, 양호한 에칭 선택성을 나타낸다.

Description

3Ｄ 소자를 제작하기 위한 장치 및 전구체{METHOD AND PRECURSORS FOR MANUFACTURING 3D DEVICES}
관련 출원에 대한 상호 참조
본 출원은 2015년 1월 29일에 출원된 미국가출원번호 제62/109,381호, 및 2015년 6월 24일에 출원된 미국가출원번호 제62/183,985호를 우선권으로 주장하며, 이러한 문헌 둘 모두는 전문이 본원에 참고로 포함된다.
전 세계적인 데이타 전송은 폭발적인 속도로 계속 성장하고 있다. 비제한적으로 24, 32, 48, 96, 128개 또는 그 이상의 층과 같은 복수의 층 또는 다층 스택(multilayer stack)을 포함하는 3차원(3D) 플래시 메모리 소자는 보다 작은 공간(footprint)에서 보다 많은 데이타 전송을 가능하게 한다. 더욱 새로운 3D 메모리 소자, 예를 들어 수직형-NAND(vertical-NAND; VNAND) 메모리 소자는 통상적인 NAND 메모리 소자와 비교하여 적어도 두 배의 쓰기 속도(write speed), 10배 이상의 내구성(endurance), 및 대략 절반의 전력 소비를 가지고, 비제한적으로 24, 32, 48, 또는 96개의 층 또는 그 이상의 층과 같은 복수의 층을 포함한다. 이러한 다층 스택을 증착시키기 위하여, 최종 사용자는 통상적으로 산화규소 및 질화규소 막의 교호 증착(alternative deposition)을 이용한다. 특정 적용을 위하여, 질화규소 막은 희생 층으로서, 여기서 이러한 층은 하나 이상의 후속 가공 단계에서 제거된다.
일반적으로, 산화규소 막은 약 -300 내지 약 -100 메가파스칼(MegaPascal; MPa) 범위의 압축 응력을 갖는다. 산화규소 층의 압축 응력의 균형을 잡고 다수의 층, 예를 들어 24, 32 48, 96, 또는 128개의 층을 증착시킨 후 구조물 크래킹 또는 붕괴를 방지하기 위하여, 질화규소 막은 약 +50 내지 약 +300 MPa 범위의 인장 응력을 가져야 한다. 대부분의 규소-함유 전구체에 대하여, 막의 응력을 상승시키는 것은 통상적으로 막 품질을 떨어뜨린다. 특정 적용, 예를 들어, 구조물을 700℃ 보다 높은 온도에서 수행되는 에픽택셜(epitaxial) 규소 증착 단계로 처리하는 NAND 및 3D VNAND 소자를 제조하기 위한 적용에서, 질화규소 막은 또한, 최소 수축률 및 300 MPa 미만의 응력 변화를 가져야 한다.
미국공개번호 제2014/0284808호에는 650 내지 750℃ 또는 보다 높은 온도에서 화학적 증기 증착(CVD) 방법을 이용하여 산화규소 증착을 위한 전구체 테트라에톡시실란(TEOS) 및 질화물 증착을 위한 디클로로실란의 사용이 기재되어 있다.
미국공개번호 US 2008/0260969호 및 미국특허번호 제8,357,430호 둘 모두에는 전구체 트리실릴아민 (TSA)을 사용하여 질화규소의 고품질 플라즈마 강화 화학적 증기 증착 (PECVD)을 위한 방법이 기재되어 있다.
미국공개번호 제2014/0213065호 또는 미국특허번호 제9,018,093호에는 제1 층 및 제2 층을 포함하는 적층된 층(stacked layer)을 증착시키는 방법으로서, 각 적층된 층이 동일한 두께를 갖는 방법이 기재되어 있다.
미국공개번호 제2014/0213067호에는 원자층 증착에 의한 SiOCN 막 증착 또는 SiCN/SiCO 스택을 위한 방법이 기재되어 있다.
또한, SiH4 기반 질화규소 막을 위한 응력 조절에 대한 집중적인 연구가 있었다. 이러한 연구가 다루고 있는 토픽(topic)들 중 일부는 하기와 같다: NH3:SiH4 비가 높을수록, 플라즈마 출력이 낮을수록, 압력이 높을수록, 그리고 온도가 높을수록 얻어진 인장 응력에 영향을 미친다.
이에 따라, 당해 분야에서는 하기 장점들 중 하나 이상을 제공하는, 적어도 하나의 산화규소 층 및 적어도 하나의 질화규소 층을 포함하는 3D 메모리 소자 또는 이를 제조하기 위한 장비 및 방법이 요구된다: 두 가지 타입의 층들 모두를 증착시키기 위한 단일 규소-함유 전구체의 사용; 전체 다층 스택의 응력 축적을 방지하기 위한 약 50 내지 약 +300 (MPa) 범위의 인장 응력을 갖는 적어도 하나의 질화규소 막; 가공 후 이의 절연 특성을 유지하는 것을 의미하는 양호한 전기적 성질; 최소 막 수축률 및 응력 변화가 존재함을 의미하는 우수한 열적 안정성; 처리량 및 막 성질을 개선시키기 위한 동일한 조건 하에서의 실란과 같은 다른 전구체 보다 더욱 높은 증착률; 희생 질화물 층이 용이하게 제거될 수 있는 습식 에칭 선택성; 개선된 전기적 성능; 장시간 안정성; 및 이들의 조합. 제작 공정을 단순화하고 처리량을 개선시키기 위하여, 두 가지 층들 모두를 위한 단일 규소-함유 전구체를 사용하여 고품질의 산화규소 및 질화규소 막을 증착시키는 것이 유리할 것이다.
본원에는 적어도 하나의 산화규소 층 및 적어도 하나의 질화규소 층을 포함하는 장치로서, 적어도 하나의 산화규소 층 및 적어도 하나의 질화규소 층이 특정 특징을 갖는 장치가 기술된다. 또한, 본원에는 예를 들어, 비제한적으로 3D VNAND 소자와 같은 메모리 소자 내의 층으로서 사용되는 적어도 하나의 산화규소 층 및 적어도 하나의 질화규소 층을 포함하는 장치, 다층 스택, 또는 복수의 규소-함유 층을 형성시키는 방법이 기술된다.
상기에 언급된 바와 같이, 본 장치는 적어도 하나의 산화규소 층 또는 막 및 적어도 하나의 질화규소 층 또는 막을 포함하는 다층 스택을 포함한다. 일부 구체예에서, 층의 갯수는 산화규소 및 질화규소를 포함하는 2 내지 1,000개의 층의 범위일 수 있다. 하나의 특정 구체예에서, 다층 스택 또는 장치는 산화규소 막 및 질화규소 막이 교호하는 24, 48, 64, 96, 또는 128개의 스택(stack)을 포함하며, 여기서 각 스택은 하나의 산화규소 층 및 하나의 질화규소 층으로 이루어진다. 이러한 또는 다른 구체예에서, 장치는 산화규소 막 및 질화규소 막이 교호하는 적어도 50개 이상의 스택으로 이루어진다. 이러한 또는 다른 구체예에서, 본원에 기술된 적어도 하나의 산화규소 막은 하기 성질들 중 적어도 하나 이상을 갖는다: 1 입방 센티미터 당 약 1.9 그램 이상의 밀도(g/㎤ 또는 g/cc); 4 x1022 원자/㎤ 이하의 수소 함량; -100 MPa 이하의 응력, 4.5 이하의 유전 상수, 8 MV/cm 이상의 막 파괴 전계에서 10-9 A/㎠ 이하의 누설 전류; 및 이들의 조합. 이러한 또는 다른 구체예에서, 본원에 기술된 적어도 하나의 질화규소 층은 하기 성질들 중 적어도 하나 이상을 갖는다: 약 2.2 g/㎤ 이상의 밀도; 약 4x1022 원자/㎤ 이하의 수소 함량, +50 MPa 이상의 응력, 약 700 내지 약 1,000℃ 범위의 적어도 하나의 열처리 후 300 MPa 이하의 응력 변화, 고온 H3PO4에서 10 nm/min 이상의 습식 에칭률, 및 이들의 조합.
일 양태에서, 적어도 하나의 산화규소 층; 및 적어도 하나의 질화규소 층을 포함하는 기판을 포함하는 장치로서, 질화규소 층이 푸리에 변환 적외분광법(Fourier transform infrared spectroscopy; FT-IR), 러더퍼드 후산란 분광법(Rutherford Backscattering Spectrometry; RBS), 또는 수소 전방 산란(hydrogen forward scattering; HFS), 또는 다른 방법과 같은 분석 기술에 의해 측정하는 경우에 약 4x1022 원자/㎤ 이하의 수소 함량 및 약 2.3 g/㎤ 이상의 밀도를 포함하는 장치가 제공된다. 일 구체예에서, 적어도 하나의 산화규소 층 및 적어도 하나의 질화규소 층은 화학식 I 내지 화학식 III을 갖는 화합물로서 본원에 기술된 적어도 하나의 규소 전구체와 같은 동일한 전구체를 사용하여 증착된다. 대안적인 구체예에서, 적어도 하나의 산화규소 층은 적어도 질화규소 층과는 상이한 규소 전구체를 사용하여 증착된다. 후속 구체예에서, 적어도 하나의 질화규소 층은 화학식 I 내지 화학식 III을 갖는 화합물로서 본원에 기술된 적어도 하나의 규소 전구체를 사용하여 증착된다.
다른 양태에서, 산화규소 층; 산화금속의 적어도 일부 상에 증착된 질화규소 층으로서 약 2.3 g/㎤ 이상의 밀도, 4x1022 원자/㎤ 이하의 수소 함량을 포함하는 질화규소 층; 및 산화금속 층과 질화규소 층 사이에 증착된 산화규소 층으로서, 약 2.2 g/㎤ 이상의 밀도를 포함하는 산화규소 층을 포함하는 기판을 포함하는 장치가 제공된다.
또 다른 양태에서, 기판의 적어도 하나의 표면 상에 적어도 하나의 산화규소 층 또는 적어도 하나의 질화규소 층으로부터 선택된 복수의 규소-함유 막을 증착시키는 방법으로서,
반응 챔버에 기판의 적어도 하나의 표면을 제공하는 단계;
반응 챔버에 화학식 I 내지 화학식 III을 갖는 화합물로부터 선택된 적어도 하나의 규소 전구체를 도입하는 단계;
반응 챔버에 산소-함유 공급원 및 질소-함유 공급원으로부터 선택된 공급원을 도입하는 단계; 및
증기 증착 공정을 통해 기판의 적어도 하나의 표면 상에 규소-함유 층을 증착시키는 단계로서, 증기 증착 공정이 화학적 증기 증착 (CVD), 플라즈마 강화 화학적 증기 증착 (PECVD), 사이클릭 화학적 증기 증착 (CCVD), 플라즈마 강화 사이클릭 화학적 증기 증착 (PECCVD), 원자층 증착 (ALD), 및 플라즈마 강화 원자층 증착 (PEALD); 바람직하게 플라즈마 강화 화학적 증기 증착 (PECVD)으로 이루어진 군으로부터 선택된 단계를 포함하는 방법이 제공된다:
Figure pat00001
상기 식에서, R은 각각 독립적으로 수소, 선형 또는 분지된 C2 내지 C10 알킬기; 선형 또는 분지된 C2 내지 C12 알케닐기; 선형 또는 분지된 C2 내지 C12 알키닐기; C4 내지 C10 환형 알킬기; 및 C6 내지 C10 아릴기로부터 선택되며; R1은 각각 독립적으로 선형 또는 분지된 C1 내지 C10 알킬기; 선형 또는 분지된 C3 내지 C12 알케닐기; 선형 또는 분지된 C3 내지 C12 알키닐기; C4 내지 C10 환형 알킬기; 및 C6 내지 C10 아릴기로부터 선택된다. 하나의 특정 구체예에서, 증착 단계는 약 25℃ 내지 약 1000℃, 또는 약 400℃ 내지 약 1000℃, 또는 약 400℃ 내지 약 600℃, 또는 약 450℃ 내지 약 550℃ 범위의 하나 이상의 온도에서 수행된다.
또 다른 양태에서, 기판의 적어도 하나의 표면 상에 질화규소 막을 증착시키는 방법으로서,
반응 챔버에 기판의 적어도 하나의 표면을 제공하는 단계;
반응 챔버에 하기 화학식 I 내지 화학식 III을 갖는 화합물로부터 선택된 적어도 하나의 규소 전구체를 도입하는 단계;
반응 챔버에 질소-함유 공급원을 도입하는 단계; 및
증기 증착 공정을 통해 기판의 적어도 하나의 표면 상에 질화규소 층을 증착시키는 단계로서, 증기 증착 공정이 화학적 증기 증착 (CVD), 플라즈마 강화 화학적 증기 증착 (PECVD), 사이클릭 화학적 증기 증착 (CCVD), 플라즈마 강화 사이클릭 화학적 증기 증착 (PECCVD), 원자층 증착 (ALD), 및 플라즈마 강화 원자층 증착 (PEALD); 바람직하게 플라즈마 강화 화학적 증기 증착 (PECVD)으로 이루어진 군으로부터 선택되는 단계를 포함하는 방법이 제공된다. 하나의 특정 구체예에서, 증착 단계는 주변 온도 (예를 들어, 약 23℃) 내지 1000℃, 또는 약 400℃ 내지 약 1000℃, 또는 약 400℃ 내지 약 600℃, 또는 약 450℃ 내지 약 550℃ 범위의 하나 이상의 온도에서 수행된다.
도 1은 반도체 기판(001) 상에 교호하는 산화규소 층(002) 및 질화규소 층(003)을 포함하는 장치 또는 다층 구조물의 일 구체예를 도시한 것이다.
도 2는 트렌치 에칭(trench etching) 및 플로이(ploy) Si 성장 후 고온 H3PO4 에칭에 의한 희생 질화규소 층의 제거를 도시한 것이다.
도 3은 실시예 1에서의 두 개의 예시적 TSA-증착된 산화규소 함유 막의 누설 전류 및 파괴 전압을 도시한 것이다. 필름은 낮은 누설 전류 및 높은 파괴 전계를 나타내었으며, 도면에 나타낸 임의 노이즈는 툴 불안정성(tool instability)에 기인한 것이다.
도 4는 실시예 4에서의 교호하는 산화규소 층 및 질화규소 층의 128개의 스택의 주사전자현미경(SEM) 이미지를 제공하는 것으로서, 이는 산화물 층 및 질화물 층 간의 경계면이 명확하고 구별됨을 나타낸다.
도 5a 및 도 5b는 질화규소 층을 제거하기 위해 90초 동안 고온 (160 내지 165℃) H3PO4 베쓰에서 스택을 함침시킨 후 실시예 4에서의 교호하는 산화규소 층 및 질화규소 층의 128개의 스택의 상이한 시점의 SEM 이미지를 제공하는 것으로서, 이는 질화규소 층이 선택적으로 제거될 수 있음을 나타낸다.
도 6은 실시예 9에서의 실리콘 기판 상의 산화물/질화물의 세 개의 2층 구조물 중의 질소 농도의 동적 SIMS 프로파일을 도시한 것이다.
예를 들어, 3D VNAND 플래시 메모리 소자와 같은 복수의 산화규소 막 및 질화규소 층 또는 막을 포함하는 장치 또는 다층 구조물은 전자기기 산업에서 여러 상이한 적용을 위해 사용되고 있다. 하나의 특정 구체예에서, 이러한 다층 구조물은 (i) 높은 밀도(예를 들어, X-선 반사율에 의해 측정하는 경우 2.3 g/㎤ 초과), 응력 툴(stress tool)에 의해 측정하는 경우 50 MPa 내지 300 MPa의 인장 응력, 3% 미만의 막 수축률 및/또는 약 700℃ 이상의 하나 이상의 온도에서 수행된 열처리로 처리한 후 300 MPa 미만의 응력 변화(stress drift), 약 50 nm/min 이상의 증착률, 및 이들의 조합의 특징들 중 적어도 하나 이상을 나타내는 실리콘 질소 층 또는 막; 및 (ii) 1 입방 센티미터 당 약 1.9 그램 이상의 밀도(g/㎤ 또는 g/cc), 4 x1022 원자/㎤ 이하의 수소 함량, -100 MPa 이하의 응력, 4.5 이하의 유전 상수, 8MV/cm 이상에서 10-9 A/㎠ 이하의 누설 전류, 8 MV/cm 이상의 막 파괴 전계, 및 이들의 조합의 특징들 중 적어도 하나 이상을 나타내는 산화규소 층 또는 막을 포함한다. 이러한 또는 다른 구체예에서, 본원에 기술된 장치에서 질화규소 막은 약 700℃ 내지 약 1,200℃ 또는 약 700℃ 내지 약 1000℃ 범위의 온도 중 하나 이상에서 고온 열처리 또는 어닐(anneal)로 처리 후 하기 성질들 중 하나 이상 성질의 실질적인 변화, 또는 3% 이하, 2% 이하, 또는 1% 이하의 변화를 나타낸다. 하나의 특정 구체예에서, 산화규소 막 및 질화규소 막은 단일 전구체에 의해 형성된다. 이러한 또는 다른 구체예에서, 질화규소 막은 산화규소 막 보다는 고온 H3PO4에서 보다 높은 습식 에칭 선택성을 나타내며, 즉, 질화규소 막은 약 120 내지 약 200℃, 또는 약 140 내지 약 170℃, 또는 약 160 내지 약 165℃ 범위의 온도에서 고온 H3PO4에서 실리콘 및 산소 함유 막 보다 훨씬 빠르게 에칭한다.
실란(SiH4)과 같은 통상적인 전구체를 사용하는 방법 이외에, 단일 전구체를 사용하여 산화규소 층 및 질화규소 층의 교호하는 2-층 구조를 포함하는 다층 막을 증착시키기 위한, 당해 분야에 기술된 방법은 존재하지 않는다. 산화규소 층 및 질화규소 층을 갖는 구조를 증착시키기 위한 단일 전구체를 사용하는 방법을 택하는데 있어서의 과제들 중 하나는 고품질의 규소 및 산소 함유 막이 약간의 압축 응력 (예를 들어, 약 -300 내지 약 -100 메가파스칼 (MPa) 범위)을 갖는 경향이 있다는 것이다. 다층 구조물의 응력 축적 및 스택 크래킹을 방지하기 위하여, 질화규소 막은 산화규소 층의 압축 응력의 균형을 맞추기 위하여 보완적인 인장 응력 (예를 들어, 약 50 내지 300 MPa의 범위)을 가져야 한다. 그러나, 대부분의 유기규소 전구체 및 실란 기반 질화규소 막에 대하여, 얻어진 막 품질은 저하되고 하기 문제점들 중 하나 이상을 나타낼 수 있다: 낮은 밀도 (예를 들어, 2.2 g/㎤ 이하), 열적 어닐링 후 큰 수축률 (예를 들어, 5% 초과, 또는 심지어 10% 초과), 700 MPa 내지 1 GPa까지의 응력 증가, 및 이들의 조합. 적어도 하나의 산화규소 층 및 적어도 하나의 질화규소 층을 포함하는 다층 구조가 3D VNAND 소자에 대해 사용되는 구체예에 대하여, 제작 공정은 통상적으로 약 700℃ 이상의 온도에서 수행되는 하나 이상의 epi 가공 단계를 함유한다. 이러한 구체예에 대하여, 적어도 하나의 규소 및 질화물 함유 막은 약 700℃ 내지 약 1,000℃ 범위의 하나 이상의 온도에서의 열처리를 견뎌내야 한다. 이러한 온도 범위는 적합한 전구체의 수를 대폭 한정한다.
하나 이상의 규소-함유 막(들) 또는 층(들)을 형성시키기 위해 사용되는 방법은 본원에서 증착 공정으로서 지칭된다. 본원에 기술된 방법을 위한 적합한 증착 공정들의 예는 화학적 증기 증착 (CVD), 사이클릭 CVD (CCVD), MOCVD (금속 유기 CVD), 열적 화학적 증기 증착, 플라즈마 강화 화학적 증기 증착 ("PECVD"), 고밀도 PECVD, 광자 유발 CVD, 플라즈마-광자 유발 ("PPECVD"), 저온 화학적 증기 증착, 화학 보조 증기 증착, 고온-필라멘트 화학적 증기 증착, 액체 폴리머 전구체의 CVD, 초임계 유체로부터의 증착, 및 저에너지 CVD (LECVD)를 포함하지만, 이로 제한되지 않는다. 특정 구체예에서, 막은 원자층 증착 (ALD), 플라즈마 강화 ALD (PEALD) 또는 플라즈마 강화 사이클릭 CVD (PECCVD) 공정을 통해 증착된다. 본원에서 사용되는 용어 "화학적 증기 증착 공정"은 기판이 하나 이상의 휘발성 전구체에 노출되고 기판 표면 상에서 반응하고/거나 분해하여 요망되는 증착을 형성시키는 임의 공정을 지칭한다. 본원에서 사용되는 용어 "원자층 증착 공정"은 다양한 조성의 기판 상에 물질의 막을 증착시키는 자가-제한적인 (예를 들어, 각 반응 사이클에서 증착된 막 물질의 양이 일정함), 순차적인 표면 화학을 지칭한다. 본원에서 사용되는 전구체가, 시약 및 공급원이 때때로 "가스상"으로서 기술될 수 있지만, 전구체가 또한 직접 증기화, 버블링 또는 승화를 통해 반응기에 불활성 가스와 함께 또는 이의 없이 이동되는 액체 또는 고체일 수 있는 것으로 이해된다. 일부 경우에서, 증기화된 전구체는 플라즈마 발생기로 통과할 수 있다. 일 구체예에서, 하나 이상의 막은 ALD 공정을 이용하여 증착된다. 다른 구체예에서, 하나 이상의 막은 CCVD 공정을 이용하여 증착된다. 다른 구체예에서, 하나 이상의 막은 열적 CVD 공정을 이용하여 증착된다. 본원에서 사용되는 용어 "반응기"는 비제한적으로, 반응 챔버 또는 증착 챔버를 포함한다.
산화규소 및 질화규소 층과 같은 규소-함유 층을 함유하는 구조는 하기 화학식 I 내지 화학식 III을 갖는 화합물로부터 선택된 적어도 하나의 규소 전구체를 사용하여 증착된다:
Figure pat00002
상기 식에서, R은 각각 독립적으로 수소, 선형 또는 분지된 C2 내지 C10 알킬기; 선형 또는 분지된 C2 내지 C12 알케닐기; 선형 또는 분지된 C2 내지 C12 알키닐기; C4 내지 C10 환형 알킬기; 및 C6 내지 C10 아릴기로부터 선택되며; R1은 각각 독립적으로 선형 또는 분지된 C1 내지 C10 알킬기; 선형 또는 분지된 C3 내지 C12 알케닐기; 선형 또는 분지된 C3 내지 C12 알키닐기; C4 내지 C10 환형 알킬기; 및 C6 내지 C10 아릴기로부터 선택된다. 화학식 I 내지 화학식 III을 갖는 예시적인 규소-함유 전구체는 하기 화합물을 포함하지만, 이로 제한되지 않는다:
Figure pat00003
특정 구체예에서, 본원에 기술된 방법은 반응기에 도입하기 전 및/또는 동안에 전구체들을 분리하는 ALD 또는 CCVD 방법에 의해 전구체들의 사전-반응을 방지한다. 이와 관련하여, 증착 기술, 예를 들어 ALD 또는 CCVD 공정은 막을 증착시키기 위해 사용된다. 일 구체예에서, 막은 기판 표면을 하나 이상의 규소-함유 전구체, 산소 공급원, 질소-함유 공급원, 또는 다른 전구체 또는 시약에 교대로 노출시킴으로써 ALD 공정을 통해 증착된다. 막 성장은 표면 반응, 각 전구체 또는 시약의 펄스 길이, 및 증착 온도의 자가-제한 조절에 의해 진행한다. 그러나, 기판의 표면이 포화된 직후에, 막 성장은 중지시킨다.
기판의 적어도 하나의 표면 상에 산화규소 막 및 질화규소 막으로부터 선택되는 규소-함유 층을 포함하는 다층 구조물을 증착시키는 방법으로서,
기판의 적어도 하나의 표면을 제공하는 단계;
하기 화학식 I 내지 화학식 III을 갖는 화합물로부터 선택된 적어도 하나의 규소-함유 전구체를 사용하여 적어도 하나를 도입하는 단계:
반응 챔버에 산소-함유 공급원 및 질소-함유 공급원으로부터 선택된 공급원으로부터 선택된 공급원을 도입하는 단계; 및
증기 증착 공정을 통해 기판의 적어도 하나의 표면 상에 규소-함유 층을 증착시키는 단계를 포함하는 방법이 제공된다:
Figure pat00004
상기 식에서, R은 각각 독립적으로 수소, 선형 또는 분지된 C2 내지 C10 알킬기; 선형 또는 분지된 C2 내지 C12 알케닐기; 선형 또는 분지된 C2 내지 C12 알키닐기; C4 내지 C10 환형 알킬기; 및 C6 내지 C10 아릴기로부터 선택되며; R1은 각각 독립적으로 선형 또는 분지된 C1 내지 C10 알킬기; 선형 또는 분지된 C3 내지 C12 알케닐기; 선형 또는 분지된 C3 내지 C12 알키닐기; C4 내지 C10 환형 알킬기; 및 C6 내지 C10 아릴기로부터 선택된다.
하나의 특정 구체예에서, 증착 단계는 주변 온도 내지 1000℃, 또는 약 400℃ 내지 약 1000℃, 또는 약 400℃ 내지 약 600℃, 450℃ 내지 약 600℃, 또는 약 450℃ 내지 약 550℃ 범위의 하나 이상의 온도에서 수행된다. 이러한 또는 다른 구체예에서, 기판은 반도체 기판을 포함한다. 산소-함유 공급원은 물 (H2O), 산소 (O2), 산소 플라즈마, 오존 (O3), NO, N2O, 일산화탄소 (CO), 이산화탄소 (CO2), N2O 플라즈마, 일산화탄소 (CO) 플라즈마, 이산화탄소 (CO2) 플라즈마, 및 이들의 조합으로 이루어진 군으로부터 선택될 수 있다. 질소-함유 공급원은 암모니아, 히드라진, 모노알킬히드라진, 디알킬히드라진, 질소, 질소 플라즈마, 질소/수소, 질소/헬륨, 질소/아르곤 플라즈마, 암모니아 플라즈마, 암모니아/헬륨 플라즈마, 암모니아/아르곤 플라즈마, 암모니아/질소 플라즈마, NF3, NF3 플라즈마, 및 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
다른 구체예에서, 기판의 적어도 하나의 표면 상에 적어도 하나의 질화규소 막을 증착시키는 방법으로서,
기판의 적어도 하나의 표면을 제공하는 단계;
하기 화학식 I 내지 화학식 III을 갖는 화합물로부터 선택된 적어도 하나의 규소-함유 전구체를 사용하여 적어도 하나를 도입하는 단계;
반응 챔버에 질소-함유 공급원 또는 이의 조합을 도입하는 단계; 및
증기 증착 공정을 통해 기판의 적어도 하나의 표면 상에 질화규소 막을 증착시키는 단계를 포함하는 방법이 제공된다:
Figure pat00005
상기 식에서, R은 각각 독립적으로 수소, 선형 또는 분지된 C2 내지 C10 알킬기; 선형 또는 분지된 C2 내지 C12 알케닐기; 선형 또는 분지된 C2 내지 C12 알키닐기; C4 내지 C10 환형 알킬기; 및 C6 내지 C10 아릴기로부터 선택되며; R1은 각각 독립적으로 선형 또는 분지된 C1 내지 C10 알킬기; 선형 또는 분지된 C3 내지 C12 알케닐기; 선형 또는 분지된 C3 내지 C12 알키닐기; C4 내지 C10 환형 알킬기; 및 C6 내지 C10 아릴기로부터 선택된다. 하나의 특정 구체예에서, 증착 단계는 주변 온도 내지 1000℃, 또는 약 400℃ 내지 약 1000℃, 또는 약 400℃ 내지 약 600℃, 450℃ 내지 약 600℃, 또는 약 450℃ 내지 약 550℃ 범위의 하나 이상의 온도에서 수행된다.
반도체 기판의 적어도 표면 상에 산화규소 층 및 질화규소 층으로부터 선택된 복수의 규소-함유 층을 포함하는 장치를 형성시키는 방법으로서,
반도체 기판의 적어도 하나의 표면을 제공하는 단계;
하기 화학식 I 내지 화학식 III을 갖는 화합물로부터 선택된 적어도 하나의 규소-함유 전구체를 도입하는 단계;
반응 챔버에 질소-함유 공급원 또는 이의 조합을 도입하는 단계;
증기 증착 공정을 통해 질화규소 층을 증착시키는 단계;
실란, 디실란, 테트라에톡시실란 (TEOS), 트리에톡시실란 (TES), 테트라메톡시실란, 트리메톡시실란, 디-3차-부톡시실란 (DTBOS), 디-3차-펜톡시실란 (DTPOS), 디에틸실란, 트리에틸실란, 디에톡시메틸실란, 디메톡시메틸실란, 디(3차)부톡시메틸실란, 메틸트리아세타톡시실란, 디메틸아세타톡시실란, 디메틸디아세톡시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 메틸트리에톡시실란, 네오헥실트리에톡시실란, 네오펜틸트리메톡시실란, 디아세톡시메틸실란, 페닐디메톡시실란, 페닐디에톡시실란, 페닐트리에톡시실란, 페닐트리메톡시실란, 페닐메틸디메톡시실란, 1,3,5,7-테트라메틸테트라사이클로실록산, 옥타메틸테트라사이클로실록산, 1,1,3,3-테트라메틸디실록산, 1-네오헥실-1,3,5,7-테트라메틸사이클로테트라실록산, 헥사메틸디실록산, 1,3-디메틸-1-아세톡시-3-에톡시디실록산, 1,2-디메틸-1,2-디아세톡시-1,2-디에톡시디실란, 1,3-디메틸-1,3-디에톡시디실록산, 1,3-디메틸-1,3-디아세톡시디실록산, 1,2-디메틸,1,1,2,2-테트라아세톡시디실란, 1,2-디메틸-1,1,2,2-테트라에톡시디실란, 1,3-디메틸-1-아세톡시-3-에톡시디실록산, 1,2-디메틸-1-아세톡시-2-에톡시디실란, 메틸아세톡시(3차)부톡시실란, 메틸실란, 디메틸실란, 트리메틸실란, 테트라메틸실란, 헥사메틸디실란, 테트라메틸디실란, 및 디메틸디실란, 헥사메틸디실록산 (HMDSO), 옥타메틸사이클로테트라실록산 (OMCTS) 및 테트라메틸사이클로테트라실록산 (TMCTS)), 비스(트리에톡시실릴)메탄, 비스(트리에톡시실릴)에탄, 비스(트리메톡시실릴)메탄, 비스(트리메톡시실릴)에탄, 비스(디에톡시메틸실릴)메탄, 비스(디에톡시메틸실릴)에탄, 비스(메틸디에톡시실릴)메탄, (디에톡시메틸실릴)(디에톡시실릴)메탄 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 규소-함유 전구체를 도입하는 단계;
반응 챔버에 산소-함유 공급원, 또는 이의 조합을 도입하는 단계; 및
증기 증착 공정을 통해 산화규소 층을 증착시키는 단계를 포함하는 방법이 제공된다:
Figure pat00006
상기 식에서, R은 각각 독립적으로 수소, 선형 또는 분지된 C2 내지 C10 알킬기; 선형 또는 분지된 C2 내지 C12 알케닐기; 선형 또는 분지된 C2 내지 C12 알키닐기; C4 내지 C10 환형 알킬기; 및 C6 내지 C10 아릴기로부터 선택되며; R1은 각각 독립적으로 선형 또는 분지된 C1 내지 C10 알킬기; 선형 또는 분지된 C3 내지 C12 알케닐기; 선형 또는 분지된 C3 내지 C12 알키닐기; C4 내지 C10 환형 알킬기; 및 C6 내지 C10 아릴기로부터 선택된다. 하나의 특정 구체예에서, 증착 단계는 주변 온도 내지 1000℃, 또는 약 400℃ 내지 약 1000℃, 또는 약 400℃ 내지 약 600℃, 450℃ 내지 약 600℃, 또는 약 450℃ 내지 약 550℃ 범위의 하나 이상의 온도에서 수행된다. 다른 특정 구체예에서, 증착 단계는 질화규소 전에 증착될 산화규소로 수행된다. 증착 단계는 교호하는 질화규소 및 산화규소의 다층 스택을 제공하기 위해 반복될 수 있다.
상기 화학식에서 그리고 상세한 설명 전반에 걸쳐, 용어 "알킬"은 2 내지 10 또는 2 내지 4개의 탄소 원자를 갖는 선형 또는 분지형 작용기를 의미한다. 예시적인 알킬기는 에틸, n-프로필, 이소프로필, n-부틸, 이소부틸, 2차-부틸, 3차-부틸, n-펜틸, 이소-펜틸, 3차-펜틸, 헥실, 이소헥실, 및 네오헥실을 포함하지만, 이로 제한되지 않는다. 특정 구체예에서, 알킬기는 여기에 부착된 하나 이상의 작용기, 예를 들어, 비제한적으로 알콕시 기, 디알킬아미노 기 또는 이들의 조합을 가질 수 있다. 다른 구체예에서, 알킬기는 여기에 부착된 하나 이상의 작용기를 가지지 않는다.
상기 화학식에서 그리고 상세한 설명 전반에 걸쳐, 용어 "환형 알킬"은 3 내지 10 또는 4 내지 10개의 탄소 원자를 갖는 환형 작용기를 나타낸다. 예시적인 환형 알킬기는 사이클로부틸, 사이클로펜틸, 사이클로헥실, 및 사이클로옥틸 기를 포함하지만, 이로 제한되지 않는다.
상기 화학식에서 그리고 상세한 설명 전반에 걸쳐, 용어 "아릴"은 6 내지 10개의 탄소 원자를 갖는 방향족 환형 작용기를 나타낸다. 예시적인 아릴 기는 페닐, 벤질, 클로로벤질, 톨릴, 및 o-자일릴을 포함하지만, 이로 제한되지 않는다.
상기 화학식에서 그리고 상세한 설명 전반에 걸쳐, 용어 "알케닐기"는 하나 이상의 탄소-탄소 이중 결합을 가지고 2 내지 10 또는 2 내지 6개의 탄소 원자를 갖는 기를 나타낸다. 예시적인 알케닐기는 비닐 또는 알릴 기를 포함하지만, 이로 제한되지 않는다.
상기 화학식에서 그리고 상세한 설명 전반에 걸쳐, 용어 "알키닐기"는 하나 이상의 탄소-탄소 삼중 결합을 가지고 2 내지 10 또는 2 내지 6개의 탄소 원자를 갖는 기를 나타낸다.
특정 구체예에서, 기판은 반도체 기판을 포함한다. 상세한 설명 전반에 걸쳐, 용어 "반도체 기판"은 규소, 게르마늄, 산화규소, 질화규소, 탄화규소, 탄질화규소, 탄소 도핑된 산화규소, 붕소 도핑된 규소, 인 도핑된 규소, 붕소 도핑된 산화규소, 인 도핑된 산화규소, 붕소 도핑된 질화규소, 인 도핑된 질화규소, 금속, 예를 들어 구리, 텅스텐, 알루미늄, 코발트, 니켈, 탄탈, 질화금속, 예를 들어 질화티탄, 질화탄탈, 산화금속, III/V, 예를 들어 GaAs, InP, GaP, 및 GaN, 및 이들의 조합을 포함하는 기판을 나타낸다.
특정 구체예에서, 본원에 기술된 방법을 사용하여 증착된 규소-함유 막 또는 층은 산소규소 막을 제공하기 위해 산소를 포함한 산소 공급원, 제제 또는 전구체를 사용하여 산소의 존재 하에 형성된다. 용어 "산화규소" 막은 규소 및 산소로 이루어진 화학양론적 또는 비-화학양론적 막을 의미한다. 도 1은 본원에 기술된 다층 장치의 일 예를 제공한다. 도 1에서, 상술된 방법을 사용하여 증착된 산화규소 막(002)은 산소를 포함하는 산소 공급원, 제제 또는 전구체를 사용하여 산소의 존재 하에 형성된다. 산소 공급원은 반응기에 적어도 하나의 산소 공급원의 형태로 도입될 수 있고/거나, 증착 공정에서 사용되는 다른 전구체에서 부수적으로 존재할 수 있다. 적합한 산소 공급원 가스는 예를 들어, 물 (H2O) (예를 들어, 탈이온수, 정제수, 및/또는 증류수), 산소 (O2), 산소 플라즈마, 오존 (O3), NO, N2O, 일산화탄소 (CO), 이산화탄소 (CO2) 및 이들의 조합을 포함할 수 있다. 하나의 특정 구체예에서, 산소 공급원 가스는 아산화질소 (N2O)를 포함한다. 이러한 또는 다른 구체예에서, 산소 공급원은 약 1 내지 약 4000 제곱 입방 센티미터(sccm) 범위의 유량으로 반응기에 도입된다.
특정 구체예에서, 규소-함유 막은 질화규소 막을 제공하기 위해 규소 및 질소를 포함한다. 용어 "질화규소" 막은 규소 및 질소로 이루어진 화학양론적 또는 비-화학양론적 막을 의미한다. 이러한 구체예에서, 본원에 기술된 방법을 사용하여 증착된 규소-함유 막은 질소-함유 공급원의 존재 하에 형성된다. 하나의 특정 구체예, 예를 들어 도 1에 도시된 구체예에서, 규소-함유 막(003)은 질화규소를 포함하고, 질소, 질소를 포함한 제제 또는 전구체를 사용하여 질소의 존재 하에 상술된 방법을 사용하여 증착된다. 질소-함유 공급원은 반응기에 적어도 하나의 질소 공급원의 형태로 도입될 수 있고/거나 증착 공정에서 사용되는 다른 전구체에 부수적으로 존재할 수 있다. 적합한 질소-함유 공급원 가스는 예를 들어, 암모니아, 히드라진, 모노알킬히드라진, 디알킬히드라진, 질소, 질소 플라즈마, 질소/수소, 질소/헬륨, 질소/아르곤 플라즈마, 암모니아 플라즈마, 암모니아/헬륨 플라즈마, 암모니아/아르곤 플라즈마, 암모니아/질소 플라즈마, NF3, NF3 플라즈마, 및 이들의 혼합물을 포함할 수 있다. 특정 구체예에서, 질소-함유 공급원은 반응기에 약 1 내지 약 4000 제곱 입방 센티미터(sccm) 범위의 유량으로 도입되는 암모니아 플라즈마 또는 수소/질소 플라즈마 공급원 가스를 포함한다. 질소-함유 공급원은 약 0.1 내지 약 100초 범위의 시간 동안 도입될 수 있다. 하나의 특정 구체예에서, 하기 화학식 I 내지 화학식 III을 갖는 화합물을 사용한 산화규소 막에 대한 증착률은 분당 약 50 나노미터(nm/min) 내지 약 500 nm/min의 범위로서, 이는 동일한 조건 하에서 실란을 사용한 것과 유사한 성질을 갖는 산화규소의 증착률 보다 더욱 높은 것이다. 다른 특정 구체예에서, 질화규소 막에 대한 증착률은 분당 약 50 나노미터(nm/min) 내지 약 500 nm/min의 범위로서, 이는 동일한 조건 하에서 실란을 사용한 유사한 성질을 갖는 질화규소의 증착률 보다 더욱 높은 것이다.
본원에 기술된 증착 방법은 하나 이상의 퍼지 가스를 포함할 수 있다. 퍼지 가스는 소비되지 않은 반응물 및/또는 반응 부산물을 퍼징시키기 위해 사용되는 것으로서, 이는 전구체와 반응하지 않는 불활성 가스이다. 예시적인 퍼지 가스는 아르곤 (Ar), 질소 (N2), 헬륨 (He), 네온 (Ne), 수소 (H2), 및 이들의 혼합물을 포함하지만, 이로 제한되지 않는다. 특정 구체예에서, 퍼지 가스, 예를 들어 Ar은 반응기에 약 0.1 내지 1000초 동안 약 10 내지 약 2000 sccm 범위의 유량으로 공급되며, 이에 의해 반응기에 잔류할 수 있는 미반응된 물질 및 임의 부산물을 퍼징시킨다.
전구체, 산소-함유 공급원, 질소-함유 공급원 및/또는 다른 전구체, 공급원 가스, 및/또는 제제를 공급하는 개개 단계는 얻어진 막의 화학양론적 조성을 변화시키기 위해 이러한 것들을 공급하기 위한 시간을 변화시킴으로써 수행될 수 있다.
에너지는 반응을 유도하고 기판 상에 규소-함유 막 또는 코팅을 형성시키기 위해 규소-함유 전구체, 산소-함유 공급원, 질소-함유 공급원, 환원제, 다른 전구체 및/또는 이들의 조합 중 적어도 하나에 적용된다. 이러한 에너지는 열, 플라즈마, 펄스화된 플라즈마, 헬리콘 플라즈마, 고밀도 플라즈마, 유도 결합된 플라즈마, X-선, e-빔, 광자, 원격 플라즈마 방법, 및 이들의 조합에 의해 제공될 수 있지만, 이로 제한되지 않는다. 특정 구체예에서, 2차 RF 주파수 소스는 기판 표면에서 플라즈마 특징을 개질시키기 위해 사용될 수 있다. 증착이 플라즈마를 포함하는 구체예에서, 플라즈마-발생 공정은 플라즈마가 반응기에서 직접적으로 발생되는 직접 플라즈마-발생 공정, 또는 대안적으로 플라즈마가 반응기 외측에서 발생되고 반응기로 공급되는 원격 플라즈마-발생 공정을 포함한다.
규소-함유 전구체는 다양한 방식으로 반응 챔버, 예를 들어 CVD 또는 ALD 반응기로 전달될 수 있다. 일 구체예에서, 액체 전달 시스템이 사용될 수 있다. 대안적인 구체예에서, 조합된 액체 전달 및 플래시 증기화 공정 유닛, 예를 들어 저휘발성 물질을 체적으로 전달할 수 있는 MSP Corporation(Shoreview, MN)에 의해 제작된 터보 기화기가 사용될 수 있으며, 이는 전구체의 열적 분해 없이 재현 가능한 이송 및 증착을 야기시킨다. 액체 전달 포뮬레이션에서, 본원에 기술된 전구체는 순수 액체 형태로 전달될 수 있거나, 대안적으로 이를 포함한 용매 포뮬레이션 또는 조성물에 사용될 수 있다. 이에 따라, 특정 구체예에서, 전구체 포뮬레이션은 기판 상에 막을 형성시키기 위해 제공된 최종 용도 적용에서 요망되고 유리할 수 있는 바와 같이, 적합한 특징의 용매 성분(들)을 포함할 수 있다.
특정 구체예에서, 전구체 캐니스터에서 반응 챔버로 연결하는 가스 라인은 공정 요건에 따라 하나 이상의 온도로 가열되며, 적어도 하나의 규소-함유 전구체의 용기는 버블링을 위하여 하나 이상의 온도에서 유지된다. 다른 구체예에서, 적어도 하나의 규소-함유 전구체를 포함한 용액은 직접 액체 주입을 위한 하나 이상의 온도에서 유지된 기화기로 주입된다.
본원에 기술된 화학식 I 내지 III을 갖는 규소-함유 전구체(들)가 용매를 추가로 포함하는 조성물에 사용되는 그러한 구체예에 대하여, 선택된 용매 또는 이들의 혼합물은 전구체(들)와 반응하지 않는다. 조성물 중의 용매의 중량%의 양은 0.5 중량% 내지 99.5 중량%, 또는 10 중량% 내지 75 중량%의 범위이다. 이러한 또는 다른 구체예에서, 용매는 전구체의 비등점(b.p.)과 유사한 b.p.를 가지거나, 용매의 b.p.와 전구체의 b.p.의 차이는 40℃ 이하, 30℃ 이하, 또는 20℃ 이하, 또는 10℃이다. 대안적으로, 비등점들 간의 차이는 하기 종말점들 중 임의 하나 이상의 범위이다: 0, 10, 20, 30, 또는 40℃. b.p. 차이의 적합한 범위의 예는 비제한적으로, 0 내지 40℃, 20℃ 내지 30℃, 또는 10℃ 내지 30℃를 포함한다. 조성물에서 적합한 용매의 예는 에테르(예를 들어, 1,4-디옥산, 디부틸 에테르), 3차 아민(예를 들어, 피리딘, 1-메틸피페리딘, 1-에틸피페리딘, N,N'-디메틸피페라진, N,N,N',N'-테트라메틸에틸렌디아민), 니트릴(예를 들어, 벤조니트릴), 알킬 탄화수소(예를 들어, 옥탄, 노난, 도데칸, 에틸사이클로헥산), 방향족 탄화수소(예를 들어, 톨루엔, 메시틸렌), 3차 아미노에테르(예를 들어, 비스(2-디메틸아미노에틸)에테르), 또는 이들의 혼합물을 포함하지만, 이로 제한되지 않는다.
하나의 특정 구체예에서, 화학식 I 내지 III을 갖는 규소-함유 전구체(들)는 할라이드 이온(또는 할라이드), 예를 들어 클로라이드 및 플루오라이드, 브로마이드, 및 요오다이드를 함유할 수 있고, 이는 500 ppm 이하, 100 ppm 이하, 50 ppm 이하, 10 ppm 이하, 및 5 ppm 이하의 분순물 또는 0 ppm이다. 클로라이드는 화학식 I 내지 III을 갖는 규소-함유 전구체(들)에 대한 분해 촉매로서 작용할 뿐만 아니라 전자 소자의 성능에 해롭게 잠재적인 오염물로서 작용하는 것으로 알려져 있다. 기술된 화학식 I 내지 III을 갖는 규소-함유 전구체(들)의 점진적인 분해는 막 증착 공정에 직접적으로 영향을 미쳐서 반도체 제조업체가 막 사양을 충족시키는 것을 어렵게 만든다. 또한, 저장 수명 또는 안정성은 화학식 I 내지 III을 갖는 규소-함유 전구체(들)의 보다 높은 분해 속도에 의해 악영향을 미치고, 이에 의해 1 내지 2년 저장 수명을 보장하기 어렵게 만든다. 이에 따라, 화학식 I 내지 III을 갖는 규소-함유 전구체(들)의 가속화된 분해는 이의 가연성 및/또는 인화성 가스상 부산물의 형성과 관련된 안전성 및 성능 문제를 나타낸다.
할라이드가 실질적으로 존재하지 않는 본 발명에 따른 조성물은 (1) 화학적 합성 동안 클로라이드 공급원을 감소시키거나 제거함으로써, 및/또는 (2) 최종 정제 산물에 실질적으로 클로라이드가 존재하지 않도록 미정제 산물로부터 클로라이드를 제거하기 위한 효과적인 정제 공정을 실행시킴으로써 달성될 수 있다. 클로라이드 공급원은 합성 동안 할라이드, 예를 들어 클로로디실란, 브로모디실란, 또는 요오도디실란을 함유하지 않는 제제를 사용함으로써 감소될 수 있으며, 이에 의해 할라이드 이온을 함유한 부산물의 생산을 방지한다. 또한, 얻어진 미정제 산물에 실질적으로 클로라이드 불순물이 존재하지 않도록 상술된 제제에는 클로라이드 불순물이 실질적으로 존재하지 않아야 한다. 유사한 방식으로, 합성은 할라이드 기반 용매, 촉매, 또는 허용 가능하지 않은 높은 수준의 할라이드 오염을 함유하지 않는 용매를 사용하지 않아야 한다. 미정제 산물은 또한, 할라이드, 예를 들어 클로라이드가 실질적으로 존재하지 않는 최종 산물을 제공하기 위한 다양한 정제 방법에 의해 처리될 수 있다. 이러한 방법은 종래 기술에 잘 기술되어 있고, 정제 공정, 예를 들어, 증류, 또는 흡착을 포함할 수 있지만, 이로 제한되지 않는다. 증류는 통상적으로 비등점의 차이를 활용함으로써 요망되는 산물로부터 불순물을 분리하기 위해 사용된다. 흡착은 또한, 최종 산물에 실질적으로 할라이드가 존재하지 않도록 분리를 달성하기 위해 성분들의 차등 흡착성 성질을 이용하기 위해 사용될 수 있다. 흡착제, 예를 들어, 상업적으로 입수 가능한 MgO-Al2O3 블렌드는 할라이드, 예를 들어 클로라이드를 제거하기 위해 사용될 수 있다.
다른 구체예에서, 화학식 I 내지 III을 갖는 하나 이상의 규소-함유 전구체를 포함하는 규소-함유 막을 증착시키기 위한 그릇(vessel)이 본원에 기술된다. 하나의 특정 구체예에서, 그릇은 CVD 또는 ALD 공정을 위한 반응기에 하나 이상의 전구체를 전달하기 위한 적절한 밸브 및 피팅(fitting)이 장착된 적어도 하나의 가압 가능한 그릇(바람직하게, 스테인레스 스틸)을 포함한다. 이러한 또는 다른 구체예에서, 전구체는 스테인레스 스틸로 이루어진 가압 가능한 그릇에 제공되며, 복수의 전구체는 대부분의 반도체 적용을 위해 적합한 98 중량% 이상, 또는 99.5 중량% 이상이다. 특정 구체예에서, 이러한 그릇은 또한 요망되는 경우에 전구체를 하나 이상의 추가 전구체와 혼합시키기 위한 수단을 가질 수 있다. 이러한 또는 다른 구체예에서, 그릇(들)의 내용물은 추가 전구체와 사전혼합될 수 있다. 대안적으로, 규소-함유 전구체는 별도의 용기에 도는 저장 동안 전구체 및 다른 전구체를 별도로 유지시키기 위한 분리 수단을 갖는 단일 용기에 유지될 수 있다.
본원에 기술된 방법에서, 본원에 기술된 방법의 단계들이 다양한 순서로 수행될 수 있고, 순차적으로 또는 동시에 (예를 들어, 다른 단계의 적어도 일부 동안) 수행될 수 있고, 이의 임의 조합일 수 있는 것으로 이해된다. 전구체 및 산소-함유 공급원 또는 질소-함유 공급원 가스를 공급하기 위한 개개 단계는 얻어진 규소-함유 막의 화학양론적 조성을 변화시키기 위해 이를 공급하기 위한 시간을 변화시킴으로써 수행될 수 있다. 특정 구체예, 예를 들어 도 1에 도시된 장치에서, 규소-함유 층(002 및 003)은 화학식 I 내지 화학식 III을 갖는 본원에 기술된 화합물과 같은 동일한 규소-함유 전구체를 사용하여 증착된다. 규소-함유 층 또는 막(002)은 규소 및 산소를 포함하는데, 이는 산소-함유 공급원의 존재 하에 형성된다. 산소-함유 공급원은 반응기에 적어도 하나의 산소 공급원의 형태로 도입될 수 있고/거나 증착 공정에서 사용되는 다른 전구체에 부수적으로 존재할 수 있다. 규소-함유 막(003)은 규소 및 질소를 포함하는데, 이는 질소 공급원, 질소를 포함한 제제 또는 전구체를 사용하여 질소 존재 하에 상술된 방법을 사용하여 증착된다. 산화규소의 두께는 층 수에 따라 1Å 내지 5000Å, 10Å 내지 2000Å, 50Å 내지 1500Å, 50Å 내지 1000Å, 50Å 내지 500Å의 범위이며, 질화규소의 두께는 1Å 내지 5000Å, 10Å 내지 2000Å, 50Å 내지 1500Å, 50Å 내지 1000Å, 50Å 내지 500Å의 범위이다. 하나 이상의 산화규소 막 또는 층의 두께는 질화규소 막 또는 층의 두께와 동일하거나 상이할 수 있다. 층의 두께는 예를 들어, 엘립소미터(ellipsometer), 굴절계(refractometer) 또는 다른 수단에 의해 측정될 수 있다. 일 구체예에서, 두께의 + 또는 - 퍼센트로 측정되는 산화규소 층 및 질화규소 층의 두께 측정의 차이는 하기 종결점들 중 하나 이상의 범위이다: +/- 0.001, 0.005, 0.01, 0.05, 0.1, 0.5, 1, 2, 2.5, 5, 10, 25, 50 및 100%. 예를 들어, 산화규소 층이 20 나노미터이고 질화규소 층이 20.5 나노미터인 경우, 두께의 차이는 0.025%일 것이다. 하나의 특정 구체예에서, 산화규소 층과 질화규소 층 간의 두께 차이는 약 ±0.001% 내지 약 ±10% 또는 약 ±0.01% 내지 약 ±5%의 범위이다.
특정 구체예, 예를 들어 도 1에 도시된 장치에서, 장치는 약 600℃ 내지 약 1000ㅍ, 또는 약 700℃ 내지 1000℃ 범위의 하나 이상의 온도에서 어닐링 단계의 열처리를 포함하지만 이로 제한되지 않는 하나 이상의 후-처리 단계(들)로 처리된다. 후-처리 단계는 하기 에너지원 중 하나 이상을 사용하여 수행될 수 있다: UV, 적외선, 플라즈마, 또는 임의 다른 에너지원. 장치가 어닐링과 같은 후-처리 단계로 처리되는 구체예에서, 후-처리 단계 전 및 후에 수축 백분율은 규소 및 산소 함유 층(예를 들어, 도 1에서 층(002))에 대해 5% 이하, 2% 이하, 0.5% 이하, 0(zero)이어야 하며, 후-처리 단계 전 및 후에 수축 백분율은 규소 및 질소 함유 층(예를 들어, 도 1에서 층(003))에 대해 10% 이하, 5% 이하, 및 3% 이하, 또는 2%이어야 한다. 구조물 크래킹을 방지하고 스택 응력을 낮게 유지시키기 위하여, 규소 및 산소 함유 막(002)의 응력 증가는 50 MPa 이하이어야 하며, 규소 및 질소 함유 막(003)의 응력 증가는 300 MPa 이하, 바람직하게 200 MPa 이하이어야 한다.
증착을 위한 반응기 또는 증착 챔버의 온도는 하기 종결점들 중 하나로부터의 범위일 수 있다. 주변 온도 또는 25℃; 400℃; 425℃; 475℃; 500℃; 525℃; 550℃; 575℃; 600℃; 625℃; 650℃; 700℃, 1000℃ 및 이들의 임의 조합. 이와 관련하여, 증착을 위한 반응기 또는 증착 챔버의 온도는 주변 온도 내지 1000℃, 약 400℃ 내지 약 700℃, 약 400℃ 내지 약 600℃, 약 450℃ 내지 550℃, 또는 본원에 기술된 온도 종결점의 임의 조합의 범위일 수 있다.
반응기 또는 증착 챔버의 압력은 약 0.01 Torr 내지 약 1000 Torr, 또는 약 0.1 Torr 내지 약 100 Torr의 범위일 수 있다. 전구체, 산소 공급원, 질소 공급원, 및/또는 다른 전구체, 공급원 가스, 및/또는 제제를 공급하는 개개 단계는 얻어진 규소-함유 막의 화학양론적 조성을 변화시키기 위해 이를 공급하기 위한 시간을 변화시킴으로써 수행될 수 있다.
하기 실시예는 본원에 기술된 규소-함유 막을 제조하는 방법 도는 이를 포함하는 장치를 예시하는 것으로서, 어떠한 방식으로도 이를 한정하도록 의도되지 않는다. 본원에 기술된 실시예 및 구체예는 형성될 수 있는 여러 구체예들의 예시이다. 상세하기 기술된 것 이외의 여러 물질들이 제조될 수 있다는 것이 고려된다. 이러한 공정의 여러 다른 구성이 또한 사용될 수 있으며, 이러한 공정에서 사용되는 물질은 상세하게 기술된 것 이외의 여러 물질로부터 선택될 수 있다.
실시예
일반적인 증착 조건
규소 함유 막을 중간 저항률(8 내지 12 Ωcm)의 단결정 규소 웨이퍼 기판 상에 증착하였다. 특정 실시예에서, 기판은 사전-증착 처리, 예를 들어, 비제한적으로 플라즈마 처리, 열처리, 화학적 처리, 자외선광 노출, 전자빔 노출, 및/또는 막의 하나 이상의 성질에 영향을 미치게 하는 다른 처리로 노출될 수 있다. 이는 막 증착 이전에 유전체 성질을 보존하거나 향상시킬 수 있게 한다.
실시예 1 내지 실시예 9에서의 증착을 실란 또는 TEOS 공정 키트 중 어느 하나를 이용하여, Astron EX 원격 플라즈마 발생기가 장착된 200 mm DXZ 챔버에서 Applied Materials Precision 5000 시스템 상에서 수행하였다. PECVD 챔버에는 직접 액체 주입 전달 기능이 장착되었다. 실란을 제외하고, 모든 전구체들은 전구체의 비등점에 따른 전달 온도를 갖는 액체이다. 통상적인 액체 전구체 유량은 100 내지 800 mg/min이며, 플라즈마 출력 밀도는 0.75 내지 3.5 W/cm2이며, 압력은 0.75 내지 10 Torr이다. 두께 및 632 nm에서의 굴절률(RI)을 굴절계 또는 엘립소미터에 의해 측정하였다. 통상적인 막 두께는 10 내지 1000 nm의 범위였다. 규소-기반 막의 결합 성질, 수소 함량 (Si-H, C-H 및 N-H)은 Nicolet 투과 푸리에 변환 적외분광법(FTIR) 툴에 의해 측정되고 분석된다. 모든 밀도 측정은 X-선 반사율(XRR)을 이용하여 수행된다. X-선 광전자 분광법(XPS) 및 2차 이온 질량 분광법(SIMS) 분석은 막의 원소 조성을 결정하기 위해 수행된다. 습식 에칭률(WER)은 고온 H3PO4 (160 내지 165℃)에서 측정된다. 수은 프로브는 유전 상수, 누설 전류 및 파괴 전계를 포함하는 전기적 성질 측정을 위해 구성된다. 막의 응력은 Toho FLX-2320 응력 툴에 의해 측정된다. 막은 1 Torr 내지 대기압의 N2 분위기(O2<10 ppm) 하, 650 내지 800℃에서 1시간 동안 어닐링된다. 이후에, 막 수축, 응력 이동, WER, 막 밀도 및 원소 조성이 분석된다. 다층 구조 및 계면들은 Hitachi S-4700 주사전자현미경(SEM) 시스템을 이용하여 2.0 nm의 해상도로 관찰된다.
규소 전구체는 실험계획(DOE) 방법을 이용하여 스크리닝된다. 규소 및 산소 함유 막에 대한 실험 계획은 100 내지 800 mg/min의 전구체 흐름; 100 sccm 내지 4000 sccm의 O2 (또는 N2O) 흐름, 0.75 내지 8 Torr의 압력; 400 내지 1000 W의 RF 출력(13.56 MHz); 0 내지 100 W의 저주파수(LF) 출력; 및 150 내지 550℃ 범위의 증착 온도를 포함한다. 규소 및 질소 함유 막에 대한 실험 계획은 100 내지 800 mg/min의 전구체 흐름; 100 sccm 내지 4000 sccm의 NH3 흐름, 0.75 내지 8 Torr의 압력; 400 내지 1000 W의 RF 출력 (13.56 MHz); 0 내지 100 W의 저주파수(LF) 출력; 및 150 내지 550℃ 범위의 증착 온도를 포함한다. DOE 실험은 고밀도 및 양호한 열적 안정성을 갖는 최적의 막을 형성시키기 위한 공정 파라미터를 결정하기 위해 사용된다.
실시예 1: 트리실릴아민(TSA) 및 아산화질소(N2O)를 사용한 규소 및 산소 함유 막의 증착
막 밀도, 응력, 열적 안정성 및 습식 에칭률을 시험하기 위해 6 인치 및 8 인치 규소 기판 상에 전구체로서 트리실아민(TSA)을 사용하여 다수의 산화규소 막을 증착시켰다. 막의 조성을 XPS에 의해 측정하였고, 여기에서는, 막이 SiO로 이루어져 있으며, 여기서 규소 및 산소의 양이 막에 따라 원자백분율로 달라짐을 나타내었다.
TSA에 의해 증착된 산화물 막 중에서, TSA를 사용하여 가장 바람직한 막 성질을 나타내는 규소-함유 막을 증착시키기 위해 사용되는 공정 조건들은 하기와 같다: TSA 흐름 (200 내지 300 mg/min), N2O 흐름 (2000 내지 4000 sccm), He (1000 sccm), 압력 (4 내지 6 torr), RF (600 내지 900 W), 및 온도 (425℃). 표 1은 TSA를 사용한 선택된 산화규소 증착을 위한 증착 조건을 나타낸 것이다:
표 1
Figure pat00007
증착률은 126 nm/min이었다. 증착시 막 응력은 -283 MPa이었다. 4.20의 유전 상수 및 2.24 g/㎤의 밀도는 이러한 것이 고품질의 산화규소 막임을 지시하는 것이다. XPS 원소 분석에서는 Si:O 비가 1:2임을 지시한다. 도 3에 도시된 바와 같이, 누설 및 파괴 측정에서는 누설 전류가 10-9 A/㎠ 미만이며, 파괴 전계가 8 MV/cm 초과임을 나타내는데, 이는 우수한 절연 성질을 지시하는 것이다. 산화규소 막은 우수한 열적 안정성을 나타낸다. 1시간 동안 N2 분위기 하, 800℃ 어닐링 후에, 막 수축은 무시할 정도이거나, 실질적으로 0이었으며, 응력 변화는 대략 50 MPa이었다.
실시예 2: 트리실릴아민(TSA) 및 아산화질소(N2O)를 사용한 규소 및 산소 함유 막의 증착
막 밀도, 응력, 열적 안정성 및 습식 에칭률을 시험하기 위해 6 인치 및 8 인치 규소 기판 상에 전구체로서 트리실아민(TSA)을 사용하여 다수의 산화규소 막을 증착시켰다. 막을 증착시키기 위해 사용되는 파라미터들은 하기 표 2에 제공된다.
표 2
Figure pat00008
증착률은 100 nm/min이었다. 증착시 막 응력은 -313 MPa이었다. 4.14의 유전 상수 및 2.36 g/㎤의 밀도는 이러한 것이 고품질의 산화규소 막임을 지시하는 것이다. XPS 원소 분석에서는 Si:O 비가 1:2임을 지시한다. 도 3에 도시된 바와 같이, 누설 및 파괴 측정에서는 누설 전류가 10-9 A/㎠ 미만이며, 파괴 전계는 8 MV/cm를 초과함을 나타내는데, 이는 우수한 절연 성질을 나타내는 것이다.
산화규소 막은 우수한 열적 안정성을 나타낸다. 1시간 동안 N2 분위기 하, 800℃ 어닐링 후에, 막 수축은 무시할 정도이었으며, 응력 변화는 대략 50 MPa이었다. 실시예 1 및 실시예 2에서의 산화규소 막 둘 모두는 또한, 160 내지 165℃에서의 고온 H3PO4에서 실질적으로 0의 습식 에칭률을 나타내었다.
실시예 3: 트리실릴아민(TSA) 및 암모니아(NH3)를 사용한 질화규소 막의 증착
막 밀도, 응력, 열적 안정성 및 습식 에칭률을 시험하기 위해 6 인치 및 8 인치 규소 기판 상에 전구체로서 트리실아민(TSA)을 사용하여 다수의 질화규소 막을 증착시켰다. 막의 조성을 XPS에 의해 측정하였고, 여기에서는 막이 질화규소로 이루어짐을 나타내는데, 여기서 규소 및 질화물의 양은 막에 따라 원자백분율로 변화되었다.
TSA에 의해 증착된 질화물 막 중에서, TSA를 사용하여 가장 바람직한 막 성질을 나타내는 규소-함유 막을 증착시키기 위해 사용되는 공정 조건들은 하기와 같다: TSA 흐름 (150 mg/min), NH3 흐름 (600 내지 1000 sccm), He (1000 sccm), 압력 (4 내지 8 Torr), RF (600 내지 900 W), 및 온도 (425℃). 표 3은 TSA를 사용한 선택된 질화규소 증착을 위한 증착 조건들을 나타낸다. 증착률은 298 nm/min이었다.
표 3
Figure pat00009
하기 표 4에 나타낸 바와 같이, 1시간 동안 N2 분위기 하에서 800℃ 열적 어닐링 전 및 후에 막 두께 및 응력을 측정함으로써, 이러한 질화규소 막이 고온 처리에 대해 안정적이고 내성적이라는 것이 확인되었다.
표 4
Figure pat00010
증착시 막의 응력은 약간의 인장을 나타내는데, 이는 산화물 층의 압축 응력과 균형을 이루는 것이다. 어닐링후 막의 응력은 157 MPa까지 증가하였으며, 막 수축은 약 1.4%였으며, 이들 둘 모두는 질화규소 막의 양호한 열적 안정성을 확인시키는 것이다. 160 내지 165℃에서의 고온 H3PO4에서 증착시 및 어닐링후 막의 에칭률은 각각 ~120 및 ~30 nm/min이었다. 질화물 막은 산화물 막 보다 훨씬 빨리 에칭되었는데, 이는 양호한 에칭 선택성을 나타내는 것이다.
실시예 4: 트리실릴아민(TSA)을 사용하여 산화/질화규소 막의 증착
산화규소 층을 형성시키기 위해 전구체 트리실리아민(TSA)+아산화질소(N2O)를 사용하고 질화규소 층을 형성시키기 위해 TSA+암모니아(NH3)를 사용하여 교호하는 순서로 다층 스택을 제공하기 위해 25 nm 산화규소 및 25 nm 질화규소 막을 포함하는 스택(stack)을 200 nm 규소 기판에 증착시켰다. 단일층 산화물 막 응력은 -294 MPa이었으며, 단일층 질화물 막 응력은 231 MPa이었다. 산화규소 막 및 질화규소 막에 대한 증착 조건들은 표 5에 기술되어 있다.
표 5
Figure pat00011
스택 응력을 8, 16, 32, 64 및 128개의 스택 층 증착 후에 측정하였다. 표 6에 나타낸 바와 같이, 응력은 스택 두께와 함께 약간 증가하였다.
표 6
Figure pat00012
도 4는 교호하는 산화규소 및 질화규소 층의 128개의 스택의 주사전자현미경(SEM) 이미지를 제공한 것으로서, 이는 산화물 층과 질화물 층 간의 계면이 명확하고 구별됨을 나타낸다. 128개의 스택의 다층 구조물을 이후에 90초 동안 고온(160 내지 165℃) H3PO4 베쓰에 함침시켰다. 고온 H3PO4 베쓰 후 다층 구조물의 이미지를 SEM에 의해 500 nm의 해상도로 얻고, 이는 도 5a 및 도 5b로서 도시되어 있는데, 이는 우수한 에칭 선택성 및 산화물 층과 질화물 층 간의 구별되는 계면을 나타내고 있다.
실시예 5: 트리실릴아민(TSA)을 사용하여 산화/질화 규소 막 스택의 증착 및 열적 어닐링
산화규소 층을 형성시키기 위해 전구체 트리실리아민(TSA)+아산화질소(N2O)를 사용하고 질화규소 층을 형성시키기 위해 TSA+암모니아(NH3)를 사용하여 150 mm 규소 기판 상에 25 nm 산화규소 및 25 nm 질화규소 막의 교호하는 층들을 함유한 128개의 스택 층 구조물을 증착시켰다. 증착시 스택의 응력을 측정하였으며, 그 결과는 표 7에 제공되어 있다. 표 7에 나타낸 바와 같이, 다층 구조물은 약한 압축 응력을 나타내었고, 응력은 스택 두께와 함께 약간 증가하였다. 스택을 튜브로(tube furnace)에 로딩하고, N2 분위기 하, 800℃에서 1시간 동안 어닐링하였다. 어닐링 후 스택의 응력 변화는 대략 115 MPa이었고, 표 7에 제공되어 있다.
표 7
Figure pat00013
실시예 6: 트리실릴아민(TSA)를 사용하여 상이한 두께를 갖는 산화/질화규소 막 스택의 증착 및 열적 어닐링
산화규소 층을 형성시키기 위해 전구체 트리실리아민(TSA)+아산화질소(N2O)를 사용하고 질화규소 층을 형성시키기 위해 TSA+암모니아(NH3)를 사용하여 150 mm 규소 기판 상에 20 nm 산화규소 및 30 nm 질화규소 막의 교호하는 층들을 함유한 64개의 스택 층 구조물을 증착시켰다. 증착시 스택 및 어닐링후 스택의 응력을 측정하였으며, 그 결과는 표 8에 제공되어 있다. 보다 두꺼운 니트라이 층을 갖는, 질화물 막이 산화물 막에 비해 더욱 높은 응력을 갖기 때문에, 이러한 스택의 응력은 실시예 5에서 25 nm 산화물/25 nm 질화물을 갖는 스택 보다 더욱 높다.
표 8
Figure pat00014
실시예 7: TEOS 산화규소/TSA 질화규소 막 스택의 증착 및 열적 어닐링
테트라에틸 오르쏘실리케이트(TEOS)를 사용한 20 nm 산화규소막 및 트리실릴아민(TSA)를 사용한 30 nm 질화규소 막의 교호하는 층을 함유한 64개의 스택 층 구조물을 증착하였다. 증착시 스택 및 어닐링후 스택의 응력을 측정하였고, 그 결과는 표 9에 제공되어 있다. 증착시 TEOS 산화물 막은 -97 MPa의 약한 압축 응력을 나타내었으며, 이는 800℃ 어닐링 후에 -168 MPa로 감소되었다. 결과적으로, TEOS 산화물 응력의 감소는 TSA 질화물 응력의 증가로 보상되었다. 결과적으로, 스택의 응력은 상당한 양으로 변하지 않았다.
표 9
Figure pat00015
실시예 8: 실란 기반 질화규소 막의 증착 및 열적 어닐링
실란 기반 질화물을 200 mm 규소 웨이퍼 상에 증착시켰다. 바람직한 증착 조건은 50 내지 100 sccm의 실란 흐름; 100 sccm 내지 1000 sccm의 NH3 흐름, 500 내지 2000 sccm의 N2 흐름, 2 내지 4 torr의 압력; 200 내지 600 W의 RF 출력 (13.56 MHz); 및 400 내지 500℃ 범위의 증착 온도를 포함한다. 막 응력, 밀도, 및 두께 수축은 표 10에 나열되어 있다.
표 10
Figure pat00016
질화규소 막 밀도는 인장 응력 요건에 의해 떨어졌다. 실란 기반 질화물 막은 약간 다른 인장 응력을 갖는 TSA 질화물과 유사한 밀도를 나타내었다. 그러나, 실란 기반 질화물은 보다 훨씬 큰 막 수축을 나타내었으며, 결과적으로, 응력 변화는 최대 1 GPa 또는 그 초과일 수 있는데, 이는 실란 기반 질화물이 스택의 수가 증가함에 따라, 예를 들어 50개 초과의 스택의 경우에, V-NAND 적용을 위해 적합하지 않을 수 있음을 시사한다.
실시예 9: 질화규소와 규소 기판 간의 계면에서 산화물 층 중의 질소 농도의 감소
표 5의 산화물 증착 조건으로 규소 웨이퍼 상에 산화규소 막을 증착시켰다. 산화규소 막의 질소(N) 함량을 Dynamic SIMS에 의해 검출하였다. N 함량은 산화규소 막에서 1E20 원자/cc로 낮았다. 그러나, 산화물 막과 규소 기판 간의 계면에서 갑작스런 N 농도 증가가 존재하였으며, 여기서, N 농도는 잠재적으로 에칭률을 변화시킬 수 있는 최대 1E22 atoms/cc이다.
계면에서 N 농도가 낮아짐에 따라, 산화규소 증착 레시피는 두 단계로 나뉘어진다. 제1 단계에서, N2O를 4 내지 5초 동안 4000 sccm으로 흘려보내서 전구체를 전부 산화시키고, 제2 단계에서 이를 2000 sccm으로 감소시켰다. 질소 함량을 동적 SIMS에 의해 평가하였다. N 수준은 막 전반에 걸쳐 1E20 atoms/cc 수준에 있으며, 갑작스런 증가는 계면에서 나타났다.
산화/질화규소 스택 구조물을 표 5의 개질된 산화물 레시피 및 질화물 레시피를 이용하여 증착시켰다. 각 층의 두께는 25 내지 30 nm이었다. N 농도의 동적 SIMS 분석에 의해, N 농도 프로파일은 도 6에 나타내었다. 산화규소 층에서, N 함량이 1E20 원자/cc의 수준에 있으며, 질화규소 층에서, N 함량이 4E21 원자/cc의 수준에 있음을 알 수 있었다. 산화물 층과 질화물 층 간의 선명한 계면은 N 농도 프로파일에서 나타났다.
실시예 10: 트리실릴아민(TSA)을 사용하여 300 mm 웨이퍼 상에 질화규소 막 증착
TSA를 사용하여 300 밀리미터(mm) 규소 웨이퍼 상의 질화규소 막의 증착을 Astron EM 원격 플라즈마 발생기가 장착된 300 mm DXZ 챔버에서 Applied Materials Producer SE 시스템을 이용하여 수행하였다. PECVD 챔버에 직접 액체 주입 전달 능력이 장착되었다. 두께 및 632 nm에서의 굴절률(RI)을 반사계 및 엘립소미터(ellipsometer)에 의해 측정하였다. 통상적인 막 두께는 100 내지 1000 nm의 범위였다. 모든 밀도 측정을 X-선 반사율(XRR)을 이용하여 수행하였다. 막의 원소 조성을 결정하기 위해 X-선 광전자 분광법(XPS) 및 2차 이온 질량 분광법(SIMS) 분석을 수행하였다. TSA를 사용한 질화규소 막의 바람직한 증착 조건은 하기와 같다: TSA 흐름 (500 내지 700 mg/min), NH3 흐름 (4000 내지 5000 sccm), He (4000 내지 5000 sccm), 압력 (4 내지 8 torr), RF (1000 내지 1200 W), 및 온도( 40 내지 500℃).
표 11
Figure pat00017
증착률은 360 nm/min 정도로 높았다. 증착시 막은 약한 인장 응력, 0 내지 40 MPa를 나타내었다. 높은 막 밀도(>2.5 g/㎤)와 함께, 막 수축은 800℃에서 1시간 어닐링 후 ~0.9%이었다. 응력 변화는 200 내지 250 MPa의 범위이었다.

Claims (31)

  1. 기판의 하나 이상의 표면 상에 산화규소 층 및 질화규소 층을 포함하는 복수의 규소-함유 층을 증착시키는 방법으로서,
    반응 챔버에서 기판의 하나 이상의 표면을 제공하는 단계;
    반응 챔버에 하기 화학식 I 내지 화학식 III을 갖는 화합물로부터 선택된 하나 이상의 규소 전구체를 도입하는 단계;
    반응 챔버에 산소-함유 공급원 및 질소-함유 공급원으로부터 선택된 공급원을 도입하는 단계;
    증기 증착 공정을 통해 기판의 하나 이상의 표면 상에 다층 스택(multilayer stack)을 증착시키는 단계로서, 증기 증착 공정이 화학적 증기 증착 (CVD), 플라즈마 강화 화학적 증기 증착 (PECVD), 사이클릭 화학적 증기 증착 (CCVD), 플라즈마 강화 사이클릭 화학적 증기 증착 (PECCVD), 원자층 증착 (ALD), 및 플라즈마 강화 원자층 증착 (PEALD); 바람직하게 플라즈마 강화 화학적 증기 증착 (PECVD)으로 이루어진 군으로부터 선택되는 단계를 포함하며;
    하나 이상의 산화규소 층이 1 입방 센티미터 당 약 1.9 그램(g/㎤ 또는 g/cc) 이상의 밀도; 4 x1022 원자/㎤ 이하의 수소 함량; 약 -300 MPa 내지 -100 MPa 범위의 응력, 4.5 이하의 유전 상수(dielectric constant), 8 MV/cm 이상의 막 파괴 전계(film breakdown field)에서 10-9 A/㎠ 이하의 누설 전류; 및 이들의 조합으로부터 선택된 성질들 중 하나 이상을 포함하며;
    본원에 기술된 하나 이상의 질화규소 층이 약 2.2 g/㎤ 이상의 밀도; 약 4x1022 원자/㎤ 이하의 수소 함량, 약 50 MPa 내지 약 300 MPa 범위의 응력; 약 700 내지 약 1,000℃ 범위의 1회 이상의 열처리 후 300 MPa 이하의 응력 변화, 고온 H3PO4에서 10 nm/min 이상의 습식 에칭률, 및 이들의 조합의 성질들 중 하나 이상을 포함하는 방법:
    Figure pat00018

    상기 식에서, R은 각각 독립적으로 수소, 선형 또는 분지된 C2 내지 C10 알킬기; 선형 또는 분지된 C2 내지 C12 알케닐기; 선형 또는 분지된 C2 내지 C12 알키닐기; C4 내지 C10 환형 알킬기; 및 C6 내지 C10 아릴기로부터 선택되며; R1은 각각 독립적으로 선형 또는 분지된 C1 내지 C10 알킬기; 선형 또는 분지된 C3 내지 C12 알케닐기; 선형 또는 분지된 C3 내지 C12 알키닐기; C4 내지 C10 환형 알킬기; 및 C6 내지 C10 아릴기로부터 선택된다.
  2. 제1항에 있어서, 산화규소 층이 약 2.2 g/㎤ 이상의 밀도, 약 -300 내지 약 -100 MPa 범위의 응력, 800℃ 이하의 열처리 후 50 MPa 이하의 응력 변화, 및 이들의 조합의 성질들 중 적어도 하나 이상을 포함하는 방법.
  3. 제1항에 있어서, 질화규소 층이 약 2.3 g/㎤ 이상의 밀도, 약 50 내지 약 300 MPa 범위의 응력, 800℃ 이하의 열처리 후 300 MPa 이하의 응력 변화, 및 이들의 조합의 성질들 중 적어도 하나 이상을 포함하는 방법.
  4. 제1항에 있어서, 산화규소 층이 약 50 nm/min 내지 약 500 nm/min 범위의 증착률을 갖는 방법.
  5. 제1항에 있어서, 산소-함유 공급원이 물 (H2O), 산소 (O2), 산소 플라즈마, 오존 (O3), NO, N2O, 일산화탄소 (CO), 이산화탄소 (CO2), N2O 플라즈마, 일산화탄소 (CO) 플라즈마, 이산화탄소 (CO2) 플라즈마, 및 이들의 조합으로 이루어진 군으로부터 선택되는 방법.
  6. 제1항에 있어서, 질소-함유 공급원이 암모니아, 히드라진, 모노알킬히드라진, 디알킬히드라진, 질소, 질소 플라즈마, 질소/수소, 질소/헬륨, 질소/아르곤 플라즈마, 암모니아 플라즈마, 암모니아/헬륨 플라즈마, 암모니아/아르곤 플라즈마, 암모니아/질소 플라즈마, NF3, NF3 플라즈마, 및 이들의 혼합물로 이루어진 군으로부터 선택되는 방법.
  7. 제1항에 있어서, 증착 단계의 온도가 약 425℃ 내지 약 600℃의 범위인 방법.
  8. 제1항에 있어서, 증착 공정이 플라즈마 강화 화학적 증기 증착 (PECVD) 또는 PECCVD인 방법.
  9. 제1항에 있어서, 규소 전구체가 트리실릴아민을 포함하는 방법.
  10. 제1항에 있어서, 규소-함유 층이 1000℃ 이하의 온도에서 열적 어닐링(thermal annealing)으로 처리되는 방법.
  11. 제1항에 있어서, 산화규소 층이 800℃ 이하의 열처리 후에 실질적으로 0 수축률(shrinkage) 또는 약 3% 이하, 또는 2% 이하, 또는 1% 이하의 수축률 및 약 50 MPa 응력 변화를 포함하는 장치.
  12. 제1항에 있어서, 산화규소 층이 고온 H3PO4에서 실질적으로 0의 습식 에칭률을 포함하는 장치.
  13. 제1항에 있어서, 질화규소 층이 50 nm/min 이상의 성장 속도를 포함하는 장치.
  14. 제1항에 있어서, 질화규소 층이 800℃ 이하의 열처리 후 최소 수축률 및 300 MPa 미만의 응력 변화를 포함하는 장치.
  15. 제1항에 있어서, 적층된 규소-함유 막의 수(number)가 교호하는(alternating) 산화규소 및 질화규소를 포함하며, 산화규소 층의 층 수가 약 48 내지 약 128개의 층이며, 질화규소 층의 수가 약 48 내지 약 128개의 층이며; 각 산화규소 층이 동일한 두께를 가지며, 각 질화규소 층이 동일한 두께를 갖는 방법.
  16. 반도체 기판의 하나 이상의 표면 상에 산화규소 층 및 질화규소 층으로부터 선택된 복수의 규소-함유 층을 포함하는 장치(apparatus)를 형성시키는 방법으로서,
    반도체 기판의 하나 이상의 표면을 제공하는 단계;
    하기 화학식 I 내지 화학식 III을 갖는 화합물로부터 선택된 하나 이상의 규소-함유 전구체를 도입하는 단계;
    반응 챔버에 질소-함유 공급원을 도입하는 단계;
    증기 증착 공정을 통해 질화규소 층을 증착시키는 단계;
    실란, 디실란, 테트라에톡시실란 (TEOS), 트리에톡시실란 (TES), 테트라메톡시실란, 트리메톡시실란, 디-3차-부톡시실란 (DTBOS), 디-3차-펜톡시실란 (DTPOS), 디에틸실란, 트리에틸실란, 디에톡시메틸실란, 디메톡시메틸실란, 디(3차)부톡시메틸실란, 메틸트리아세타톡시실란, 디메틸아세타톡시실란, 디메틸디아세톡시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 메틸트리에톡시실란, 네오헥실트리에톡시실란, 네오펜틸트리메톡시실란, 디아세톡시메틸실란, 페닐디메톡시실란, 페닐디에톡시실란, 페닐트리에톡시실란, 페닐트리메톡시실란, 페닐메틸디메톡시실란, 1,3,5,7-테트라메틸테트라사이클로실록산, 옥타메틸테트라사이클로실록산, 1,1,3,3-테트라메틸디실록산, 1-네오헥실-1,3,5,7-테트라메틸사이클로테트라실록산, 헥사메틸디실록산, 1,3-디메틸-1-아세톡시-3-에톡시디실록산, 1,2-디메틸-1,2-디아세톡시-1,2-디에톡시디실란, 1,3-디메틸-1,3-디에톡시디실록산, 1,3-디메틸-1,3-디아세톡시디실록산, 1,2-디메틸,1,1,2,2-테트라아세톡시디실란, 1,2-디메틸-1,1,2,2-테트라에톡시디실란, 1,3-디메틸-1-아세톡시-3-에톡시디실록산, 1,2-디메틸-1-아세톡시-2-에톡시디실란, 메틸아세톡시(3차)부톡시실란, 메틸실란, 디메틸실란, 트리메틸실란, 테트라메틸실란, 헥사메틸디실란, 테트라메틸디실란, 및 디메틸디실란, 헥사메틸디실록산 (HMDSO), 옥타메틸사이클로테트라실록산 (OMCTS) 및 테트라메틸사이클로테트라실록산 (TMCTS)), 비스(트리에톡시실릴)메탄, 비스(트리에톡시실릴)에탄, 비스(트리메톡시실릴)메탄, 비스(트리메톡시실릴)에탄, 비스(디에톡시메틸실릴)메탄, 비스(디에톡시메틸실릴)에탄, 비스(메틸디에톡시실릴)메탄, (디에톡시메틸실릴)(디에톡시실릴)메탄 및 이들의 조합물로 이루어진 군으로부터 선택된 하나 이상의 규소-함유 전구체를 도입하는 단계;
    반응 챔버에 산소-함유 공급원을 도입하는 단계; 및
    증기 증착 공정을 통해 산화규소 층을 증착시키는 단계를 포함하는 방법:
    Figure pat00019

    상기 식에서, R은 각각 독립적으로 수소, 선형 또는 분지된 C2 내지 C10 알킬기; 선형 또는 분지된 C3 내지 C12 알케닐기; 선형 또는 분지된 C3 내지 C12 알키닐기; C4 내지 C10 환형 알킬기; 및 C6 내지 C10 아릴기로부터 선택되며; R1은 각각 독립적으로 선형 또는 분지된 C1 내지 C10 알킬기; 선형 또는 분지된 C3 내지 C12 알케닐기; 선형 또는 분지된 C3 내지 C12 알키닐기; C4 내지 C10 환형 알킬기; 및 C6 내지 C10 아릴기로부터 선택된다.
  17. 제16항에 있어서, 산화규소가 약 2.2 g/㎤ 이상의 밀도, 약 -300 내지 약 -100 MPa 범위의 응력, 800℃ 이하의 열처리 후 50 MPa 이하의 응력 변화, 및 이들의 조합의 성질들 중 적어도 하나 이상을 포함하는 방법.
  18. 제16항에 있어서, 질화규소가 약 2.3 g/㎤ 이상의 밀도, 약 50 내지 약 300 MPa 범위의 응력, 800℃ 이하의 열처리 후 300 MPa 이하의 응력 변화, 및 이들의 조합의 성질들 중 적어도 하나 이상을 포함하는 방법.
  19. 제16항에 있어서, 산화규소 층이 약 50 nm/min 내지 약 500 nm/min 범위의 증착률을 갖는 방법.
  20. 제16항에 있어서, 산소-함유 공급원이 물 (H2O), 산소 (O2), 산소 플라즈마, 오존 (O3), NO, N2O, 일산화탄소 (CO), 이산화탄소 (CO2), N2O 플라즈마, 일산화탄소 (CO) 플라즈마, 이산화탄소 (CO2) 플라즈마, 및 이들의 조합물로 이루어진 군으로부터 선택되는 방법.
  21. 제16항에 있어서, 질소-함유 공급원이 암모니아, 히드라진, 모노알킬히드라진, 디알킬히드라진, 질소, 질소 플라즈마, 질소/수소, 질소/헬륨, 질소/아르곤 플라즈마, 암모니아 플라즈마, 암모니아/헬륨 플라즈마, 암모니아/아르곤 플라즈마, 암모니아/질소 플라즈마, NF3, NF3 플라즈마, 및 이들의 혼합물로 이루어진 군으로부터 선택되는 방법.
  22. 제16항에 있어서, 증착 단계의 온도가 약 425℃ 내지 약 600℃의 범위인 방법.
  23. 제16항에 있어서, 증착 공정이 플라즈마 강화 화학적 증기 증착 (PECVD) 또는 PECCVD인 방법.
  24. 제16항에 있어서, 규소 전구체가 트리실릴아민을 포함하는 방법.
  25. 제16항에 있어서, 규소-함유 층이 1000℃ 이하의 온도에서 열적 어닐링으로 처리되는 방법.
  26. 제16항에 있어서, 산화규소 층이 800℃ 이하의 열처리 후에 실질적으로 0의 수축률 또는 약 3% 이하 또는 2% 이하 또는 1% 이하의 수축률 및 약 50 MPa 응력 변화를 포함하는 장치.
  27. 제16항에 있어서, 산화규소 층이 고온 H3PO4에서 실질적으로 0의 습식 에칭률을 포함하는 장치.
  28. 제16항에 있어서, 질화규소 층이 50 nm/min 이상의 성장 속도를 포함하는 장치.
  29. 제16항에 있어서, 질화규소 층이 800℃ 이하의 열처리 후에 최소 수축률 및 300 MPa 미만의 응력 변화를 포함하는 장치.
  30. 제16항에 있어서, 적층된 규소-함유 막의 수가 교호하는 산화규소 및 질화규소를 포함하며, 산화규소 층의 층 수가 약 48 내지 약 128개 층의 범위이며, 질화규소 층의 수가 약 48 내지 약 128개의 층이며, 각 산화규소 층이 동일한 두께를 가지며, 각 질화규소 층이 동일한 두께를 갖는 방법.
  31. 하기 화학식 I 내지 화학식 III을 갖는 화합물로부터 선택된 규소-함유 전구체를 포함하는 복수의 규소-함유 막을 증착시키기 위한 조성물로서,
    화합물에 할라이드로 이루어진 군으로부터 선택된 하나 이상의 불순물이 실질적으로 존재하지 않는 조성물:
    Figure pat00020

    상기 식에서, R은 각각 독립적으로 수소, 선형 또는 분지된 C2 내지 C10 알킬기; 선형 또는 분지된 C3 내지 C12 알케닐기; 선형 또는 분지된 C3 내지 C12 알키닐기; C4 내지 C10 환형 알킬기; 및 C6 내지 C10 아릴기로부터 선택되며; R1은 각각 독립적으로 선형 또는 분지된 C1 내지 C10 알킬기; 선형 또는 분지된 C3 내지 C12 알케닐기; 선형 또는 분지된 C3 내지 C12 알키닐기; C4 내지 C10 환형 알킬기; 및 C6 내지 C10 아릴기로부터 선택된다.
KR1020160008008A 2015-01-29 2016-01-22 3ｄ 소자를 제작하기 위한 장치 및 전구체 KR101921192B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201562109381P 2015-01-29 2015-01-29
US62/109,381 2015-01-29
US201562183985P 2015-06-24 2015-06-24
US62/183,985 2015-06-24
US14/871,233 2015-09-30
US14/871,233 US10354860B2 (en) 2015-01-29 2015-09-30 Method and precursors for manufacturing 3D devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180141054A Division KR102243988B1 (ko) 2015-01-29 2018-11-15 3ｄ 소자를 제작하기 위한 장치 및 전구체

Publications (2)

Publication Number Publication Date
KR20160093551A true KR20160093551A (ko) 2016-08-08
KR101921192B1 KR101921192B1 (ko) 2018-11-22

Family

ID=55272374

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160008008A KR101921192B1 (ko) 2015-01-29 2016-01-22 3ｄ 소자를 제작하기 위한 장치 및 전구체
KR1020180141054A KR102243988B1 (ko) 2015-01-29 2018-11-15 3ｄ 소자를 제작하기 위한 장치 및 전구체

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020180141054A KR102243988B1 (ko) 2015-01-29 2018-11-15 3ｄ 소자를 제작하기 위한 장치 및 전구체

Country Status (7)

Country Link
US (2) US10354860B2 (ko)
EP (1) EP3051001A3 (ko)
JP (2) JP6662648B2 (ko)
KR (2) KR101921192B1 (ko)
CN (1) CN105845549B (ko)
SG (2) SG10201800673TA (ko)
TW (2) TWI617689B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180107693A (ko) * 2017-03-22 2018-10-02 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기억 매체
WO2019225856A1 (ko) * 2018-05-23 2019-11-28 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 식각 방법
KR20200016397A (ko) * 2017-07-06 2020-02-14 어플라이드 머티어리얼스, 인코포레이티드 다수의 증착된 반도체 층들의 적층체를 형성하는 방법들
KR20210134536A (ko) * 2019-03-27 2021-11-10 고려대학교 세종산학협력단 박막 트랜지스터 및 박막 트랜지스터의 제조방법

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
EP3209813B1 (en) * 2014-10-24 2019-03-13 Versum Materials US, LLC Compositions and methods using same for deposition of silicon-containing film
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US11124876B2 (en) 2015-03-30 2021-09-21 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
US9777025B2 (en) * 2015-03-30 2017-10-03 L'Air Liquide, Société pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US9786491B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
KR102378021B1 (ko) 2016-05-06 2022-03-23 에이에스엠 아이피 홀딩 비.브이. SiOC 박막의 형성
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
CN109417022B (zh) * 2016-06-28 2023-08-11 应用材料公司 用于3d nand存储器器件的基于cvd的氧化物-金属多结构
US10468244B2 (en) * 2016-08-30 2019-11-05 Versum Materials Us, Llc Precursors and flowable CVD methods for making low-K films to fill surface features
US11017998B2 (en) 2016-08-30 2021-05-25 Versum Materials Us, Llc Precursors and flowable CVD methods for making low-K films to fill surface features
US10703915B2 (en) * 2016-09-19 2020-07-07 Versum Materials Us, Llc Compositions and methods for the deposition of silicon oxide films
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062579B2 (en) * 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US10249489B2 (en) * 2016-11-02 2019-04-02 Versum Materials Us, Llc Use of silyl bridged alkyl compounds for dense OSG films
US10192734B2 (en) 2016-12-11 2019-01-29 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploration des Procédés Georges Claude Short inorganic trisilylamine-based polysilazanes for thin film deposition
US10332839B2 (en) * 2017-01-06 2019-06-25 United Microelectronics Corp. Interconnect structure and fabricating method thereof
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10847529B2 (en) 2017-04-13 2020-11-24 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
KR102548405B1 (ko) * 2017-04-20 2023-06-28 (주)디엔에프 다이실릴아민 화합물을 포함하는 실리콘 함유 박막증착용 조성물 및 이를 이용하는 실리콘 함유 박막의 제조방법
KR102093227B1 (ko) * 2017-04-20 2020-03-25 (주)디엔에프 다이실릴아민 화합물, 이의 제조방법 및 이를 포함하는 실리콘 함유 박막증착용 조성물
US11158500B2 (en) 2017-05-05 2021-10-26 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of oxygen containing thin films
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
CN107564800B (zh) * 2017-08-31 2020-02-18 长江存储科技有限责任公司 一种氮化硅层的制备方法
US11049714B2 (en) * 2017-09-19 2021-06-29 Versum Materials Us, Llc Silyl substituted organoamines as precursors for high growth rate silicon-containing films
CN107895724B (zh) * 2017-11-13 2021-01-22 中国科学院微电子研究所 一种三维存储器及其制作方法
US10991573B2 (en) 2017-12-04 2021-04-27 Asm Ip Holding B.V. Uniform deposition of SiOC on dielectric and metal surfaces
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
CN110028971B (zh) * 2017-12-28 2021-11-09 Oci有限公司 蚀刻组合物及利用其的蚀刻方法
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
SG10201903201XA (en) * 2018-04-11 2019-11-28 Versum Materials Us Llc Organoamino-functionalized cyclic oligosiloxanes for deposition of silicon-containing films
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
WO2020028064A1 (en) 2018-07-31 2020-02-06 Applied Materials, Inc. On stack overlay improvement for 3d nand
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
JP6903040B2 (ja) * 2018-09-21 2021-07-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
KR102492488B1 (ko) 2018-10-22 2023-01-27 현대모비스 주식회사 차량의 제동 제어 장치 및 방법
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
US11189635B2 (en) * 2019-04-01 2021-11-30 Applied Materials, Inc. 3D-NAND mold
CN110176459B (zh) * 2019-06-19 2020-07-03 英特尔半导体(大连)有限公司 用于存储器的沟道柱及其制造方法
KR20220038784A (ko) * 2019-08-07 2022-03-29 어플라이드 머티어리얼스, 인코포레이티드 3d nand를 위한 수정된 스택들
CN114616652A (zh) * 2019-09-13 2022-06-10 弗萨姆材料美国有限责任公司 单烷氧基硅烷及由其制备的致密有机二氧化硅膜
WO2021086860A1 (en) * 2019-11-01 2021-05-06 Applied Materials, Inc. Surface encasing material layer
KR20210066989A (ko) * 2019-11-28 2021-06-08 삼성전자주식회사 3차원 반도체 메모리 장치
US11740211B2 (en) * 2020-01-31 2023-08-29 Waters Technologies Corporation LC/MS adduct mitigation by vapor deposition coated surfaces
US11476268B2 (en) * 2020-05-29 2022-10-18 Micron Technology, Inc. Methods of forming electronic devices using materials removable at different temperatures
CN112670167A (zh) * 2020-12-29 2021-04-16 光华临港工程应用技术研发(上海)有限公司 制备氧化硅和氮化硅超晶格结构的方法
US20220216048A1 (en) * 2021-01-06 2022-07-07 Applied Materials, Inc. Doped silicon nitride for 3d nand
CN112885713A (zh) * 2021-01-29 2021-06-01 合肥维信诺科技有限公司 改善膜质的方法和显示面板
US20220415651A1 (en) * 2021-06-29 2022-12-29 Applied Materials, Inc. Methods Of Forming Memory Device With Reduced Resistivity
WO2023086905A1 (en) * 2021-11-15 2023-05-19 Versum Materials Us, Llc Multilayered silicon nitride film

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094688B2 (ja) 1992-10-12 2000-10-03 富士電機株式会社 絶縁膜の製造方法
US5953635A (en) 1996-12-19 1999-09-14 Intel Corporation Interlayer dielectric with a composite dielectric stack
US6013584A (en) 1997-02-19 2000-01-11 Applied Materials, Inc. Methods and apparatus for forming HDP-CVD PSG film used for advanced pre-metal dielectric layer applications
US6060400A (en) 1998-03-26 2000-05-09 The Research Foundation Of State University Of New York Highly selective chemical dry etching of silicon nitride over silicon and silicon dioxide
KR20010080412A (ko) * 1998-11-12 2001-08-22 조이스 브린톤 향상된 스텝 커버리지를 갖는 확산 장벽 물질
US7166165B2 (en) * 2000-04-06 2007-01-23 Asm America, Inc. Barrier coating for vitreous materials
JP2005504885A (ja) * 2001-07-25 2005-02-17 アプライド　マテリアルズ　インコーポレイテッド 新規なスパッタ堆積方法を使用したバリア形成
US6541370B1 (en) 2001-09-17 2003-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Composite microelectronic dielectric layer with inhibited crack susceptibility
US7365029B2 (en) 2002-12-20 2008-04-29 Applied Materials, Inc. Method for silicon nitride chemical vapor deposition
US7129171B2 (en) * 2003-10-14 2006-10-31 Lam Research Corporation Selective oxygen-free etching process for barrier materials
US20050101135A1 (en) * 2003-11-12 2005-05-12 Lam Research Corporation Minimizing the loss of barrier materials during photoresist stripping
JP4470023B2 (ja) 2004-08-20 2010-06-02 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード シリコン窒化物膜の製造方法
WO2007008653A2 (en) 2005-07-08 2007-01-18 Aviza Technology, Inc. Method for depositing silicon-containing films
US8530361B2 (en) * 2006-05-23 2013-09-10 Air Products And Chemicals, Inc. Process for producing silicon and oxide films from organoaminosilane precursors
US7875312B2 (en) * 2006-05-23 2011-01-25 Air Products And Chemicals, Inc. Process for producing silicon oxide films for organoaminosilane precursors
US20080038486A1 (en) * 2006-08-03 2008-02-14 Helmuth Treichel Radical Assisted Batch Film Deposition
US20080124946A1 (en) 2006-11-28 2008-05-29 Air Products And Chemicals, Inc. Organosilane compounds for modifying dielectrical properties of silicon oxide and silicon nitride films
DE102007009914B4 (de) 2007-02-28 2010-04-22 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement in Form eines Feldeffekttransistors mit einem Zwischenschichtdielektrikumsmaterial mit erhöhter innerer Verspannung und Verfahren zur Herstellung desselben
US7678715B2 (en) 2007-12-21 2010-03-16 Applied Materials, Inc. Low wet etch rate silicon nitride film
KR101532366B1 (ko) 2009-02-25 2015-07-01 삼성전자주식회사 반도체 기억 소자
KR101603731B1 (ko) 2009-09-29 2016-03-16 삼성전자주식회사 버티칼 낸드 전하 트랩 플래시 메모리 디바이스 및 제조방법
KR101758944B1 (ko) 2009-12-09 2017-07-18 노벨러스 시스템즈, 인코포레이티드 신규한 갭 충진 집적화
US20130157466A1 (en) 2010-03-25 2013-06-20 Keith Fox Silicon nitride films for semiconductor device applications
US8709551B2 (en) 2010-03-25 2014-04-29 Novellus Systems, Inc. Smooth silicon-containing films
JP5495940B2 (ja) 2010-05-21 2014-05-21 三菱重工業株式会社 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
KR20110132865A (ko) 2010-06-03 2011-12-09 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR101793047B1 (ko) 2010-08-03 2017-11-03 삼성디스플레이 주식회사 플렉서블 디스플레이 및 이의 제조 방법
US20120064682A1 (en) 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
US8771807B2 (en) * 2011-05-24 2014-07-08 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for making and using same
US20130220410A1 (en) 2011-09-07 2013-08-29 Air Products And Chemicals, Inc. Precursors for Photovoltaic Passivation
US8933502B2 (en) 2011-11-21 2015-01-13 Sandisk Technologies Inc. 3D non-volatile memory with metal silicide interconnect
KR102140719B1 (ko) * 2012-03-09 2020-08-03 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 디스플레이 디바이스를 위한 배리어 물질
KR102025441B1 (ko) 2012-04-06 2019-09-25 노벨러스 시스템즈, 인코포레이티드 증착 후 소프트 어닐링
KR101583232B1 (ko) 2012-12-31 2016-01-07 제일모직 주식회사 중합체 제조 방법 및 실리카계 절연막 형성용 조성물
US9018093B2 (en) 2013-01-25 2015-04-28 Asm Ip Holding B.V. Method for forming layer constituted by repeated stacked layers
JP6024484B2 (ja) 2013-01-29 2016-11-16 東京エレクトロン株式会社 成膜方法及び成膜装置
US20140273531A1 (en) 2013-03-14 2014-09-18 Asm Ip Holding B.V. Si PRECURSORS FOR DEPOSITION OF SiN AT LOW TEMPERATURES
JP6013313B2 (ja) 2013-03-21 2016-10-25 東京エレクトロン株式会社 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置
US9012322B2 (en) * 2013-04-05 2015-04-21 Intermolecular, Inc. Selective etching of copper and copper-barrier materials by an aqueous base solution with fluoride addition
US9796739B2 (en) * 2013-06-26 2017-10-24 Versum Materials Us, Llc AZA-polysilane precursors and methods for depositing films comprising same
US9920077B2 (en) * 2013-09-27 2018-03-20 L'Air Liquide, SociétéAnonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Amine substituted trisilylamine and tridisilylamine compounds and synthesis methods thereof
US9233990B2 (en) * 2014-02-28 2016-01-12 Air Products And Chemicals, Inc. Organoaminosilanes and methods for making same
EP3209813B1 (en) * 2014-10-24 2019-03-13 Versum Materials US, LLC Compositions and methods using same for deposition of silicon-containing film

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180107693A (ko) * 2017-03-22 2018-10-02 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기억 매체
KR20200016397A (ko) * 2017-07-06 2020-02-14 어플라이드 머티어리얼스, 인코포레이티드 다수의 증착된 반도체 층들의 적층체를 형성하는 방법들
US11056406B2 (en) 2017-07-06 2021-07-06 Applied Materials, Inc. Stack of multiple deposited semiconductor layers
WO2019225856A1 (ko) * 2018-05-23 2019-11-28 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 식각 방법
US11608471B2 (en) 2018-05-23 2023-03-21 Samsung Sdi Co., Ltd. Composition for etching silicon nitride film and etching method using same
KR20210134536A (ko) * 2019-03-27 2021-11-10 고려대학교 세종산학협력단 박막 트랜지스터 및 박막 트랜지스터의 제조방법

Also Published As

Publication number Publication date
EP3051001A2 (en) 2016-08-03
TWI664311B (zh) 2019-07-01
EP3051001A3 (en) 2016-11-09
JP6662648B2 (ja) 2020-03-11
US20160225616A1 (en) 2016-08-04
US10354860B2 (en) 2019-07-16
TW201819669A (zh) 2018-06-01
CN105845549B (zh) 2020-03-03
CN105845549A (zh) 2016-08-10
US10985013B2 (en) 2021-04-20
US20190304775A1 (en) 2019-10-03
SG10201600366WA (en) 2016-08-30
JP2018133590A (ja) 2018-08-23
KR102243988B1 (ko) 2021-04-22
TW201627519A (zh) 2016-08-01
SG10201800673TA (en) 2018-03-28
KR101921192B1 (ko) 2018-11-22
JP2016149537A (ja) 2016-08-18
TWI617689B (zh) 2018-03-11
KR20180125928A (ko) 2018-11-26

Similar Documents

Publication Publication Date Title
KR102243988B1 (ko) 3ｄ 소자를 제작하기 위한 장치 및 전구체
KR102478568B1 (ko) 질화규소 막을 증착시키는 방법
KR101950952B1 (ko) 실리콘 함유 막을 제조하는 방법
KR102434249B1 (ko) 규소-함유 막을 증착시키기 위한 조성물 및 방법
JP6356630B2 (ja) 酸素不含ケイ素系膜及びその形成方法
JP6781165B2 (ja) ホウ素含有化合物、組成物、及びホウ素含有膜の堆積方法
EP3620550B1 (en) Methods for making silicon containing films that have high carbon content
TW202146693A (zh) 含有矽雜環烷的組合物及使用其沉積含矽膜的方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)