JP2016101073A - 電力変換装置 - Google Patents

Abstract

【課題】コストアップや検出精度のばらつきを抑制できる、電力変換装置の提供。【解決手段】変圧器と、変圧器の１次側コイルと、１次側コイルの両端に接続される２つのリアクトルが磁気結合する磁気結合リアクトルとを有するブリッジ部を含む１次側フルブリッジ回路と、１次側フルブリッジ回路の正極母線に接続される第１のポートと、１次側コイルのタップに接続される第２のポートと、変圧器の２次側コイルを有するブリッジ部を含む２次側フルブリッジ回路と、２次側フルブリッジ回路の正極母線に接続される第３のポートと、磁気結合リアクトルのコアに巻かれる第１のサーチコイルと、変圧器のコアに巻かれる第２のサーチコイルと、第１のサーチコイルの電圧と第２のサーチコイルの電圧の少なくとも２つの電圧を合成することで生成されるセンス電圧の変化を測定することにより、第１のポートと第３のポートの電圧を検出する検出回路とを備える、電力変換装置。【選択図】図１

Description

本発明は、複数のポート間で電力を変換する技術に関する。

従来、変圧器と、変圧器の１次側に設けられる１次側フルブリッジ回路と、変圧器の２次側に設けられる２次側フルブリッジ回路と、１次側フルブリッジ回路の正極母線に接続される第１のポートと、変圧器の１次側コイルのタップに接続される第２のポートと、２次側フルブリッジ回路の正極母線に接続される第３のポートとを備える電力変換装置が知られている（例えば、特許文献１を参照）。１次側フルブリッジ回路は、変圧器の１次側コイルと、１次側コイルの両端に接続される２つのリアクトルが磁気結合して構成される磁気結合リアクトルとを有するブリッジ部を含む回路である。一方、２次側フルブリッジ回路は、変圧器の２次側コイルを有するブリッジ部を含む回路である。

特開２０１１−１９３７１３号公報

特許文献１に開示される電力変換装置は、各ポート間で電力変換を行うため、各ポートの電圧を検出する。しかしながら、第１のポートの電圧と第３のポートの電圧を別々の検出回路により検出する構成では、コストが大きくなりやすい。また、検出回路が別々に設けられると、第１のポートの電圧の検出精度と第３のポートの電圧の検出精度との間でばらつきが発生する。

そこで、コストアップや検出精度のばらつきを抑制できる、電力変換装置の提供を目的とする。

一つの案では、
１次側コイルと２次側コイルとを有する変圧器と、
前記１次側コイルと、前記１次側コイルの両端に接続される２つのリアクトルが磁気結合して構成される磁気結合リアクトルとを有するブリッジ部を含む１次側フルブリッジ回路と、
前記１次側フルブリッジ回路の正極母線に接続される第１のポートと、
前記１次側コイルのタップに接続される第２のポートと、
前記２次側コイルを有するブリッジ部を含む２次側フルブリッジ回路と、
前記２次側フルブリッジ回路の正極母線に接続される第３のポートと、
前記磁気結合リアクトルのコアに巻かれる第１のサーチコイルと、
前記変圧器のコアに巻かれる第２のサーチコイルと、
前記第１のサーチコイルの電圧と前記第２のサーチコイルの電圧と前記第１のポートの電圧とのうち前記第１のサーチコイルの電圧と前記第２のサーチコイルの電圧の少なくとも２つの電圧を合成することにより生成されるセンス電圧の変化を測定することによって、前記第１のポートの電圧と前記第３のポートの電圧を検出する検出回路とを備える、電力変換装置が提供される。

一態様によれば、第１のポートの電圧と第３のポートの電圧が共通の検出回路によって検出されるので、コストダウンができるとともに、検出精度のばらつきを抑制することができる。

電力変換装置の構成の一例を示す図である。 電力変換装置の動作の一例を示すタイミングチャートである。 等価回路の一例を示す図である。 電力変換装置の構成の一例を示す図である。 電力変換装置の構成の一例を示す図である。

＜電源装置１０１の構成＞
図１は、電力変換装置の一実施形態である電源装置１０１の構成の一例を示す図である。電源装置１０１は、例えば、電源回路１０と、検出回路７０とを備える電源システムである。電源装置１０１は、例えば、自動車等の車両に搭載され、車載の各負荷に配電するシステムである。

電源装置１０１は、例えば、１次側高電圧系負荷６１ａが接続される第１のポート６０ａと、１次側低電圧系負荷６１ｃ及び補機バッテリ（auxiliary battery）６２ｃが接続される第２のポート６０ｃとを、１次側ポートとして有する。補機バッテリ６２ｃは、補機バッテリ６２ｃと同じ電圧系（例えば、１２Ｖ系）で動作する１次側低電圧系負荷６１ｃに電力を供給する１次側低電圧系電源の一例である。また、補機バッテリ６２ｃは、例えば、補機バッテリ６２ｃと異なる電圧系（例えば、１２Ｖ系よりも高い４８Ｖ系）で動作する１次側高電圧系負荷６１ａに、電源回路１０に構成される１次側変換回路２０によって昇圧された電力を供給する。補機バッテリ６２ｃの具体例として、鉛バッテリ等の二次電池が挙げられる。

電源装置１０１は、例えば、２次側高電圧系負荷６１ｂ及び主機バッテリ（propulsion battery／traction battery）６２ｂが接続される第３のポート６０ｂを、２次側ポートとして有する。主機バッテリ６２ｂは、主機バッテリ６２ｂと同じ電圧系（例えば、１２Ｖ系及び４８Ｖ系よりも高い２８８Ｖ系）で動作する２次側高電圧系負荷６１ｂに電力を供給する２次側高電圧系電源の一例である。主機バッテリ６２ｂの具体例として、リチウムイオン電池等の二次電池が挙げられる。

電源回路１０は、上述の３つのポートを有し、それらの３つのポートのうちから任意の２つのポートが選択され、当該２つのポートの間で電力変換を行う機能を有する電力変換回路である。なお、電源回路１０を備える電源装置１０１は、少なくとも３つ以上の複数のポートを有し、少なくとも３つ以上の複数のポートのうちどの２つのポート間でも電力を変換することが可能な装置でもよい。

ポート電圧Ｖａ，Ｖｃ，Ｖｂは、それぞれ、第１のポート６０ａ，第２のポート６０ｃ，第３のポート６０ｂにおける入出力電圧（入力電圧又は出力電圧）である。

電源回路１０は、第１のポート６０ａに接続されて設けられるキャパシタＣ１を備えてもよい。キャパシタＣ１の具体例として、フィルムコンデンサ、アルミニウム電解コンデンサ、セラミックコンデンサ、固体高分子コンデンサなどが挙げられる。

キャパシタＣ１は、例えば、第１のポート６０ａの高電位側の端子６１３と、第１のポート６０ａ及び第２のポート６０ｃの低電位側の端子６１４との間に挿入される。キャパシタＣ１が第１のポート６０ａに接続されることによって、例えば、ポート電圧Ｖａを平滑化することができる。

電源回路１０は、１次側変換回路２０と、２次側変換回路３０とを含んで構成される電力変換回路である。なお、１次側変換回路２０と２次側変換回路３０とは、変圧器４００で磁気結合される。第１のポート６０ａ及び第２のポート６０ｃを含む１次側ポートと、第３のポート６０ｂを含む２次側ポートとは、変圧器４００を介して接続される。

変圧器４００は、１次側コイル２０２と２次側コイル３０２を有し、１次側コイル２０２と２次側コイル３０２とが結合係数ｋ_Ｔで磁気結合することで、１次側コイル２０２と２次側コイル３０２との巻き数比が１：Ｎの変圧器として機能する。Ｎは、１よりも大きい正数である。変圧器４００は、例えば、センタータップ２０２ｍを有するセンタータップ式変圧器である。

１次側コイル２０２は、１次側第１巻線２０２ａと、１次側第２巻線２０２ｂと、１次側第１巻線２０２ａと１次側第２巻線２０２ｂとの中間接続点から引き出されるセンタータップ２０２ｍとを有する。１次側第１巻線２０２ａの巻き数は、１次側第２巻線２０２ｂの巻き数と等しい。センタータップ２０２ｍは、第２のポート６０ｃの高電位側の端子６１６に接続される。

１次側変換回路２０は、１次側フルブリッジ回路２００と、第１のポート６０ａと、第２のポート６０ｃとを含んで構成される１次側回路である。１次側フルブリッジ回路２００は、変圧器４００の１次側に設けられる。１次側フルブリッジ回路２００は、変圧器４００の１次側コイル２０２と、１次側磁気結合リアクトル２０４と、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを含んで構成される１次側電力変換部である。

１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオード（寄生ダイオード）とを含んで構成されるスイッチング素子である。各アームに並列にダイオードが追加接続されてもよい。

１次側フルブリッジ回路２００は、第１のポート６０ａの高電位側の端子６１３に接続される１次側正極母線２９８と、第１のポート６０ａ及び第２のポート６０ｃの低電位側の端子６１４に接続される１次側負極母線２９９とを有する。

１次側正極母線２９８と１次側負極母線２９９との間には、１次側第１上アームＵ１と１次側第１下アーム／Ｕ１とが直列に接続されて構成される１次側第１アーム回路２０７が接続される。１次側第１アーム回路２０７は、１次側第１上アームＵ１及び１次側第１下アーム／Ｕ１のオンオフのスイッチング動作による電力変換動作が可能な１次側第１電力変換回路部（１次側Ｕ相電力変換回路部）である。

１次側正極母線２９８と１次側負極母線２９９との間には、１次側第２上アームＶ１と１次側第２下アーム／Ｖ１とが直列に接続されて構成される１次側第２アーム回路２１１が接続される。１次側第２アーム回路２１１は、１次側第１アーム回路２０７と並列に接続される。１次側第２アーム回路２１１は、１次側第２上アームＶ１及び１次側第２下アーム／Ｖ１のオンオフのスイッチング動作による電力変換動作が可能な１次側第２電力変換回路部（１次側Ｖ相電力変換回路部）である。

１次側第１アーム回路２０７の中点２０７ｍと１次側第２アーム回路２１１の中点２１１ｍを接続するブリッジ部分には、１次側コイル２０２と１次側磁気結合リアクトル２０４とが設けられる。ブリッジ部分についてより詳細に接続関係について説明すると、１次側第１アーム回路２０７の中点２０７ｍには、１次側磁気結合リアクトル２０４の１次側第１リアクトル２０４ａの一方端が接続される。そして、１次側第１リアクトル２０４ａの他方端には、１次側コイル２０２の一方端が接続される。さらに、１次側コイル２０２の他方端には、１次側磁気結合リアクトル２０４の１次側第２リアクトル２０４ｂの一方端が接続される。さらに、１次側第２リアクトル２０４ｂの他方端が１次側第２アーム回路２１１の中点２１１ｍに接続される。

１次側磁気結合リアクトル２０４は、１次側第１リアクトル２０４ａと、１次側第１リアクトル２０４ａと結合係数ｋ_１で磁気結合する１次側第２リアクトル２０４ｂとを含んで構成される。

中点２０７ｍは、１次側第１上アームＵ１と１次側第１下アーム／Ｕ１との間の１次側第１中間ノードであり、中点２１１ｍは、１次側第２上アームＶ１と１次側第２下アーム／Ｖ１との間の１次側第２中間ノードである。中点２０７ｍは、１次側第１リアクトル２０４ａ、１次側コイル２０２、１次側第２リアクトル２０４ｂをこの順に経由して、中点２１１ｍに接続される。

第１のポート６０ａは、１次側フルブリッジ回路２００に接続され、１次側正極母線２９８と１次側負極母線２９９との間に設けられる入出力ポートである。第１のポート６０ａは、端子６１３と端子６１４とを含んで構成される。

第２のポート６０ｃは、変圧器４００の１次側のセンタータップ２０２ｍに接続され、１次側負極母線２９９と１次側コイル２０２のセンタータップ２０２ｍとの間に設けられる入出力ポートである。第２のポート６０ｃは、端子６１４と端子６１６とを含んで構成される。

２次側変換回路３０は、２次側フルブリッジ回路３００と、第３のポート６０ｂとを含んで構成される２次側回路である。２次側フルブリッジ回路３００は、変圧器４００の２次側に設けられる。２次側フルブリッジ回路３００は、変圧器４００の２次側コイル３０２と、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを含んで構成される２次側電力変換部である。

２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオード（寄生ダイオード）とを含んで構成されるスイッチング素子である。各アームに並列にダイオードが追加接続されてもよい。

２次側フルブリッジ回路３００は、第３のポート６０ｂの高電位側の端子６１８に接続される２次側正極母線３９８と、第３のポート６０ｂの低電位側の端子６２０に接続される２次側負極母線３９９とを有する。

２次側正極母線３９８と２次側負極母線３９９との間には、２次側第１上アームＵ２と２次側第１下アーム／Ｕ２とが直列に接続されて構成される２次側第１アーム回路３０７が接続される。２次側第１アーム回路３０７は、２次側第１上アームＵ２及び２次側第１下アーム／Ｕ２のオンオフのスイッチング動作による電力変換動作が可能な２次側第１電力変換回路部（２次側Ｕ相電力変換回路部）である。

２次側正極母線３９８と２次側負極母線３９９との間には、２次側第２上アームＶ２と２次側第２下アーム／Ｖ２とが直列に接続されて構成される２次側第２アーム回路３１１が接続される。２次側第２アーム回路３１１は、２次側第１アーム回路３０７と並列に接続される。２次側第２アーム回路３１１は、２次側第２上アームＶ２及び２次側第２下アーム／Ｖ２のオンオフのスイッチング動作による電力変換動作が可能な２次側第２電力変換回路部（２次側Ｖ相電力変換回路部）である。

２次側第１アーム回路３０７の中点３０７ｍと２次側第２アーム回路３１１の中点３１１ｍを接続するブリッジ部分には、２次側コイル３０２が設けられる。ブリッジ部分についてより詳細に接続関係について説明すると、２次側第１アーム回路３０７の中点３０７ｍには、２次側コイル３０２の一方端が接続される。そして、２次側コイル３０２の他方端は、２次側第２アーム回路３１１の中点３１１ｍに接続される。

中点３０７ｍは、２次側第１上アームＵ２と２次側第１下アーム／Ｕ２との間の２次側第１中間ノードであり、中点３１１ｍは、２次側第２上アームＶ２と２次側第２下アーム／Ｖ２との間の２次側第２中間ノードである。中点３０７ｍは、２次側コイル３０２を経由して、中点３１１ｍに接続される。

第３のポート６０ｂは、２次側フルブリッジ回路３００に接続され、２次側正極母線３９８と２次側負極母線３９９との間に設けられる入出力ポートである。第３のポート６０ｂは、端子６１８と端子６２０とを含んで構成される。

検出回路７０は、サーチコイル４１の電圧Ｖ_ＳＬとサーチコイル４２の電圧Ｖ_ＳＴＲとを合成することにより生成されるセンス電圧Ｖ_Ｒの変化を測定することによって、第１のポート６０ａのポート電圧Ｖａと第３のポート６０ｂのポート電圧Ｖｂを検出する検出回路の一例である。ポート電圧Ｖａもポート電圧Ｖｂも共通のセンス電圧Ｖ_Ｒの測定により検出可能となるので、センス電圧Ｖ_Ｒの変化を測定する測定回路をポート電圧Ｖａとポート電圧Ｖｂの検出に共通に使用することができる。よって、ポート電圧Ｖａとポート電圧Ｖｂを共通の検出回路７０で検出することができる。

検出回路の共通化によって、例えば、検出回路７０の回路規模の縮小やコストダウンができる。また、ポート電圧Ｖａの検出精度とポート電圧Ｖｂの検出精度との間でばらつきが発生することを抑制することができる。

例えば、検出回路７０は、センス電圧Ｖ_Ｒの変化を測定する測定回路（図１には、センス抵抗７１及びＡＤ（Analog to Digital）変換器７２が例示）と、当該測定回路によって得られる測定値に基づいて、ポート電圧Ｖａとポート電圧Ｖｂとを算出する演算処理回路５０とを有する。このように、ポート電圧Ｖａとポート電圧Ｖｂの検出に、共通の測定回路で対応することができる。

サーチコイル４１は、磁気結合リアクトル２０４のコア２０４ｃに巻かれる第１のサーチコイルの一例である。サーチコイル４２は、変圧器４００のコア４０１に巻かれる第２のサーチコイルの一例である。サーチコイル４１は、コア２０４ｃに巻かれているので、１次側フルブリッジ回路２００と絶縁され、サーチコイル４２は、コア４０１に巻かれているので、２次側フルブリッジ回路２００と絶縁されている。したがって、ポート電圧Ｖａやポート電圧Ｖｂが比較的高電圧であっても、検出回路７０と１次側フルブリッジ回路２００との絶縁性及び検出回路７０と２次側フルブリッジ回路３００との絶縁性を確保することができる。

サーチコイル４１とサーチコイル４２とセンス抵抗７１とが直列に接続されることによって、閉回路が構成される。サーチコイル４１の一端は、１次側フルブリッジ回路２００のグランド基準に接続され、例えば、１次側負極母線２９９に接続される。サーチコイル４１の他端は、サーチコイル４２の一端に接続される。サーチコイル４２の他端は、センス抵抗７１の一端に接続される。センス抵抗７１の他端は、１次側フルブリッジ回路２００のグランド基準に接続され、例えば、１次側負極母線２９９に接続される。

このように接続されることにより、サーチコイル４１の両端に誘起される電圧Ｖ_ＳＬとサーチコイル４２の両端に誘起される電圧Ｖ_ＳＴＲとを合成することにより生成されるセンス電圧Ｖ_Ｒを、センス抵抗７１の両端に発生させることができる。

ＡＤ変換器７２は、アナログのセンス電圧Ｖ_Ｒの測定値をデジタルデータに変換し、演算処理回路５０に対して出力する。

なお、検出回路７０は、第２のポート６０ｃのポート電圧Ｖｃを検出する機能を有してもよい。検出回路７０は、第１のポート６０ａの端子６１３に流れるポート電流Ｉａを検出する機能と、第２のポート６０ｃの端子６１６に流れるポート電流Ｉｃを検出する機能と、第３のポート６０ｂの端子６１８に流れるポート電流Ｉｂを検出する機能のうちの少なくとも一つの機能を有してもよい。

電源装置１０１は、演算処理回路５０を備える。演算処理回路５０は、１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００内の各アームをオンオフさせる制御信号を出力する回路の一例である。演算処理回路５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータ又はマイクロコンピュータを備える電子回路である。

図２は、各アームのオンオフのタイミングチャートの一例を示す図である。図２において、Ｕ１は、１次側第１上アームＵ１のオンオフ波形であり、Ｖ１は、１次側第２上アームＶ１のオンオフ波形であり、Ｕ２は、２次側第１上アームＵ２のオンオフ波形であり、Ｖ２は、２次側第２上アームＶ２のオンオフ波形である。１次側第１下アーム／Ｕ１、１次側第２下アーム／Ｖ１、２次側第１下アーム／Ｕ２、２次側第２下アーム／Ｖ２のオンオフ波形は、それぞれ、１次側第１上アームＵ１、１次側第２上アームＶ１、２次側第１上アームＵ２、２次側第２上アームＶ２のオンオフ波形を反転した波形である。

なお、上下アームの両オンオフ波形間には、上下アームの両方がオンすることで貫通電流が流れないようにデッドタイムが設けられてもよい。また、図２に示される８つのオンオフ波形において、ハイレベルがオン状態を表し、ローレベルがオフ状態を表している。

演算処理回路５０は、４つの期間を含むスイッチングパターンを繰り返して、各アームをオンオフさせる。第１の期間ｔ２−ｔ４は、第１上アームＵ１，Ｕ２と第２下アーム／Ｖ１，／Ｖ２がオンし、且つ、第２上アームＶ１，Ｖ２と第１下アーム／Ｕ１，／Ｕ２がオフする期間である。第２の期間ｔ５−ｔ７は、第１下アーム／Ｕ１，／Ｕ２と第２下アーム／Ｖ１，／Ｖ２がオンし、且つ、第１上アームＵ１，Ｕ２と第２上アームＶ１，Ｖ２がオフする期間である。第３の期間ｔ８−ｔ１０は、第１下アーム／Ｕ１，／Ｕ２と第２上アームＶ１，Ｖ２がオンし、且つ、第１上アームＵ１，Ｕ２と第２下アーム／Ｖ１，／Ｖ２がオフする期間である。第４の期間ｔ１１−ｔ１２は、第１下アーム／Ｕ１，／Ｕ２と第２下アーム／Ｖ１，／Ｖ２がオンし、且つ、第１上アームＵ１，Ｕ２と第２上アームＶ１，Ｖ２がオフする期間である。

演算処理回路５０は、例えば、デューティ比Ｄ（＝δ／Ｔ）を制御することによって、１次側フルブリッジ回路２００の昇降圧比（昇圧比又は降圧比）を変更できる。

デューティ比Ｄは、１次側フルブリッジ回路２００内の１次側第１上アームＵ１及び１次側第２上アームＶ１のスイッチング周期Ｔに占めるオン時間δの割合である。１次側第１上アームＵ１のデューティ比Ｄと１次側第２上アームＶ１のデューティ比Ｄとは、互いに等しい。１次側フルブリッジ回路２００の昇降圧比は、第１のポート６０ａと第２のポート６０ｃとの間の変圧比である。

したがって、例えば、
１次側フルブリッジ回路２００の昇降圧比
＝第２のポート６０ｃの電圧／第１のポート６０ａの電圧
＝δ／Ｔ
と表される。

なお、オン時間δは、１次側第１上アームＵ１及び１次側第２上アームＶ１のオン時間を表すとともに、２次側第１上アームＵ２及び２次側第２上アームＶ２のオン時間を表す。また、１次側フルブリッジ回路２００に構成されるアームのスイッチング周期Ｔと２次側フルブリッジ回路３００に構成されるアームのスイッチング周期Ｔは等しい時間である。

また、演算処理回路５０は、Ｕ１とＶ１との位相差αを、定常時、例えば、１８０度（π）で動作させ、Ｕ２とＶ２との位相差βも、１８０度（π）で動作させる。Ｕ１とＶ１との位相差αは、タイミングｔ２とタイミングｔ８との間の時間差であり、Ｕ２とＶ２との位相差βは、タイミングｔ１とタイミングｔ７との間の時間差である。

さらに、演算処理回路５０は、位相差φ（位相差φｕ及び位相差φｖ）を制御することによって、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で変圧器４００を介して伝送される伝送電力Ｐを調整できる。

位相差φは、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間でのスイッチングタイミングのずれ（タイムラグ）である。

位相差φｕは、１次側第１アーム回路２０７と２次側第１アーム回路３０７との対応する相間でのスイッチングタイミングのずれであり、１次側第１アーム回路２０７のスイッチングと２次側第１アーム回路３０７のスイッチングとの間の時間差である。例えば、位相差φｕは、１次側第１上アームＵ１のターンオンのタイミングｔ２と２次側第１上アームＵ２のターンオンのタイミングｔ１との間の差である。１次側第１アーム回路２０７のスイッチングと２次側第１アーム回路３０７のスイッチングは、演算処理回路５０によって互いに同相で（すなわち、Ｕ相で）制御される。

位相差φｖは、１次側第２アーム回路２１１と２次側第２アーム回路３１１との対応する相間でのスイッチングタイミングのずれであり、１次側第２アーム回路２１１のスイッチングと２次側第２アーム回路３１１のスイッチングとの間の時間差である。例えば、位相差φｖは、１次側第２上アームＶ１のターンオンのタイミングｔ８と２次側第２上アームＶ２のターンオンのタイミングｔ７との間の差である。１次側第２アーム回路２１１のスイッチングと２次側第２アーム回路３１１のスイッチングは、演算処理回路５０によって互いに同相で（すなわち、Ｖ相で）制御される。

演算処理回路５０は、位相差φｕを正値に且つ位相差φｖを正値に制御することにより、１次側フルブリッジ回路２００から２次側フルブリッジ回路３００に伝送電力Ｐを伝送し、位相差φｕを負値に且つ位相差φｖを負値に制御することにより、２次側フルブリッジ回路３００から１次側フルブリッジ回路２００に伝送電力Ｐを伝送できる。つまり、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間において、上アームが先にオンした電力変換回路部を備えるフルブリッジ回路から、上アームが後にオンした電力変換回路部を備えるフルブリッジ回路に、伝送電力Ｐが伝送される。

例えば、図２の場合、２次側第１上アームＵ２のターンオンのタイミングｔ１が、１次側第１上アームＵ１のターンオンのタイミングｔ２よりも先である。したがって、２次側第１上アームＵ２を有する２次側第１アーム回路３０７を備える２次側フルブリッジ回路３００から、１次側第１上アームＵ１を有する１次側第１アーム回路２０７を備える１次側フルブリッジ回路２００に、伝送電力Ｐが伝送される。同様に、２次側第２上アームＶ２のターンオンのタイミングｔ７が、１次側第２上アームＶ１のターンオンのタイミングｔ８よりも先である。したがって、２次側第２上アームＶ２を有する２次側第２アーム回路３１１を備える２次側フルブリッジ回路３００から、１次側第２上アームＶ１を有する１次側第２アーム回路２１１を備える１次側フルブリッジ回路２００に、伝送電力Ｐが伝送される。

演算処理回路５０は、通常、位相差φｕと位相差φｖとを互いに等しくしたまま制御するが、伝送電力Ｐに要求される精度が満たされる範囲内で、位相差φｕと位相差φｖとを互いにずらして制御してもよい。すなわち、位相差φｕと位相差φｖは、通常、互いに同じ値に制御されるが、伝送電力Ｐに要求される精度が満たされれば、互いに異なる値に制御されてもよい。

演算処理回路５０は、例えば、ポート電圧Ｖｃが第２のポート６０ｃに設定される目標電圧Ｖｃｏに一致するように、検出回路７０により検出されるポート電圧Ｖｃをフィードバックしてデューティ比Ｄを制御できる。あるいは、別のタイミングで、演算処理回路５０は、例えば、ポート電圧Ｖａが第１のポート６０ａに設定される目標電圧Ｖａｏに一致するように、検出回路７０により検出されるポート電圧Ｖａをフィードバックしてデューティ比Ｄを制御できる。

更に、演算処理回路５０は、例えば、伝送電力Ｐが目標伝送電力Ｐｏに一致するように、検出回路７０により検出される伝送電力Ｐをフィードバックして位相差φを制御できる。演算処理回路５０は、例えば、第３のポート６０ｂから第１のポート６０ａ及び第２のポート６０ｃに伝送される伝送電力Ｐ_Ａ＋Ｃが目標伝送電力Ｐ_Ａ＋Ｃ ^＊に一致するように、検出回路７０により検出される伝送電力Ｐ_Ａ＋Ｃをフィードバックして位相差φを制御する電力フィードバック制御を実行する。あるいは、別のタイミングで、演算処理回路５０は、例えば、第１のポート６０ａから第３のポート６０ｂに伝送される伝送電力Ｐ_Ｂが目標伝送電力Ｐ_Ｂ ^＊に一致するように、検出回路７０により検出される伝送電力Ｐ_Ｂをフィードバックして位相差φを制御する電力フィードバック制御を実行する。

伝送電力Ｐ_Ａ＋Ｃは、２次側フルブリッジ回路３００から変圧器４００を介して１次側フルブリッジ回路２００に伝送される電力であり、第１のポート６０ａに伝送される伝送電力Ｐ_Ａと第２のポート６０ｃに伝送される伝送電力Ｐ_Ｃとの和に等しい。伝送電力Ｐ_Ａは、第１のポート６０ａから出力されるポート電圧Ｖａと第１のポート６０ａから出力されるポート電流Ｉａとの積に等しい。伝送電力Ｐ_Ｃは、第２のポート６０ｃから出力されるポート電圧Ｖｃと第２のポート６０ｃから出力されるポート電流Ｉｃとの積に等しい。伝送電力Ｐ_Ｂは、第３のポート６０ｂから出力されるポート電圧Ｖｂと第３のポート６０ｂから出力されるポート電流Ｉｂとの積に等しい。

このように、電源装置１０１は、検出回路７０により各ポートの電圧Ｖａ，Ｖｂ，Ｖｃを検出することによって、デューティ比Ｄと位相差φの少なくとも一方を制御することにより各ポート間で電力変換を行う。特に、検出回路７０は、サーチコイル４１の電圧Ｖ_ＳＬとサーチコイル４２の電圧Ｖ_ＳＴＲとを合成することにより生成されるセンス電圧Ｖ_Ｒの変化を測定することによって、第１のポート６０ａのポート電圧Ｖａと第３のポート６０ｂのポート電圧Ｖｂを検出する。

＜ポート電圧Ｖｂと電圧Ｖ_ＳＴＲとの関係＞
第１の期間ｔ２−ｔ４内のタイミングｔ３では、Ｕ２，／Ｖ２がオンとなっていることから、変圧器４００の２次側コイル３０２の両端にはポート電圧Ｖｂが印加される。変圧器４００は、ポート電圧Ｖｂで励磁され、サーチコイル４２の電圧Ｖ_ＳＴＲは、変圧器４００の原理から、「Ｖ_ＳＴＲ＝−Ｖｂ／Ｎｔｒ」となる。Ｎｔｒは、２次側コイル３０２とサーチコイル４２との巻き数比（＝Ｔｂ／Ｔｓｂ）を表す。Ｔｂは、２次側コイル３０２の巻き数を表し、Ｔｓｂは、サーチコイル４２の巻き数を表す。Ｔｓｂは、Ｔｂよりも小さい。

第２の期間ｔ５−ｔ７内のタイミングｔ６では、／Ｕ２，／Ｖ２がオンとなっていることから、変圧器４００の２次側コイル３０２の両端には電圧が印加されない。よって、「Ｖ_ＳＴＲ＝０」となる。

第３の期間ｔ８−ｔ１０内のタイミングｔ９では、Ｖ２，／Ｕ２がオンとなっていることから、変圧器４００の２次側コイル３０２の両端にはポート電圧Ｖｂが反対方向に印加される。変圧器４００は、ポート電圧Ｖｂで励磁され、サーチコイル４２の電圧Ｖ_ＳＴＲは、変圧器４００の原理から、「Ｖ_ＳＴＲ＝Ｖｂ／Ｎｔｒ」となる。

＜ポート電圧Ｖａと電圧Ｖ_ＳＬとの関係＞
１次側磁気結合リアクトル２０４は、その極性により、同じ方向に流れる電流のみで励磁される。逆方向に流れる電流成分は、磁力がキャンセルされるからである。第１のポート６０ａと第３のポート６０ｂとの間でやりとりされる電流は、１次側磁気結合リアクトル２０４では逆方向に流れるため、１次側磁気結合リアクトル２０４は励磁されない。第１のポート６０ａと第２のポート６０ｃとの間でやりとりされる電流は、１次側磁気結合リアクトル２０４では同方向に流れるため、１次側磁気結合リアクトル２０４は励磁される。

一方、変圧器４００が励磁する場合は、１次側磁気結合リアクトル２０４が励磁する場合とは逆になる。つまり、変圧器４００は、第１のポート６０ａと第３のポート６０ｂとの間でやりとりされる電流で励磁され、第１のポート６０ａと第２のポート６０ｃとの間でやりとりされる電流では励磁されない。

したがって、１次側磁気結合リアクトル２０４の励磁については、図３の等価回路で評価することができる。

１次側磁気結合リアクトル２０４が第１の期間ｔ２−ｔ４内のタイミングｔ３で励磁するとき、Ｕ１，／Ｖ１がオンとなっている。よって、タイミングｔ３での１次側第１リアクトル２０４ａの両端に印加される電圧をＶ_Ｌ１＿Ａ、タイミングｔ３での１次側第２リアクトル２０４ｂの両端に印加される電圧をＶ_Ｌ２＿Ａとすると、
Ｖ_Ｌ１＿Ａ＝０−Ｖｃ
Ｖ_Ｌ２＿Ａ＝Ｖａ−Ｖｃ
となる。したがって、１次側磁気結合リアクトル２０４は、タイミングｔ３において、Ｖ_Ｌ１＿ＡとＶ_Ｌ２＿Ａとが合成された電圧Ｖ_{Ｌ＿ＴＯＴＡＬ＿Ａ}（＝Ｖａ−２×Ｖｃ）で励磁されることになる。

１次側磁気結合リアクトル２０４が第２の期間ｔ５−ｔ７内のタイミングｔ６で励磁するとき、／Ｕ１，／Ｖ１がオンとなっている。よって、タイミングｔ６での１次側第１リアクトル２０４ａの両端に印加される電圧をＶ_Ｌ１＿Ｂ、タイミングｔ６での１次側第２リアクトル２０４ｂの両端に印加される電圧をＶ_Ｌ２＿Ｂとすると、
Ｖ_Ｌ１＿Ｂ＝０−Ｖｃ
Ｖ_Ｌ２＿Ｂ＝０−Ｖｃ
となる。したがって、１次側磁気結合リアクトル２０４は、タイミングｔ６において、Ｖ_Ｌ１＿ＢとＶ_Ｌ２＿Ｂとが合成された電圧Ｖ_{Ｌ＿ＴＯＴＡＬ＿Ｂ}（＝−２×Ｖｃ）で励磁されることになる。

よって、電圧Ｖ_{Ｌ＿ＴＯＴＡＬ＿Ａ}と電圧Ｖ_{Ｌ＿ＴＯＴＡＬ＿Ｂ}との差を取ると、Ｖａとなる。つまり、電圧Ｖ_{Ｌ＿ＴＯＴＡＬ＿Ａ}と電圧Ｖ_{Ｌ＿ＴＯＴＡＬ＿Ｂ}は、サーチコイル４１でモニタすることができるので、「Ｖａ＝Ｖ_ＳＬ＿Ａ−Ｖ_ＳＬ＿Ｂ」という関係が成立する。Ｖ_ＳＬ＿Ａは、タイミングｔ３での電圧Ｖ_ＳＬであり、Ｖ_ＳＬ＿Ｂは、タイミングｔ６での電圧Ｖ_ＳＬである。

＜ポート電圧Ｖｂの算出式の導出＞
図１より、サーチコイル４１，４２及びセンス抵抗７１に生ずる各電圧は、式（１）が成立する。
Ｖ_Ｒ＝Ｖ_ＳＬ＋Ｖ_ＳＴＲ ・・・（１）
また、各タイミングｔ３，ｔ６，ｔ９で測定される電圧も同様に式（２）、（３）、（４）で表される。
Ｖ_Ｒ＿Ａ＝Ｖ_ＳＬ＿Ａ＋Ｖ_{ＳＴＲ＿Ａ}・・・（２）
Ｖ_Ｒ＿Ｂ＝Ｖ_ＳＬ＿Ｂ＋Ｖ_{ＳＴＲ＿Ｂ}・・・（３）
Ｖ_Ｒ＿Ｃ＝Ｖ_ＳＬ＿Ｃ＋Ｖ_{ＳＴＲ＿Ｃ}・・・（４）
式（４）から式（２）を引くと、式（５）が得られる。
Ｖ_Ｒ＿Ｃ−Ｖ_Ｒ＿Ａ＝Ｖ_ＳＬ＿Ｃ＋Ｖ_{ＳＴＲ＿Ｃ}−Ｖ_ＳＬ＿Ａ−Ｖ_{ＳＴＲ＿Ａ}・・・（５）
Ｖ_ＳＬ＿ＡとＶ_ＳＬ＿Ｃは等しい。なぜなら、原理上、１次側磁気結合リアクトル２０４は、第１のポート６０ａと第２のポート６０ｃとの間に流れる電流によってのみ励磁されるからである。
Ｖ_ＳＬ＿Ａ＝Ｖ_ＳＬ＿Ｃ ・・・（６）
式（５）に式（６）を代入すると、式（７）が得られる。
Ｖ_Ｒ＿Ｃ−Ｖ_Ｒ＿Ａ＝Ｖ_ＳＬ＿Ｃ＋Ｖ_{ＳＴＲ＿Ｃ}−Ｖ_ＳＬ＿Ｃ−Ｖ_{ＳＴＲ＿Ａ}
＝Ｖ_{ＳＴＲ＿Ｃ}−Ｖ_{ＳＴＲ＿Ａ}・・・（７）
一方、電圧Ｖｂ'は、式（８）で表される。なぜなら、変圧器４００の高電圧側には２次側フルブリッジ回路３００にて正負逆転した電圧が印加されるが、原理上、変圧器４００の低電圧側にも相似形の電圧が印加されるからである。
Ｖｂ'＝（Ｖ_{ＳＴＲ＿Ｃ}−Ｖ_{ＳＴＲ＿Ａ}）／２・・・（８）
式（８）に式（７）を代入すると、式（９）が得られる。
Ｖｂ'＝（Ｖ_Ｒ＿Ｃ−Ｖ_Ｒ＿Ａ）／２・・・（９）
ポート電圧Ｖｂは、変圧器４００の原理により、Ｖｂ'と巻数比Ｎｔｒで決まる。Ｎｔｒは、２次側コイル３０２とサーチコイル４２との巻き数比（＝Ｔｂ／Ｔｓｂ）を表す。
Ｖｂ＝Ｖｂ'×Ｎｔｒ・・・（１０）
式（１０）に式（９）を代入することにより、式（１１）を導出することができる。
Ｖｂ＝（Ｖ_Ｒ＿Ｃ−Ｖ_Ｒ＿Ａ）／２×Ｎｔｒ・・・（１１）
つまり、式（１１）によれば、検出回路７０は、第１の期間ｔ２−ｔ４でセンス電圧Ｖ_Ｒを測定して得られる測定値Ｖ_Ｒ＿Ａと、第３の期間ｔ８−ｔ１０でセンス電圧Ｖ_Ｒを測定して得られる測定値Ｖ_Ｒ＿Ｃとに基づいて、ポート電圧Ｖｂを検出することができる。例えば、演算処理回路５０は、式（１１）に基づいて、ポート電圧Ｖｂを算出することができる。

＜ポート電圧Ｖａの算出式の導出＞
式（４）から式（３）を引くと、式（１２）が得られる。
Ｖ_Ｒ＿Ｃ−Ｖ_Ｒ＿Ｂ＝Ｖ_ＳＬ＿Ｃ＋Ｖ_{ＳＴＲ＿Ｃ}−Ｖ_ＳＬ＿Ｂ−Ｖ_{ＳＴＲ＿Ｂ}・・・（１２）
一方、変圧器４００の原理より、式（１３）が成り立つ。
Ｖｂ'＝（Ｖ_{ＳＴＲ＿Ｃ}−Ｖ_{ＳＴＲ＿Ｂ}）・・・（１３）
また、上述の通り、式（１４）が成り立つ。
Ｖａ＝Ｖ_ＳＬ＿Ａ−Ｖ_ＳＬ＿Ｂ＝Ｖ_ＳＬ＿Ｃ−Ｖ_ＳＬ＿Ｂ・・・（１４）
式（１２）の右辺の順番を並び替えて、式（１３）及び式（１４）を代入すると、式（１５）が得られる。
Ｖ_Ｒ＿Ｃ−Ｖ_Ｒ＿Ｂ＝Ｖ_ＳＬ＿Ｃ−Ｖ_ＳＬ＿Ｂ＋Ｖ_{ＳＴＲ＿Ｃ}−Ｖ_{ＳＴＲ＿Ｂ}
＝Ｖａ＋Ｖｂ'・・・（１５）
式（１５）を変形すると、式（１６）が得られる。
Ｖａ＝Ｖ_Ｒ＿Ｃ−Ｖ_Ｒ＿Ｂ−Ｖｂ'・・・（１６）
式（１６）に式（９）を代入することにより、式（１７）を導出することができる。
Ｖａ＝Ｖ_Ｒ＿Ｃ−Ｖ_Ｒ＿Ｂ−（Ｖ_Ｒ＿Ｃ−Ｖ_Ｒ＿Ａ）／２・・・（１７）
つまり、式（１７）によれば、検出回路７０は、第１の期間ｔ２−ｔ４でセンス電圧Ｖ_Ｒを測定して得られる測定値Ｖ_Ｒ＿Ａと、第２の期間ｔ５−ｔ７でセンス電圧Ｖ_Ｒを測定して得られる測定値Ｖ_Ｒ＿Ｂと、第３の期間ｔ８−ｔ１０でセンス電圧Ｖ_Ｒを測定して得られる測定値Ｖ_Ｒ＿Ｃとに基づいて、ポート電圧Ｖａを検出することができる。例えば、演算処理回路５０は、式（１７）に基づいて、ポート電圧Ｖａを算出することができる。

＜ポート電圧Ｖｃの算出式の導出＞
ポート電圧Ｖｃは、ポート電圧Ｖａとデューティ比Ｄによって決まり、式（１８）で表すことができる（降圧コンバータの基本原理式）。
Ｖｃ＝Ｖａ×Ｄ・・・（１８）
例えば、演算処理回路５０は、式（１７）により算出されるポート電圧Ｖａを用いて、式（１８）に基づいて、ポート電圧Ｖｃを算出することができる。

＜電源装置１０２の構成＞
図４は、電力変換装置の一実施形態である電源装置１０２の構成の一例を示す図である。電源装置１０１と同様の構成及び効果についての説明は省略する。検出回路７４は、絶対値回路７３を有する点で、図１の検出回路７０と異なる。

センス電圧Ｖ_Ｒは、正負の値をとる。絶対値回路７３は、センス電圧Ｖ_Ｒの絶対値をＡＤ変換器７２に対して出力する回路である。絶対値回路７３を設けることにより、正負の値を測定可能なＡＤ変換器７２を採用する必要がなくなるため、ＡＤ変換器７２の低コスト化や小型化が可能となる。

なお、図４の場合、図２の電圧Ｖ_Ｒの波形において、負の電圧値は正の電圧値に置き換わる。したがって、ポート電圧Ｖａは、式（１７）内の「Ｖ_Ｒ＿Ｂ」を「−Ｖ_Ｒ＿Ｂ」に置き換えることによって、式（１９）で表すことができる。
Ｖａ＝Ｖ_Ｒ＿Ｃ＋Ｖ_Ｒ＿Ｂ−（Ｖ_Ｒ＿Ｃ−Ｖ_Ｒ＿Ａ）／２・・・（１９）
つまり、図４の場合、演算処理回路５０は、式（１９）に基づいて、ポート電圧Ｖａを算出することができる。なお、図４の場合、演算処理回路５０は、式（１１）に基づいて、ポート電圧Ｖｂを算出することができ、式（１８）に基づいて、ポート電圧Ｖｃを算出することができる。

＜電源装置１０３の構成＞
図５は、電力変換装置の一実施形態である電源装置１０３の構成の一例を示す図である。電源装置１０１と同様の構成及び効果についての説明は省略する。図５のサーチコイル４１の一端が、１次側フルブリッジ回路２００の１次側正極母線２９８に接続される点で、図１の場合と異なる。

サーチコイル４１の一端が、１次側フルブリッジ回路２００の１次側正極母線２９８に接続されることにより、センス電圧Ｖ_Ｒを非負の値にすることができる。これにより、正負の値を測定可能なＡＤ変換器７２を採用する必要がなくなるため、ＡＤ変換器７２の低コスト化や小型化が可能となる。

サーチコイル４１の一端が、１次側フルブリッジ回路２００の１次側正極母線２９８に接続される。したがって、図５の検出回路７０は、サーチコイル４１の電圧Ｖ_ＳＬとサーチコイル４２の電圧Ｖ_ＳＴＲとポート電圧Ｖａとを合成することにより生成されるセンス電圧Ｖ_Ｒの変化を測定することによって、ポート電圧Ｖａとポート電圧Ｖｂを検出する。

＜図５の場合のポート電圧Ｖｂの算出式の導出＞
図５より、サーチコイル４１，４２及びセンス抵抗７１に生ずる各電圧は、式（２１）が成立する。
Ｖ_Ｒ＝Ｖ_ＳＬ＋Ｖ_ＳＴＲ＋Ｖａ・・・（２１）
また、各タイミングｔ３，ｔ６，ｔ９で測定される電圧も同様に式（２２）、（２３）、（２４）で表される。
Ｖ_Ｒ＿Ａ＝Ｖ_ＳＬ＿Ａ＋Ｖ_{ＳＴＲ＿Ａ}＋Ｖａ・・（２２）
Ｖ_Ｒ＿Ｂ＝Ｖ_ＳＬ＿Ｂ＋Ｖ_{ＳＴＲ＿Ｂ}＋Ｖａ・・（２３）
Ｖ_Ｒ＿Ｃ＝Ｖ_ＳＬ＿Ｃ＋Ｖ_{ＳＴＲ＿Ｃ}＋Ｖａ・・（２４）
式（２４）から式（２２）を引くと、式（５）が得られ、式（２４）から式（２３）を引くと、式（１２）が得られる。つまり、Ｖａは、キャンセルされる。したがって、ポート電圧Ｖａ，Ｖｂ，Ｖｃは、それぞれ、上記同様に、式（１７），式（１１），式（１８）で表される。

以上、電力変換装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

例えば、各アームは、ＭＯＳＦＥＴに限られず、オンオフ動作する他の半導体スイッチング素子でもよい。例えば、各アームは、ＩＧＢＴ、ＭＯＳＦＥＴなどの絶縁ゲートによる電圧制御型パワー素子でもよいし、バイポーラトランジスタでもよい。

また、第１のポート６０ａに接続される電源があってもよいし、第２のポート６０ｃに接続される電源がなくてもよい。

また、上述の説明において、１次側を２次側と定義し、２次側を１次側と定義してもよい。

１０ 電源回路
２０ １次側変換回路
３０ ２次側変換回路
４１ サーチコイル（第１のサーチコイルの一例）
４２ サーチコイル（第２のサーチコイルの一例）
５０ 演算処理回路
６０ａ 第１のポート（第１のポートの一例）
６０ｂ 第３のポート（第３のポートの一例）
６０ｃ 第２のポート（第２のポートの一例）
６２ｂ 主機バッテリ（第２のバッテリの一例）
６２ｃ 補機バッテリ（第１のバッテリの一例）
７０ 検出回路
７１ センス抵抗
７２ ＡＤ変換器
７３ 絶対値回路
１０１，１０２，１０３ 電源装置（電力変換装置の一例）
２００ １次側フルブリッジ回路
２０２ １次側コイル
２０２ｍ センタータップ
２０４ １次側磁気結合リアクトル
２０４ｃ コア
２０７ １次側第１アーム回路（第１アーム回路の一例）
２０７ｍ 中点（第１中点の一例）
２１１ １次側第２アーム回路（第２アーム回路の一例）
２１１ｍ 中点（第２中点の一例）
２９８ １次側正極母線
２９９ １次側負極母線
３００ ２次側フルブリッジ回路
３０２ ２次側コイル
３０７ ２次側第１アーム回路（第３アーム回路の一例）
３０７ｍ 中点（第３中点の一例）
３１１ ２次側第２アーム回路（第４アーム回路の一例）
３１１ｍ 中点（第４中点の一例）
３９８ ２次側正極母線
３９９ ２次側負極母線
４００ 変圧器
４０１ コア
Ｃ１ キャパシタ
Ｕ１，Ｖ１，Ｕ２，Ｖ２ 上アーム
／Ｕ１，／Ｖ１，／Ｕ２，／Ｖ２ 下アーム

Claims (5)

1. １次側コイルと２次側コイルとを有する変圧器と、
   前記１次側コイルと、前記１次側コイルの両端に接続される２つのリアクトルが磁気結合して構成される磁気結合リアクトルとを有するブリッジ部を含む１次側フルブリッジ回路と、
   前記１次側フルブリッジ回路の正極母線に接続される第１のポートと、
   前記１次側コイルのタップに接続される第２のポートと、
   前記２次側コイルを有するブリッジ部を含む２次側フルブリッジ回路と、
   前記２次側フルブリッジ回路の正極母線に接続される第３のポートと、
   前記磁気結合リアクトルのコアに巻かれる第１のサーチコイルと、
   前記変圧器のコアに巻かれる第２のサーチコイルと、
   前記第１のサーチコイルの電圧と前記第２のサーチコイルの電圧と前記第１のポートの電圧とのうち前記第１のサーチコイルの電圧と前記第２のサーチコイルの電圧の少なくとも２つの電圧を合成することにより生成されるセンス電圧の変化を測定することによって、前記第１のポートの電圧と前記第３のポートの電圧を検出する検出回路とを備える、電力変換装置。
2. 前記１次側フルブリッジ回路と前記２次側フルブリッジ回路は、それぞれ、第１上アームと、前記第１上アームに直列に接続される第１下アームと、第２上アームと、前記第２上アームに直列に接続される第２下アームとを有し、
   前記１次側フルブリッジ回路と前記２次側フルブリッジ回路の両方に関して、前記第１上アームと前記第２下アームがオンし、且つ、前記第２上アームと前記第１下アームがオフする期間を第１の期間とし、
   前記１次側フルブリッジ回路と前記２次側フルブリッジ回路の両方に関して、前記第１下アームと前記第２下アームがオンし、且つ、前記第１上アームと前記第２上アームがオフする期間を第２の期間とし、
   前記１次側フルブリッジ回路と前記２次側フルブリッジ回路の両方に関して、前記第１下アームと前記第２上アームがオンし、且つ、前記第１上アームと前記第２下アームがオフする期間を第３の期間とするとき、
   前記検出回路は、前記第１の期間で前記センス電圧を測定して得られる第１の測定値と、前記第２の期間で前記センス電圧を測定して得られる第２の測定値と、前記第３の期間で前記センス電圧を測定して得られる第３の測定値とに基づいて、前記第１のポートの電圧を検出し、前記第１の測定値と前記第３の測定値とに基づいて、前記第３のポートの電圧を検出する、請求項１に記載の電力変換装置。
3. 前記第１の測定値をＶ_Ｒ＿Ａ、前記第２の測定値をＶ_Ｒ＿Ｂ、前記第３の測定値をＶ_Ｒ＿Ｃ、前記２次側コイルの巻き数をＴｂ、前記第２のサーチコイルの巻き数をＴｓｂとするとき、
   前記検出回路は、
   前記第１のポートの電圧を、（Ｖ_Ｒ＿Ｃ−Ｖ_Ｒ＿Ｂ）−（Ｖ_Ｒ＿Ｃ−Ｖ_Ｒ＿Ａ）／２に基づいて算出し、
   前記第３のポートの電圧を、（Ｖ_Ｒ＿Ｃ−Ｖ_Ｒ＿Ａ）／２×（Ｔｂ／Ｔｓｂ）に基づいて算出する、請求項２に記載の電力変換装置。
4. 前記第１のサーチコイルの一端は、前記１次側フルブリッジ回路の正極母線に接続される、請求項１から３のいずれか一項に記載の電力変換装置。
5. 前記第１のサーチコイルの一端は、前記１次側ブリッジ回路のグランド基準に接続される、請求項１から３のいずれか一項に記載の電力変換装置。

Images