JP5928518B2 - 電力変換装置及びその制御方法 - Google Patents

Description

本発明は、複数のポート間で電力を変換する技術に関する。

従来、負荷又はバッテリが接続される複数のポート間で電力を変換する電力変換装置が知られている（例えば、特許文献１を参照）。

特開２０１１−１９３７１３号公報

電力変換装置のポートに接続される負荷が回生電力を発生させる場合、ポートから入力された回生電力の電圧（回生電圧）は、負荷の状態（例えば、モータの回転数など）によって様々な値になり得る。しかしながら、バッテリが回生電力を回収可能な電圧範囲は限られているため、回生電圧がその電圧範囲内でなければ、回生電力を回収できない場合がある。

そこで、回生電力を回収できるバッテリを適切に選択できる、電力変換装置及びその制御方法の提供を目的とする。

一つの案では、
１次側と２次側の巻き数比を１：Ｎとする変圧器と、
前記変圧器の１次側に設けられた１次側フルブリッジ回路と、
前記１次側フルブリッジ回路に接続された第１のポートと、
前記変圧器の１次側のセンタータップに接続された第２のポートと、
前記変圧器の２次側に設けられた２次側フルブリッジ回路と、
前記２次側フルブリッジ回路に接続された第３のポートと、
前記第１のポートから入力された回生電力が前記第２のポートに接続される第１のバッテリと前記第３のポートに接続される第２のバッテリの少なくとも一方に充電されるように、前記１次側フルブリッジ回路及び前記２次側フルブリッジ回路を制御する制御部とを備え、
前記回生電力の電圧をＶＲ、前記第１のバッテリの放電終止電圧をＶＣｄ、前記第１のバッテリの充電終止電圧をＶＣｃ、前記第２のバッテリの放電終止電圧をＶＢｄ、前記第２のバッテリの充電終止電圧をＶＢｃ、前記１次側フルブリッジ回路のデューティ比Ｄの下限値をＤｍｉｎとするとき、
前記制御部は、（ＶＢｄ／Ｎ）≦ＶＲ≦（ＶＢｃ／Ｎ）を満たす場合、前記回生電力を前記第１のバッテリ及び前記第２のバッテリに充電できる可能性があると判断し、ＶＣｄ≦ＶＲ≦（ＶＣｃ／Ｄｍｉｎ）を満たす場合、前記回生電力を前記第１のバッテリに充電できる可能性があると判断する、電力変換装置が提供される。

一態様によれば、回生電力を回収できるバッテリを適切に選択できる。

電力変換装置の構成例を示した図 制御部の構成例を示したブロック図 １次側回路及び２次側回路のスイッチング例を示したタイミングチャート 回生電力を回収可能な電圧範囲の一例を示す図 電力変換装置の制御方法の一例を示すフローチャート 回生電力のバッテリへの充電可能性の有無を判断する方法の一例を示すフローチャート 回生電力のバッテリへの充電可否を判断する方法の一例を示すフローチャート 回生電力が充電されるバッテリを選択する方法の一例を示すフローチャート 回生電力が充電されるバッテリを選択するための基準の一例を示す図 回生電力を補機バッテリに充電する方法の一例を示すフローチャート 回生電力を主機バッテリの充電する方法の一例を示すフローチャート

＜電源装置１０１の構成＞
図１は、電力変換装置の一実施形態である電源装置１０１の構成例を示したブロック図である。電源装置１０１は、例えば、電源回路１０と、制御部５０と、センサ部７０とを備えた電源システムである。電源装置１０１は、例えば、自動車等の車両に搭載され、車載の各負荷に配電するシステムである。このような車両の具体例として、ハイブリッド車、プラグインハイブリッド車、電気自動車などが挙げられる。電源装置１０１は、エンジンを走行駆動源とする車両に搭載されてもよい。

電源装置１０１は、例えば、１次側高電圧系負荷６１ａが接続される第１入出力ポート６０ａと、１次側低電圧系負荷６１ｃ及び補機バッテリ（auxiliary battery）６２ｃが接続される第２入出力ポート６０ｃとを、１次側ポートとして有している。補機バッテリ６２ｃは、補機バッテリ６２ｃと同じ電圧系（例えば、１２Ｖ系）で動作する１次側低電圧系負荷６１ｃに電力を供給する１次側低電圧系電源の一例である。また、補機バッテリ６２ｃは、例えば、補機バッテリ６２ｃと異なる電圧系（例えば、１２Ｖ系よりも高い４８Ｖ系）で動作する１次側高電圧系負荷６１ａに、電源回路１０に構成される１次側変換回路２０によって昇圧された電力を供給する。補機バッテリ６２ｃの具体例として、鉛バッテリ等の二次電池が挙げられる。

電源装置１０１は、例えば、２次側高電圧系負荷６１ｂ及び主機バッテリ（propulsion battery／traction battery）６２ｂが接続される第３入出力ポート６０ｂと、２次側低電圧系負荷６１ｄ及び２次側低電圧系電源６２ｄが接続される第４入出力ポート６０ｄとを、２次側ポートとして有している。主機バッテリ６２ｂは、主機バッテリ６２ｂと同じ電圧系（例えば、１２Ｖ系及び４８Ｖ系よりも高い２８８Ｖ系）で動作する２次側高電圧系負荷６１ｂに電力を供給する２次側高電圧系電源の一例である。また、主機バッテリ６２ｂは、例えば、主機バッテリ６２ｂと異なる電圧系（例えば、２８８Ｖ系よりも低い７２Ｖ系）で動作する２次側低電圧系負荷６１ｄに、電源回路１０に構成される２次側変換回路３０によって降圧された電力を供給する。主機バッテリ６２ｂの具体例として、リチウムイオン電池等の二次電池が挙げられる。

２次側低電圧系電源６２ｄは、２次側低電圧系電源６２ｄと同じ電圧系（例えば、７２Ｖ系）で動作する２次側低電圧系負荷６１ｄに電力を供給する。また、２次側低電圧系電源６２ｄは、例えば、２次側低電圧系電源６２ｄよりも高い電圧系（例えば、２８８Ｖ系）で動作する２次側高電圧系負荷６１ｂに、電源回路１０に構成される２次側変換回路３０によって昇圧された電力を供給する。２次側低電圧系電源６２ｄの具体例として、ソーラー電源（ソーラー発電装置）、商用交流電力を直流電力に変換するＡＣ−ＤＣコンバータ、二次電池などが挙げられる。

電源回路１０は、上述の４つの入出力ポートを有し、それらの４つの入出力ポートのうちから任意の２つの入出力ポートが選択され、当該２つの入出力ポートの間で電力変換を行う機能を有する電力変換回路である。なお、電源回路１０を備えた電源装置１０１は、少なくとも３つ以上の複数の入出力ポートを有し、少なくとも３つ以上の複数の入出力ポートのうちどの２つの入出力ポート間でも電力を変換することが可能な装置でもよい。例えば、電源回路１０は、第４入出力ポート６０ｄが無い３つの入出力ポートを有する回路でもよい。

ポート電力Ｐａ，Ｐｃ，Ｐｂ，Ｐｄは、それぞれ、第１入出力ポート６０ａ，第２入出力ポート６０ｃ，第３入出力ポート６０ｂ，第４入出力ポート６０ｄにおける入出力電力（入力電力又は出力電力）である。ポート電圧ＶＡ，ＶＣ，ＶＢ，ＶＤは、それぞれ、第１入出力ポート６０ａ，第２入出力ポート６０ｃ，第３入出力ポート６０ｂ，第４入出力ポート６０ｄにおける入出力電圧（入力電圧又は出力電圧）である。ポート電流Ｉａ，Ｉｃ，Ｉｂ，Ｉｄは、それぞれ、第１入出力ポート６０ａ，第２入出力ポート６０ｃ，第３入出力ポート６０ｂ，第４入出力ポート６０ｄにおける入出力電流（入力電流又は出力電流）である。

電源回路１０は、第１入出力ポート６０ａに接続されて設けられるキャパシタＣ１と、第２入出力ポート６０ｃに接続されて設けられるキャパシタＣ３と、第３入出力ポート６０ｂに接続されて設けられるキャパシタＣ２と、第４入出力ポート６０ｄに接続されて設けられるキャパシタＣ４とを備えている。キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４の具体例として、フィルムコンデンサ、アルミニウム電解コンデンサ、セラミックコンデンサ、固体高分子コンデンサなどが挙げられる。

キャパシタＣ１は、第１入出力ポート６０ａの高電位側の端子６１３と、第１入出力ポート６０ａ及び第２入出力ポート６０ｃの低電位側の端子６１４との間に挿入される。キャパシタＣ３は、第２入出力ポート６０ｃの高電位側の端子６１６と、第１入出力ポート６０ａ及び第２入出力ポート６０ｃの低電位側の端子６１４との間に挿入される。キャパシタＣ２は、第３入出力ポート６０ｂの高電位側の端子６１８と、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄの低電位側の端子６２０との間に挿入される。キャパシタＣ４は、第４入出力ポート６０ｄの高電位側の端子６２２と、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄの低電位側の端子６２０との間に挿入される。

キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４は、電源回路１０の内部に設けられてもよいし、電源回路１０の外部に設けられてもよい。

電源回路１０は、１次側変換回路２０と、２次側変換回路３０とを含んで構成された電力変換回路である。なお、１次側変換回路２０と２次側変換回路３０とは、１次側磁気結合リアクトル２０４及び２次側磁気結合リアクトル３０４を介して接続され、且つ、変圧器４００（センタータップ式変圧器）で磁気結合されている。第１入出力ポート６０ａ及び第２入出力ポート６０ｃから構成される１次側ポートと、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄから構成される２次側ポートとは、変圧器４００を介して接続されている。

１次側変換回路２０は、１次側フルブリッジ回路２００と、第１入出力ポート６０ａと、第２入出力ポート６０ｃとを含んで構成された１次側回路である。１次側フルブリッジ回路２００は、変圧器４００の１次側に設けられている。１次側フルブリッジ回路２００は、変圧器４００の１次側コイル２０２と、１次側磁気結合リアクトル２０４と、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを含んで構成された１次側電力変換部である。ここで、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオード（寄生ダイオード）とを含んで構成されたスイッチング素子である。当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。図１には、ダイオード８１，８２，８３，８４が例示されている。

１次側フルブリッジ回路２００は、第１入出力ポート６０ａの高電位側の端子６１３に接続される１次側正極母線２９８と、第１入出力ポート６０ａ及び第２入出力ポート６０ｃの低電位側の端子６１４に接続される１次側負極母線２９９とを有している。

１次側正極母線２９８と１次側負極母線２９９との間には、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１とを直列接続した１次側第１アーム回路２０７が取り付けられている。１次側第１アーム回路２０７は、１次側第１上アームＵ１及び１次側第１下アーム／Ｕ１のオンオフのスイッチング動作による電力変換動作が可能な１次側第１電力変換回路部（１次側Ｕ相電力変換回路部）である。さらに、１次側正極母線２９８と１次側負極母線２９９との間には、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを直列接続した１次側第２アーム回路２１１が１次側第１アーム回路２０７と並列に取り付けられている。１次側第２アーム回路２１１は、１次側第２上アームＶ１及び１次側第２下アーム／Ｖ１のオンオフのスイッチング動作による電力変換動作が可能な１次側第２電力変換回路部（１次側Ｖ相電力変換回路部）である。

１次側第１アーム回路２０７の中点２０７ｍと１次側第２アーム回路２１１の中点２１１ｍを接続するブリッジ部分には、１次側コイル２０２と１次側磁気結合リアクトル２０４とが設けられている。ブリッジ部分についてより詳細に接続関係について説明すると、１次側第１アーム回路２０７の中点２０７ｍには、１次側磁気結合リアクトル２０４の１次側第１リアクトル２０４ａの一方端が接続される。そして、１次側第１リアクトル２０４ａの他方端には、１次側コイル２０２の一方端が接続される。さらに、１次側コイル２０２の他方端には、１次側磁気結合リアクトル２０４の１次側第２リアクトル２０４ｂの一方端が接続される。それから、１次側第２リアクトル２０４ｂの他方端が１次側第２アーム回路２１１の中点２１１ｍに接続される。なお、１次側磁気結合リアクトル２０４は、１次側第１リアクトル２０４ａと、１次側第１リアクトル２０４ａと結合係数ｋ_１で磁気結合する１次側第２リアクトル２０４ｂとを含んで構成される。

中点２０７ｍは、１次側第１上アームＵ１と１次側第１下アーム／Ｕ１との間の１次側第１中間ノードであり、中点２１１ｍは、１次側第２上アームＶ１と１次側第２下アーム／Ｖ１との間の１次側第２中間ノードである。

第１入出力ポート６０ａは、１次側フルブリッジ回路２００に接続され、１次側正極母線２９８と１次側負極母線２９９との間に設けられるポートである。第１入出力ポート６０ａは、端子６１３と端子６１４とを含んで構成される。第２入出力ポート６０ｃは、変圧器４００の１次側のセンタータップ２０２ｍに接続され、１次側負極母線２９９と１次側コイル２０２のセンタータップ２０２ｍとの間に設けられるポートである。第２入出力ポート６０ｃは、端子６１４と端子６１６とを含んで構成される。

センタータップ２０２ｍは、第２入出力ポート６０ｃの高電位側の端子６１６に接続されている。センタータップ２０２ｍは、１次側コイル２０２に構成される１次側第１巻線２０２ａと１次側第２巻線２０２ｂとの中間接続点である。

２次側変換回路３０は、２次側フルブリッジ回路３００と、第３入出力ポート６０ｂと、第４入出力ポート６０ｄとを含んで構成された２次側回路である。２次側フルブリッジ回路３００は、変圧器４００の２次側に設けられている。２次側フルブリッジ回路３００は、変圧器４００の２次側コイル３０２と、２次側磁気結合リアクトル３０４と、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを含んで構成された２次側電力変換部である。ここで、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオード（寄生ダイオード）とを含んで構成されたスイッチング素子である。当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。図１には、ダイオード８５，８６，８７，８８が例示されている。

２次側フルブリッジ回路３００は、第３入出力ポート６０ｂの高電位側の端子６１８に接続される２次側正極母線３９８と、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄの低電位側の端子６２０に接続される２次側負極母線３９９とを有している。

２次側正極母線３９８と２次側負極母線３９９との間には、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２とを直列接続した２次側第１アーム回路３０７が取り付けられている。２次側第１アーム回路３０７は、２次側第１上アームＵ２及び２次側第１下アーム／Ｕ２のオンオフのスイッチング動作による電力変換動作が可能な２次側第１電力変換回路部（２次側Ｕ相電力変換回路部）である。さらに、２次側正極母線３９８と２次側負極母線３９９との間には、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを直列接続した２次側第２アーム回路３１１が２次側第１アーム回路３０７と並列に取り付けられている。２次側第２アーム回路３１１は、２次側第２上アームＶ２及び２次側第２下アーム／Ｖ２のオンオフのスイッチング動作による電力変換動作が可能な２次側第２電力変換回路部（２次側Ｖ相電力変換回路部）である。

２次側第１アーム回路３０７の中点３０７ｍと２次側第２アーム回路３１１の中点３１１ｍを接続するブリッジ部分には、２次側コイル３０２と２次側磁気結合リアクトル３０４とが設けられている。ブリッジ部分についてより詳細に接続関係について説明すると、２次側第１アーム回路３０７の中点３０７ｍには、２次側磁気結合リアクトル３０４の２次側第１リアクトル３０４ａの一方端が接続される。そして、２次側第１リアクトル３０４ａの他方端には、２次側コイル３０２の一方端が接続される。さらに、２次側コイル３０２の他方端には、２次側磁気結合リアクトル３０４の２次側第２リアクトル３０４ｂの一方端が接続される。それから、２次側第２リアクトル３０４ｂの他方端が２次側第２アーム回路３１１の中点３１１ｍに接続される。なお、２次側磁気結合リアクトル３０４は、２次側第１リアクトル３０４ａと、２次側第１リアクトル３０４ａと結合係数ｋ_２で磁気結合する２次側第２リアクトル３０４ｂとを含んで構成される。

中点３０７ｍは、２次側第１上アームＵ２と２次側第１下アーム／Ｕ２との間の２次側第１中間ノードであり、中点３１１ｍは、２次側第２上アームＶ２と２次側第２下アーム／Ｖ２との間の２次側第２中間ノードである。

第３入出力ポート６０ｂは、２次側フルブリッジ回路３００に接続され、２次側正極母線３９８と２次側負極母線３９９との間に設けられるポートである。第３入出力ポート６０ｂは、端子６１８と端子６２０とを含んで構成される。第４入出力ポート６０ｄは、変圧器４００の２次側のセンタータップ３０２ｍに接続され、２次側負極母線３９９と２次側コイル３０２のセンタータップ３０２ｍとの間に設けられるポートである。第４入出力ポート６０ｄは、端子６２０と端子６２２とを含んで構成される。

センタータップ３０２ｍは、第４入出力ポート６０ｄの高電位側の端子６２２に接続されている。センタータップ３０２ｍは、２次側コイル３０２に構成される２次側第１巻線３０２ａと２次側第２巻線３０２ｂとの中間接続点である。

図１において、電源装置１０１は、センサ部７０を備えている。センサ部７０は、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートにおける入出力値Ｙを所定の検出周期で検出し、その検出した入出力値Ｙに対応する検出値Ｙｄを制御部５０に対して出力する検出手段である。検出値Ｙｄは、入出力電圧を検出して得られた検出電圧でもよいし、入出力電流を検出して得られた検出電流でもよいし、入出力電力を検出して得られた検出電力でもよい。センサ部７０は、電源回路１０の内部に備えられても外部に備えられてもよい。

センサ部７０は、例えば、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートに生ずる入出力電圧を検出する電圧検出部を有している。センサ部７０は、例えば、ポート電圧ＶＡとポート電圧ＶＣの少なくとも一方の検出電圧を１次側電圧検出値として出力する１次側電圧検出部と、ポート電圧ＶＢとポート電圧ＶＣの少なくとも一方の検出電圧を２次側電圧検出値として出力する２次側電圧検出部とを有している。

センサ部７０の電圧検出部は、例えば、少なくとも一つのポートの入出力電圧値をモニタする電圧センサと、該電圧センサによってモニタされた入出力電圧値に対応する検出電圧を制御部５０に対して出力する電圧検出回路とを有している。

センサ部７０は、例えば、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートに流れる入出力電流を検出する電流検出部を有している。センサ部７０は、例えば、ポート電流Ｉａとポート電流Ｉｃの少なくとも一方の検出電流を１次側電流検出値として出力する１次側電流検出部と、ポート電流Ｉｂとポート電流Ｉｄの少なくとも一方の検出電流を２次側電流検出値として出力する２次側電流検出部とを有している。

センサ部７０の電流検出部は、例えば、少なくとも一つのポートの入出力電流値をモニタする電流センサと、該電流センサによってモニタされた入出力電流値に対応する検出電流を制御部５０に対して出力する電流検出回路とを有している。

電源装置１０１は、制御部５０を備えている。制御部５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータを備えた電子回路である。制御部５０は、電源回路１０の内部に備えられても外部に備えられてもよい。

制御部５０は、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートにおける入出力値Ｙの検出値Ｙｄが、該ポートに設定された目標値Ｙｏに収束するように、電源回路１０による電力変換動作をフィードバック制御する。目標値Ｙｏは、例えば、各入出力ポートに接続される負荷（例えば、１次側低電圧系負荷６１ｃ等）毎に規定される駆動条件に基づいて、制御部５０又は制御部５０以外の所定の装置によって設定される指令値である。目標値Ｙｏは、電力がポートから出力されるときには出力目標値として機能し、電力がポートに入力されるときには入力目標値として機能し、目標電圧値でもよいし、目標電流値でもよいし、目標電力値でもよい。

また、制御部５０は、１次側変換回路２０と２次側変換回路３０との間で変圧器４００を介して伝送される伝送電力Ｐが、設定された目標伝送電力Ｐｏに収束するように、電源回路１０による電力変換動作をフィードバック制御する。伝送電力は、電力伝送量とも呼ばれる。目標伝送電力は、指令伝送電力とも呼ばれる。

制御部５０は、所定の制御パラメータＸの値を変化させることによって、電源回路１０で行われる電力変換動作をフィードバック制御し、電源回路１０の第１乃至第４の各入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄにおける入出力値Ｙを調整できる。主な制御パラメータＸとして、位相差φ及びデューティ比Ｄ（オン時間δ）の２種類の制御変数が挙げられる。

位相差φは、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間でのスイッチングタイミングのずれ（タイムラグ）である。デューティ比Ｄ（オン時間δ）は、１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００に構成される各電力変換回路部でのスイッチング波形のデューティ比（オン時間）である。

これらの２つの制御パラメータＸは、互いに独立に制御されることが可能である。制御部５０は、位相差φ及びデューティ比Ｄ（オン時間δ）を用いた１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００のデューティ比制御及び／又は位相制御によって、電源回路１０の各入出力ポートにおける入出力値Ｙを変化させる。

図２は、制御部５０のブロック図である。制御部５０は、１次側変換回路２０の１次側第１上アームＵ１等の各スイッチング素子と２次側変換回路３０の２次側第１上アームＵ２等の各スイッチング素子のスイッチング制御を行う機能を有する制御部である。制御部５０は、電力変換モード決定処理部５０２と、位相差φ決定処理部５０４と、オン時間δ決定処理部５０６と、１次側スイッチング処理部５０８と、２次側スイッチング処理部５１０とを含んで構成される。制御部５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータを備えた電子回路である。

電力変換モード決定処理部５０２は、例えば、所定の外部信号（例えば、いずれかのポートにおける検出値Ｙｄと目標値Ｙｏとの偏差を表す信号）に基づいて、次に述べる電源回路１０の電力変換モードＡ〜Ｌの中から動作モードを選択して決定する。電力変換モードは、第１入出力ポート６０ａから入力された電力を変換して第２入出力ポート６０ｃへ出力するモードＡと、第１入出力ポート６０ａから入力された電力を変換して第３入出力ポート６０ｂへ出力するモードＢと、第１入出力ポート６０ａから入力された電力を変換して第４入出力ポート６０ｄへ出力するモードＣがある。

そして、第２入出力ポート６０ｃから入力された電力を変換して第１入出力ポート６０ａへ出力するモードＤと、第２入出力ポート６０ｃから入力された電力を変換して第３入出力ポート６０ｂへ出力するモードＥと、第２入出力ポート６０ｃから入力された電力を変換して第４入出力ポート６０ｄへ出力するモードＦがある。

さらに、第３入出力ポート６０ｂから入力された電力を変換して第１入出力ポート６０ａへ出力するモードＧと、第３入出力ポート６０ｂから入力された電力を変換して第２入出力ポート６０ｃへ出力するモードＨと、第３入出力ポート６０ｂから入力された電力を変換して第４入出力ポート６０ｄへ出力するモードＩがある。

それから、第４入出力ポート６０ｄから入力された電力を変換して第１入出力ポート６０ａへ出力するモードＪと、第４入出力ポート６０ｄから入力された電力を変換して第２入出力ポート６０ｃへ出力するモードＫと、第４入出力ポート６０ｄから入力された電力を変換して第３入出力ポート６０ｂへ出力するモードＬがある。

位相差φ決定処理部５０４は、電源回路１０をＤＣ−ＤＣコンバータ回路として機能させるために、１次側変換回路２０と２次側変換回路３０との間でのスイッチング素子のスイッチング周期運動の位相差φを設定する機能を有する。

オン時間δ決定処理部５０６は、１次側変換回路２０と２次側変換回路３０をそれぞれ昇降圧回路として機能させるために、１次側変換回路２０と２次側変換回路３０のスイッチング素子のオン時間δを設定する機能を有する。

１次側スイッチング処理部５０８は、電力変換モード決定処理部５０２と位相差φ決定処理部５０４とオン時間δ決定処理部５０６の出力に基づいて、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１の各スイッチング素子をスイッチング制御する機能を有する。

２次側スイッチング処理部５１０は、電力変換モード決定処理部５０２と位相差φ決定処理部５０４とオン時間δ決定処理部５０６の出力に基づいて、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２の各スイッチング素子をスイッチング制御する機能を有する。

＜電源装置１０１の動作＞
上記電源装置１０１の動作について、図１及び図２を用いて説明する。例えば、電源回路１０の電力変換モードをモードＦとして動作させることを要求する外部信号が入力されてきた場合には、制御部５０の電力変換モード決定処理部５０２は、電源回路１０の電力変換モードをモードＦとして決定する。このとき、第２入出力ポート６０ｃに入力された電力が１次側変換回路２０の昇圧機能によって昇圧され、その昇圧された電力が電源回路１０のＤＣ−ＤＣコンバータ回路としての機能によって第３入出力ポート６０ｂ側へと伝送され、さらに、２次側変換回路３０の降圧機能によって降圧されて第４入出力ポート６０ｄから出力される。

ここで、１次側変換回路２０の昇降圧機能について詳細に説明する。第２入出力ポート６０ｃと第１入出力ポート６０ａについて着目すると、第２入出力ポート６０ｃの端子６１６は、１次側第１巻線２０２ａと、１次側第１巻線２０２ａに直列接続される１次側第１リアクトル２０４ａを介して、１次側第１アーム回路２０７の中点２０７ｍに接続される。そして、１次側第１アーム回路２０７の両端は、第１入出力ポート６０ａに接続されているため、第２入出力ポート６０ｃの端子６１６と第１入出力ポート６０ａとの間には昇降圧回路が取り付けられていることとなる。

さらに、第２入出力ポート６０ｃの端子６１６は、１次側第２巻線２０２ｂと、１次側第２巻線２０２ｂに直列接続される１次側第２リアクトル２０４ｂを介して、１次側第２アーム回路２１１の中点２１１ｍに接続される。そして、１次側第２アーム回路２１１の両端は、第１入出力ポート６０ａに接続されているため、第２入出力ポート６０ｃの端子６１６と第１入出力ポート６０ａとの間には、昇降圧回路が並列に取り付けられていることとなる。なお、２次側変換回路３０は、１次側変換回路２０とほぼ同様の構成を有する回路であるため、第４入出力ポート６０ｄの端子６２２と第３入出力ポート６０ｂとの間には、２つの昇降圧回路が並列に接続されていることとなる。したがって、２次側変換回路３０は、１次側変換回路２０と同様に昇降圧機能を有する。

次に、電源回路１０のＤＣ−ＤＣコンバータ回路としての機能について詳細に説明する。第１入出力ポート６０ａと第３入出力ポート６０ｂについて着目すると、第１入出力ポート６０ａには、１次側フルブリッジ回路２００が接続され、第３入出力ポート６０ｂは、２次側フルブリッジ回路３００が接続されている。そして、１次側フルブリッジ回路２００のブリッジ部分に設けられる１次側コイル２０２と、２次側フルブリッジ回路３００のブリッジ部分に設けられる２次側コイル３０２とが結合係数ｋ_Ｔで磁気結合することで、変圧器４００が巻き数１：Ｎのセンタータップ式変圧器として機能する。したがって、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００でのスイッチング素子のスイッチング周期運動の位相差φを調整することで、第１入出力ポート６０ａに入力された電力を変換して第３入出力ポート６０ｂに伝送させ、あるいは、第３入出力ポート６０ｂに入力された電力を変換して第１入出力ポート６０ａに伝送させることができる。

図３は、制御部５０の制御によって、電源回路１０に構成される各アームのオンオフのスイッチング波形のタイミングチャートを示す図である。図３において、Ｕ１は、１次側第１上アームＵ１のオンオフ波形であり、Ｖ１は、１次側第２上アームＶ１のオンオフ波形であり、Ｕ２は、２次側第１上アームＵ２のオンオフ波形であり、Ｖ２は、２次側第２上アームＶ２のオンオフ波形である。１次側第１下アーム／Ｕ１、１次側第２下アーム／Ｖ１、２次側第１下アーム／Ｕ２、２次側第２下アーム／Ｖ２のオンオフ波形は、それぞれ、１次側第１上アームＵ１、１次側第２上アームＶ１、２次側第１上アームＵ２、２次側第２上アームＶ２のオンオフ波形を反転した波形である（図示省略）。なお、上下アームの両オンオフ波形間には、上下アームの両方がオンすることで貫通電流が流れないようにデッドタイムが設けられているとよい。また、図３において、ハイレベルがオン状態を表し、ローレベルがオフ状態を表している。

ここで、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを変更することで、１次側変換回路２０と２次側変換回路３０の昇降圧比を変更することができる。例えば、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを互いに等しくすることで、１次側変換回路２０の昇降圧比と２次側変換回路３０の昇降圧比を等しくできる。

オン時間δ決定処理部５０６は、１次側変換回路２０と２次側変換回路３０の昇降圧比が互いに等しくなるように、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを互いに等しくする（各オン時間δ＝１次側オン時間δ１１＝２次側オン時間δ１２＝時間値δａ）。

１次側変換回路２０の昇降圧比は、１次側フルブリッジ回路２００に構成されるスイッチング素子（アーム）のスイッチング周期Ｔに占めるオン時間δの割合であるデューティ比Ｄによって決まる。同様に、２次側変換回路３０の昇降圧比は、２次側フルブリッジ回路３００に構成されるスイッチング素子（アーム）のスイッチング周期Ｔに占めるオン時間δの割合であるデューティ比Ｄによって決まる。１次側変換回路２０の昇降圧比は、第１入出力ポート６０ａと第２入出力ポート６０ｃとの間の変圧比であり、２次側変換回路３０の昇降圧比は、第３入出力ポート６０ｂと第４入出力ポート６０ｄとの間の変圧比である。

したがって、例えば、
１次側変換回路２０の昇降圧比
＝第２入出力ポート６０ｃの電圧／第１入出力ポート６０ａの電圧
＝δ１１／Ｔ＝δａ／Ｔ
２次側変換回路３０の昇降圧比
＝第４入出力ポート６０ｄの電圧／第３入出力ポート６０ｂの電圧
＝δ１２／Ｔ＝δａ／Ｔ
と表される。つまり、１次側変換回路２０と２次側変換回路３０の昇降圧比は互いに同じ値（＝δａ／Ｔ）である。

なお、図３のオン時間δは、１次側第１上アームＵ１及び１次側第２上アームＶ１のオン時間δ１１を表すとともに、２次側第１上アームＵ２及び２次側第２上アームＶ２のオン時間δ１２を表す。また、１次側フルブリッジ回路２００に構成されるアームのスイッチング周期Ｔと２次側フルブリッジ回路３００に構成されるアームのスイッチング周期Ｔは等しい時間である。

また、Ｕ１とＶ１との位相差は、例えば、１８０度（π）で動作させ、Ｕ２とＶ２との位相差も１８０度（π）で動作させる。Ｕ１とＶ１との位相差は、タイミングｔ２とタイミングｔ６との間の時間差であり、Ｕ２とＶ２との位相差は、タイミングｔ１とタイミングｔ５との間の時間差である。

さらに、Ｕ１とＵ２の位相差φｕと、Ｖ１とＶ２の位相差φｖとの少なくとも一方を変更することで、１次側変換回路２０と２次側変換回路３０の間で伝送される伝送電力Ｐを調整することができる。位相差φｕは、タイミングｔ１とタイミングｔ２との間の時間差であり、位相差φｖは、タイミングｔ５とタイミングｔ６との間の時間差である。

制御部５０は、位相差φｕ及び位相差φｖを調整して、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で変圧器４００を介して伝送される伝送電力Ｐを制御する制御部の一例である。

位相差φｕは、１次側第１アーム回路２０７のスイッチングと２次側第１アーム回路３０７のスイッチングとの間の時間差である。例えば、位相差φｕは、１次側第１上アームＵ１のターンオンのタイミングｔ２と２次側第１上アームＵ２のターンオンのタイミングｔ１との間の差である。１次側第１アーム回路２０７のスイッチングと２次側第１アーム回路３０７のスイッチングは、制御部５０によって互いに同相で（すなわち、Ｕ相で）制御される。同様に、位相差φｖは、１次側第２アーム回路２１１のスイッチングと２次側第２アーム回路３１１のスイッチングとの間の時間差である。例えば、位相差φｖは、１次側第２上アームＶ１のターンオンのタイミングｔ６と２次側第２上アームＶ２のターンオンのタイミングｔ５との間の差である。１次側第２アーム回路２１１のスイッチングと２次側第２アーム回路３１１のスイッチングは、制御部５０によって互いに同相で（すなわち、Ｖ相で）制御される。

位相差φｕ＞０又は位相差φｖ＞０であれば、１次側変換回路２０から２次側変換回路３０に伝送電力Ｐを伝送し、位相差φｕ＜０又は位相差φｖ＜０であれば、２次側変換回路３０から１次側変換回路２０に伝送電力Ｐを伝送することができる。つまり、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間において、上アームが先にオンした電力変換回路部を備えるフルブリッジ回路から、上アームが後にオンした電力変換回路部を備えるフルブリッジ回路に、伝送電力Ｐが伝送される。

例えば、図３の場合、２次側第１上アームＵ２のターンオンのタイミングｔ１が１次側第１上アームＵ１のターンオンのタイミングｔ２よりも先である。したがって、２次側第１上アームＵ２を有する２次側第１アーム回路３０７を備える２次側フルブリッジ回路３００から、１次側第１上アームＵ１を有する１次側第１アーム回路２０７を備える１次側フルブリッジ回路２００に、伝送電力Ｐが伝送される。同様に、２次側第２上アームＶ２のターンオンのタイミングｔ５が１次側第２上アームＶ１のターンオンのタイミングｔ６よりも先である。したがって、２次側第２上アームＶ２を有する２次側第２アーム回路３１１を備える２次側フルブリッジ回路３００から、１次側第２上アームＶ１を有する１次側第２アーム回路２１１を備える１次側フルブリッジ回路２００に、伝送電力Ｐが伝送される。

位相差φは、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間でのスイッチングタイミングのずれ（タイムラグ）である。例えば、位相差φｕは、１次側第１アーム回路２０７と２次側第１アーム回路３０７との対応する相間でのスイッチングタイミングのずれであり、位相差φｖは、１次側第２アーム回路２１１と２次側第２アーム回路３１１との対応する相間でのスイッチングタイミングのずれである。

制御部５０は、通常、位相差φｕと位相差φｖとを互いに等しくしたまま制御するが、伝送電力Ｐに要求される精度が満たされる範囲内で、位相差φｕと位相差φｖとを互いにずらして制御してもよい。すなわち、位相差φｕと位相差φｖは、通常、互いに同じ値に制御されるが、伝送電力Ｐに要求される精度が満たされれば、互いに異なる値に制御されてもよい。

したがって、例えば、電源回路１０の電力変換モードをモードＦとして動作させることを要求する外部信号が入力されてきた場合に、電力変換モード決定処理部５０２はモードＦを選択することを決定する。そして、オン時間δ決定処理部５０６は、１次側変換回路２０を第２入出力ポート６０ｃに入力された電力を昇圧して第１入出力ポート６０ａに昇圧後の電力を出力する昇圧回路として機能させる場合の昇圧比を規定するオン時間δを設定する。なお、２次側変換回路３０では、オン時間δ決定処理部５０６によって設定されたオン時間δによって規定された降圧比で第３入出力ポート６０ｂに入力された電力を降圧して第４入出力ポート６０ｄに降圧後の電力を出力する降圧回路として機能する。さらに、位相差φ決定処理部５０４は、第１入出力ポート６０ａに入力された電力を昇圧して所望の電力伝送量Ｐで第３入出力ポート６０ｂに伝送するための位相差φを設定する。

１次側スイッチング処理部５０８は、１次側変換回路２０を昇圧回路として、かつ、１次側変換回路２０をＤＣ−ＤＣコンバータ回路の一部として機能させるように、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１の各スイッチング素子をスイッチング制御する。

２次側スイッチング処理部５１０は、２次側変換回路３０を降圧回路として、かつ、２次側変換回路３０をＤＣ−ＤＣコンバータ回路の一部として機能させるように、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２の各スイッチング素子をスイッチング制御する。

上記のように、１次側変換回路２０および２次側変換回路３０を昇圧回路あるいは降圧回路として機能させることができ、かつ、電源回路１０を双方向ＤＣ−ＤＣコンバータ回路としても機能させることができる。したがって、電力変換モードＡ〜Ｌの全てのモードの電力変換を行うことができ、換言すれば、４つの入出力ポートのうちから選択された２つの入出力ポート間で電力変換をすることができる。

制御部５０により位相差φに応じて調整される伝送電力Ｐ（電力伝送量Ｐともいう）は、１次側変換回路２０と２次側変換回路３０において一方の変換回路から他方の変換回路に変圧器４００を介して送られる電力であり、
Ｐ＝（Ｎ×ＶＡ×ＶＢ）／（π×ω×Ｌ）×Ｆ（Ｄ，φ）
・・・式１
で表される。

なお、Ｎは、変圧器４００の巻き数比、ＶＡは、第１入出力ポート６０ａのポート電圧、ＶＢは、第３入出力ポート６０ｂのポート電圧である。πは、円周率、ω（＝２π×ｆ＝２π／Ｔ）は、１次側変換回路２０及び２次側変換回路３０のスイッチングの角周波数である。ｆは、１次側変換回路２０及び２次側変換回路３０のスイッチング周波数、Ｔは、１次側変換回路２０及び２次側変換回路３０のスイッチング周期、Ｌは、磁気結合リアクトル２０４，３０４と変圧器４００の電力伝送に関わる等価インダクタンスである。Ｆ（Ｄ，φ）は、デューティ比Ｄと位相差φを変数とする関数であり、デューティ比Ｄに依存せずに、位相差φが増加するにつれて単調増加する変数である。デューティ比Ｄ及び位相差φは、所定の上下限値に挟まれた範囲内で変化するように設計された制御パラメータである。

制御部５０は、１次側ポートと２次側ポートのうち少なくとも一つの所定のポートにおけるポート電圧Ｖｐが目標ポート電圧Ｖｏに収束するように、位相差φを変更することによって、伝送電力Ｐを調整する。したがって、当該所定のポートに接続される負荷の消費電流が増えても、制御部５０は、位相差φを変化させることにより伝送電力Ｐを調整することによって、ポート電圧Ｖｐが目標ポート電圧Ｖｏに対して落ち込むことを防止できる。

例えば、制御部５０は、１次側ポートと２次側ポートのうち伝送電力Ｐの伝送先である片方のポートにおけるポート電圧Ｖｐが目標ポート電圧Ｖｏに収束するように、位相差φを変更することによって、伝送電力Ｐを調整する。したがって、伝送電力Ｐの伝送先のポートに接続される負荷の消費電流が増えても、制御部５０は、位相差φを上昇変化させることにより伝送電力Ｐを増加方向に調整することによって、ポート電圧Ｖｐが目標ポート電圧Ｖｏに対して落ち込むことを防止できる。

＜電力変換装置の制御方法＞
図１において、電源回路１０からポート６０ａを介して給電される負荷６１ａが回生電力ＰＲを発生させる場合、負荷６１ａからの回生電力ＰＲがポート６０ａに入力されることがある。回生電力ＰＲを発生させる負荷６１ａの具体例として、電動パワーステアリング装置で使用されるモータ、電動スタビライザ装置で使用されるモータなどのアクチュエータが挙げられる。

負荷６１ａからポート６０ａに入力された回生電力ＰＲの電圧（回生電圧ＶＲ）は、負荷６１ａの状態（例えば、モータの回転数など）によって様々な電圧値になることがある。しかしながら、主機バッテリ６２ｂ又は補機バッテリ６２ｃがポート６０ａから入力された回生電力ＰＲを回収可能な電圧範囲は、放電終止電圧から充電終止電圧までの所定の範囲に限られる必要がある。

放電終止電圧とは、放電を停止すべきバッテリの端子電圧であり、例えば、バッテリを放電しきった時の端子電圧である。放電終止電圧よりも低い電圧ではバッテリを充電することはできない。充電終止電圧とは、満充電（完全充電）時のバッテリの端子電圧である。バッテリの過充電を防止するため、充電終止電圧以下の電圧でバッテリを充電する必要がある。

また、１次側コイル２０２と２次側コイル３０２との巻き数比が１：Ｎ（Ｎ＞１）である場合、ポート６０ａから入力された回生電力ＰＲは、変圧器４００によってＮ倍に昇圧され、昇圧後の電力がポート６０ｂに出力される。そのため、ポート６０ｂに接続される主機バッテリ６２ｂの放電終止電圧をＶＢｄ、主機バッテリ６２ｂの充電終止電圧をＶＢｃとすると、ポート６０ａから入力される回生電圧ＶＲの許容範囲は、（ＶＢｄ／Ｎ）以上（ＶＢｃ／Ｎ）以下の電圧範囲に限られる。したがって、ポート６０ａから入力された回生電圧ＶＲが（ＶＢｄ／Ｎ）未満又は（ＶＢｃ／Ｎ）を超える場合、ポート６０ａから入力された回生電力ＰＲを主機バッテリ６２ｂで回収できないため、電力の無駄が大きくなる。

そこで、制御部５０は、図４に示されるように、センサ部７０により検出された回生電圧ＶＲが（ＶＢｄ／Ｎ）≦ＶＲ≦（ＶＢｃ／Ｎ）を満たす場合、回生電力ＰＲを補機バッテリ６２ｃと主機バッテリ６２ｂの両方に充電できる可能性があると判断する。一方、制御部５０は、１次側フルブリッジ回路２００を降圧回路として機能させることにより、ポート電圧ＶＣを回生電圧ＶＲよりも低い電圧（すなわち、デューティ比Ｄ（≦１）と回生電圧ＶＲとの乗算値（Ｄ×ＶＲ））に制御できる。したがって、制御部５０は、図４に示されるように、センサ部７０により検出された回生電圧ＶＲがＶＣｄ≦ＶＲ≦（ＶＣｃ／Ｄｍｉｎ）を満たす場合、回生電力ＰＲを補機バッテリ６２ｃに充電できる可能性があると判断する。

なお、補機バッテリ６２ｃの放電終止電圧をＶＣｄ、補機バッテリ６２ｃの充電終止電圧をＶＣｃ、１次側フルブリッジ回路２００のデューティ比Ｄの下限値をＤｍｉｎとする。下限値Ｄｍｉｎは、１次側フルブリッジ回路２００のデューティ比Ｄがとり得る最小値である。下限値Ｄｍｉｎは、例えば、ＰＷＭ制御の分解能、動作周波数、スイッチング素子の応答速度などから決まる値である。

このように、制御部５０は、センサ部７０により検出された回生電圧ＶＲの電圧値に応じて、回生電力ＰＲを充電できる可能性があるバッテリを判断できるため、回生電力ＰＲを回収できるバッテリを適切に選択できる。

そして、制御部５０は、回生電圧ＶＲが（ＶＢｄ／Ｎ）≦ＶＲ≦（ＶＢｃ／Ｎ）を満たしていれば、主機バッテリ６２ｂだけでなく補機バッテリ６２ｃにも回生電力ＰＲを充電できる可能性があると判断できるので、回生電力ＰＲの回収先の候補を増やすことができる。また、制御部５０は、回生電圧ＶＲがＶＣｄ≦ＶＲ≦（ＶＣｃ／Ｄｍｉｎ）を満たしていれば、回生電力ＰＲを補機バッテリ６２ｃに充電できる可能性があると判断できるので、回生電力ＰＲを回収可能な電圧範囲を範囲ＶＲ１から範囲ＶＲ２に広げることができる。

図５は、電源装置１０１の制御方法の一例を示すフローチャートである。図５に示される制御方法は、制御部５０によって実行される。制御部５０は、回生電力ＰＲが補機バッテリ６２ｃと主機バッテリ６２ｂの少なくとも一方に充電されるように、１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００のスイッチングを制御する。制御部５０は、まず、回生電力ＰＲをどのバッテリに充電できる可能性があるのかを判断し、その判断結果に応じて、１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００のスイッチングを制御する。

ステップＳ１０で、制御部５０は、ポート６０ａから回生電力ＰＲが入力された場合、回生電力ＰＲを主機バッテリ６２ｂ又は補機バッテリ６２ｃに充電できる可能性があるか否かを判断する。制御部５０は、例えば、ポート電圧ＶＡの上昇、ポート６０ａから流入する電流の増加、ポート６０ａから流入する電力の増加の少なくとも一つをセンサ部７０により検出することによって、回生電力ＰＲがポート６０ａから入力されたか否かを判断するとよい。

図６は、回生電力ＰＲのバッテリへの充電可能性の有無を判断するステップＳ１０の処理の一例を示すフローチャートである。

ステップＳ１１で、制御部５０は、例えば、センサ部７０により所定電圧値Ｖｔｈ以上のポート電圧ＶＡを回生電圧ＶＲとして取得する。ステップＳ１２で、制御部５０は、センサ部７０により取得された回生電圧ＶＲが（ＶＢｄ／Ｎ）≦ＶＲ≦（ＶＢｃ／Ｎ）を満たすか否かを判断する。

制御部５０は、センサ部７０により取得された回生電圧ＶＲが（ＶＢｄ／Ｎ）≦ＶＲ≦（ＶＢｃ／Ｎ）を満たすと判断した場合、ステップＳ１３で、回生電力ＰＲを主機バッテリ６２ｂと補機バッテリ６２ｃの両方に充電できる可能性があると判断する（図４参照）。一方、制御部５０は、センサ部７０により取得された回生電圧ＶＲが（ＶＢｄ／Ｎ）≦ＶＲ≦（ＶＢｃ／Ｎ）を満たさないと判断した場合、ステップＳ１４で、回生電力ＰＲを回収できる可能性があるバッテリは補機バッテリ６２ｃのみであると判断する（図４の斜線部参照）。

なお、図１，４において、電源回路１０の故障防止のため、補機バッテリ６２ｃでも回生電力ＰＲを回収できないＶＣｄ未満又は（ＶＣｃ／Ｄｍｉｎ）を超える回生電圧ＶＲは、ポート６０ａに接続される負荷６１ａ側で出力されないように調整されているとする。

図５のステップＳ２０で、制御部５０は、回生電力ＰＲを回収できる可能性があるバッテリは補機バッテリ６２ｃのみであるとステップＳ１０で判断したか否かを判定する。制御部５０は、回生電力ＰＲを回収できる可能性があるバッテリは補機バッテリ６２ｃのみであると判断した場合、ステップＳ６０の処理を実行する。一方、制御部５０は、回生電力ＰＲを回収できる可能性があるバッテリは補機バッテリ６２ｃのみではない（つまり、回生電力ＰＲを補機バッテリ６２ｃと主機バッテリ６２ｂの両方に充電できる可能性がある）と判断した場合、ステップＳ３０の処理を実行する。

ステップＳ３０で、制御部５０は、主機バッテリ６２ｂと補機バッテリ６２ｃのそれぞれについて、回生電力ＰＲを実際に充電できるかどうかを判断する。制御部５０は、例えば、回生電力ＰＲの入力によりバッテリに印可される電圧が、そのバッテリの端子電圧よりも高いか否かに応じて、そのバッテリに回生電力ＰＲを充電できるか否かを判断できる。制御部５０は、回生電力ＰＲの入力によりバッテリに印可される電圧が、そのバッテリの端子電圧よりも高い場合、回生電力ＰＲをそのバッテリに充電できると判断し、回生電力ＰＲの入力によりバッテリに印可される電圧が、そのバッテリの端子電圧よりも低い場合、回生電力ＰＲをそのバッテリに充電できないと判断する。バッテリの端子電圧は、そのバッテリが接続されるポートの電圧にほぼ等しい。

図７は、回生電力ＰＲのバッテリへの充電可否を判断するステップＳ３０の処理の一例を示すフローチャートである。

ステップＳ３２で、制御部５０は、ステップＳ１１で検出された回生電圧ＶＲが、ステップＳ３１でセンサ部７０により検出されたポート電圧ＶＢをＮで除算した値（ＶＢ／Ｎ）よりも高いか否かによって、回生電力ＰＲを主機バッテリ６２ｂに充電できるか否かを判断する。なぜならば、制御部５０は、回生電力ＰＲが変圧器４００でＮ倍に昇圧されて主機バッテリ６２ｂに印可される電圧が、主機バッテリ６２ｂの端子電圧（すなわち、ポート電圧ＶＢ）よりも高い場合、回生電力ＰＲを主機バッテリ６２ｂに充電できると判断できるからである。

制御部５０は、回生電圧ＶＲがＶＢ／Ｎよりも高いと判断した場合、ステップＳ３３で、回生電力ＰＲを主機バッテリ６２ｂに充電できると判断する。一方、制御部５０は、回生電圧ＶＲがＶＢ／Ｎ以下と判断した場合、ステップＳ３４で、回生電力ＰＲを主機バッテリ６２ｂに充電できないと判断する。

ステップＳ３５で、制御部５０は、ステップＳ１１で検出された回生電圧ＶＲが、ステップＳ３１でセンサ部７０により検出されたポート電圧ＶＣよりも高いか否かによって、回生電力ＰＲを補機バッテリ６２ｃに充電できるか否かを判断する。なぜならば、制御部５０は、回生電力ＰＲが１次側フルブリッジ回路２００でデューティ比Ｄに従って降圧されて補機バッテリ６２ｃに印可される電圧が、補機バッテリ６２ｃの端子電圧（すなわち、ポート電圧ＶＣ）よりも高い場合、回生電力ＰＲを補機バッテリ６２ｃに充電できると判断できるからである。デューティ比Ｄは、Ｄｍｉｎから１．０までの範囲で制御可能であるので、回生電圧ＶＲがポート電圧ＶＣよりも高ければ、デューティ比Ｄが例えば１．０に設定されることで、回生電力ＰＲを補機バッテリ６２ｃに充電することができる。

制御部５０は、回生電圧ＶＲがＶＣよりも高いと判断した場合、ステップＳ３６で、回生電力ＰＲを補機バッテリ６２ｃに充電できると判断する。一方、制御部５０は、回生電圧ＶＲがＶＣ以下と判断した場合、ステップＳ３７で、回生電力ＰＲを補機バッテリ６２ｃに充電できないと判断する。

図５のステップＳ４０で、制御部５０は、回生電力ＰＲが実際に充電されるバッテリを選択する。図８は、回生電力ＰＲが実際に充電されるバッテリを選択するステップＳ４０の処理の一例を示すフローチャートである。

ステップＳ４２で、制御部５０は、ステップＳ１１で検出された回生電圧ＶＲから、ステップＳ４１でセンサ部７０により検出されたポート電圧ＶＢをＮで除算した値（ＶＢ／Ｎ）を減算した第１の電圧差ＶｄｉｆｆＢを算出する。ステップＳ４３で、制御部５０は、ステップＳ１１で検出された回生電圧ＶＲから、ステップＳ４１でセンサ部７０により検出されたポート電圧ＶＣをデューティ比Ｄで除算した値（ＶＣ／Ｄ）を減算した第２の電圧差ＶｄｉｆｆＣを算出する。

ＶｄｉｆｆＢがＶｄｉｆｆＣよりも大きい場合、回生電力ＰＲの入力によりバッテリに印可される電圧とそのバッテリの端子電圧との差は、主機バッテリ６２ｂの方が補機バッテリ６２ｃよりも大きくなる。よって、制御部５０は、ＶｄｉｆｆＢがＶｄｉｆｆＣよりも大きい場合、回生電力ＰＲを補機バッテリ６２ｃに充電せずに主機バッテリ６２ｂに充電する動作を１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００にさせることで、回生電力ＰＲを補機バッテリ６２ｃに充電するよりも効率よく短時間で主機バッテリ６２ｂに充電できる。

一方、ＶｄｉｆｆＣがＶｄｉｆｆＢよりも大きい場合、回生電力ＰＲの入力によりバッテリに印可される電圧とそのバッテリの端子電圧との差は、補機バッテリ６２ｃの方が主機バッテリ６２ｂよりも大きくなる。よって、制御部５０は、ＶｄｉｆｆＣがＶｄｉｆｆＢよりも大きい場合、回生電力ＰＲを主機バッテリ６２ｂに充電せずに補機バッテリ６２ｃに充電する動作を１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００にさせることで、回生電力ＰＲを主機バッテリ６２ｂに充電するよりも効率よく短時間で補機バッテリ６２ｃに充電できる。

また、制御部５０は、ステップＳ４４のように、ＶｄｉｆｆＢからＶｄｉｆｆＣを減算した減算値Ｖｊｕｄｇｅを算出してもよい。この場合、制御部５０は、ステップＳ４５で減算値Ｖｊｕｄｇｅに従って、図９に示されるように、回生電力ＰＲが充電されるバッテリを決定する。

図９は、減算値Ｖｊｕｄｇｅと、回生電力ＰＲが充電されるバッテリとの関係の一例を示す図である。制御部５０は、Ｖｊｕｄｇｅが第１の閾値β（＞０）以上の場合、回生電力ＰＲが充電されるバッテリとして主機バッテリ６２ｂを選択する。あるいは、制御部５０は、Ｖｊｕｄｇｅが第１の閾値βよりも小さな第２の閾値α（＜０）未満の場合、回生電力ＰＲが充電されるバッテリとして補機バッテリ６２ｃを選択する。あるいは、制御部５０は、Ｖｊｕｄｇｅが閾値α以上閾値β未満の場合、回生電力ＰＲが充電されるバッテリとして補機バッテリ６２ｃと主機バッテリ６２ｂの両方を選択する。

図５のステップＳ５０で、制御部５０は、回生電力ＰＲが充電されるバッテリとしてステップＳ４０で選択されたバッテリが補機バッテリ６２ｃのみである場合、ステップＳ６０で、回生電力ＰＲを補機バッテリ６２ｃのみに充電する。あるいは、制御部５０は、回生電力ＰＲが充電されるバッテリとしてステップＳ４０で選択されたバッテリが主機バッテリ６２ｂのみである場合、ステップＳ７０で、回生電力ＰＲを主機バッテリ６２ｂのみに充電する。あるいは、制御部５０は、回生電力ＰＲが充電されるバッテリとしてステップＳ４０で選択されたバッテリが補機バッテリ６２ｃと主機バッテリ６２ｂの両方である場合、ステップＳ８０で、回生電力ＰＲを補機バッテリ６２ｃと主機バッテリ６２ｂの両方に充電する。

図１０は、回生電力ＰＲを補機バッテリ６２ｃに充電する図５のステップＳ６０の処理の一例を示すフローチャートである。

制御部５０は、ステップＳ６１で、位相差φを零に設定する。位相差φが零に設定されることにより、回生電力ＰＲに応じた伝送電力Ｐが２次側フルブリッジ回路３００側に伝送されることを防止でき、回生電力ＰＲが主機バッテリ６２ｂに充電されることを防止できる。

制御部５０は、ステップＳ６２で、１次側フルブリッジ回路２００のデューティ比Ｄを、補機バッテリ６２ｃの充電終止電圧ＶＣｃをステップＳ１１で検出された回生電圧ＶＲで除算した値（ＶＣｃ／ＶＲ）に設定する。１次側フルブリッジ回路２００のデューティ比ＤがＶＣｃ／ＶＲに設定されることにより、回生電力ＰＲを充電終止電圧ＶＣｃで補機バッテリ６２ｃに充電できる。

制御部５０は、ステップＳ６３で、回生電力ＰＲのポート６０ａへの入力が終了したか否かを判断する。例えば、制御部５０は、回生電圧ＶＲが所定電圧値Ｖｔｈ未満に低下したことがセンサ部７０により検出された場合、回生電力ＰＲのポート６０ａへの入力が終了したと判断する。

制御部５０は、回生電力ＰＲのポート６０ａへの入力が終了したと判断した場合、ステップＳ６４で、位相差φを調整して伝送電力Ｐを制御しデューティ比Ｄを調整して昇降圧比を制御する通常のフィードバック制御に切り替える。

図１１は、回生電力ＰＲを主機バッテリ６２ｂに充電する図５のステップＳ７０の処理の一例を示すフローチャートである。

制御部５０は、ステップＳ７１で、１次側フルブリッジ回路２００から２次側フルブリッジ回路３００に伝送される伝送電力Ｐが最大値になるように、１次側フルブリッジ回路２００のデューティ比Ｄを最適値（例えば、０．５）に設定する。同様に、制御部５０は、ステップＳ７２で、１次側フルブリッジ回路２００から２次側フルブリッジ回路３００に伝送される伝送電力Ｐが最大値になるように、位相差φの絶対値を最適値（例えば、所定の上限値）に設定する。デューティ比Ｄ及び位相差φが最適値に設定されることにより、回生電力ＰＲの主機バッテリ６２ｂへの充電が完了するまでの時間を短縮できる。

制御部５０は、ステップＳ７３で、回生電力ＰＲのポート６０ａへの入力が終了したか否かを判断する。例えば、制御部５０は、回生電圧ＶＲが所定電圧値Ｖｔｈ未満に低下したことがセンサ部７０により検出された場合、回生電力ＰＲのポート６０ａへの入力が終了したと判断する。

制御部５０は、回生電力ＰＲのポート６０ａへの入力が終了したと判断した場合、ステップＳ７４で、位相差φを零に戻してから、ステップＳ７５で、位相差φを調整して伝送電力Ｐを制御しデューティ比Ｄを調整して昇降圧比を制御する通常のフィードバック制御に切り替える。

以上、電力変換装置及びその制御方法を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

例えば、上述の実施形態では、スイッチング素子の一例として、オンオフ動作する半導体素子であるパワーＭＯＳＦＥＴを挙げた。しかしながら、スイッチング素子は、例えば、ＩＧＢＴ、ＭＯＳＦＥＴなどの絶縁ゲートによる電圧制御型パワー素子でもよいし、バイポーラトランジスタでもよい。

また、第１入出力ポート６０ａに接続可能な電源があってもよい。また、第３入出力ポート６０ｂに接続可能な電源があり、且つ、第４入出力ポート６０ｄに接続可能な電源が無くてもよい。第３入出力ポート６０ｂに接続可能な電源が無く、且つ、第４入出力ポート６０ｄに接続可能な電源があってもよい。

また、本発明は、少なくとも３つ以上の複数の入出力ポートを有し、少なくとも３つ以上の複数の入出力ポートのうちどの２つの入出力ポート間でも電力を変換することが可能な電力変換装置に適用できる。例えば、本発明は、図１に例示された４つの入出力ポートのうちいずれか一つの入出力ポートが無い構成を有する電源装置に対しても適用できる。例えば、第４入出力ポート６０ｄは無くてもよく、第４入出力ポート６０ｄが無い場合、キャパシタＣ４、センタータップ３０２ｍ及び２次側磁気結合リアクトル３０４は無くてもよい。

また、上述の説明において、１次側を２次側と定義し、２次側を１次側と定義してもよい。上述の説明では、伝送電力Ｐが２次側ポートから１次側ポートに伝送される場合を例示したが、伝送電力Ｐが１次側ポートから２次側ポートに伝送される場合に上述の説明を適用できる。

１０ 電源回路
２０ １次側変換回路
３０ ２次側変換回路
５０ 制御部
６０ａ 第１入出力ポート（第１のポートの一例）
６０ｂ 第３入出力ポート（第３のポートの一例）
６０ｃ 第２入出力ポート（第２のポートの一例）
６０ｄ 第４入出力ポート（第４のポートの一例）
６２ｂ 主機バッテリ（第２のバッテリの一例）
６２ｃ 補機バッテリ（第１のバッテリの一例）
７０ センサ部
８１，８２，８３，８４，８５，８６，８７，８８，１８５，１８６，１８７，１８８ ダイオード
９２，９３，９４ スイッチ
１０１電源装置（電力変換装置の一例）
２００ １次側フルブリッジ回路
２０２ １次側コイル
２０２ｍ センタータップ
２０４ １次側磁気結合リアクトル
２０７ １次側第１アーム回路
２１１ １次側第２アーム回路
２０７ｍ，２１１ｍ 中点
２９８ １次側正極母線
２９９ １次側負極母線
３００ ２次側フルブリッジ回路
３０２ ２次側コイル
３０２ｍ センタータップ
３０４ ２次側磁気結合リアクトル
３０７ ２次側第１アーム回路
３１１ ２次側第２アーム回路
３０７ｍ，３１１ｍ 中点
３９８ ２次側正極母線
３９９ ２次側負極母線
４００ 変圧器
Ｃ＊ キャパシタ
Ｕ＊，Ｖ＊ 上アーム
／Ｕ＊，／Ｖ＊ 下アーム

Claims (7)

1. １次側と２次側の巻き数比を１：Ｎとする変圧器と、
   前記変圧器の１次側に設けられた１次側フルブリッジ回路と、
   前記１次側フルブリッジ回路に接続された第１のポートと、
   前記変圧器の１次側のセンタータップに接続された第２のポートと、
   前記変圧器の２次側に設けられた２次側フルブリッジ回路と、
   前記２次側フルブリッジ回路に接続された第３のポートと、
   前記第１のポートから入力された回生電力が前記第２のポートに接続される第１のバッテリと前記第３のポートに接続される第２のバッテリの少なくとも一方に充電されるように、前記１次側フルブリッジ回路及び前記２次側フルブリッジ回路を制御する制御部とを備え、
   前記回生電力の電圧をＶＲ、前記第１のバッテリの放電終止電圧をＶＣｄ、前記第１のバッテリの充電終止電圧をＶＣｃ、前記第２のバッテリの放電終止電圧をＶＢｄ、前記第２のバッテリの充電終止電圧をＶＢｃ、前記１次側フルブリッジ回路のデューティ比Ｄの下限値をＤｍｉｎとするとき、
   前記制御部は、（ＶＢｄ／Ｎ）≦ＶＲ≦（ＶＢｃ／Ｎ）を満たす場合、前記回生電力を前記第１のバッテリ及び前記第２のバッテリに充電できる可能性があると判断し、ＶＣｄ≦ＶＲ≦（ＶＣｃ／Ｄｍｉｎ）を満たす場合、前記回生電力を前記第１のバッテリに充電できる可能性があると判断する、電力変換装置。
2. 前記第２のポートの電圧をＶＣ、前記第３のポートの電圧をＶＢとするとき、
   前記制御部は、前記回生電力を前記第１のバッテリ及び前記第２のバッテリに充電できる可能性があると判断し、且つ、ＶＲ＞（ＶＢ／Ｎ）を満たす場合、前記回生電力を前記第２のバッテリに充電できると判断し、
   前記制御部は、前記回生電力を前記第１のバッテリ及び前記第２のバッテリに充電できる可能性があると判断し、且つ、ＶＲ＞ＶＣを満たす場合、前記回生電力を前記第１のバッテリに充電できると判断する、請求項１に記載の電力変換装置。
3. 前記第２のポートの電圧をＶＣ、前記第３のポートの電圧をＶＢとするとき、
   前記制御部は、ＶＲからＶＢ／Ｎを減算した第１の電圧差が、ＶＲからＶＣ／Ｄを減算した第２の電圧差よりも大きい場合、前記回生電力を前記第２のバッテリに充電し、前記第２の電圧差が前記第１の電圧差よりも大きい場合、前記回生電力を前記第１のバッテリに充電する、請求項１又は２に記載の電力変換装置。
4. 前記制御部は、前記第１の電圧差から前記第２の電圧差を減算した減算値が第１の閾値以上の場合、前記回生電力を前記第２のバッテリに充電し、前記減算値が前記第１の閾値よりも小さな第２の閾値未満の場合、前記回生電力を前記第１のバッテリに充電し、前記減算値が前記第２の閾値以上前記第１の閾値未満の場合、前記回生電力を前記第１のバッテリと前記第２のバッテリに充電する、請求項３に記載の電力変換装置。
5. 前記制御部は、前記回生電力を前記第１のバッテリに充電する場合、前記１次側フルブリッジ回路のスイッチングと前記２次側フルブリッジ回路のスイッチングとの位相差を零に設定し、前記デューティ比ＤをＶＣｃ／ＶＲに設定する、請求項１から４のいずれか一項に記載の電力変換装置。
6. 前記制御部は、前記回生電力を前記第２のバッテリに充電する場合、前記１次側フルブリッジ回路から前記２次側フルブリッジ回路に伝送される伝送電力が最大値になるように、前記デューティ比Ｄと、前記１次側フルブリッジ回路のスイッチングと前記２次側フルブリッジ回路のスイッチングとの位相差とを設定する、請求項１から５のいずれか一項に記載の電力変換装置。
7. １次側と２次側の巻き数比を１：Ｎとする変圧器と、
   前記変圧器の１次側に設けられた１次側フルブリッジ回路と、
   前記１次側フルブリッジ回路に接続された第１のポートと、
   前記変圧器の１次側のセンタータップに接続された第２のポートと、
   前記変圧器の２次側に設けられた２次側フルブリッジ回路と、
   前記２次側フルブリッジ回路に接続された第３のポートとを備え、
   前記第１のポートから入力された回生電力が前記第２のポートに接続される第１のバッテリと前記第３のポートに接続される第２のバッテリの少なくとも一方に充電されるように、前記１次側フルブリッジ回路及び前記２次側フルブリッジ回路を制御する、電力変換装置の制御方法であって、
   前記回生電力の電圧をＶＲ、前記第１のバッテリの放電終止電圧をＶＣｄ、前記第１のバッテリの充電終止電圧をＶＣｃ、前記第２のバッテリの放電終止電圧をＶＢｄ、前記第２のバッテリの充電終止電圧をＶＢｃ、前記１次側フルブリッジ回路のデューティ比Ｄの下限値をＤｍｉｎとするとき、
   （ＶＢｄ／Ｎ）≦ＶＲ≦（ＶＢｃ／Ｎ）を満たす場合、前記回生電力を前記第１のバッテリ及び前記第２のバッテリに充電できる可能性があると判断し、ＶＣｄ≦ＶＲ≦（ＶＣｃ／Ｄｍｉｎ）を満たす場合、前記回生電力を前記第１のバッテリに充電できる可能性があると判断する、電力変換装置の制御方法。

Images