WO2014049754A1 - 電圧変換装置および同期整流回路 - Google Patents

電圧変換装置および同期整流回路 Download PDF

Info

Publication number
WO2014049754A1
WO2014049754A1 PCT/JP2012/074795 JP2012074795W WO2014049754A1 WO 2014049754 A1 WO2014049754 A1 WO 2014049754A1 JP 2012074795 W JP2012074795 W JP 2012074795W WO 2014049754 A1 WO2014049754 A1 WO 2014049754A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
voltage
fet
switch
circuit
Prior art date
Application number
PCT/JP2012/074795
Other languages
English (en)
French (fr)
Inventor
幸雄 吉野
浩 島森
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to PCT/JP2012/074795 priority Critical patent/WO2014049754A1/ja
Publication of WO2014049754A1 publication Critical patent/WO2014049754A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a voltage converter and a synchronous rectifier circuit.
  • a voltage conversion device that obtains electric power from a power source or the like and performs voltage step-up or step-down according to a component to which power is supplied is known.
  • an insulated direct current (DC) / DC converter that converts voltage using an insulating transformer is known.
  • FIG. 10 is a diagram for explaining an isolated DC / DC converter.
  • the isolated DC / DC converter includes a primary-side circuit including a diode D p1 , a diode D p2 , a field effect transistor (FET) Q p1 , and an FET Q p2 .
  • the insulated DC / DC converter has FET Q 1 , FET Q 2 , inductance L o , and capacitor Co, and has a secondary circuit insulated from the primary side.
  • Circuit of the primary side performs operation for excitation by applying a voltage to the isolation transformer to turn on the FETs Q p1 and FETs Q p2, the operation for demagnetize to isolation transformer off the FETs Q p1 and FETs Q p2 alternately Thus, the direct current is converted to alternating current and transmitted to the secondary circuit.
  • the circuit of the secondary side via an isolation transformer, obtains a transformed AC voltage, by turning on the alternating FETs Q 1 and FETs Q 2, converts the AC voltage into a DC voltage V o, and outputs a DC voltage V o after the conversion.
  • FIG. 11 is a diagram for explaining the ON and OFF timings of the FETs installed in the secondary circuit.
  • FIG. 11 described the waveform of a signal for switching on and off FETs Q 1 and FETs Q 2 shown in FIG. 10.
  • isolated DC / DC converters while for turning on the Q 1 is an off-the Q 2, by turning on at the same time Q 2 Turning off Q 1, DC AC voltage voltage Convert to
  • a parasitic inductance exists on an actual circuit such as a printed circuit board, and a leakage inductance exists in the insulating transformer. Accordingly, FETs Q 1, or even if you turn off the FETs Q 2, occurs current I LS by the inductance L S is the parasitic inductance and leakage inductance, a diode parasitic on the diode D 1 and FETs Q 2 which are parasitic on FETs Q 1 D 2 flows.
  • the resistance of the diode D 1 and D 2 is higher than the circuit part of the FET, when a current flows through the diode D 1 and D 2, the voltage drops than when the current flows through the circuit portion of the FET Becomes larger. Therefore, insulation type DC / DC converter, when the switching on and off of the FETs Q 1 and FETs Q 2 at the same time, thus to generate a resistance loss due to the diode D 1 and D 2.
  • FETs Q 1 and FETs Q 2 are to duplicate the timing of the on, electric current I LS due to the inductance L S in the circuit portion of the FET, is conceivable technique for preventing loss resistance.
  • isolated DC / DC converters upon turning on the FETs Q 2, by a predetermined period continued to FETs Q 1 is turned on, a current is passed I LS due to the inductance L S in the circuit portion of the FET, the resistance loss prevent.
  • the technique of turning on both the FET Q 1 and the FET Q 2 only within a predetermined period can safely improve the voltage conversion efficiency. I can't. For example, if the period to turn both FETs Q 1 and FETs Q 2 than period inductance L S by the current I LS flows is short, the current I LS diode D 1, so will flow to the diode D 2, isolated DC The / DC converter cannot prevent loss resistance.
  • the present invention aims to improve the conversion efficiency of a DC / DC converter safely.
  • the input DC current is converted into an AC current
  • the converted AC current is input to the isolation transformer, and the AC current transformed through the isolation transformer is converted into DC.
  • a second circuit that converts the current into a current and outputs the current.
  • the second circuit includes a first switch that outputs an alternating current transformed by an insulating transformer, and a storage circuit that inputs the current output from the first switch and stores the current as magnetic energy.
  • the second circuit includes a second switch that outputs a current based on the magnetic energy stored in the storage circuit, and a measurement unit that measures the amount of current output from the storage circuit and the voltage in the isolation transformer.
  • the second circuit includes a calculation unit that calculates a period for flowing current due to leakage inductance in the isolation transformer and parasitic inductance in the second circuit, using the amount and voltage of the current measured by the measurement unit. .
  • the second circuit controls the first switch and the second switch so that both the first switch and the second switch are on only during the period calculated by the calculation unit. Part.
  • the conversion efficiency of the DC / DC converter can be improved safely.
  • FIG. 1 is a diagram for explaining the voltage converter according to the first embodiment.
  • FIG. 2 is a diagram for explaining the relationship between the operation of the FET and the flowing current.
  • Figure 3 is a diagram for explaining a process of calculating a period T alpha according to the amount of current I O.
  • FIG. 4 is a diagram for explaining an example of the conversion table.
  • FIG. 5 is a diagram for explaining generation of a signal input to each FET.
  • FIG. 6 is a diagram for explaining the efficiency of voltage conversion when the FETs are simultaneously switched.
  • FIG. 7 is a diagram for explaining the efficiency of voltage conversion when a period for turning on both FETs is provided.
  • FIG. 8 is a diagram for explaining a first variation of the voltage converter.
  • FIG. 9 is a diagram for explaining a second variation of the voltage converter.
  • FIG. 10 is a diagram for explaining an isolated DC / DC converter.
  • FIG. 11 is a diagram for explaining the ON and OFF timings of the FETs installed in the
  • FIG. 1 is a diagram for explaining the voltage converter according to the first embodiment.
  • the voltage conversion device 1 is a converter that performs voltage step-up and step-down using at least the insulating transformer 10.
  • the voltage conversion device 1 includes an FET 2, a diode 3, a diode 4, and an FET 5, and includes a primary circuit 11 that outputs a current via an insulating transformer 10.
  • the voltage conversion device 1 includes an inductance 6, an FET 7, an FET 8, and a coil 9, and includes a secondary circuit 12 that acquires current through an insulating transformer 10.
  • the voltage conversion device 1 includes a pulse width modulation (PWM) generation unit 13, an environmental temperature acquisition unit 17, and a calculation unit 20.
  • PWM pulse width modulation
  • the FET 7 has a transistor part Q 1 and a diode D 1
  • the FET 8 has a transistor part Q 2 and a diode D 2
  • the transistor part Q 1 and the transistor part Q 2 are switches for switching the operations of the FET 7 and FET 8
  • the diode D 1 and the diode D 2 are parasitic diodes of the FET 7 and FET 8.
  • the transistor portion Q 1 and the diode D 1 are collectively referred to as FET 7
  • the transistor portion Q 2 and the diode D 2 are collectively referred to as FET 8.
  • the calculation unit 20 includes a storage unit 21, a conversion unit 23, and a control signal generation unit 24.
  • the storage unit 21 stores a conversion table 22.
  • the PWM generation unit 13 includes comparators (comparators) 14 and 16 and an error amplifier 15.
  • the error amplifier 15 includes a comparator 15a, a capacitor 15b, and a resistor 15c.
  • the secondary circuit 12 has an OR gate 18a in front of the FET 7, has an OR gate 18b in front of the FET 8, and has a smoothing capacitor 19.
  • the voltage conversion device 1 also includes a NOT circuit (logic negation circuit) 18c that inverts a signal input from the PWM generation unit 13 to the OR gate 18b.
  • the inductance 6 is not a physical object such as a coil installed in the secondary circuit 12, but is an inductance that is a sum of a parasitic inductance on the secondary circuit 12 and a leakage inductance in the insulating transformer 10. it is those described for illustrating the L s. Since such an inductance L s exists, a current I LS due to the inductance L S is generated in the secondary circuit 12.
  • inductance L s the sum of the parasitic inductance and the leakage inductance on the secondary circuit 12 is described as inductance L s .
  • the Q p1, FET 5 and FET2 Q p2 the diode 3 D p1, the diode 4 D p2, describes a smoothing capacitor 19 as appropriate and C o.
  • the primary circuit 11 converts a direct current into an alternating current, and inputs the converted alternating current to the insulation transformer 10. For example, the primary circuit 11 simultaneously turns on the FET 2 and the FET 5 according to the signal generated by the PWM generator 13 to excite the insulating transformer 10 and charges the capacitor C. Further, the primary circuit 11 simultaneously turns off the FET 2 and the FET 5 according to the signal generated by the PWM generation unit 13, and demagnetizes the isolation transformer 10 by the current flowing through the closed circuit including the capacitor C, the diode 3, and the diode 4. .
  • the capacitor C is a demagnetizing capacitor that demagnetizes the insulating transformer 10.
  • the secondary circuit 12 acquires an AC voltage V i transformed from an AC electromotive force generated in the insulating transformer 10. Then, the secondary circuit 12 converts the current generated by the voltage V i into a direct current I o by controlling the FET 7 and the FET 8 according to the signals generated by the PWM generator 13 and the calculator 20, It is a synchronous rectifier circuit that outputs a current Io .
  • the secondary circuit 12 outputs a current I o generated by the voltage V i generated in the insulating transformer 10 via the coil 9.
  • an inductance L o is generated in the coil 9. That is, the coil 9 accumulates magnetic energy while outputting the input current, and has an electromotive force due to the accumulated magnetic energy.
  • the secondary circuit 12 turns off the FET 7, Turning on FET 8, the electromotive force coil 9 has, outputs the same direction of the current I o and when you turn on the FET 7. Therefore, the secondary circuit 12 alternately turns on the FET 7 and the FET 8 to convert the alternating current acquired from the insulating transformer 10 into a direct current Io and output it.
  • the PWM generator 13 generates a PWM signal for controlling the FET2, FET5, FET7, and FET8.
  • PWM generation unit 13 uses the comparator 14 to measure the voltage V o output by the secondary circuit 12, inputs the measured voltage V o to the error amplifier 15. Then, the comparator 15a of the error amplifier 15 outputs a comparison result between the voltage V o and the predetermined reference voltage V ref. Further, the error amplifier 15 outputs to the comparator 16 a signal obtained by combining the output of the comparator 14 with the signal that has passed through the capacitor 15b and the resistor 15c and the output of the comparator 15a.
  • the PWM generator 13 uses the comparator 16 to generate the PWM signal by comparing the output of the error amplifier 15 with the triangular wave that is the carrier signal. Then, the PWM generation unit 13 outputs the generated PWM signal to the FET2, FET5, FET7, and FET8 in order to synchronize the primary circuit 11 and the secondary circuit 12.
  • the PWM signal generated by the PWM generation unit 13 is input as it is to the FET 2 and FET 5 included in the primary circuit 11.
  • the calculation unit 20 is included in the FET 7 and FET 8 included in the secondary circuit 12.
  • the logical sum of the control signal to be generated and the PWM signal is input.
  • the secondary circuit 12 inputs a logical sum of the PWM signal generated by the PWM generation unit 13 and the control signal generated by the calculation unit 20 to the FET 7.
  • the secondary circuit 12 inputs, to the FET 8, a logical sum of the inverted signal of the PWM signal generated by the PWM generation unit 13 and the control signal generated by the calculation unit 20.
  • generation part 13 may produce
  • PWM generator 13 has been measured voltage V o with a comparator 14, a differential amplifier and resistance division, etc., may measure the voltage V o using any technique.
  • Environmental temperature acquisition unit 17 is a sensor that measures the environmental temperature T h of the voltage converter 1, and outputs the measurement result to the arithmetic unit 20.
  • the environmental temperature acquiring unit 17 can measure the environmental temperature T h using any technique.
  • OR gate 18a inputs a control signal control signal generator 24 has output, as a gate current to the transistor section to Q 1 FET7 the logical sum of the PWM signal PWM generator 13 has generated.
  • OR gate 18b is a signal control signal generator 24 has generated, is input to the transistor portion Q 2 of the logical sum of the inverted signal of the PWM signal PWM generator 13 has generated FET8 as a gate current. Further, the NOT circuit 18c inverts the PWM signal generated by the PWM generation unit 13 and outputs an inverted signal of the PWM signal to the OR gate 18b. Also, the smoothing capacitor 19 is a capacitor for smoothing the voltage V o output by the secondary circuit 12.
  • the smoothing capacitor 19 accumulates the power in the voltage of the voltage V o output by the secondary circuit 12 is higher than the predetermined voltage, when the voltage of the voltage V o lower than the predetermined voltage, by discharging the accumulated electric power to smooth the voltage V o output by the secondary circuit 12.
  • Calculation unit 20 measures the output current I o of the secondary circuit 12 as shown in FIG. 1 (A), measuring the voltage V i of the insulating transformer 10 as shown in FIG. 1 (B).
  • the arithmetic unit 20 receives the measurement results of the environmental temperature T h to ambient temperature acquiring unit 17 has determined. Then, the arithmetic unit 20, a current I o, the voltage V i, using the environmental temperature T h, and calculates the time T alpha to turn both the FET7 and FET 8, only during the calculated T alpha, FET7 and A control signal for extending the period during which the FET 8 is turned on is output.
  • the secondary circuit 12 if you turn on the FET8 and simultaneously turns off the FET 7, the current I1 caused by the inductance L S is the resistance loss flows to the diode D 1 to parasitic occurs FET 7, the conversion efficiency Will worsen.
  • the problem when the FET 8 is turned on at the same time as the FET 7 is turned on will be described with reference to FIG.
  • FIG. 2 is a diagram for explaining the relationship between the operation of the FET and the flowing current.
  • FIG. 2 shows the waveform of the signal input to the gate terminal of the FET 7 and the waveform of the output current output from the secondary circuit 12.
  • the current flowing through the FET 7 is described as I 1
  • the current flowing through the FET 8 is described as I 2
  • the current flowing through the inductance L S is described as I LS .
  • Ton_Q1 a period in which the FET 7 is turned on
  • Toff_Q1 a period in which the FET 7 is turned off.
  • the current I 1 increases while the FET 7 is on. Then, FET 7 is turned off at a timing FET8 is turned on, current I 2 is increased. However, as shown in FIG. 2, even when the FET 7 is turned off, the current I LS that flows through the inductance L S flows through the FET 7.
  • the arithmetic unit 20 provides a period during which both the FET 7 and the FET 8 are turned on, thereby causing the current I LS to flow to the FET 7 or the circuit side of the FET 8 to improve the conversion efficiency.
  • the time until the current I LS completely flows varies depending on the state of the circuit, such as the inductance L S and the amount of the current I o .
  • the secondary circuit 12 cannot appropriately improve the conversion efficiency when the period during which both the FET 7 and the FET 8 are turned on is fixed.
  • the arithmetic unit 20 uses the current I o output by the secondary circuit 12, and the ambient temperature T h of the voltage converter 1, for predicting the value of the inductance L S. Then, the calculation unit 20 turns on both the FET 7 and the FET 8 using the predicted value of the inductance L S , the voltage V i of the isolation transformer 10, and the current I o output from the secondary circuit 12. A period T ⁇ is calculated. Thereafter, the arithmetic unit 20, FET 7, or a period for turning on the FET8 generates a control signal to extend only for the period T alpha, and outputs the generated control signal.
  • FIG. 3 is a diagram for explaining a process of calculating a period T alpha according to the amount of current I o.
  • the arithmetic unit 20 extends T on_Q1 by T ⁇ ′, and turns on the FET 7 during T on_Q1 ′.
  • the calculation unit 20 uses the current I o , the voltage V i , the inductance L S , and the environmental temperature Th to calculate the time until the current I 1 and the current I 2 become zero, that is, both the FET 7 and the FET 8.
  • a period T ⁇ for turning on is calculated.
  • the calculating part 20 can improve conversion efficiency, without generating through current by extending the time which turns ON FET7 during the calculated period T ( alpha ).
  • the arithmetic unit 20 calculates a period T alpha to turn both the FET7 and FET8, prolong the amount corresponding period to turn on the FET7 and FET8 the calculated T alpha outputs a control signal. Then, the secondary circuit 12 uses the OR gate 18a and the OR gate 18b to generate a logical sum of the PWM signal generated by the PWM generation unit 13 and the control signal generated by the calculation unit 20, and outputs the generated logical sum. Input to FET7 and FET8.
  • the secondary circuit 12 turns on both the FET 7 and the FET 8 only for a period according to the circuit state, the conversion efficiency can be improved safely without causing a through current.
  • the processing unit 20 uses the current I o and the voltage V i to predict the value of the inductance L S , and the processing unit 20 calculates the period T ⁇ during which both the FET 7 and the FET 8 are turned on. Will be described using mathematical expressions.
  • a current I o the arithmetic unit 20 outputs the secondary circuit 12, by using the environmental temperature T h of the voltage converter 1, a description will be given of a process for predicting the value of the inductance L S.
  • the electromotive force generated by the inductance L S can be expressed by the following equation (1) using the current I o and the voltage V i .
  • the inductance L S replaced with a variable of the current I o and the ambient temperature T h, the time derivative of the current I o in the formula (1) and ⁇ I o / ⁇ t, replace the expression of ⁇ t. Furthermore, considering that the time when the current flowing through the FET 7 and FET 8 becomes zero is T ⁇ , T ⁇ can be expressed by the following equation (2). Note that k in the equation (2) is a temperature correction count that can be determined at the design, manufacture, or shipment stage of the voltage converter 1. Further, in Formula (2), the inductance L S, and the value of the product of the temperature correction factor k and the ambient temperature T h and added to 1, was described as a function of the value of the current I o.
  • calculation unit 20 if extending the period for an amount corresponding FET7 of T alpha calculated using the equation (2), and FET8 on, to perform the switching while preventing a short circuit between the FET7 and FET8 Can do.
  • the arithmetic unit 20 may be determined by any method using a current I o and the ambient temperature T h is the inductance L S.
  • the arithmetic unit 20 the design voltage converter 1, in the production or shipment step, the current I o and the environmental temperature T h to measure the inductance L S as a parameter, the measured inductance L S and the current I o and the environment A table in which the temperature Th is associated is stored.
  • the arithmetic unit 20 obtains the inductance L S which is stored in association with the current I o and the ambient temperature T h measured on time during the voltage conversion from the table, the obtained inductance L S and equation (2) Using this, the period T ⁇ is calculated. Then, the arithmetic unit 20 outputs a control signal to extend the ON state only from falling T alpha of the PWM signal PWM generator 13 outputs.
  • the following can be considered.
  • the period Ton_Q1 during which the FET 7 is turned on is represented by the ratio of the input voltage to the voltage conversion device and the output voltage. (3).
  • the period Ton_Q2 during which the FET 8 is turned on is an off period of the FET 7, and can be expressed by the following formula (4).
  • a T S of the formula (3) and (4) FET 7, and is on and off and a period of time to switch the FET 8.
  • the inductance L S by the current I o is prevented from flowing through the diode D 1 and diode D 2, given the process of extending the time indicated by the formula (3) or formula (4) by T alpha fraction,
  • the period Ton ⁇ _Q1 during which the FET 7 is turned on can be expressed by the following equation (5).
  • the period Ton ⁇ _Q2 during which the FET 8 is turned on can be expressed by the following formula (6).
  • the arithmetic unit 20 during the period indicated by T Onarufa_Q1 calculated in Equation (5), to turn on the FET 7, during the period indicated by T Onarufa_Q2 calculated in equation (6) may be turned on to FET8 . Note that the FET 7 and the FET 8 are simultaneously turned on during the extended period.
  • the arithmetic unit 20 may calculate the T alpha ambient temperature T h is a constant.
  • the conversion table of the inductance L s may use only the value of the current I o as a variable parameter.
  • the arithmetic unit 20 executes a process of calculating a period T alpha to simultaneously turn on and FET7 and FET8, FET7, and the identification of the timing for outputting the control signal to be input to the gate terminal of the FET8 is any Techniques can be used.
  • the arithmetic unit 20 identifies a process for calculating the period T ⁇ and a timing for outputting a control signal using a digital signal processor (DSP) or a microcomputer.
  • DSP digital signal processor
  • the arithmetic unit 20 is a digital circuit that operates independently from the primary circuit 11, the secondary circuit 12, and the PWM generation unit 13 that are analog circuits. For this reason, the voltage conversion apparatus 1 can continue the voltage conversion process itself even when the calculation unit 20 fails, although the conversion efficiency is reduced.
  • the storage unit 21 stores a conversion table 22 that associates a current I o and the inductance L S and the ambient temperature T h.
  • FIG. 4 is a diagram for explaining an example of the conversion table.
  • the conversion table is a matrix format table. And converting the value "I o1" of each line current I o of the table 22 to the associated "I o6", the value "T h1" of the environmental temperature T h to each column of the table 22 to a "T h6" It is associated.
  • the conversion table 22 is assumed to have a line that associates the value of other current also I o, and a column which associates the value of the environmental temperature T h.
  • Each cell of the conversion table 22 stores inductance values L S “L S11 ” to “L S66 ”.
  • L S11 inductance values
  • FIG. 4 of the rows associated with the value of the current I o 'I o1 ", the environmental temperature T h of the value” T h1 "and the associated in the cell of the column inductance values” L S11 "is stored.
  • the lines associated with the value of the current I o "L o6" and the environmental temperature T h of the value "T h6" and the associated in the cell of the column inductance value "L S66" is stored Yes.
  • the calculation unit 20 uses the values of the inductance L S actually measured with the current I o and the environmental temperature Th as parameters as the conversion table 22 in the matrix form shown in FIG. Remember. Then, the arithmetic unit 20 acquires the value of the inductance L S from the conversion table 22 using the value of the current I o measured at the time of voltage conversion and the environmental temperature Th , and uses the acquired value of the inductance L S. Thus, a period T ⁇ during which both FET 7 and FET 8 are turned on is obtained.
  • the conversion unit 23 uses the value of the current I o output by the secondary circuit 12, the value of the environmental temperature T h to ambient temperature acquiring unit 17 has determined, inductance from the conversion table 22 L Get the value of S. Then, the conversion unit 23 outputs the acquired value of the inductance L S to the control signal generation unit 24.
  • the conversion unit 23 is a value of the current I o is "I o4", when the value of the environmental temperature T h is "T h5" from the conversion table 22 shown in FIG. 4, "I o4 "L S45 " stored in the cell of the column associated with "T h5 " among the rows associated with “”. That is, the conversion unit 23 acquires the inductance value “L S45 ” associated with the current value “I o4 ” and the environmental temperature “T h5 ”. Then, the converter 23 outputs the acquired inductance value “L S45 ” to the control signal generator 24.
  • the conversion unit 23 can acquire the value of the current I o in any way.
  • the conversion unit 23 uses the voltage drop or the like of the current sensor or a shunt resistor, may acquire the value of the current I o.
  • the control signal generation unit 24 acquires the current I o output from the secondary circuit 12, the voltage V i of the isolation transformer 10, and the value of the inductance L S acquired by the conversion unit 23 from the conversion table 22. Then, the control signal generation unit 24 calculates a period T ⁇ during which both the FET 7 and the FET 8 are turned on, using the current I o , the voltage V i, and the value of the inductance L S. Thereafter, the control signal generation unit 24, the rise of the PWM signal PWM generator 13 has output or triggered by falling, during the period T alpha, and outputs a control signal to FET 7, and the FET8 on.
  • control signal generation unit 24 uses the voltage drop or the like of the current sensor or a shunt resistor, measuring the value of the current I o. Further, the control signal generation unit 24 measures the value of the voltage V i of the isolation transformer 10 using a comparator. Further, the control signal generation unit 24 acquires the value of the inductance L S acquired by the conversion unit 23 from the conversion table 22. Then, the control signal generating unit 24, using equation (2), calculates a period T alpha.
  • the control signal generating unit 24 while the timing of the PWM signal PWM generator 13 has generated rises, and the PWM signal falls in the timing of the period T alpha, generates a control signal which becomes "High". Then, the control signal generation unit 24 outputs the generated control signal. Then, the OR gate 18 a inputs the logical sum of the PWM signal generated by the PWM generation unit 13 and the control signal to the gate terminal of the FET 7. The OR gate 18b inputs the logical sum of the PWM signal inverted by the NOT circuit 18c and the control signal to the gate terminal of the FET 8.
  • FIG. 5 is a diagram for explaining generation of a signal input to each FET.
  • the PWM generator 13 generates a signal Q as shown in FIG.
  • the secondary circuit 12 includes, as shown in FIG. 5 (E), the signal Q signal Q 1 'is input to the OR gate 18a as a signal Q 2 to which the inverted signal Q by using a NOT gate 18c' Is input to the OR gate 18b.
  • the arithmetic unit 20 as shown in FIG. 5 (F), to generate a control signal T C in which only the "High” during the rise of the signal Q, and the falling period T alpha.
  • the operating section 20 inputs a control signal T C in OR gate 18a and OR gate 18b.
  • OR gate 18a as shown in FIG. 5 (G), by calculating the logical sum of the control signal T C and the signal Q 1 ', the signal Q obtained by extending the time which is turned on for a period T alpha 1 is generated, and the generated signal Q 1 is input to the gate terminal of the FET 7.
  • OR gate 18b as shown in FIG. 5 (F), by calculating the logical sum of the control signal T C and the signal Q 2 ', the signal Q obtained by extending the time which is turned on for a period T alpha It generates two inputs generated signal Q 2 to the gate terminal of the FET 8.
  • the secondary circuit 12 can turn on both the FET 7 and the FET 8 for the period T ⁇ corresponding to the inductance L S. As a result, the secondary circuit 12 can efficiently convert the voltage without causing a through current.
  • FIG. 6 is a diagram for explaining the efficiency of voltage conversion when the FETs are simultaneously switched.
  • FIG. 7 is a diagram for explaining the efficiency of voltage conversion when a period during which both FETs are turned on is provided.
  • FIG. 6, FIG. 7, FET 7, the signal Q p1 inputted to the gate terminal of the FET 8, the signal Q p2, voltage V i, FET 7, i.e. the operation of the FETs Q 1, FET 8, i.e. the waveform of the operation of the FETs Q 2 was described.
  • FIG. 6, FIG. 7 described the respective waveforms of loss P Loss2 in current I 1, the current I 2, the voltage V 2 at the voltage V 1, DET8 in FET 7, losses in FET7 P loss1, FET8.
  • the loss P loss1 is obtained by multiplying the voltage V 1 and the current I 1 .
  • the FET 7 and FET 8 are simultaneously switched on and off, resistance loss occurs as shown in FIG. 6 (I).
  • the voltage drop across the diode D 2 is generated, when switched simultaneously ON and OFF the FET7 the FET 8, the resistance loss occurs.
  • the waveforms of the signals Q p1 and Q p2 are the same, but by taking the logical sum with the control signal generated by the arithmetic unit 20, the FET 7 and FET 8 are turned on.
  • the period T ⁇ is extended. For this reason, since the current I LS flows through the circuit side of the FET 7 or the FET 8, a voltage drop is suppressed as shown in FIG.
  • FIG. 7K resistance loss when the FET 7 and FET 8 are simultaneously switched on and off is suppressed, so that the voltage conversion device 1 can improve the conversion efficiency.
  • the voltage conversion device 1 calculates an appropriate T ⁇ from the current I o , that is, the current I 1 and the current I 2 combined with the voltage V i , and the FET 7 or the FET 8 is turned on by the calculated T ⁇ . Extend the period. As a result, the voltage conversion device 1 turns off the FET 7 or the FET 8 when the current I LS completely flows, so that the generation of the through current can be suppressed, so that overcurrent is prevented and power is supplied. Parts can be prevented from being destroyed.
  • the current I o and the voltage V i can be measured each time dynamically from the circuit. For this reason, the voltage conversion apparatus 1 calculates an appropriate period T ⁇ according to the actual circuit state during operation, and extends the state in which the FET 7 and FET 8 are turned on only by the calculated period T ⁇ . , Can improve the conversion efficiency safely.
  • the voltage conversion device 1 improves the conversion efficiency.
  • the total circuit loss is about 90 watts
  • the loss on the secondary side circuit, that is, the synchronous rectifier circuit side is About 30 watts.
  • the voltage conversion device 1 calculates the appropriate time period T alpha in accordance with the state of the circuit, the calculated time period T alpha only FET is if was extended state which is turned on, the synchronous rectification circuit side Loss can be reduced to about 20-25 watts.
  • the voltage conversion device 1 includes the primary circuit 11 and the secondary circuit 12 that convert the voltage via the insulating transformer 10.
  • the secondary circuit 12 includes an FET 7 that inputs an input current to the coil 9 and an FET 8 that outputs a current generated by the electromotive force of the coil 9.
  • the arithmetic unit 20 measures the current I o output from the secondary circuit 12 and the voltage V i of the isolation transformer 10, and uses the measured current I o and voltage V i to generate a current due to the inductance L S. calculating a period T alpha for the flow of I LS. Then, the arithmetic unit 20, when turned on alternately FET7 and FET 8, during the period T alpha, controls to turn on both and the FET7 the FET 8.
  • the voltage converter 1 can suppress conversion loss and improve conversion efficiency. Moreover, since the voltage converter 1 suppresses generation
  • the voltage converter 1 has the conversion table 22 which matched inductance L S and electric current Io , acquires the inductance L S matched with the measured electric current Io, and acquired inductance L S and electric current.
  • a period T ⁇ is calculated using I o and voltage V i . Therefore, the voltage converter 1 without performing complex calculations, the period T alpha Considering current I LS due to the inductance L S can be easily calculated.
  • the voltage converting device 1 has a conversion table 22 which associates the inductance L S and the current I o for each environmental temperature T h.
  • the voltage converting device 1 measures the environmental temperature T h, and acquires the measured environmental temperature T h, and the inductance L S that is associated with the current I o.
  • the voltage converter 1 by using the inductance L S and the current I o and the voltage V i obtained, to calculate the period T alpha. Therefore, the voltage converting device 1 can calculate accurately the period T alpha calibration has been considered by the environmental temperature T h. As a result, the voltage conversion device 1 can further improve the conversion efficiency.
  • the voltage converting device 1 measures the voltage V o output by the secondary circuit 12, by using the measured voltage V o, and generates a PWM signal for switching the FET 7, and FET8 on and off.
  • the voltage converting device 1 generates a control signal to prolong FET 7, and the FET8 the ON state only for the period T alpha. Then, the voltage converter 1 outputs a signal obtained by taking a logical sum of the PWM signal and the control signal to the FET 7 and the FET 8.
  • the voltage conversion device 1 can easily control the FET 7 and the FET 8. That is, the voltage converter 1 can safely improve the conversion efficiency by simply adding the arithmetic unit 20 that is a digital circuit that generates a control signal to an existing circuit that controls the FET 7 and the FET 8 using the PWM signal. Can do.
  • the voltage converting device 1 has a PWM generator 13 which generates a PWM signal used for, based on the output voltage V o of the secondary circuit 12, the primary circuit 11 generates an alternating current. Then, the voltage conversion device 1 outputs a signal obtained by ORing the control signal for extending the ON state of the FET 7 and the FET 8 by the period T ⁇ and the PWM signal generated by the PWM generation unit 13 or the inverted signal of the PWM signal. Used to control FET7 and FET8. For this reason, the voltage converter 1 can control FET7 and FET8 easily.
  • the voltage conversion apparatus 1 uses the PWM signal to the conventional analog circuit that controls the FET 7 and the FET 8, the arithmetic unit 20 that generates the control signal, the OR gate 18a, The effect was demonstrated by adding 18b and NOT circuit 18c.
  • the embodiment is not limited to this.
  • the voltage conversion device 1 calculates a period T ⁇ corresponding to the inductance L S from the current I o , and any circuit can be used as long as the ON state of the FET 7 and the FET 8 can be extended by the calculated period T ⁇ . It may have a configuration. Therefore, in the following description, examples of variations of the voltage conversion device 1 will be described using the drawings.
  • FIG. 8 is a diagram for explaining a first variation of the voltage converter. Of the circuits shown in FIG. 8, those that exhibit the same effects as those shown in FIG. 1 are denoted by the same reference numerals and description thereof is omitted.
  • the voltage conversion device 1 a installs an OR gate 18 a, an OR gate 18 b, and a NOT circuit 18 c inside the arithmetic unit 20 that is a digital circuit, and the PWM signal generated by the PWM generation unit 13 It has a circuit drawn into the arithmetic unit 20.
  • the voltage conversion device 1a includes the primary circuit 11, which is an analog circuit, the isolation transformer 10, the secondary circuit 12, the PWM generation unit 13, and the arithmetic unit 20 which is a digital circuit in series.
  • the voltage conversion device 1a When the disturbance occurs and the current Io is erroneously detected to be lower than the true value, the voltage conversion device 1a cannot calculate an appropriate period T ⁇ and may generate an overcurrent. Therefore, the voltage conversion device 1a may add a protection function for protecting the overcurrent to the arithmetic unit 20.
  • FIG. 9 is a diagram for explaining a second variation of the voltage conversion device.
  • the voltage conversion device 1 b includes a calculation unit 25 that includes a PWM generation unit 26 and a control signal generation unit 27.
  • the PWM generation unit 26 performs the same processing as the PWM generation unit 13 and the NOT circuit 18c shown in FIG. 1, and the control signal generation unit 27 includes the storage unit 21, the conversion unit 23, and the control signal generation unit 24. It is assumed that the same processing is executed.
  • the voltage conversion device 1b shown in FIG. 9 performs all the generation of signals for switching on and off the FET 7 and the FET 8 by arithmetic processing using a digital circuit.
  • the PWM generator 26 generates a PWM signal similar to that of the PWM generator 13 by arithmetic processing.
  • the control signal generation unit 27 generates a control signal similar to that of the control signal generation unit 24 by arithmetic processing.
  • the arithmetic unit 25 generates a logical sum of the PWM signal and the control signal by arithmetic processing, and inputs a signal indicating the generated logical sum to the gate terminals of the FET 7 and the FET 8.
  • the voltage conversion device 1b rather than generating a PWM signal and a control signal, from the measured current I o and the voltage V i, the arithmetic processing, and generate a signal directly input to the FET 7, and FET8 Good. That is, the voltage conversion device 1b calculates a switching period for switching on and off of the FET 7 and FET 8 from the measured current I o and voltage V i and calculates a period T ⁇ .
  • the voltage conversion device 1b upon lapse of the switching period calculated from turn on the FET7, turn on FET8, to turn off the FET7 after further period T alpha has elapsed FET7, and FET8 gate terminal of It is good also as inputting a signal into.
  • the voltage conversion device 1b can simplify the circuit configuration by making all the generation of signals for switching on and off the FET 7 and the FET 8 an arithmetic process by a digital circuit.
  • the voltage converter 1, the voltage converter 1a, and the voltage converter 1b described above measure a voltage using a comparator, and use a voltage drop of a current sensor or a shunt resistor. The current was measured.
  • the embodiment is not limited to this, and the voltage conversion device 1, the voltage conversion device 1a, and the voltage conversion device 1b can measure voltage and current using any method.
  • the voltage conversion device described above for the conversion table 1, for each environmental temperature T h has stored a conversion table 22 that associates values of the inductance L S of the current I o.
  • the value of the environmental temperature T h may store the values of the inductance L S of the current I o.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

　二次回路（１２）は、入力された電流を出力しながら磁気エネルギーを蓄積するコイル（９）に電流を入力するＦＥＴ（７）と、コイル（９）が蓄積した磁気エネルギーによる電流を出力するＦＥＴ（８）とを有する。また、演算部（２０）は、コイル（９）出力する電流の量と、絶縁トランス（１０）における電圧とを測定する。また、演算部（２０）は、測定した電流の量と電圧とを用いて、インダクタンス（６）よる電流を流すための期間を算出する。そして、演算部（２０）は、算出した期間の間だけＦＥＴ（７）とＦＥＴ（８）とが両方ともオンとなるように、ＦＥＴ（７）とＦＥＴ（８）とを交互にオンにする。

Description

電圧変換装置および同期整流回路
　本発明は、電圧変換装置および同期整流回路に関する。
　従来、電源等から電力を取得し、電力の供給対象となる部品に応じて電圧の昇圧や降圧を行う電圧変換装置が知られている。このような電圧変換装置の一例として、絶縁トランスを用いて電圧を変換する絶縁型Ｄｉｒｅｃｔ　Ｃｕｒｒｅｎｔ（ＤＣ）／ＤＣコンバータが知られている。
　図１０は、絶縁型ＤＣ／ＤＣコンバータを説明するための図である。図１０に示すように、絶縁型ＤＣ／ＤＣコンバータは、ダイオードＤｐ１、ダイオードＤｐ２、Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ（ＦＥＴ）Ｑｐ１、ＦＥＴＱｐ２とを有する一次側の回路を有する。また、絶縁型ＤＣ／ＤＣコンバータは、ＦＥＴＱ１、ＦＥＴＱ２、インダクタンスＬｏ、キャパシタＣｏを有し、一次側とは絶縁された二次側の回路を有する。
　一次側の回路は、ＦＥＴＱｐ１とＦＥＴＱｐ２とをオンにして絶縁トランスに電圧を印加して励磁する動作と、ＦＥＴＱｐ１とＦＥＴＱｐ２とをオフにして絶縁トランスを消磁する動作とを交互に行うことで、直流を交流に変換して二次側の回路に伝達する。一方、二次側の回路は、絶縁トランスを介して、変圧された交流電圧を得ると、ＦＥＴＱ１とＦＥＴＱ２とを交互にオンとすることで、交流電圧を直流電圧Ｖｏに変換し、変換後の直流電圧Ｖｏを出力する。
　ここで、図１１は、二次側の回路に設置されたＦＥＴのオンとオフのタイミングを説明するための図である。なお、図１１には、図１０に示すＦＥＴＱ１およびＦＥＴＱ２のオンとオフを切り換える信号の波形を記載した。図１１に示すように、絶縁型ＤＣ／ＤＣコンバータは、Ｑ１をオンとする間はＱ２をオフとし、Ｑ１をオフにすると同時にＱ２をオンにすることで、交流電圧を直流電圧に変換する。
特開２００７－１６６８８７号公報
　しかしながら、二次側の回路に設置されたＦＥＴのオンとオフを同時に切り換える技術では、効率良く電圧の変換を行う事ができないという問題があった。
　すなわち、プリント基板等、実際の回路上には、寄生インダクタンスが存在し、絶縁トランスには、漏れインダクタンスが存在する。このため、ＦＥＴＱ１、またはＦＥＴＱ２をオフにした場合にも、寄生インダクタンスや漏れインダクタンスであるインダクタンスＬＳにより電流ＩＬＳが生じ、ＦＥＴＱ１に寄生するダイオードＤ１やＦＥＴＱ２に寄生するダイオードＤ２に流れる。
　しかし、ダイオードＤ１やＤ２の抵抗は、ＦＥＴの回路部分よりも高いので、ダイオードＤ１やＤ２に電流が流れた場合には、ＦＥＴの回路部分を電流が流れたときよりも電圧降下が大きくなる。このため、絶縁型ＤＣ／ＤＣコンバータは、ＦＥＴＱ１とＦＥＴＱ２とのオンオフを同時に切り換えた場合には、ダイオードＤ１やＤ２による抵抗損失を発生させてしまう。
　なお、所定の期間内だけＦＥＴＱ１およびＦＥＴＱ２がオンとなるタイミングを重複させることで、インダクタンスＬＳによる電流ＩＬＳをＦＥＴの回路部分に流し、損失抵抗を防ぐ技術が考えられる。例えば、絶縁型ＤＣ／ＤＣコンバータは、ＦＥＴＱ２をオンにした際に、所定の期間内だけＦＥＴＱ１をオンにし続け、インダクタンスＬＳによる電流ＩＬＳをＦＥＴの回路部分に流すことで、抵抗損失を防ぐ。
　しかし、インダクタンスＬＳによる電流ＩＬＳが流れる期間は、回路の状態によって変化するので、所定の期間内だけＦＥＴＱ１およびＦＥＴＱ２を両方ともオンにする技術では、電圧の変換効率を安全に向上させることができない。例えば、インダクタンスＬＳによる電流ＩＬＳが流れる期間よりもＦＥＴＱ１およびＦＥＴＱ２を両方ともオンにする期間が短いと、電流ＩＬＳがダイオードＤ１、ダイオードＤ２に流れてしまうので、絶縁型ＤＣ／ＤＣコンバータは、損失抵抗を防ぐことができない。
　一方、インダクタンスＬＳによる電流ＩＬＳが流れる期間よりもＦＥＴＱ１およびＦＥＴＱ２を両方ともオンにする期間が長いと、電流ＩＬＳが流れきった後に貫通電流が発生する。すると、過電流が流れてしまうので、絶縁型ＤＣ／ＤＣコンバータは、電力の供給先となる部品を破壊する場合がある。
　１つの側面では、本発明は、ＤＣ／ＤＣコンバータの変換効率を安全に向上させることを目的とする。
　１つの側面では、入力された直流の電流を交流の電流に変換し、変換後の交流の電流を絶縁トランスに入力する第１の回路と、絶縁トランスを介して変圧された交流の電流を直流の電流に変換して出力する第２の回路とを有する電圧変換装置である。ここで、第２の回路は、絶縁トランスにより変圧された交流の電流を出力する第１のスイッチと、第１のスイッチから出力した電流を入力して、磁気エネルギーとして蓄積する蓄積回路とを有する。また、第２の回路は、蓄積回路が蓄積した磁気エネルギーによる電流を出力する第２のスイッチと、蓄積回路が出力する電流の量と、絶縁トランスにおける電圧とを測定する測定部とを有する。また、第２の回路は、測定部が測定した電流の量と電圧とを用いて、絶縁トランスにおける漏れインダクタンスおよび第２の回路における寄生インダクタンスによる電流を流すための期間を算出する算出部を有する。また、第２の回路は、算出部が算出した期間の間だけ第１のスイッチと第２のスイッチとが両方ともオンとなるように、第１のスイッチと第２のスイッチとを制御する制御部を有する。
　１つの実施形態では、ＤＣ／ＤＣコンバータの変換効率を安全に向上させることができる。
図１は、実施例１に係る電圧変換装置を説明するための図である。 図２は、ＦＥＴの動作と流れる電流との関係を説明するための図である。 図３は、電流ＩＯの量に応じて期間Ｔαを算出する処理を説明するための図である。 図４は、変換テーブルの一例を説明するための図である。 図５は、各ＦＥＴに入力する信号の生成を説明するための図である。 図６は、ＦＥＴを同時に切り換えた際の電圧変換の効率を説明するための図である。 図７は、両方のＦＥＴをオンにする期間を設けた際の電圧変換の効率を説明するための図である。 図８は、電圧変換装置の第１のバリエーションを説明するための図である。 図９は、電圧変換装置の第２のバリエーションを説明するための図である。 図１０は、絶縁型ＤＣ／ＤＣコンバータを説明するための図である。 図１１は、二次側の回路に設置されたＦＥＴのオンとオフのタイミングを説明するための図である。
　以下に添付図面を参照して本願に係る電圧変換装置および同期整流回路について説明する。
　以下の実施例１では、図１を用いて、電圧の変換を行う電圧変換装置について説明する。図１は、実施例１に係る電圧変換装置を説明するための図である。なお、電圧変換装置１は、少なくとも、絶縁トランス１０を用いて電圧の昇圧や降圧を行うコンバータである。
　図１に示すように、電圧変換装置１は、ＦＥＴ２、ダイオード３、ダイオード４、ＦＥＴ５を有し、絶縁トランス１０を介して、電流を出力する一次回路１１を有する。また、電圧変換装置１は、インダクタンス６、ＦＥＴ７、ＦＥＴ８、コイル９を有し、絶縁トランス１０を介して、電流を取得する二次回路１２を有する。また、電圧変換装置１は、Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ（ＰＷＭ：パルス幅変調）生成部１３、環境温度取得部１７、演算部２０を有する。
　また、ＦＥＴ７は、トランジスタ部分Ｑ１とダイオードＤ１を有し、ＦＥＴ８は、トランジスタ部分Ｑ２とダイオードＤ２を有する。ここで、トランジスタ部分Ｑ１、およびトランジスタ部分Ｑ２は、ＦＥＴ７、ＦＥＴ８の動作を切り替えるスイッチであり、ダイオードＤ１およびダイオードＤ２は、ＦＥＴ７、ＦＥＴ８の寄生ダイオードである。以下の説明では、トランジスタ部分Ｑ１とダイオードＤ１をまとめたものをＦＥＴ７と記載し、トランジスタ部分Ｑ２とダイオードＤ２をまとめたものとＦＥＴ８と記載する。
　また、演算部２０は、記憶部２１、変換部２３、制御信号生成部２４を有する。また、記憶部２１は、変換テーブル２２を記憶する。また、ＰＷＭ生成部１３は、コンパレータ（比較器）１４、１６、エラーアンプ１５を有する。また、エラーアンプ１５は、コンパレータ１５ａ、コンデンサ１５ｂ、抵抗器１５ｃを有する。
　また、二次回路１２は、ＦＥＴ７の前段にＯＲゲート１８ａを有し、ＦＥＴ８の前段にＯＲゲート１８ｂを有し、平滑コンデンサ１９を有する。また、電圧変換装置１は、ＰＷＭ生成部１３からＯＲゲート１８ｂに入力する信号を反転させるＮＯＴ回路（論理否定回路）１８ｃを有する。
　なお、インダクタンス６とは、コイル等の物理的な物体が二次回路１２に設置されたものではなく、二次回路１２上での寄生インダクタンスや、絶縁トランス１０における漏れインダクタンス等の和であるインダクタンスＬｓを示すために記載したものである。このようなインダクタンスＬｓが存在するため、二次回路１２には、インダクタンスＬＳによる電流ＩＬＳが発生する。
　以下の説明では、二次回路１２上での寄生インダクタンスと漏れインダクタンスとの和をインダクタンスＬｓと記載する。また、以下の説明においては、ＦＥＴ２をＱｐ１、ＦＥＴ５をＱｐ２、ダイオード３をＤｐ１、ダイオード４をＤｐ２、平滑コンデンサ１９をＣｏと適宜記載する場合がある。
　まず、一次回路１１が実行する処理について説明する。一次回路１１は、直流電流を交流電流に変換し、変換した交流電流を絶縁トランス１０に入力する。例えば、一次回路１１は、ＰＷＭ生成部１３が生成した信号に従って、同時にＦＥＴ２とＦＥＴ５とをオンにし、絶縁トランス１０を励磁するとともに、コンデンサＣを充電する。また、一次回路１１は、ＰＷＭ生成部１３が生成した信号に従って、同時にＦＥＴ２とＦＥＴ５とをオフにし、コンデンサＣ、ダイオード３、ダイオード４を含む閉回路に流れる電流により、絶縁トランス１０の消磁を行う。ここで、コンデンサＣは、絶縁トランス１０の消磁を行う消磁用のコンデンサである。
　一方、二次回路１２は、絶縁トランス１０に生じた交流の起電力から変圧した交流の電圧Ｖｉを取得する。そして、二次回路１２は、ＰＷＭ生成部１３と演算部２０とが生成した信号に従って、ＦＥＴ７とＦＥＴ８とを制御することで、電圧Ｖｉにより生じた電流を直流の電流Ｉｏに変換し、電流Ｉｏを出力する同期整流回路である。
　具体的には、二次回路１２は、ＦＥＴ７をオンにすると、コイル９を介して、絶縁トランス１０に生じた電圧Ｖｉによる電流Ｉｏを出力する。この際、コイル９には、インダクタンスＬｏが発生する。すなわち、コイル９は、入力された電流を出力しつつ、磁気エネルギーを蓄積し、蓄積した磁気エネルギーによる起電力を有する。
　また、二次回路１２は、ＦＥＴ７をオフにし、ＦＥＴ８をオンにすると、コイル９が有する起電力により、ＦＥＴ７をオンにした際と同じ向きの電流Ｉｏを出力する。そこで、二次回路１２は、ＦＥＴ７とＦＥＴ８とを交互にオンにすることで、絶縁トランス１０から取得した交流の電流を直流の電流Ｉｏに変換して出力する。
　ＰＷＭ生成部１３は、ＦＥＴ２、ＦＥＴ５、ＦＥＴ７、ＦＥＴ８を制御するＰＷＭ信号を生成する。例えば、ＰＷＭ生成部１３は、コンパレータ１４を用いて、二次回路１２が出力する電圧Ｖｏを測定し、測定した電圧Ｖｏをエラーアンプ１５に入力する。すると、エラーアンプ１５のコンパレータ１５ａは、電圧Ｖｏと所定のリファレンス電圧Ｖｒｅｆとの比較結果を出力する。また、エラーアンプ１５は、コンパレータ１４の出力をコンデンサ１５ｂ、および抵抗器１５ｃを通した信号と、コンパレータ１５ａの出力とを合成した信号をコンパレータ１６に出力する。
　次に、ＰＷＭ生成部１３は、コンパレータ１６を用いて、エラーアンプ１５の出力とキャリア信号である三角波を比較することでＰＷＭ信号を生成する。そして、ＰＷＭ生成部１３は、一次回路１１と二次回路１２とを同期させるため、生成したＰＷＭ信号をＦＥＴ２、ＦＥＴ５、ＦＥＴ７、ＦＥＴ８へ出力する。
　なお、一次回路１１が有するＦＥＴ２、ＦＥＴ５には、ＰＷＭ生成部１３が生成したＰＷＭ信号がそのまま入力されるが、後述するように、二次回路１２が有するＦＥＴ７、ＦＥＴ８には、演算部２０が生成する制御信号とＰＷＭ信号との論理和が入力される。具体的には、二次回路１２は、ＦＥＴ７に対しては、ＰＷＭ生成部１３が生成したＰＷＭ信号と演算部２０が生成した制御信号との論理和を入力する。また、二次回路１２は、ＦＥＴ８に対しては、ＰＷＭ生成部１３が生成したＰＷＭ信号の反転信号と、演算部２０が生成した制御信号との論理和を入力する。
　また、上述した説明では、電圧フィードバック方式によりＰＷＭ信号を生成する例について記載したが、ＰＷＭ生成部１３は、電流フィードバック方式によりＰＷＭ信号を生成してもよい。また、ＰＷＭ生成部１３は、コンパレータ１４を用いて電圧Ｖｏを測定したが、差動アンプや抵抗分割等、任意の手法を用いて電圧Ｖｏを測定してよい。
　環境温度取得部１７は、電圧変換装置１の環境温度Ｔｈを測定し、測定結果を演算部２０に出力するセンサである。なお、環境温度取得部１７は、任意の手法を用いて環境温度Ｔｈを測定することができる。ＯＲゲート１８ａは、制御信号生成部２４が出力した制御信号と、ＰＷＭ生成部１３が生成したＰＷＭ信号との論理和をＦＥＴ７のトランジスタ部分Ｑ１にゲート電流として入力する。
　また、ＯＲゲート１８ｂは、制御信号生成部２４が生成した信号と、ＰＷＭ生成部１３が生成したＰＷＭ信号の反転信号との論理和をＦＥＴ８のトランジスタ部分Ｑ２にゲート電流として入力する。また、ＮＯＴ回路１８ｃは、ＰＷＭ生成部１３が生成したＰＷＭ信号を反転させ、ＰＷＭ信号の反転信号をＯＲゲート１８ｂに出力する。また、平滑コンデンサ１９は、二次回路１２が出力する電圧Ｖｏを平滑化するためのコンデンサである。詳細には、平滑コンデンサ１９は、二次回路１２が出力する電圧Ｖｏの電圧が所定の電圧よりも高い際に電力を蓄積し、電圧Ｖｏの電圧が所定の電圧よりも低い際に、蓄積した電力を放電することで、二次回路１２が出力する電圧Ｖｏを平滑する。
　演算部２０は、図１中（Ａ）に示すように二次回路１２の出力電流Ｉｏを測定し、図１中（Ｂ）に示すように絶縁トランス１０における電圧Ｖｉを測定する。また、演算部２０は、環境温度取得部１７が測定した環境温度Ｔｈの測定結果を受信する。そして、演算部２０は、電流Ｉｏ、電圧Ｖｉ、環境温度Ｔｈを用いて、ＦＥＴ７とＦＥＴ８とを両方ともオンにする時間Ｔαを算出し、算出したＴαの間だけ、ＦＥＴ７およびＦＥＴ８をオンとする期間を延長する制御信号を出力する。
　すなわち、二次回路１２は、ＦＥＴ７をオフにすると同時にＦＥＴ８をオンにした場合は、インダクタンスＬＳによって生じた電流Ｉ１がＦＥＴ７に寄生するダイオードＤ１に流れて抵抗損失が発生するので、変換効率を悪化させてしまう。以下、図２を用いて、ＦＥＴ７をオフにすると同時にＦＥＴ８をオンにした場合の問題について説明する。
　図２は、ＦＥＴの動作と流れる電流との関係を説明するための図である。なお、図２には、ＦＥＴ７のゲート端子に入力される信号の波形と、二次回路１２が出力する出力電流の波形とを記載した。また、図２では、ＦＥＴ７に流れる電流をＩ１と記載し、ＦＥＴ８に流れる電流をＩ２と記載し、インダクタンスＬＳにより流れる電流をＩＬＳと記載した。また、ＦＥＴ７をオンとする期間をＴｏｎ＿Ｑ１と記載し、ＦＥＴ７をオフとする期間をＴｏｆｆ＿Ｑ１と記載した。
　例えば、図２に示すように、ＦＥＴ７がオンである間は、電流Ｉ１が増加する。そして、ＦＥＴ７がオフとなり、ＦＥＴ８がオンとなるタイミングで、電流Ｉ２が増加する。しかしながら、図２に示すように、ＦＥＴ７がオフとなっても、ＦＥＴ７にはインダクタンスＬＳにより流れる電流ＩＬＳが流れる。
　このため、電圧変換装置１は、ＦＥＴ７とＦＥＴ８とのオンとオフとを同時に切り換えた場合には、電流ＩＬＳがダイオードＤ１やダイオードＤ２を流れる結果、抵抗損失が発生し、変換効率を悪化させてしまう。そこで、演算部２０は、ＦＥＴ７とＦＥＴ８とを両方ともオンにする期間を設けることで、電流ＩＬＳをＦＥＴ７、またはＦＥＴ８の回路側に流し、変換効率を向上させる。
　また、電流ＩＬＳが流れきるまでの時間は、インダクタンスＬＳや、電流Ｉｏの量等、回路の状態により変化する。このため、二次回路１２は、ＦＥＴ７とＦＥＴ８とを両方オンにする期間が固定である場合には、適切に変換効率を向上させることができない。また、二次回路１２は、ＦＥＴ７とＦＥＴ８とを両方オンにする期間が、インダクタンスＬＳによる電流Ｉｏが流れ切るまでの時間よりも長い場合には、貫通電流が発生してしまうので、電流を供給する部品を破壊する場合がある。
　そこで、演算部２０は、二次回路１２が出力する電流Ｉｏと、電圧変換装置１の環境温度Ｔｈとを用いて、インダクタンスＬＳの値を予測する。そして、演算部２０は、予測したインダクタンスＬＳの値と、絶縁トランス１０の電圧Ｖｉと、二次回路１２が出力する電流Ｉｏとを用いて、ＦＥＴ７とＦＥＴ８とを両方ともオンにする期間Ｔαを算出する。その後、演算部２０は、ＦＥＴ７、またはＦＥＴ８とをオンとする期間を期間Ｔαだけ延長させる制御信号を生成し、生成した制御信号を出力する。
　以下、図３を用いて、演算部２０が電流Ｉｏの量に応じて、期間Ｔαを算出する処理について説明する。図３は、電流Ｉｏの量に応じて期間Ｔαを算出する処理を説明するための図である。
　例えば、ＦＥＴ７に電流Ｉ１’が流れている際に、図３中（Ｃ）に示すタイミングでＦＥＴ８がオンになると、図３中の一点破線で示すように、ＦＥＴ７を流れる電流Ｉ１’が減少し、ＦＥＴ８を流れる電流Ｉ２’が増加する。このため、演算部２０は、Ｔｏｎ＿Ｑ１をＴα’だけ延長し、ＦＥＴ７をＴｏｎ＿Ｑ１’の間オンにする。
　一方、ＦＥＴ７に電流Ｉ１’よりも多くの電流Ｉ１’’が流れている際に、図３中（Ｃ）に示すタイミングでＦＥＴ８がオンになると、図３中の直線で示すように、電流Ｉ１’’が減少する。すなわち、図３に示すように、ＦＥＴ７を流れる電流の量が多い場合には、電流が流れきるまでの時間が長くなる。このため、演算部２０は、Ｔｏｎ＿Ｑ１をＴα’よりも多いＴα’’だけ延長し、ＦＥＴ７をＴｏｎ＿Ｑ１’’の間オンにする。
　このように、電流Ｉ１や電流Ｉ２がゼロとなるまでの時間は、電流Ｉｏの量やインダクタンスＬＳによって変化する。そこで、演算部２０は、電流Ｉｏ、電圧Ｖｉ、インダクタンスＬＳ、環境温度Ｔｈを用いて、電流Ｉ１や電流Ｉ２がゼロとなるまでの時間、すなわちＦＥＴ７とＦＥＴ８とを両方ともオンにする期間Ｔαを算出する。そして、演算部２０は、算出した期間Ｔαの間、ＦＥＴ７をオンとする時間を延長することで、貫通電流を発生させることなく、変換効率を向上させることができる。
　なお、演算部２０は、ＦＥＴ７とＦＥＴ８とを両方ともオンにする期間Ｔαを算出し、算出したＴαの分だけＦＥＴ７およびＦＥＴ８をオンにする期間を延長させる制御信号を出力する。そして、二次回路１２は、ＯＲゲート１８ａおよびＯＲゲート１８ｂを用いて、ＰＷＭ生成部１３が生成したＰＷＭ信号と演算部２０が生成した制御信号との論理和を生成し、生成した論理和をＦＥＴ７およびＦＥＴ８に入力する。
　この結果、二次回路１２は、回路の状態に応じた期間の間だけＦＥＴ７およびＦＥＴ８を両方ともオンにするので、貫通電流を生じさせることなく、安全に変換効率を向上させることができる。
　次に、演算部２０が、電流Ｉｏおよび電圧Ｖｉを用いてインダクタンスＬＳの値を予測する処理、および演算部２０がＦＥＴ７とＦＥＴ８とを両方ともオンにする期間Ｔαを算出する処理について数式を用いて説明する。まず、演算部２０が二次回路１２が出力する電流Ｉｏと、電圧変換装置１の環境温度Ｔｈとを用いて、インダクタンスＬＳの値を予測する処理について説明する。
　まず、ファラデーの法則により、インダクタンスＬＳにより発生する起電力は、電流Ｉｏ、電圧Ｖｉを用いて以下の式（１）で表すことができる。
Figure JPOXMLDOC01-appb-M000001
　ここで、インダクタンスＬＳを、電流Ｉｏと環境温度Ｔｈとの変数に置き換え、式（１）中の電流Ｉｏの時間微分をΔＩｏ／Δｔとし、Δｔの式に置き換える。さらに、ＦＥＴ７およびＦＥＴ８に流れる電流がゼロとなる時間がＴαであることを考慮すると、Ｔαは、以下の式（２）で表すことができる。なお、式（２）中のｋとは、電圧変換装置１の設計、製造、または出荷段階で決定可能な温度補正計数である。また、式（２）では、インダクタンスＬＳを、１に温度補正計数ｋと環境温度Ｔｈとの積を加算した値と、電流Ｉｏの値との関数として記載した。
Figure JPOXMLDOC01-appb-M000002
　このため、演算部２０は、式（２）を用いて算出されるＴαの分だけＦＥＴ７、およびＦＥＴ８をオンとする期間を延長すれば、ＦＥＴ７とＦＥＴ８との短絡を防ぎつつスイッチングを行うことができる。
　ここで、演算部２０は、インダクタンスＬＳについては電流Ｉｏと環境温度Ｔｈとを用いた任意の手法で求めてもよい。例えば、演算部２０は、電圧変換装置１の設計、製造または出荷段階において、電流Ｉｏと環境温度ＴｈとをパラメータとしてインダクタンスＬＳを測定し、測定したインダクタンスＬＳと電流Ｉｏと環境温度Ｔｈとを対応付けたテーブルを記憶する。
　そして、演算部２０は、電圧変換時にオンタイムで測定した電流Ｉｏおよび環境温度Ｔｈと対応付けて記憶されたインダクタンスＬＳをテーブルから取得し、取得したインダクタンスＬＳと式（２）を用いて、期間Ｔαを算出する。そして、演算部２０は、ＰＷＭ生成部１３が出力するＰＷＭ信号の立ち下がりからＴαだけオン状態を延長する制御信号を出力する。
　なお、演算部２０が実行する他の手法としては、以下のようなものが考えられる。例えば、ＦＥＴ７とＦＥＴ８とのオンとオフとを同時に入れ換える場合には、ＦＥＴ７をオンとする期間Ｔｏｎ＿Ｑ１は、電圧変換装置に対する入力電圧と出力電圧との比率で表され、具体的には、以下の式（３）で表すことができる。また、ＦＥＴ８をオンとする期間Ｔｏｎ＿Ｑ２は、ＦＥＴ７のオフ期間となるので、以下の式（４）で表すことができる。なお、以下の式（３）および式（４）のＴＳとは、ＦＥＴ７、およびＦＥＴ８のオンとオフとを切り換える１周期の時間である。
Figure JPOXMLDOC01-appb-M000003
Figure JPOXMLDOC01-appb-M000004
　ここで、インダクタンスＬＳによる電流ＩｏがダイオードＤ１やダイオードＤ２に流れるのを防ぐため、式（３）や式（４）で示される時間をＴα分だけ延長する処理を考えると、ＦＥＴ７をオンとする期間Ｔｏｎα＿Ｑ１は以下の式（５）で表すことができる。また、ＦＥＴ８をオンとする期間Ｔｏｎα＿Ｑ２は、以下の式（６）で表すことができる。
Figure JPOXMLDOC01-appb-M000005
Figure JPOXMLDOC01-appb-M000006
　このため、演算部２０は、式（５）で求めたＴｏｎα＿Ｑ１が示す期間の間、ＦＥＴ７をオンにし、式（６）で求めたＴｏｎα＿Ｑ２が示す期間の間、ＦＥＴ８をオンにすればよい。なお、延長した期間中は、ＦＥＴ７とＦＥＴ８とが同時にオンとなる。
　ここで、上述した例では、環境温度Ｔｈによるキャリブレーションを考慮してインダクタンスＬＳを求めることで、ＦＥＴ７とＦＥＴ８とを同時にオンとする期間の精度を向上させたが、実施例はこれに限定されるものではない。例えば、電圧変換装置１の環境温度Ｔｈを所定の値に保持することができるのであれば、演算部２０は、環境温度Ｔｈを定数としてＴαを算出してもよい。また、精度は低下するが、インダクタンスＬsの変換テーブルは電流Ｉｏの値のみを変数のパラメータとしても良い。
　なお、演算部２０は、ＦＥＴ７とＦＥＴ８とを同時にオンにする期間Ｔαを算出する処理や、ＦＥＴ７、およびＦＥＴ８のゲート端子に入力するための制御信号を出力するタイミングの識別については、任意の手法を用いることができる。例えば、演算部２０は、Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ（ＤＳＰ）やマイコンを用いて、期間Ｔαを算出する処理や制御信号を出力するタイミングを識別する。
　また、演算部２０は、アナログ回路である一次回路１１、二次回路１２、ＰＷＭ生成部１３とは独立して動作するデジタル回路である。このため、電圧変換装置１は、演算部２０が故障した場合にも、変換効率が落ちるものの、電圧変換処理そのものについては継続することができる。
　次に、演算部２０が有する記憶部２１、変換部２３、制御信号生成部２４が実行する処理についてそれぞれ説明する。図１に戻って、記憶部２１は、電流ＩｏとインダクタンスＬＳと環境温度Ｔｈとを対応付けた変換テーブル２２を記憶する。
　ここで、図４は、変換テーブルの一例を説明するための図である。図４に示す例では、変換テーブルは行列形式のテーブルである。変換テーブル２２の各行に電流Ｉｏの値「Ｉｏ１」～「Ｉｏ６」が対応付けられており、変換テーブル２２の各列に環境温度Ｔｈの値「Ｔｈ１」～「Ｔｈ６」が対応付けられている。なお、図４では記載を省略したが、変換テーブル２２は、他にも電流Ｉｏの値を対応付けた行と、環境温度Ｔｈの値を対応付けた列とを有するものとする。
　また、変換テーブル２２の各セルには、インダクタンスＬＳの値「ＬＳ１１」～「ＬＳ６６」が格納されている。例えば、図４に示す例では、電流Ｉｏの値「Ｉｏ１」と対応付けられた行のうち、環境温度Ｔｈの値「Ｔｈ１」と対応付けられた列のセルにインダクタンスの値「ＬＳ１１」が格納されている。また、電流Ｉｏの値「Ｌｏ６」と対応付けられた行のうち、環境温度Ｔｈの値「Ｔｈ６」と対応付けられた列のセルにインダクタンスの値「ＬＳ６６」が格納されている。
　演算部２０は、電圧変換装置１の設計、製造、または出荷段階において、電流Ｉｏと環境温度Ｔｈをパラメータとして実測したインダクタンスＬＳの値を、図４に示す行列形式の変換テーブル２２として記憶する。そして、演算部２０は、電圧変換時において測定した電流Ｉｏの値と、環境温度Ｔｈとを用いて変換テーブル２２からインダクタンスＬＳの値を取得し、取得したインダクタンスＬＳの値を用いて、ＦＥＴ７およびＦＥＴ８を両方ともオンにする期間Ｔαを求める。
　図１に戻って、変換部２３は、二次回路１２が出力する電流Ｉｏの値と、環境温度取得部１７が測定した環境温度Ｔｈの値とを用いて、変換テーブル２２からインダクタンスＬＳの値を取得する。そして、変換部２３は、取得したインダクタンスＬＳの値を制御信号生成部２４に出力する。
　例えば、変換部２３は、電流Ｉｏの値が「Ｉｏ４」であり、環境温度Ｔｈの値が「Ｔｈ５」であった場合には、図４に示す変換テーブル２２から、「Ｉｏ４」と対応付けられた行のうち「Ｔｈ５」と対応付けられた列のセルに格納された「ＬＳ４５」を取得する。すなわち、変換部２３は、電流の値「Ｉｏ４」および環境温度「Ｔｈ５」と対応付けられたインダクタンスの値「ＬＳ４５」を取得する。そして、変換部２３は、取得したインダクタンスの値「ＬＳ４５」を制御信号生成部２４に出力する。
　なお、変換部２３は、任意の方法で電流Ｉｏの値を取得することができる。例えば、変換部２３は、カレントセンサやシャント抵抗の電圧降下等を用いて、電流Ｉｏの値を取得してもよい。
　制御信号生成部２４は、二次回路１２が出力する電流Ｉｏと、絶縁トランス１０の電圧Ｖｉと、変換部２３が変換テーブル２２から取得したインダクタンスＬＳの値とを取得する。そして、制御信号生成部２４は、電流Ｉｏと電圧ＶｉとインダクタンスＬＳの値とを用いて、ＦＥＴ７およびＦＥＴ８を両方ともオンにする期間Ｔαを算出する。その後、制御信号生成部２４は、ＰＷＭ生成部１３が出力したＰＷＭ信号の立ち上がり、または立下りをトリガとして、期間Ｔαの間、ＦＥＴ７、およびＦＥＴ８をオンとする制御信号を出力する。
　例えば、制御信号生成部２４は、カレントセンサやシャント抵抗の電圧降下等を用いて、電流Ｉｏの値を測定する。また、制御信号生成部２４は、コンパレータを用いて、絶縁トランス１０の電圧Ｖｉの値を測定する。また、制御信号生成部２４は、変換部２３が変換テーブル２２から取得したインダクタンスＬＳの値を取得する。そして、制御信号生成部２４は、式（２）を用いて、期間Ｔαを算出する。
　次に、制御信号生成部２４は、ＰＷＭ生成部１３が生成したＰＷＭ信号が立ち上がったタイミング、およびＰＷＭ信号が立ち下がったタイミングから期間Ｔαの間、「Ｈｉｇｈ」となる制御信号を生成する。そして、制御信号生成部２４は、生成した制御信号を出力する。すると、ＯＲゲート１８ａは、ＰＷＭ生成部１３が生成したＰＷＭ信号と制御信号との論理和をＦＥＴ７のゲート端子に入力する。また、ＯＲゲート１８ｂは、ＮＯＴ回路１８ｃによって反転されたＰＷＭ信号と制御信号との論理和をＦＥＴ８のゲート端子に入力する。
　ここで、図５は、各ＦＥＴに入力する信号の生成を説明するための図である。例えば、ＰＷＭ生成部１３は、図５中（Ｄ）に示すように、信号Ｑを生成する。すると、二次回路１２は、図５中（Ｅ）に示すように、信号Ｑを信号Ｑ１’としてＯＲゲート１８ａに入力し、ＮＯＴゲート１８ｃを用いて信号Ｑを反転させた信号Ｑ２’をＯＲゲート１８ｂに入力する。
　また、演算部２０は、図５中（Ｆ）に示すように、信号Ｑの立ち上がり、および立下りから期間Ｔαの間だけ「Ｈｉｇｈ」となる制御信号ＴＣを生成する。そして、演算部２０は、制御信号ＴＣをＯＲゲート１８ａおよびＯＲゲート１８ｂに入力する。
　すると、ＯＲゲート１８ａは、図５中（Ｇ）に示すように、信号Ｑ１’と制御信号ＴＣとの論理和を算出することで、オンとなる時間を期間Ｔαだけ延長した信号Ｑ１を生成し、生成した信号Ｑ１をＦＥＴ７のゲート端子に入力する。また、ＯＲゲート１８ｂは、図５中（Ｆ）に示すように、信号Ｑ２’と制御信号ＴＣとの論理和を算出することで、オンとなる時間を期間Ｔαだけ延長した信号Ｑ２を生成し、生成した信号Ｑ２をＦＥＴ８のゲート端子に入力する。
　この結果、二次回路１２は、インダクタンスＬＳに応じた期間Ｔαだけ、ＦＥＴ７とＦＥＴ８とを両方ともオンにすることができる。この結果、二次回路１２は、貫通電流を生じさせることなく、効率的に電圧を変換することができる。
　次に、図６、および図７を用いて、ＦＥＴ７およびＦＥＴ８を両方ともオンにすることで、電圧変換の効率を向上させることができる点について説明する。まず、図６を用いて、従来と同様に、ＦＥＴ７とＦＥＴ８とのオンとオフを同時に切り換えた際に電圧変換の効率が悪化する点について説明する。
　図６は、ＦＥＴを同時に切り換えた際の電圧変換の効率を説明するための図である。また、図７は、両方のＦＥＴをオンにする期間を設けた際の電圧変換の効率を説明するための図である。なお、図６、図７には、ＦＥＴ７、ＦＥＴ８のゲート端子に入力される信号Ｑｐ１、信号Ｑｐ２、電圧Ｖｉ、ＦＥＴ７、すなわちＦＥＴＱ１の動作、ＦＥＴ８、すなわちＦＥＴＱ２の動作の各波形を記載した。また、図６、図７には、電流Ｉ１、電流Ｉ２、ＦＥＴ７における電圧Ｖ１、ＤＥＴ８における電圧Ｖ２、ＦＥＴ７における損失Ｐｌｏｓｓ１、ＦＥＴ８における損失Ｐｌｏｓｓ２の各波形を記載した。
　図６に示すように、二次回路１２は、ＦＥＴ７とＦＥＴ８とのオンとオフとを同時に切り換えた場合には、ＦＥＴ７がオフになってから暫くの間、電流ＩＬＳがＦＥＴ７のダイオードＤ１を流れ続ける。この結果、ダイオードＤ１の抵抗値は、ＦＥＴの回路部分よりも大きいので、図６中（Ｈ）に示すように、ＦＥＴ７がオンである時よりも電圧が高くなり、その後電圧降下が起きる。
　ここで、損失Ｐｌｏｓｓ１は、電圧Ｖ１と電流Ｉ１とを乗じたものである。この結果、ＦＥＴ７とＦＥＴ８とのオンとオフとを同時に切り換えた場合には、図６中（Ｉ）に示すように、抵抗損失が発生してしまう。また、ＦＥＴ８でも同様に、ダイオードＤ２における電圧降下が発生するので、ＦＥＴ７とＦＥＴ８とのオンとオフとを同時に切り換えた際に、抵抗損失が発生してしまう。
　一方、図７に示す例では、信号Ｑｐ１、信号Ｑｐ２の波形は同じであるが、演算部２０が生成した制御信号との論理和を取ることで、ＦＥＴ７とＦＥＴ８とは、オン状態が期間Ｔαだけ延長される。このため、電流ＩＬＳは、ＦＥＴ７、またはＦＥＴ８の回路側を流れるので、図７中（Ｊ）に示すように、電圧降下が抑制される。この結果、図７中（Ｋ）に示すように、ＦＥＴ７とＦＥＴ８とのオンとオフとを同時に切り換える際の抵抗損失を抑制するので、電圧変換装置１は、変換効率を向上させることができる。
　また、電圧変換装置１は、電流Ｉｏ、つまり電流Ｉ１と電流Ｉ２とを合わせた電流と電圧Ｖｉから適切なＴαを算出し、算出したＴαだけＦＥＴ７、またはＦＥＴ８がオンとなる期間を延長する。この結果、電圧変換装置１は、電流ＩＬＳが流れきった際にＦＥＴ７、またはＦＥＴ８をオフにするので、貫通電流の発生を抑制することができるので、過電流を防止し、電力を供給する部品の破壊を防ぐことができる。
　なお、電流Ｉｏや電圧Ｖｉは、動的に回路からその都度測定することができる。このため、電圧変換装置１は、動作時における実際の回路状態に応じて、適切な期間Ｔαを算出し、算出した期間Ｔαだけ、ＦＥＴ７、およびＦＥＴ８がオンとなる状態を延長させることで、安全に変換効率を向上させることができる。
　ここで、電圧変換装置１が変換効率を向上させる効果の一例を説明する。例えば、出力電流８００ワット、出力電圧１２ボルト、変換効率９０パーセントのＤＣ／ＤＣコンバータでは、回路全体の損失が約９０ワットであり、二次側の回路、すなわち同期整流回路側での損失は、約３０ワットである。一方、電圧変換装置１と同様に、回路の状態に応じて適切な期間Ｔαを算出し、算出した期間ＴαだけＦＥＴがオンとなる状態を延長させた場合は、同期整流回路側での損失を訳２０～２５ワット程に低減することができる。
［実施例１の効果］
　上述したように、電圧変換装置１は、絶縁トランス１０を介して電圧を変換する一次回路１１と二次回路１２とを有する。また、二次回路１２は、入力された電流をコイル９に入力するＦＥＴ７と、コイル９が有する起電力による電流を出力するＦＥＴ８を有する。また、演算部２０は、二次回路１２が出力する電流Ｉｏと、絶縁トランス１０の電圧Ｖｉとを測定し、測定した電流Ｉｏと電圧Ｖｉとを用いて、インダクタンスＬＳによる電流ＩＬＳを流すための期間Ｔαを算出する。そして、演算部２０は、ＦＥＴ７とＦＥＴ８とを交互にオンにする際に、期間Ｔαの間、ＦＥＴ７とＦＥＴ８とが両方ともオンになるように制御する。
　このため、電圧変換装置１は、変換損失を押さえ、変換効率を向上させることができる。また、電圧変換装置１は、貫通電力の発生を抑制し、過電流の発生を防ぐので、電力を供給する部品の故障を防ぐことができる。
　また、電圧変換装置１は、インダクタンスＬＳと電流Ｉｏとを対応付けた変換テーブル２２を有し、測定した電流Ｉｏと対応付けたインダクタンスＬＳを取得し、取得したインダクタンスＬＳと電流Ｉｏと電圧Ｖｉとを用いて、期間Ｔαを算出する。このため、電圧変換装置１は、複雑な計算を行うことなく、インダクタンスＬＳによる電流ＩＬＳを考慮した期間Ｔαを容易に算出することができる。
　また、電圧変換装置１は、インダクタンスＬＳと電流Ｉｏとを環境温度Ｔｈごとに対応付けた変換テーブル２２を有する。また、電圧変換装置１は、環境温度Ｔｈを測定し、測定した環境温度Ｔｈ、および電流Ｉｏと対応付けられたインダクタンスＬＳを取得する。そして、電圧変換装置１は、取得したインダクタンスＬＳと電流Ｉｏと電圧Ｖｉとを用いて、期間Ｔαを算出する。このため、電圧変換装置１は、環境温度Ｔｈによってキャリブレーションが考慮された期間Ｔαを精度良く算出することができる。この結果、電圧変換装置１は、変換効率をさらに向上させることができる。
　また、電圧変換装置１は、二次回路１２が出力する電圧Ｖｏを測定し、測定した電圧Ｖｏを用いて、ＦＥＴ７、およびＦＥＴ８のオンとオフとを切り換えるＰＷＭ信号を生成する。また、電圧変換装置１は、ＦＥＴ７、およびＦＥＴ８のオン状態を期間Ｔαだけ延長させる制御信号を生成する。そして、電圧変換装置１は、ＰＷＭ信号と制御信号との論理和を取った信号をＦＥＴ７、およびＦＥＴ８に出力する。
　このため、電圧変換装置１は、容易にＦＥＴ７、およびＦＥＴ８を制御することができる。すなわち、電圧変換装置１は、ＰＷＭ信号を用いてＦＥＴ７およびＦＥＴ８を制御する既存の回路に、制御信号を生成するデジタル回路である演算部２０を付加するだけで、安全に変換効率を向上させることができる。
　また、電圧変換装置１は、設計、製造、または出荷段階等に実測した電流ＩｏとインダクタンスＬＳとを対応付けた変換テーブル２２を記憶する。この結果、電圧変換装置１は、製品ごとに異なるインダクタンスＬＳを考慮した期間Ｔαを算出することができる。
　また、電圧変換装置１は、二次回路１２の出力電圧Ｖｏに基づいて、一次回路１１が交流電流を生成するために用いるＰＷＭ信号を生成するＰＷＭ生成部１３を有する。そして、電圧変換装置１は、ＦＥＴ７、およびＦＥＴ８のオン状態を期間Ｔαだけ延長させる制御信号とＰＷＭ生成部１３が生成したＰＷＭ信号、もしくはＰＷＭ信号の反転信号との論理和を取った信号を用いて、ＦＥＴ７およびＦＥＴ８とを制御する。このため、電圧変換装置１は、容易にＦＥＴ７、およびＦＥＴ８を制御することができる。
 　これまで本発明の実施例について説明したが実施例は、上述した実施例以外にも様々な異なる形態にて実施されてよいものである。そこで、以下では実施例２として本発明に含まれる他の実施例を説明する。
（１）演算部２０について
　実施例１では、電圧変換装置１は、ＰＷＭ信号を用いて、ＦＥＴ７、およびＦＥＴ８を制御する従来のアナログ回路に、制御信号を生成する演算部２０、ＯＲゲート１８ａ、１８ｂ、およびＮＯＴ回路１８ｃを付加することで、効果を発揮した。しかし、実施例はこれに限定されるものではない。
　すなわち、電圧変換装置１は、電流ＩｏからインダクタンスＬＳに応じた期間Ｔαを算出し、算出した期間Ｔαの分だけＦＥＴ７、およびＦＥＴ８のオン状態を延長することができれば、任意の回路構成を有して良い。そこで以下の説明では、図面を用いて、電圧変換装置１のバリエーションの例について説明する。
　図８は、電圧変換装置の第１のバリエーションを説明するための図である。なお、図８に示す回路のうち、図１に示すものと同様の効果を発揮するものについては、同一の符号を付し、説明を省略する。
　例えば、図８に示す例では、電圧変換装置１ａは、ＯＲゲート１８ａ、ＯＲゲート１８ｂ、ＮＯＴ回路１８ｃをデジタル回路である演算部２０の内部に設置し、ＰＷＭ生成部１３が生成したＰＷＭ信号を演算部２０に引き込む回路を有する。この結果、電圧変換装置１ａは、アナログ回路である一次回路１１、絶縁トランス１０、二次回路１２、ＰＷＭ生成部１３と、デジタル回路である演算部２０とを直列に有することとなる。
　なお、電圧変換装置１ａは、外乱が発生して電流Ｉｏを真値より低く誤検出した場合は、適切な期間Ｔαを算出できなくなり、過電流を発生させる恐れがある。そこで、電圧変換装置１ａは、演算部２０に過電流を保護するための保護機能を付加してもよい。
　図９は、電圧変換装置の第２のバリエーションを説明するための図である。図９に示す例では、電圧変換装置１ｂは、ＰＷＭ生成部２６と制御信号生成部２７とを有する演算部２５を有する。なお、ＰＷＭ生成部２６は、図１に示すＰＷＭ生成部１３、およびＮＯＴ回路１８ｃと同様の処理を実行し、制御信号生成部２７は、記憶部２１、変換部２３、制御信号生成部２４と同様の処理を実行するものとする。
　図９に示す電圧変換装置１ｂは、ＦＥＴ７、およびＦＥＴ８のオンとオフとを切り換える信号の生成を全てデジタル回路による演算処理で実行する。例えば、ＰＷＭ生成部２６は、演算処理により、ＰＷＭ生成部１３と同様のＰＷＭ信号を生成する。また、制御信号生成部２７は、演算処理により、制御信号生成部２４と同様の制御信号を生成する。そして、演算部２５は、ＰＷＭ信号と制御信号との論理和を演算処理により生成し、生成した論理和を示す信号をＦＥＴ７、およびＦＥＴ８のゲート端子に入力する。
　また、電圧変換装置１ｂは、ＰＷＭ信号と制御信号とを生成するのではなく、測定した電流Ｉｏと電圧Ｖｉから、演算処理により、ＦＥＴ７、およびＦＥＴ８に入力する信号を直接生成してもよい。すなわち、電圧変換装置１ｂは、測定した電流Ｉｏと電圧Ｖｉから、ＦＥＴ７、およびＦＥＴ８のオンとオフとを切り換える切り換え期間を算出するとともに、期間Ｔαを算出する。
　そして、電圧変換装置１ｂは、ＦＥＴ７をオンにしてから算出した切り換え期間が経過すると、ＦＥＴ８をオンにし、さらに期間Ｔαが経過した後でＦＥＴ７をオフにするようにＦＥＴ７、およびＦＥＴ８のゲート端子に信号を入力することとしてもよい。このように、電圧変換装置１ｂは、ＦＥＴ７、およびＦＥＴ８のオンとオフとを切り換える信号の生成を全てデジタル回路による演算処理とすることで、回路構成を単純化することができる。
（２）電流や電圧の測定について
　上述した電圧変換装置１、電圧変換装置１ａ、電圧変換装置１ｂは、コンパレータを用いて電圧の測定を行い、カレントセンサやシャント抵抗の電圧降下等を利用して、電流の測定を行った。しかし、実施例はこれに限定されるものではなく、電圧変換装置１、電圧変換装置１ａ、電圧変換装置１ｂは、任意の方法を用いて、電圧、および電流の測定を行う事ができる。
（３）変換テーブルについて
　上述した電圧変換装置１は、環境温度Ｔｈごとに、電流Ｉｏの値とインダクタンスＬＳの値とを対応付けた変換テーブル２２を記憶していた。しかし、実施例はこれに限定されるものではなく、環境温度Ｔｈの値を固定値として、電流Ｉｏの値とインダクタンスＬＳの値とをきおくしてもよい。また、電圧変換装置１は、他の変数を利用することで、期間Ｔαの精度を向上させることができるのであれば、任意の変数を考慮して期間Ｔαを算出してよい。
　１、１ａ、１ｂ　電圧変換装置
　２、５、７、８　ＦＥＴ
　３、４　ダイオード
　６　インダクタンス
　９　コイル
　１０　絶縁トランス
　１１　一次回路
　１２　二次回路
　１３、２６　ＰＷＭ生成部
　１４～１６　コンパレータ
　１７　環境温度取得部
　１８ａ、１８ｂ　ＯＲゲート
　１８ｃ　ＮＯＴ回路
　２０、２５　演算部
　２１　記憶部
　２２　変換テーブル
　２３　変換部
　２４、２７　制御信号生成部

Claims (8)

  1. 　絶縁トランスを用いて直流電圧の変換を行う電圧変換装置において、
    　入力された直流の電流を交流の電流に変換し、変換後の交流の電流を前記絶縁トランスに入力する第１の回路と、
    　前記絶縁トランスを介して変圧された交流の電流を直流の電流に変換して出力する第２の回路とを有し、
    　前記第２の回路は、
    　前記絶縁トランスにより変圧された交流の電流を出力する第１のスイッチと、
    　前記第１のスイッチから出力した電流を入力して、磁気エネルギーとして蓄積する蓄積回路と、
    　前記蓄積回路が蓄積した磁気エネルギーによる電流を出力する第２のスイッチと、
    　前記蓄積回路が出力する電流の量と、前記絶縁トランスにおける電圧とを測定する測定部と、
    　前記測定部が測定した電流の量と電圧とを用いて、前記絶縁トランスにおける漏れインダクタンスおよび前記第２の回路における寄生インダクタンスによる電流を流すための期間を算出する算出部と、
    　前記算出部が算出した期間の間だけ前記第１のスイッチと前記第２のスイッチとが両方ともオンとなるように、前記第１のスイッチと前記第２のスイッチとを制御する制御部と
    　を有することを特徴とする電圧変換装置。
  2. 　前記寄生インダクタンスと前記漏れインダクタンスとの和の値と、当該寄生インダクタンスと当該漏れインダクタンスとが存在する際に前記蓄積回路が出力する電流の量とを対応付けて記憶する記憶部を有し、
    　前記算出部は、前記測定部が測定した電流の量と対応付けて記憶された値を前記記憶部から取得し、当該取得した値と前記測定部が測定した電圧と電流の量とを用いて、前記重複期間を算出することを特徴とする請求項１に記載の電圧変換装置。
  3. 　前記記憶部は、前記寄生インダクタンスと前記漏れインダクタンスとの和の値と、当該寄生インダクタンスと当該漏れインダクタンスとが存在する際に前記蓄積回路が出力する電流の量と、前記電圧変換装置における温度とを対応付けて記憶し、
    　前記測定部は、前記電圧変換装置の温度をさらに測定し、
    　前記算出部は、前記測定部が測定した温度、および前記測定部が測定した電流の量と対応付けて記憶された値を前記記憶部から取得し、当該取得した値と前記測定部が測定した電圧とを用いて、前記期間を算出することを特徴とする請求項２に記載の電圧変換装置。
  4. 　前記測定部は、前記第２の回路の出力電圧をさらに測定し、
    　前記制御部は、前記測定部が測定した出力電圧を用いて、前記第１のスイッチおよび前記第２のスイッチのオンとオフとを切り換える切り換え期間を算出し、前記第１のスイッチをオンにしてから前記切り換え期間が経過すると、前記第２のスイッチをオンにし、さらに前記算出部が算出した期間が経過した後で、前記第１のスイッチをオフにすることを特徴とする請求項１～３のいずれか１つに記載の電圧変換装置。
  5. 　前記制御部は、前記切り換え期間で値が入れ替わる信号を生成するとともに、前記算出部が算出した期間を示す信号を生成し、当該生成した各信号の論理和を取った信号を前記第１のスイッチ、および前記第２のスイッチに出力することで、前記第１のスイッチと前記第２のスイッチとを制御することを特徴とする請求項４に記載の電圧変換装置。
  6. 　前記記憶部は、実測に基づいた前記寄生インダクタンスと前記漏れインダクタンスとの和の値と、当該寄生インダクタンスと当該漏れインダクタンスとが存在する際に前記蓄積回路が出力する電流の量とを対応付けて記憶することを特徴とする請求項１～３のいずれか１つに記載の電圧変換装置。
  7. 　前記第２の回路の出力電圧に基づいて、前記第１の回路が交流の電流を生成するために用いられる制御信号を生成する制御信号生成部をさらに有し、
    　前記制御部は、前記算出部が算出した期間を示す信号を生成し、当該期間を示す信号と前記制御信号生成部が生成した前記制御信号、または当該期間を示す信号と前記制御信号を反転させた信号との論理和を取った信号を用いて、前記第１のスイッチと前記第２のスイッチとを制御することを特徴とする請求項１～３のいずれか１つに記載の電圧変換装置。
  8. 　入力された電流を出力しながら磁気エネルギーを蓄積する蓄積回路に電流を入力する第１のスイッチと、
    　前記蓄積回路が蓄積した磁気エネルギーによる電流を出力する第２のスイッチと、
    　前記蓄積回路が出力する電流の量と、前記絶縁トランスの電圧とを測定する測定部と、
    　前記測定部が測定した電流の量と電圧とを用いて、前記絶縁トランスにおける漏れインダクタンスおよび前記第２の回路における寄生インダクタンスによる電流を流すための期間を算出する算出部と、
    　前記第１のスイッチと、前記第２のスイッチとを交互にオンとする際に、前記算出部が算出した期間の間だけ、前記第１のスイッチと前記第２のスイッチとが両方ともオンになるように制御する制御部と
    　を有することを特徴とする同期整流回路。
PCT/JP2012/074795 2012-09-26 2012-09-26 電圧変換装置および同期整流回路 WO2014049754A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/074795 WO2014049754A1 (ja) 2012-09-26 2012-09-26 電圧変換装置および同期整流回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/074795 WO2014049754A1 (ja) 2012-09-26 2012-09-26 電圧変換装置および同期整流回路

Publications (1)

Publication Number Publication Date
WO2014049754A1 true WO2014049754A1 (ja) 2014-04-03

Family

ID=50387219

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/074795 WO2014049754A1 (ja) 2012-09-26 2012-09-26 電圧変換装置および同期整流回路

Country Status (1)

Country Link
WO (1) WO2014049754A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127869A (ja) * 1990-09-18 1992-04-28 Nippon Telegr & Teleph Corp <Ntt> 整流回路
JPH09294370A (ja) * 1996-02-28 1997-11-11 Nec Corp パワー絶縁ゲート形ｆｅｔを用いた電源回路
WO2004001937A1 (ja) * 2002-06-19 2003-12-31 Sanken Electric Co., Ltd. Ｄｃ−ｄｃコンバータ
JP2007166887A (ja) * 2005-11-18 2007-06-28 Denso Corp Ｄｃ／ｄｃコンバータの制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127869A (ja) * 1990-09-18 1992-04-28 Nippon Telegr & Teleph Corp <Ntt> 整流回路
JPH09294370A (ja) * 1996-02-28 1997-11-11 Nec Corp パワー絶縁ゲート形ｆｅｔを用いた電源回路
WO2004001937A1 (ja) * 2002-06-19 2003-12-31 Sanken Electric Co., Ltd. Ｄｃ−ｄｃコンバータ
JP2007166887A (ja) * 2005-11-18 2007-06-28 Denso Corp Ｄｃ／ｄｃコンバータの制御方法

Similar Documents

Publication Publication Date Title
US9887633B2 (en) Resonant converter control techniques to manage negative SR current
JP6561612B2 (ja) スイッチング電源の制御装置
JP5937050B2 (ja) 充電回路
US9007052B2 (en) Voltage sensing in isolated converters
JP5402469B2 (ja) 電力変換装置及び制御回路
JP5099553B2 (ja) 電流制御型ｄｃ−ｄｃコンバータ
US10008945B2 (en) Switching power supply device
US9923455B2 (en) Current-sensing and gain-switching circuit and method for using wide range of current
JP2009284671A (ja) 力率改善回路
JP2008211881A (ja) スイッチング電源回路
Wu et al. Primary-side peak current measurement strategy for high-precision constant output current control
WO2015136592A1 (ja) 電流検出器及び電力変換装置
US20120319662A1 (en) Switching Regulator and Control Circuit and Method Therefor
US10038366B2 (en) Multiphase power factor improvement circuit
US9444356B2 (en) Power supply device and power supply switching method
JP2015095935A (ja) 電力変換装置
JP2008245450A (ja) 電力変換装置
WO2014033864A1 (ja) 電源装置及び電源装置の制御方法
JP6195273B2 (ja) 電力変換回路の制御装置
JP2016101073A (ja) 電力変換装置
US20160364585A1 (en) Input front-end circuit for switching power supply control integrated circuit and switching power supply controller having the same
WO2022085495A1 (ja) パワートランジスタのコントローラおよび制御方法
WO2014049754A1 (ja) 電圧変換装置および同期整流回路
KR101907157B1 (ko) 플라이백 컨버터의 구동제어 장치
JP2007143352A (ja) インバータの電源電圧検出装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12885789

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12885789

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP