JP5741558B2

JP5741558B2 - 電力変換装置

Info

Publication number: JP5741558B2
Application number: JP2012247829A
Authority: JP
Inventors: 高弘平野; 寺田　康晴; 康晴寺田
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2012-11-09
Filing date: 2012-11-09
Publication date: 2015-07-01
Anticipated expiration: 2032-11-09
Also published as: CN103812348B; CN103812348A; JP2014096945A; US20140132066A1; US9525356B2

Description

本発明は、１次側変換回路と、前記１次側変換回路と変圧器を介して磁気結合する２次側変換回路とを備える、電力変換装置に関する。

１次側変換回路と、前記１次側変換回路と変圧器を介して磁気結合する２次側変換回路とを備える、電力変換装置に関する先行技術文献として、例えば特許文献１が知られている。特許文献１の電力変換装置は、１次側変換回路の２つの入出力ポート間で昇降圧動作が行われるのと同時に、２次側変換回路の２つの入出力ポート間で昇降圧動作が行われるものである。

特開２０１１−１９３７１３号公報

しかしながら、特許文献１の回路構成では、設計上、１次側変換回路と２次側変換回路の昇降圧比を同じにしなければならなかった。本発明は、１次側と２次側の変換回路をそれぞれ任意の昇降圧比で昇降圧動作させることが可能な、電力変換装置の提供を目的とする。

上記目的を達成するため、本発明は、
変圧器と、１次側変換回路と、２次側変換回路とを備え、
前記変圧器は、１次側コイルと２次側コイルとを有し、
前記１次側変換回路は、
前記１次側コイルと、前記１次側コイルの両端に接続される２つのリアクトルが磁気結合して構成される１次側磁気結合リアクトルとを有するブリッジ部を含む１次側フルブリッジ回路と、
前記１次側フルブリッジ回路の正極母線に接続される第１のポートと、
前記１次側コイルのタップに接続される第２のポートと、
前記１次側コイルの両端を短絡する１次側迂回回路とを有し、
前記２次側変換回路は、
前記２次側コイルと、前記２次側コイルの両端に接続される２つのリアクトルが磁気結合して構成される２次側磁気結合リアクトルとを有するブリッジ部を含む２次側フルブリッジ回路と、
前記２次側フルブリッジ回路の正極母線に接続される第３のポートと、
前記２次側コイルのタップに接続される第４のポートと、
前記２次側コイルの両端を短絡する２次側迂回回路とを有する、電力変換装置を提供するものである。

本発明によれば、１次側と２次側の変換回路をそれぞれ任意の昇降圧比で昇降圧動作させることができる。

一実施形態に係る電力変換装置の構成図制御回路のブロック図１次側と２次側の昇降圧比が同じ場合のタイミングチャート１次側と２次側の昇降圧比が異なる場合のタイミングチャート

＜電力変換回路システム１００の構成＞
図１は、電力変換回路１０を備える電力変換回路システム１００を示す図である。電力変換回路システム１００は、電力変換回路１０と制御回路５０（図２参照。詳細説明は後述）とを含んで構成された電力変換装置である。電力変換回路１０は、４つの入出力ポートのうちから任意の２つの入出力ポートを選択し、当該２つの入出力ポートの間で電力変換を行う機能を有する。電力変換回路１０は、１次側変換回路２０と、２次側変換回路３０とを含んで構成される。なお、１次側変換回路２０と２次側変換回路３０とは、変圧器４００（センタータップ式変圧器）で磁気結合されている。

１次側変換回路２０は、１次側フルブリッジ回路２００と、第１入出力ポートＰＡと、第２入出力ポートＰＣとを含んで構成される。１次側フルブリッジ回路２００は、変圧器４００の１次側コイル２０２と、１次側磁気結合リアクトル２０４と、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを含んで構成される。ここで、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。

１次側フルブリッジ回路２００は、第１入出力ポートＰＡの高電位側の端子６０２に接続される１次側正極母線２９８と、第１入出力ポートＰＡ及び第２入出力ポートＰＣの低電位側の端子６０４に接続される１次側負極母線２９９とを有している。

１次側正極母線２９８と１次側負極母線２９９との間には、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１とを直列接続した１次側第１アーム回路２０７が取り付けられている。さらに、１次側正極母線２９８と１次側負極母線２９９との間には、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを直列接続した１次側第２アーム回路２１１が１次側第１アーム回路２０７と並列に取り付けられている。

１次側第１アーム回路２０７の中点２０７ｍと１次側第２アーム回路２１１の中点２１１ｍを接続するブリッジ部分には、１次側コイル２０２と１次側磁気結合リアクトル２０４とが設けられている。ブリッジ部分についてより詳細に接続関係について説明すると、１次側第１アーム回路２０７の中点２０７ｍには、１次側磁気結合リアクトル２０４の１次側第１リアクトル２０４ａの一方端が接続される。そして、１次側第１リアクトル２０４ａの他方端には、１次側コイル２０２の一方端が接続される。さらに、１次側コイル２０２の他方端には、１次側磁気結合リアクトル２０４の１次側第２リアクトル２０４ｂの一方端が接続される。それから、１次側第２リアクトル２０４ｂの他方端が１次側第２アーム回路２１１の中点２１１ｍに接続される。なお、１次側磁気結合リアクトル２０４は、１次側第１リアクトル２０４ａと、その１次側第１リアクトル２０４ａと磁気結合する１次側第２リアクトル２０４ｂとを含んで構成される。

中点２０７ｍは、１次側第１上アームＵ１と１次側第１下アーム／Ｕ１との間の１次側第１中間ノードであり、中点２１１ｍは、１次側第２上アームＶ１と１次側第２下アーム／Ｖ１との間の１次側第２中間ノードである。

第１入出力ポートＰＡは、１次側正極母線２９８と１次側負極母線２９９との間に設けられるポートである。第１入出力ポートＰＡは、端子６０２と端子６０４とを含んで構成される。第２入出力ポートＰＣは、１次側負極母線２９９と１次側コイル２０２のセンタータップ２０２ｍとの間に設けられるポートである。第２入出力ポートＰＣは、端子６０４と端子６０６とを含んで構成される。

センタータップ２０２ｍは、第２入出力ポートＰＣの高電位側の端子６０６に接続されている。センタータップ２０２ｍは、１次側コイル２０２に構成される１次側第１巻線２０２ａと１次側第２巻線２０２ｂとの中間接続点である。

電力変換回路システム１００は、例えば、第１入出力ポートＰＡに接続された１次側高電圧系負荷ＬＡと、第２入出力ポートＰＣに接続された１次側低電圧系負荷ＬＣ及び１次側低電圧系電源ＰＳＣとを含んで構成されている。１次側低電圧系電源ＰＳＣは、１次側低電圧系電源ＰＳＣと同じ電圧系（例えば、１２Ｖ系）で動作する１次側低電圧系負荷ＬＣに電力を供給する。また、１次側低電圧系電源ＰＳＣは、１次側低電圧系電源ＰＳＣと異なる電圧系（例えば、１２Ｖ系よりも高い４８Ｖ系）で動作する１次側高電圧系負荷ＬＡに１次側フルブリッジ回路２００によって昇圧した電力を供給する。１次側低電圧系電源ＰＳＣの具体例として、鉛バッテリ等の２次電池が挙げられる。

２次側変換回路３０は、２次側フルブリッジ回路３００と、第３入出力ポートＰＢと、第４入出力ポートＰＤとを含んで構成される。２次側フルブリッジ回路３００は、変圧器４００の２次側コイル３０２と、２次側磁気結合リアクトル３０４と、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを含んで構成される。ここで、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。

２次側フルブリッジ回路３００は、第３入出力ポートＰＢの高電位側の端子６０８に接続される２次側正極母線３９８と、第３入出力ポートＰＢ及び第４入出力ポートＰＤの低電位側の端子６１０に接続される２次側負極母線３９９とを有している。

２次側正極母線３９８と２次側負極母線３９９との間には、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２とを直列接続した２次側第１アーム回路３０７が取り付けられている。さらに、２次側正極母線３９８と２次側負極母線３９９との間には、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを直列接続した２次側第２アーム回路３１１が２次側第１アーム回路３０７と並列に取り付けられている。

２次側第１アーム回路３０７の中点３０７ｍと２次側第２アーム回路３１１の中点３１１ｍを接続するブリッジ部分には、２次側コイル３０２と２次側磁気結合リアクトル３０４とが設けられている。ブリッジ部分についてより詳細に接続関係について説明すると、２次側第２アーム回路３１１の中点３１１ｍには、２次側磁気結合リアクトル３０４の２次側第１リアクトル３０４ａの一方端が接続される。そして、２次側第１リアクトル３０４ａの他方端には、２次側コイル３０２の一方端が接続される。さらに、２次側コイル３０２の他方端には、２次側磁気結合リアクトル３０４の２次側第２リアクトル３０４ｂの一方端が接続される。それから、２次側第２リアクトル３０４ｂの他方端が２次側第１アーム回路３０７の中点３０７ｍに接続される。なお、２次側磁気結合リアクトル３０４は、２次側第１リアクトル３０４ａと、その２次側第１リアクトル３０４ａと磁気結合する２次側第２リアクトル３０４ｂとを含んで構成される。

中点３０７ｍは、２次側第１上アームＵ２と２次側第１下アーム／Ｕ２との間の２次側第１中間ノードであり、中点３１１ｍは、２次側第２上アームＶ２と２次側第２下アーム／Ｖ２との間の２次側第２中間ノードである。

第３入出力ポートＰＢは、２次側正極母線３９８と２次側負極母線３９９との間に設けられるポートである。第３入出力ポートＰＢは、端子６０８と端子６１０とを含んで構成される。第４入出力ポートＰＤは、２次側負極母線３９９と２次側コイル３０２のセンタータップ３０２ｍとの間に設けられるポートである。第４入出力ポートＰＤは、端子６１０と端子６１２とを含んで構成される。

センタータップ３０２ｍは、第４入出力ポートＰＤの高電位側の端子６１２に接続されている。センタータップ３０２ｍは、２次側コイル３０２に構成される２次側第１巻線３０２ａと２次側第２巻線３０２ｂとの中間接続点である。

電力変換回路システム１００は、例えば、第３入出力ポートＰＢに接続された２次側高電圧系負荷ＬＢと、第４入出力ポートＰＤに接続された２次側低電圧系負荷ＬＤ及び２次側低電圧系電源ＰＳＤとを含んで構成されている。２次側低電圧系電源ＰＳＤは、２次側低電圧系電源ＰＳＤと同じ電圧系（例えば、１２Ｖ系及び４８Ｖ系よりも高い７２Ｖ系）で動作する２次側低電圧系負荷ＬＤに電力を供給する。また、２次側低電圧系電源ＰＳＤは、２次側低電圧系電源ＰＳＤと異なる電圧系（例えば、７２Ｖ系よりも高い２８８Ｖ系）で動作する２次側高電圧系負荷ＬＢに２次側フルブリッジ回路３００によって昇圧した電力を供給する。２次側低電圧系電源ＰＳＤの具体例として、リチウムイオン電池等の２次電池が挙げられる。

電力変換システム１００の電力変換回路１０は、変圧器４００に構成されるコイルの両端を短絡する迂回回路を備えている。このような迂回回路によって、変圧器４００が機能しなくなるため、１次側変換回路２０と２次側変換回路３０との間の電力伝送を停止させることができる。これにより、詳細は後述するが、１次側変換回路２０と２次側変換回路３０をそれぞれ任意の昇降圧比で昇降圧動作させることができる。図１には、このような迂回回路として、１次側迂回回路２２０及び２次側迂回回路３２０が例示されている。

１次側迂回回路２２０は、変圧器４００に構成される１次側コイル２０２を経由せずに、１次側磁気結合リアクトル２０４をセンタータップ２０２ｍに直接接続する短絡手段を有している。１次側迂回回路２２０は、このような短絡手段として、１次側第１巻線２０２ａの両端を短絡可能な１次側第１短絡制御素子Ｘ１と、１次側第２巻線２０２ｂの両端を短絡可能な１次側第２短絡制御素子Ｙ１とを有している。１次側第１短絡制御素子Ｘ１と１次側第２短絡制御素子Ｙ１との中間接続点２２０ｂは、センタータップ２０２ｍに接続されている。

１次側第１短絡制御素子Ｘ１は、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。１次側第２短絡制御素子Ｙ１は、例えば、Ｐチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。これらの当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。

１次側第１短絡制御素子Ｘ１がオフからオンに切り替わることによって、１次側第１巻線２０２ａの両端が短絡する。これにより、１次側第１リアクトル２０４ａの一端と１次側第１巻線２０２ａの一端とが接続される上側中間接続点２２０ａを、センタータップ２０２ｍに、１次側第１巻線２０２ａを経由せずに直接接続する迂回路が形成される。同様に、１次側第２短絡制御素子Ｙ１がオフからオンに切り替わることによって、１次側第２巻線２０２ｂの両端が短絡する。これにより、１次側第２リアクトル２０４ｂの一端と１次側第２巻線２０２ｂの一端とが接続される下側中間接続点２２０ｃを、センタータップ２０２ｍに、１次側第２巻線２０２ｂを経由せずに直接接続する迂回路が形成される。

また、１次側第１短絡制御素子Ｘ１及び１次側第２短絡制御素子Ｙ１が共にオフからオンに切り替わることによって、１次側コイル２０２の両端（上側中間接続点２２０ａと下側中間接続点２２０ｃ）が短絡する。

２次側迂回回路３２０は、変圧器４００に構成される２次側コイル３０２を経由せずに、２次側磁気結合リアクトル３０４をセンタータップ３０２ｍに直接接続する短絡手段を有している。２次側迂回回路３２０は、このような短絡手段として、２次側第１巻線３０２ａの両端を短絡可能な２次側第１短絡制御素子Ｘ２と、２次側第２巻線３０２ｂの両端を短絡可能な２次側第２短絡制御素子Ｙ２とを有している。２次側第１短絡制御素子Ｘ２と２次側第２短絡制御素子Ｙ２との中間接続点３２０ｂは、センタータップ３０２ｍに接続されている。

２次側第１短絡制御素子Ｘ２は、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。２次側第２短絡制御素子Ｙ２は、例えば、Ｐチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。これらの当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。

２次側第１短絡制御素子Ｘ２がオフからオンに切り替わることによって、２次側第１巻線３０２ａの両端が短絡する。これにより、２次側第１リアクトル３０４ａの一端と２次側第１巻線３０２ａの一端とが接続される上側中間接続点３２０ａを、センタータップ３０２ｍに、２次側第１巻線３０２ａを経由せずに直接接続する迂回路が形成される。同様に、２次側第２短絡制御素子Ｙ２がオフからオンに切り替わることによって、２次側第２巻線３０２ｂの両端が短絡する。これにより、２次側第２リアクトル３０４ｂの一端と２次側第２巻線３０２ｂの一端とが接続される下側中間接続点３２０ｃを、センタータップ３０２ｍに、２次側第２巻線３０２ｂを経由せずに直接接続する迂回路が形成される。

また、２次側第１短絡制御素子Ｘ２及び２次側第２短絡制御素子Ｙ２が共にオフからオンに切り替わることによって、２次側コイル３０２の両端（上側中間接続点３２０ａと下側中間接続点３２０ｃ）が短絡する。

図２は、制御回路５０のブロック図である。制御回路５０は、１次側変換回路２０の１次側第１上アームＵ１等の各スイッチング素子と２次側変換回路３０の２次側第１上アームＵ２等の各スイッチング素子のスイッチング制御を行う機能を有する。制御回路５０は、電力変換モード決定処理部５０２と、位相差φ決定処理部５０４と、オン時間δ決定処理部５０６と、１次側スイッチング処理部５０８と、２次側スイッチング処理部５１０と、短絡処理部５１２とを含んで構成される。制御回路５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータを備えた電子回路である。

電力変換モード決定処理部５０２は、図示しない外部信号に基づいて、次に述べる電力変換回路１０の電力変換モードＡ〜Ｌの中から動作モードを選択して決定する。電力変換モードは、第１入出力ポートＰＡから入力された電力を変換して第２入出力ポートＰＣへ出力するモードＡと、第１入出力ポートＰＡから入力された電力を変換して第３入出力ポートＰＢへ出力するモードＢと、第１入出力ポートＰＡから入力された電力を変換して第４入出力ポートＰＤへ出力するモードＣがある。

そして、第２入出力ポートＰＣから入力された電力を変換して第１入出力ポートＰＡへ出力するモードＤと、第２入出力ポートＰＣから入力された電力を変換して第３入出力ポートＰＢへ出力するモードＥと、第２入出力ポートＰＣから入力された電力を変換して第４入出力ポートＰＤへ出力するモードＦがある。

さらに、第３入出力ポートＰＢから入力された電力を変換して第１入出力ポートＰＡへ出力するモードＧと、第３入出力ポートＰＢから入力された電力を変換して第２入出力ポートＰＣへ出力するモードＨと、第３入出力ポートＰＢから入力された電力を変換して第４入出力ポートＰＤへ出力するモードＩがある。

それから、第４入出力ポートＰＤから入力された電力を変換して第１入出力ポートＰＡへ出力するモードＪと、第４入出力ポートＰＤから入力された電力を変換して第２入出力ポートＰＣへ出力するモードＫと、第４入出力ポートＰＤから入力された電力を変換して第３入出力ポートＰＢへ出力するモードＬがある。

位相差φ決定処理部５０４は、電力変換回路１０をＤＣ−ＤＣコンバータ回路として機能させるために、１次側変換回路２０と２次側変換回路３０との間のスイッチング素子のスイッチング周期の位相差φを設定する機能を有する。

オン時間δ決定処理部５０６は、１次側変換回路２０と２次側変換回路３０をそれぞれ昇降圧回路として機能させるために、１次側変換回路２０と２次側変換回路３０のスイッチング素子のオン時間δを設定する機能を有する。

１次側スイッチング処理部５０８は、電力変換モード決定処理部５０２と位相差φ決定処理部５０４とオン時間δ決定処理部５０６の出力に基づいて、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１の各スイッチング素子をスイッチング制御する機能を有する。

２次側スイッチング処理部５１０は、電力変換モード決定処理部５０２と位相差φ決定処理部５０４とオン時間δ決定処理部５０６の出力に基づいて、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２の各スイッチング素子をスイッチング制御する機能を有する。

短絡処理部５１２は、図示しない外部信号に基づいて、変圧器４００に構成されるコイルの両端を短絡制御する機能を有する。

＜電力変換回路システム１００の動作＞
上記電力変換回路システム１００の動作について、図１を用いて説明する。例えば、電力変換回路１０の電力変換モードをモードＦとして動作させることを要求する外部信号が入力されてきた場合には、制御回路５０の電力変換モード決定処理部５０２は、電力変換回路１０の電力変換モードをモードＦとして決定する。このとき、第２入出力ポートＰＣに入力された電圧が１次側変換回路２０の昇圧機能によって昇圧され、その昇圧された電圧が電力変換回路１０のＤＣ−ＤＣコンバータ回路としての機能によって第３入出力ポートＰＢ側へと伝送され、さらに、２次側変換回路３０の降圧機能によって降圧されて第４入出力ポートＰＤから出力される。

ここで、１次側変換回路２０の昇降圧機能について詳細に説明する。第２入出力ポートＰＣと第１入出力ポートＰＡについて着目すると、第２入出力ポートＰＣの端子６０６は、１次側第１巻線２０２ａと、１次側第１巻線２０２ａに直列接続される１次側磁気結合リアクトル２０４ａを介して、１次側第１アーム回路２０７の中点２０７ｍに接続される。そして、１次側第１アーム回路２０７の両端は、第１入出力ポートＰＡに接続されているため、第２入出力ポートＰＣの端子６０６と第１入出力ポートＰＡとの間には昇降圧回路が取り付けられていることとなる。

さらに、第２入出力ポートＰＣの端子６０６は、１次側第２巻線２０２ｂと、１次側第２巻線２０２ｂに直列接続される１次側磁気結合リアクトル２０４ｂを介して、１次側第２アーム回路２１１の中点２１１ｍに接続される。そして、１次側第２アーム回路２１１の両端は、第１入出力ポートＰＡに接続されているため、第２入出力ポートＰＣの端子６０６と第１入出力ポートＰＡとの間には、昇降圧回路が並列に取り付けられていることとなる。なお、２次側変換回路３０は、１次側変換回路２０とほぼ同様の構成を有する回路であるため、第４入出力ポートＰＤの端子６１２と第３入出力ポートＰＢとの間には、２つの昇降圧回路が並列に接続されていることとなる。したがって、２次側変換回路３０は、１次側変換回路２０と同様に昇降圧機能を有する。

次に、電力変換回路１０のＤＣ−ＤＣコンバータ回路としての機能について詳細に説明する。第１入出力ポートＰＡと第３入出力ポートＰＢについて着目すると、第１入出力ポートＰＡには、１次側フルブリッジ回路２００が接続され、第３入出力ポートＰＢは、２次側フルブリッジ回路３００が接続されている。そして、１次側フルブリッジ回路２００のブリッジ部分に設けられる１次側コイル２０２と、２次側フルブリッジ回路３００のブリッジ部分に設けられる２次側コイル３０２とが磁気結合することで、変圧器４００（巻き数が１：Ｎのセンタータップ式変圧器）として機能する。したがって、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００のスイッチング素子のスイッチング周期の位相差を調整することで、第１入出力ポートＰＡに入力された電力を変換して第３入出力ポートＰＢに伝送し、あるいは、第３入出力ポートＰＢに入力された電力を変換して第１入出力ポートＰＡに伝送させることができる。

図３は、制御回路５０の制御によって、電力変換回路１０に与えられる供給電圧に関するタイミングチャートを示す図である。図３において、Ｕ１は、１次側第１上アームＵ１のオンオフ波形であり、Ｖ１は、１次側第２上アームＶ１のオンオフ波形であり、Ｕ２は、２次側第１上アームＵ２のオンオフ波形であり、Ｖ２は、２次側第２上アームＶ２のオンオフ波形である。１次側第１下アーム／Ｕ１、１次側第２下アーム／Ｖ１、２次側第１下アーム／Ｕ２、２次側第２下アーム／Ｖ２のオンオフ波形は、それぞれ、１次側第１上アームＵ１、１次側第２上アームＶ１、２次側第１上アームＵ２、２次側第２上アームＶ２のオンオフ波形を反転した波形である（図示省略）。なお、上下アームの両オンオフ波形間には、上下アームの両方がオンすることで貫通電流が流れないようにデッドタイムが設けられているとよい。また、図３において、ハイレベルがオン状態を表し、ローレベルがオフ状態を表している。

ここで、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを変更することで、１次側変換回路２０と２次側変換回路３０の昇降圧比を変更することができる。例えば、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを互いに等しくすることで、１次側変換回路２０の昇降圧比と２次側変換回路３０の昇降圧比を等しくできる。また、Ｕ１とＶ１との位相差は、１８０度（π）で動作させ、Ｕ２とＶ２との位相差も１８０度（π）で動作させる。さらに、Ｕ１とＵ２の位相差φを変更することで、１次側変換回路２０と２次側変換回路３０の間の電力送電量を調整することができ、位相差φ＞０であれば、１次側変換回路２０から２次側変換回路３０に伝送し、位相差φ＜０であれば、２次側変換回路３０から１次側変換回路２０に伝送することができる。

したがって、例えば、電力変換回路１０の電力変換モードをモードＦとして動作させることを要求する外部信号が入力されてきた場合に、電力変換モード決定処理部５０２はモードＦを選択することを決定する。そして、オン時間δ決定処理部５０６は、１次側変換回路２０を第２入出力ポートＰＣに入力された電圧を昇圧して第１入出力ポートＰＡに出力する昇圧回路として機能させる場合の昇圧比を規定するオン時間δを設定する。なお、２次側変換回路３０では、オン時間δ決定処理部５０６によって設定されたオン時間δによって規定された降圧比で第３入出力ポートＰＢに入力された電圧を降圧して第４入出力ポートＰＤに出力する降圧回路として機能する。さらに、位相差φ決定処理部５０４は、第１入出力ポートＰＡに入力された電力を所望の電力送電量で第３入出力ポートＰＢに伝送するための位相差φを設定する。

１次側スイッチング処理部５０８は、１次側変換回路２０を昇圧回路として、かつ、１次側変換回路２０をＤＣ−ＤＣコンバータ回路の一部として機能させるように、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１の各スイッチング素子をスイッチング制御する。

２次側スイッチング処理部５１０は、２次側変換回路３０を降圧回路として、かつ、２次側変換回路３０をＤＣ−ＤＣコンバータ回路の一部として機能させるように、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２の各スイッチング素子をスイッチング制御する。

上記のように、１次側変換回路２０および２次側変換回路３０を昇圧回路あるいは降圧回路として機能させることができ、かつ、電力変換回路１０を双方向ＤＣ−ＤＣコンバータ回路としても機能させることができる。したがって、電力変換モードＡ〜Ｌの全てのモードの電力変換を行うことができ、換言すれば、４つの入出力ポートのうちから選択された２つの入出力ポート間で電力変換をすることができる。

＜電力変換システム１００の昇降圧比の制御＞
短絡処理部５１２は、１次側変換回路２０と２次側変換回路３０との間の電力伝送の実施を要求する外部信号が入力された場合、変圧器４００に構成されるコイルの両端が短絡されないように、１次側迂回回路２２０及び２次側迂回回路３２０を動作させる。例えば、短絡処理部５１２は、１次側コイル２０２の両端が短絡されないように、１次側第１短絡制御素子Ｘ１及び１次側第２短絡制御素子Ｙ１を共にオフ状態にする。同様に、短絡処理部５１２は、２次側コイル３０２の両端が短絡されないように、２次側第１短絡制御素子Ｘ２及び２次側第２短絡制御素子Ｙ２を共にオフ状態にする。

オン時間δ決定処理部５０６は、１次側変換回路２０と２次側変換回路３０との間の電力伝送を正常に動作させるため、１次側変換回路２０と２次側変換回路３０の昇降圧比が互いに等しくなるように、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを互いに等しくする（図３参照）。

１次側変換回路２０の昇降圧比は、フルブリッジ回路２００に構成されるスイッチング素子のスイッチング周期Ｔに占めるオン時間δの割合であるデューティ比によって決まる。同様に、２次側変換回路３０の昇降圧比は、フルブリッジ回路３００に構成されるスイッチング素子のスイッチング周期Ｔに占めるオン時間δの割合であるデューティ比によって決まる。

したがって、１次側変換回路２０と２次側変換回路３０との間の電力伝送が行われる場合、例えば、
１次側変換回路２０の昇降圧比
＝第２入出力ポートＰＣの電圧／第１入出力ポートＰＡの電圧
＝δ／Ｔ
２次側変換回路３０の昇降圧比
＝第４入出力ポートＰＤの電圧／第３入出力ポートＰＢの電圧
＝δ／Ｔ
と表される。つまり、１次側変換回路２０と２次側変換回路３０の昇降圧比は互いに同じ値（＝δ／Ｔ）である。

なお、図３のオン時間δは、１次側第１上アームＵ１及び１次側第２上アームＶ１、並びに２次側第１上アームＵ２及び２次側第２上アームＶ２のオン時間を表す。

一方、短絡処理部５１２は、１次側変換回路２０と２次側変換回路３０の昇降圧比を互いに異ならせることを要求する外部信号が入力された場合、変圧器４００に構成されるコイルの両端が短絡されるように、１次側迂回回路２２０及び２次側迂回回路３２０を短絡動作させる。例えば、短絡処理部５１２は、１次側コイル２０２の両端が短絡されるように、１次側第１短絡制御素子Ｘ１及び１次側第２短絡制御素子Ｙ１を共にオン状態にする。同様に、短絡処理部５１２は、２次側コイル３０２の両端が短絡されるように、２次側第１短絡制御素子Ｘ２及び２次側第２短絡制御素子Ｙ２を共にオン状態にする。

１次側コイル２０２及び２次側コイル３０２の両端が短絡されることで、変圧器４００による電力伝送が機能しないため、１次側変換回路２０と２次側変換回路３０との間の電力伝送を停止させることができる。

これにより、オン時間δ決定処理部５０６は、図４に示されるように、オン時間δ１とオン時間δ２とを、それぞれ任意の値に変更することができるため、１次側変換回路２０と２次側変換回路３０を任意の昇降圧比で昇降圧動作させることができる。このとき、１次側変換回路２０と２次側変換回路３０との間の電力伝送は行われないため、位相差φは任意の値でよい（図４は、φ＝０のときを示している）。

したがって、１次側変換回路２０と２次側変換回路３０の昇降圧比を互いに異なる値に制御する場合、例えば、
１次側変換回路２０の昇降圧比
＝第２入出力ポートＰＣの電圧／第１入出力ポートＰＡの電圧
＝δ１／Ｔ
２次側変換回路３０の昇降圧比
＝第４入出力ポートＰＤの電圧／第３入出力ポートＰＢの電圧
＝δ２／Ｔ
と表される。

なお、図４において、オン時間δ１は、１次側第１上アームＵ１及び１次側第２上アームＶ１のオン時間を表し、オン時間δ２は、２次側第１上アームＵ２及び２次側第２上アームＶ２のオン時間を表す。

以上、本実施形態によれば、１次側変換回路２０と２次側変換回路３０をそれぞれ任意の昇降圧比で昇降圧動作させることができる。また、１次側コイル２０２及び２次側コイル３０２の両端を短絡することにより、１次側コイル２０２及び２次側コイル３０２の損失なしに昇降圧動作させることができるため、昇降圧の効率が上がる。

以上、電力変換装置を実施形態例により説明したが、本発明は上記実施形態例に限定されるものではない。他の実施形態例の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

例えば、上述の実施形態では、スイッチング素子の一例として、オンオフ動作する半導体素子であるＭＯＳＦＥＴを挙げた。しかしながら、スイッチング素子は、例えば、ＩＧＢＴ、ＭＯＳＦＥＴなどの絶縁ゲートによる電圧制御型パワー素子でもよいし、バイポーラトランジスタでもよい。

また、上述の実施形態では、昇降圧比を１次側と２次側とで異なる値に変更する場合、１次側短絡回路２２０と２次側迂回回路３２０の両方を短絡動作させているが、いずれか一方のみを短絡動作させてもよい。

また、フルブリッジ回路に構成される一方のアーム回路の上下アームをいずれもオフにした状態で、他方のアーム回路で昇降圧動作させる場合、その他方のアーム回路の中点とセンタータップとの間に挿入された短絡制御素子のみをオンさせてもよい。

例えば図１において、１次側第２上アームＶ１と１次側第２下アーム／Ｖ１をオフにした状態で、１次側第１アーム回路２０７で昇降圧動作させる場合、中点２０７ｍとセンタータップ２０２ｍとの間の迂回路上に挿入された１次側第１短絡制御素子Ｘ１のみをオンさせてもよい。この場合、１次側第２短絡制御素子Ｙ１はオフのままでもよいし、１次側第２短絡制御素子Ｙ１自体が無くてもよい。同様に、１次側第１上アームＵ１と１次側第１下アーム／Ｕ１をオフにした状態で、１次側第２アーム回路２１１で昇降圧動作させる場合、中点２１１ｍとセンタータップ２０２ｍとの間の迂回路上に挿入された１次側第２短絡制御素子Ｙ１のみをオンさせてもよい。この場合、１次側第１短絡制御素子Ｘ１はオフのままでもよいし、１次側第１短絡制御素子Ｘ１自体が無くてもよい。なお、２次側についても同様である。

また、昇降圧比を１次側と２次側とで異なる値に変更する場合、１次側のスイッチング周期Ｔと２次側のスイッチング周期Ｔを互いに異ならせることにより１次側と２次側のデューティ比を異ならせてもよい（図４参照）。

１０電力変換回路
２０１次側変換回路
３０２次側変換回路
５０制御回路
１００電力変換回路システム
２００１次側フルブリッジ回路
２０２１次側コイル
２０２ｍセンタータップ
２０４１次側磁気結合リアクトル
２０７，２１１１次側アーム回路
２０７ｍ，２１１ｍ中点
２２０１次側短絡回路
２９８１次側正極母線
２９９１次側負極母線
３００２次側フルブリッジ回路
３０２２次側コイル
３０２ｍセンタータップ
３０４２次側磁気結合リアクトル
３０７，３１１２次側アーム回路
３０７ｍ，３１１ｍ中点
３２０２次側短絡回路
３９８２次側正極母線
３９９２次側負極母線
４００変圧器
ＰＡ第１入出力ポート
ＰＢ第３入出力ポート
ＰＣ第２入出力ポート
ＰＤ第４入出力ポート
Ｕ＊，Ｖ＊上アーム
／Ｕ＊，／Ｖ＊下アーム
Ｘ１，Ｘ２，Ｙ１，Ｙ２短絡制御素子

Claims

変圧器と、１次側変換回路と、２次側変換回路とを備え、
前記変圧器は、１次側コイルと２次側コイルとを有し、
前記１次側変換回路は、
前記１次側コイルと、前記１次側コイルの両端に接続される２つのリアクトルが磁気結合して構成される１次側磁気結合リアクトルとを有するブリッジ部を含む１次側フルブリッジ回路と、
前記１次側フルブリッジ回路の正極母線に接続される第１のポートと、
前記１次側コイルのタップに接続される第２のポートと、
前記１次側コイルの両端を短絡する１次側迂回回路とを有し、
前記２次側変換回路は、
前記２次側コイルと、前記２次側コイルの両端に接続される２つのリアクトルが磁気結合して構成される２次側磁気結合リアクトルとを有するブリッジ部を含む２次側フルブリッジ回路と、
前記２次側フルブリッジ回路の正極母線に接続される第３のポートと、
前記２次側コイルのタップに接続される第４のポートと、
前記２次側コイルの両端を短絡する２次側迂回回路とを有する、電力変換装置。
前記１次側迂回回路は、前記１次側コイルを経由せずに前記１次側磁気結合リアクトルを前記１次側コイルのタップに接続し、
前記２次側迂回回路は、前記２次側コイルを経由せずに前記２次側磁気結合リアクトルを前記２次側コイルのタップに接続する、請求項１に記載の電力変換装置。
前記１次側コイルのタップは、前記１次側コイルに構成される１次側第１巻線と１次側第２巻線との接続点であり、
前記２次側コイルのタップは、前記２次側コイルに構成される２次側第１巻線と２次側第２巻線との接続点であり、
前記１次側迂回回路は、前記１次側第１巻線の両端を短絡可能な１次側第１短絡制御素子と、前記１次側第２巻線の両端を短絡可能な１次側第２短絡制御素子とを有し、
前記２次側迂回回路は、前記２次側第１巻線の両端を短絡可能な２次側第１短絡制御素子と、前記２次側第２巻線の両端を短絡可能な２次側第２短絡制御素子とを有する、請求項２に記載の電力変換装置。