JP2016096286A - 半導体装置 - Google Patents

Abstract

【課題】 トレンチを分離した構造を有する半導体装置において、分離部における電界を緩和する。【解決手段】 半導体装置は、半導体基板と、半導体基板の表面に形成されているゲートトレンチと、ゲートトレンチの内に配置されているゲート絶縁層及びゲート電極を有する。ゲートトレンチは、第１トレンチと、第１トレンチの延長線上を伸びている第２トレンチを有する。半導体基板が、ゲートトレンチの底面を覆っているゲート絶縁層の底面部に接している第２導電型の底部領域を有している。半導体基板が、第１トレンチと第２トレンチの間に配置されており、ボディ領域から分離されている第２導電型の分離領域を有する。【選択図】図４

Description

本明細書に開示の技術は、半導体装置に関する。

特許文献１に、絶縁ゲート型の半導体装置が開示されている。この半導体装置の半導体基板の表面には、トレンチが形成されている。トレンチ内に、ゲート絶縁層とゲート電極が配置されている。また、トレンチの底面を覆っている絶縁層に接する位置に、ｐ型フローティング領域が形成されている。半導体装置をオフした場合にｐ型フローティング領域からその周囲に空乏層が伸びることで、半導体装置の高耐圧化が図られている。

特開２００６−１２８５０７号公報

特許文献１のようにトレンチを有する絶縁ゲート型の半導体装置において、トレンチをその長手方向に分離することが必要となる場合がある。例えば、半導体基板の表面にボンディングパッドを設ける場合には、ボンディングによる衝撃がトレンチに加わることを防止するために、トレンチが存在しない位置にボンディングパッドを設けることがある。このために、トレンチをその長手方向に分離することでトレンチが存在しない領域を設けたい場合がある。また、その他にも、トレンチを長手方向に分離したい場合がある。しかしながら、トレンチを長手方向に分離すると、ｐ型フローティング領域から分離されたトレンチの間の領域に空乏層が伸展し難くなり、この領域で電界が集中し易くなる。このため、半導体装置の耐圧が低下する。したがって、トレンチを長手方向に分離することが困難であった。

本明細書が開示する半導体装置は、半導体基板と、ゲート絶縁層と、ゲート電極を有する。半導体基板は、表面と裏面を有する。前記半導体基板の前記表面に、ゲートトレンチが形成されている。ゲートトレンチは、第１トレンチと、前記第１トレンチから分離されているとともに前記表面において前記第１トレンチの長手方向の延長線上を伸びている第２トレンチを有する。前記ゲート絶縁層は、前記ゲートトレンチの内面を覆っている。前記ゲート電極は、前記ゲートトレンチ内に配置されており、前記ゲート絶縁層によって前記半導体基板から絶縁されている。前記半導体基板は、前記第１トレンチに隣接する第１素子領域と、前記第２トレンチに隣接する第２素子領域を有している。第１素子領域と第２素子領域の各々は、第１領域と、ボディ領域と、第２領域と、底部領域を有している。前記第１領域は、前記ゲートトレンチの長手方向に沿って伸びる前記ゲートトレンチの側面を覆う前記ゲート絶縁層の側面部に接しており、前記表面に露出する第１導電型の領域である。前記ボディ領域は、前記第１領域の裏面側で前記側面部に接している第２導電型の領域である。前記第２領域は、前記ボディ領域の裏面側で前記側面部に接しており、前記ボディ領域によって前記第１領域から分離されている第１導電型の領域である。前記底部領域は、前記ゲートトレンチの底面を覆う前記ゲート絶縁層の底面部に接しており、前記第２領域によって前記ボディ領域から分離されている第２導電型の領域である。前記半導体基板は、前記第１トレンチと前記第２トレンチの間に配置されているとともに前記第１素子領域の前記ボディ領域及び前記第２素子領域の前記ボディ領域から分離されており、前記表面から前記第１素子領域の前記ボディ領域及び前記第２素子領域の前記ボディ領域の何れよりも深い位置まで伸びている第２導電型の分離領域をさらに有している。

なお、分離領域は、第１素子領域の底部領域と繋がっていてもよい。また、分離領域は、第２素子領域の底部領域と繋がっていてもよい。また、上記の「第１導電型」は、ｎ型とｐ型の何れか一方を意味し、上記の「第２導電型」はｎ型とｐ型のうちの第１導電型とは異なる方を意味する。

この半導体装置がオフすると、第１素子領域と第２素子領域の各々において、ボディ領域から第２領域内に空乏層が伸展する。この空乏層が底部領域に到達すると、底部領域からその周囲の第２領域内に空乏層が進展する。各底部領域から伸びる空乏層が分離領域に到達すると、分離領域からその周囲に空乏層が伸展する。分離領域から伸びる空乏層によって、第１トレンチと第２トレンチの間の半導体領域が空乏化する。このため、この領域で高い電界が生じることを防止することができる。したがって、この半導体装置は、高い耐圧を有する。

半導体装置１０の上面図。 半導体基板１２の表面１２ａ上の電極、絶縁層を除去した状態の半導体装置１０の上面図。 図２のＩＩＩ−ＩＩＩ線における断面図。 図２のＩＶ−ＩＶ線における断面図。 図２のＶ−Ｖ線における断面図。 図３と同じ断面における空乏層７６の位置を示す図。 変形例の半導体装置の図４に対応する断面図。 変形例の半導体装置の図４に対応する断面図。

図３〜５に示すように、実施例１に係る半導体装置１０は、半導体基板１２と、半導体基板１２の表面１２ａ及び裏面１２ｂに形成された電極、絶縁層等を有している。半導体基板１２は、４Ｈ型のＳｉＣにより構成されている。なお、以下では、半導体基板１２の厚み方向をｚ方向といい、半導体基板１２の表面１２ａに平行な一方向をｘ方向といい、ｘ方向とｚ方向に対して直交する方向をｙ方向という。

図３〜５に示すように、半導体基板１２の裏面１２ｂには、ドレイン電極８４が形成されている。ドレイン電極８４は、裏面１２ｂの略全域を覆っている。

図１に示すように、半導体基板１２の表面１２ａには、環状に伸びる外周トレンチ６０が形成されている。外周トレンチ６０に囲まれた範囲内の半導体基板１２の表面１２ａには、ゲートパッド６２と、ソース電極８０ａ、８０ｂが形成されている。ソース電極８０ａとソース電極８０ｂは、ｙ方向に間隔を開けて配列されている。ゲートパッド６２は、ソース電極８０ａとソース電極８０ｂの間に配置されており、ｘ方向に長く伸びている。ゲートパッド６２は、ソース電極８０ａ、８０ｂから分離されている。

図２は、表面の電極及び絶縁層等を省略した半導体装置１０の表面を示している。図２に示すように、ソース電極８０ａの下部の半導体基板１２の表面１２ａには、複数のトレンチ３４ａが形成されている。各トレンチ３４ａは、ｙ方向に長く伸びている。複数のトレンチ３４ａは、ｘ方向に間隔を開けて配列されている。後に詳述するが、ソース電極８０ａの下部には、複数のトレンチ３４ａをゲートとして用いるスイッチング素子が形成されている。以下では、ソース電極８０ａの下部の半導体領域（スイッチング素子が形成されている領域）を、第１素子領域９０ａと呼ぶ。

また、ソース電極８０ｂの下部の半導体基板１２の表面１２ａには、複数のトレンチ３４ｂが形成されている。各トレンチ３４ｂは、ｙ方向に長く伸びている。複数のトレンチ３４ｂは、ｘ方向に間隔を開けて配列されている。後に詳述するが、ソース電極８０ｂの下部には、複数のトレンチ３４ｂをゲートとして用いるスイッチング素子が形成されている。以下では、ソース電極８０ｂの下部の半導体領域（スイッチング素子が形成されている領域）を、第２素子領域９０ｂと呼ぶ。表面１２ａにおいて、第２素子領域９０ｂ内の各トレンチ３４ｂは、第１素子領域９０ａ内の対応するトレンチ３４ａの延長線上を伸びている。すなわち、一組のトレンチ３４ａとトレンチ３４ｂは、表面１２ａにおいて１つの直線上を伸びるように配置されている。第１素子領域９０ａと第２素子領域９０ｂの間の領域（すなわち、図１のゲートパッド６２の下部の領域）には、トレンチが形成されていない。すなわち、第１素子領域９０ａと第２素子領域９０ｂの間の領域によって、第２素子領域９０ｂ内のトレンチ３４ｂは、第１素子領域９０ａ内のトレンチ３４ａから分離されている。

次に、第１素子領域９０ａの構造について説明する。図３に示すように、各トレンチ３４ａ内には、ゲート絶縁層３８と、ゲート電極３５が形成されている。ゲート絶縁層３８は、底部絶縁層３８ａと側部絶縁膜３８ｂを有している。底部絶縁層３８ａは、トレンチ３４の底部に形成された厚い絶縁層である。底部絶縁層３８ａの上側のトレンチ３４の側面は、側部絶縁膜３８ｂによって覆われている。底部絶縁層３８ａの上側のトレンチ３４内には、ゲート電極３５が配置されている。ゲート電極３５は、側部絶縁膜３８ｂ及び底部絶縁層３８ａによって、半導体基板１２から絶縁されている。ゲート電極３５の表面は、層間絶縁層３６によって覆われている。ゲート電極３５は、層間絶縁層３６によってソース電極８０ａから絶縁されている。

図３に示すように、第１素子領域９０ａ内の半導体基板１２には、ソース領域２２、ボディ領域２６、ドリフト領域２８、ドレイン領域３０及び底部領域３２が形成されている。

ソース領域２２は、第１素子領域９０ａ内に複数個形成されている。ソース領域２２は、ｎ型領域である。ソース領域２２は、トレンチ３４ａに対してｘ方向に隣接する位置に形成されている。ソース領域２２は、トレンチ３４ａの側面を覆う側部絶縁膜３８ｂに接している。より詳細には、ソース領域２２は、ｙ方向（トレンチ３４ａの長手方向）に沿って伸びるトレンチ３４ａの側面を覆っている側部絶縁膜３８ｂに接している。ソース領域２２は、半導体基板１２の表面１２ａに露出する範囲に形成されている。ソース領域２２は、ソース電極８０ａに対してオーミック接触している。

ボディ領域２６は、ソース領域２２の側方及び下側に形成されており、ソース領域２２に接している。ボディ領域２６は、ｐ型領域である。ボディ領域２６は、ソース領域２２が形成されていない位置において半導体基板１２の表面１２ａに露出している。ボディ領域２６は、表面１２ａ近傍において高いｐ型不純物濃度を有しており、ソース電極８０ａに対してオーミック接触している。ボディ領域２６は、ソース領域２２の下側で側部絶縁膜３８ｂに接している。より詳細には、ボディ領域２６は、ｙ方向（トレンチ３４ａの長手方向）に沿って伸びるトレンチ３４ａの側面を覆っている側部絶縁膜３８ｂに接している。ボディ領域２６は、ソース領域２２よりも下側において低いｐ型不純物濃度を有している。

ドリフト領域２８は、低濃度にｎ型不純物を含むｎ型領域である。ドリフト領域２８のｎ型不純物濃度は、ソース領域２２のｎ型不純物濃度よりも低い。ドリフト領域２８は、ボディ領域２６の下側に形成されている。ドリフト領域２８は、ボディ領域２６に接しており、ボディ領域２６によってソース領域２２から分離されている。ドリフト領域２８は、ボディ領域２６の下側で側部絶縁膜３８ｂに接している。より詳細には、ドリフト領域２８は、ｙ方向（トレンチ３４ａの長手方向）に沿って伸びるトレンチ３４ａの側面を覆っている側部絶縁膜３８ｂに接している。

上述したソース領域２２、ボディ領域２６及びドリフト領域２８は、側部絶縁膜３８ｂを介してゲート電極３５に対向している。

ドレイン領域３０は、高濃度にｎ型不純物を含むｎ型領域である。ドレイン領域３０のｎ型不純物濃度は、ドリフト領域２８のｎ型不純物濃度よりも高い。ドレイン領域３０は、ドリフト領域２８の下側に形成されている。ドレイン領域３０は、ドリフト領域２８に接しており、ドリフト領域２８によってボディ領域２６から分離されている。ドレイン領域３０は、半導体基板１２の裏面１２ｂに露出する範囲に形成されている。ドレイン領域３０は、ドレイン電極８４に対してオーミック接触している。

底部領域３２は、ｐ型領域である。底部領域３２は、各トレンチ３４の底面（すなわち、底部絶縁層３８ａの下端）に接している。底部領域３２は、トレンチ３４の底面の全域に接している。底部領域３２の周囲は、ドリフト領域２８に囲まれている。各底部領域３２は、ドリフト領域２８によって、互いに分離されている。また、各底部領域３２は、ドリフト領域２８によって、ボディ領域２６から分離されている。底部領域３２は、いずれの電極にも接続されておらず、底部領域３２の電位は浮遊電位とされている。なお、底部領域３２は、半導体基板１２にＡｌ（アルミニウム）を注入することによって形成されたｐ型領域である。

次に、第２素子領域９０ｂの構造について説明する。第２素子領域９０ｂは、第１素子領域９０ａと略同様の構造を有している。第２素子領域９０ｂ内の各トレンチ３４ｂ内には、ゲート絶縁層３８と、ゲート電極３５が形成されている。第２素子領域９０ｂ内の半導体基板１２には、ソース領域２２、ボディ領域２６、ドリフト領域２８、ドレイン領域３０及び底部領域３２が形成されている。第２素子領域９０ｂの断面構造（すなわち、図１のＡ−Ａ線における断面構造）は、図３と等しい。

図４、５に示すように、第１素子領域９０ａと第２素子領域９０ｂの間の領域（以下、境界領域９２という）内の半導体基板１２の表面１２ａは、層間絶縁層４０に覆われている。ゲートパッド６２は、層間絶縁層４０上に形成されている。層間絶縁層４０によって、ゲートパッド６２が半導体基板１２から絶縁されている。図４に示すように、ゲートパッド６２は、配線層４２を介して各ゲート電極３５に接続されている。

図４、５に示すように、ゲートパッド６２の下部には、ｐ型の分離領域６４が形成されている。図２に示すように、分離領域６４は、第１素子領域９０ａと第２素子領域９０ｂの間をｘ方向に沿って伸びている。すなわち、分離領域６４は、ゲートパッド６２に沿って伸びている。分離領域６４は、半導体基板１２の表面１２ａに露出している。図４に示すように、分離領域６４は、表面１２ａから第１素子領域９０ａ内の底部領域３２の下端及び第２素子領域９０ｂ内の底部領域３２の下端よりも下側（すなわち、深い位置）まで伸びている。なお、分離領域６４は、半導体基板１２にＢ（ボロン）を注入することによって形成されたｐ型領域である。ＢはＡｌに比べて半導体基板１２中における拡散係数が大きい。したがって、Ｂのイオン注入によって、分離領域６４のように表面から深い位置まで分布するｐ型領域を形成することができる。

図４、５に示すように、ドリフト領域２８及びドレイン領域３０は、分離領域６４の下側を通って、第１素子領域９０ａから第２素子領域９０ｂに跨って形成されている。すなわち、分離領域６４の下側には、ドリフト領域２８とドレイン領域３０が形成されている。また、分離領域６４の側方にも、ドリフト領域２８が形成されている。図４に示すように、分離領域６４と各トレンチ３４ａ、３４ｂの間には、ドリフト領域２８が形成されている。ドリフト領域２８によって、分離領域６４は、各底部領域３２から分離されている。また、図５に示すように、分離領域６４と各ボディ領域２６の間には、ドリフト領域２８が形成されている。ドリフト領域２８によって、分離領域６４は各ボディ領域２６から分離されている。

図４に示すように、分離領域６４と第１素子領域９０ａの底部領域３２の間の距離Ｌ１は、分離領域６４と第２素子領域９０ｂの底部領域３２の間の距離Ｌ２と略等しい。また、本実施形態では、分離領域６４が第１素子領域９０ａの底部領域３２と第２素子領域９０ｂの底部領域３２の間に配置されている。したがって、距離Ｌ１と距離Ｌ２の両方は、トレンチ３４ａとトレンチ３４ｂの間の距離Ｌ３の半分よりも短い。

また、図４では、トレンチ３４ａ、３４ｂに接するボディ領域２６の位置が破線により示されている。図４に示すように、第１素子領域９０ａ内におけるボディ領域２６と底部領域３２の間の距離Ｌ４は、第２素子領域９０ｂ内におけるボディ領域２６と底部領域３２の間の距離Ｌ５と略等しい。また、分離領域６４と第１素子領域９０ａのボディ領域２６との間の距離Ｌ６は、分離領域６４と第２素子領域９０ｂのボディ領域２６との間の距離Ｌ７と略等しい。本実施形態では、距離Ｌ４と距離Ｌ５の両方が、距離Ｌ６と距離Ｌ７の何れよりも短い。

ゲートパッド６２には、ワイヤーがボンディングされる。ゲートパッド６２の表面が平坦であるので、ゲートパッド６２に好適にワイヤーをボンディングすることができる。すなわち、図３に示すように、第１素子領域９０ａ及び第２素子領域９０ｂ内の半導体装置１０の表面は、凹凸を有している。これは、第１素子領域９０ａ及び第２素子領域９０ｂ内にトレンチ３４ａ、３４ｂが形成されているためである。これに対し、図４、５に示すように、第１素子領域９０ａと第２素子領域９０ｂの間の境界領域９２では、トレンチ３４が形成されていないので、半導体基板１２の表面１２ａが平坦である。このような平坦な表面１２ａの上部にゲートパッド６２が形成されているので、ゲートパッド６２の表面も平坦となっている。したがって、ゲートパッド６２に好適にワイヤーをボンディングすることができる。

また、ゲートパッド６２の下部にトレンチ３４が形成されていないので、ワイヤーボンディング時にゲートパッド６２に加わる衝撃が、各トレンチ３４に伝わり難い。これによって、半導体装置１０の高い信頼性が確保されている。

次に、半導体装置１０の動作について説明する。第１素子領域９０ａ及び第２素子領域９０ｂ内には、ソース領域２２、ボディ領域２６、ドリフト領域２８、ドレイン領域３０、ゲート電極３５及びゲート絶縁層３８等によって、ｎチャネル型のＭＯＳＦＥＴが形成されている。半導体装置１０を動作させる際には、ドレイン電極８４に、ソース電極８０ａ、８０ｂよりも高い電位を印加する。ソース電極８０ａとソース電極８０ｂには、略同じ電位が印加される。さらに、ゲート電極３５に閾値以上の電位を印加すると、第１素子領域９０ａ内のＭＯＳＦＥＴ及び第２素子領域９０ｂ内のＭＯＳＦＥＴがオンする。すなわち、側部絶縁膜３８ｂに接する範囲のボディ領域２６にチャネルが形成される。これにより、ソース電極８０ａ、８０ｂから、ソース領域２２、チャネル、ドリフト領域２８及びドレイン領域３０を経由して、ドレイン電極８４に向かって電子が流れる。

ゲート電極３５の電位を閾値未満の電位に低下させると、チャネルが消失し、第１素子領域９０ａ内及び第２素子領域９０ｂ内のＭＯＳＦＥＴがオフする。すると、第１素子領域９０ａ及び第２素子領域９０ｂの各々において、ボディ領域２６とドリフト領域２８の境界部のｐｎ接合からドリフト領域２８内に空乏層が広がる。ボディ領域２６から伸びる空乏層は、底部領域３２に到達する。すると、底部領域３２からその周囲のドリフト領域２８内に空乏層が広がる。第１素子領域９０ａ及び第２素子領域９０ｂの底部領域３２から伸びる空乏層は、分離領域６４に到達する。すると、分離領域６４からその下側のドリフト領域２８内に空乏層が広がる。これによって、第１素子領域９０ａの底部領域３２から伸びる空乏層と、第２素子領域９０ｂの底部領域３２から伸びる空乏層と、分離領域６４から伸びる空乏層が互いに繋がり、境界領域９２内のドリフト領域２８が空乏化される。図６の点線７６は、空乏層が伸展するあるタイミングにおける空乏層の下端の位置を示している。すなわち、点線７６よりも上側のドリフト領域２８に、空乏層が広がっている。図６に示すように、ＭＯＳＦＥＴがオフすると、第１素子領域９０ａと第２素子領域９０ｂと境界領域９２に跨って空乏層７６が伸びる。このように、分離領域６４から伸びる空乏層によって、第１素子領域９０ａと第２素子領域９０ｂの間の境界領域９２が空乏化される。このため、境界領域９２で高い電界が生じることが防止される。したがって、この半導体装置１０は、高い耐圧を有している。

また、上述したように距離Ｌ４、Ｌ５が距離Ｌ６、Ｌ７より短いことで、分離領域６４の近傍での電界をより緩和することができる。すなわち、仮に距離Ｌ６、Ｌ７が距離Ｌ４、Ｌ５よりも短いと、ボディ領域２６から伸びる空乏層が、底部領域３２よりも先に分離領域６４に到達する。すると、分離領域６４の電位がボディ領域２６の電位に近い電位となる。これに対し、本実施形態では、距離Ｌ４、Ｌ５が距離Ｌ６、Ｌ７より短いので、ボディ領域２６から伸びる空乏層が、分離領域６４よりも先に底部領域３２に到達する。このため、空乏層は、ボディ領域２６から、底部領域３２を経由して分離領域６４まで伸びる。このため、分離領域６４がボディ領域２６よりも十分に高い電位となる。これによって、分離領域６４の下側のドリフト領域２８で高い電界が発生することがさらに抑制される。これによっても、半導体装置１０の耐圧の向上が図られている。

また、半導体装置１０の動作時には、ゲートパッド６２の電位が変化する。仮にゲートパッド６２の下部にスイッチング素子が形成されていると、ゲートパッド６２の電位の変化の影響によりスイッチング素子の動作が不安定となる場合がある。これに対し、本実施形態の半導体装置１０では、ゲートパッド６２の下部にスイッチング素子（すなわち、トレンチ３４等のゲート構造）が形成されていないので、スイッチング素子の動作が不安定となることが防止される。

なお、上述した実施形態では、図６に示すように、分離領域６４が、表面１２ａから各底部領域３２の下端よりも下側の位置まで伸びていた。しかしながら、図７に示すように、分離領域６４が、底部領域３２よりも上側にのみ形成されていてもよい。このような構成においては、分離領域６４と各底部領域３２の間の距離Ｌ１、Ｌ２を、トレンチ３４ａとトレンチ３４ｂの間の距離Ｌ３の半分よりも短くすることが好ましい。このように距離Ｌ１、Ｌ２を設定することで、各底部領域３２から伸びる空乏層が互いに繋がるよりも先に、各底部領域３２から伸びる空乏層が分離領域６４に到達し、分離領域６４から周囲に空乏層が伸びる。このため、分離領域６４が存在しない場合に比べて、第１素子領域９０ａと第２素子領域９０ｂの間により速く空乏層を伸展させることができ、境界領域９２内の電界がより効果的に抑制される。但し、分離領域６４が各底部領域３２よりも上側に位置していると、図７の凹部７２に示すように、分離領域６４の下部において空乏層７６が上側に凹状に分布する。このように空乏層７６に凹部７２が形成されると、凹部７２内で電界が集中しやすい。このような凹部７２が形成されることを防止するために、分離領域６４は、各トレンチ３４ａ、３４ｂの底部よりも下側まで伸びていることが好ましい。また、第１素子領域９０ａ、第２素子領域９０ｂ及び分離領域６４の下側の空乏層の位置（厚み方向の位置）が同一であると、電界の集中を最も緩和することができる。しかしながら、これらの空乏層の位置を同一とすることは実用上困難である。したがって、図６のように、分離領域６４が各底部領域３２の下端よりも下側まで伸びていることがより好ましい。この構成によれば、図６の凸部７４に示すように、分離領域６４の下側で空乏層７６が下側に突出する。このように凸部７４が形成される場合には、図７のように凹部７２が形成される場合に比べて電界集中を抑制することができる。

また、上述した実施形態の半導体装置１０では、分離領域６４が各底部領域３２から分離されていた。しかしながら、図８に示すように、分離領域６４が各底部領域３２と繋がっていてもよい。このような構成の場合、ボディ領域２６から伸びる空乏層が底部領域３２に到達したときに、各底部領域３２と分離領域６４の全体から略同時に周囲のドリフト領域２８に向かって空乏層が伸びる。したがって、この構成でも、第１素子領域９０ａと第２素子領域９０ｂの間に効果的に空乏層を伸展させることができる。

また、上述した実施形態では、底部領域３２の電位が浮遊電位とされていた。しかしながら、底部領域３２が、所定の固定電位に接続されていてもよい。

上述した実施形態と請求項の各要素の関係について説明する。実施形態の第１素子領域９０ａは請求項の第１素子領域の一例である。実施形態の第１素子領域９０ｂは請求項の第２素子領域の一例である。実施形態のｙ方向は請求項の長手方向の一例である。実施形態の側部絶縁膜３８ｂは請求項の「ゲートトレンチの長手方向に沿って伸びるゲートトレンチの側面を覆っているゲート絶縁層の側面部」の一例である。実施形態の底部絶縁層３８ａは請求項の「ゲートトレンチの底面を覆っているゲート絶縁層の底面部」の一例である。実施形態のソース領域２２は請求項の第１領域の一例である。実施形態のドリフト領域２８は請求項の第２領域の一例である。実施形態の距離Ｌ１は、請求項の「分離領域と第１素子領域の底部領域の間の距離」の一例である。実施形態の距離Ｌ２は、請求項の「分離領域と第２素子領域の底部領域の間の距離」の一例である。実施形態の距離Ｌ３は、請求項の「第１トレンチと第２トレンチの間の距離」の一例である。実施形態の距離Ｌ４は、請求項の「第１素子領域のボディ領域から第１素子領域の底部領域の間の距離」の一例である。実施形態の距離Ｌ５は、請求項の「第２素子領域のボディ領域から第２素子領域の底部領域の間の距離」の一例である。実施形態の距離Ｌ６は、請求項の「分離領域と第１素子領域のボディ領域の間の距離」の一例である。実施形態の距離Ｌ７は、請求項の「分離領域と第２素子領域のボディ領域の間の距離」の一例である。

本明細書が開示する半導体装置の構成を、以下に列挙する。分離領域が、第１素子領域の底部領域から分離されているとともに第２素子領域の底部領域から分離されている。分離領域と第１素子領域の底部領域の間の距離、及び、分離領域と第２素子領域の底部領域の間の距離の両方が、第１トレンチと第２トレンチの間の距離の半分よりも短い。

本明明細書が開示する一例の半導体装置では、分離領域が、半導体基板の表面から、第１トレンチの底面及び第２トレンチの底面の何れよりも深い位置まで伸びている。

なお、上記の「深い位置」は、本明細書において、半導体基板の表面から遠い位置を意味する。

この構成によれば、底部領域から分離領域に空乏層が繋がり易くなる。

本明細書が開示する一例の半導体装置では、第１素子領域のボディ領域から第１素子領域の底部領域の間の距離、及び、第２素子領域のボディ領域から第２素子領域の底部領域の間の距離の両方が、分離領域と第１素子領域のボディ領域の間の距離、及び、分離領域と第２素子領域のボディ領域の間の距離の何れよりも短い。

この構成によれば、ボディ領域から伸びる空乏層が、分離領域に到達するより前に、底部領域に到達する。すなわち、空乏層が、ボディ領域から、底部領域を経由して、分離領域に伸びる。このように空乏層を伸展させることで、分離領域とボディ領域の間に電位差を生じさせることができ、分離領域の周囲での電界集中をより抑制することができる。

本明細書が開示する一例の半導体装置では、分離領域が、半導体基板の表面から、第１素子領域の底部領域の裏面側の端部及び第２素子領域の底部領域の裏面側の端部の何れよりも深い位置まで伸びている。

分離領域の裏面側の端部が底部領域の裏面側の端部よりも浅い位置（半導体基板の表面に近い位置）に配置されていると、分離領域の近傍で空乏層が凹状に分布し、電界が集中する。上記のように分離領域が各底部領域の裏面側の端部よりも深い位置まで伸びていると、分離領域の近傍で空乏層が凸状に分布し、電界集中を抑制することができる。

本明細書が開示する一例の半導体装置では、第１トレンチと第２トレンチの間の表面上に層間絶縁層が形成されており、層間絶縁層上にボンディングパッドが形成されている。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０：半導体装置
１２：半導体基板
２２：ソース領域
２６：ボディ領域
２８：ドリフト領域
３０：ドレイン領域
３２：底部領域
３４ａ、３４ｂ：トレンチ
３５：ゲート電極
３８：ゲート絶縁層
６２：ゲートパッド
６４：分離領域
８０ａ、８０ｂ：ソース電極
８４：ドレイン電極
９０ａ：第１素子領域
９０ｂ：第２素子領域
９２：境界領域

Claims (6)

1. 半導体装置であって、
   表面と裏面を有する半導体基板と、
   前記表面に形成されているゲートトレンチであって、第１トレンチと、前記第１トレンチから分離されているとともに前記表面において前記第１トレンチの長手方向の延長線上を伸びている第２トレンチを有するゲートトレンチと、
   前記ゲートトレンチの内面を覆っているゲート絶縁層と、
   前記ゲートトレンチ内に配置されており、前記ゲート絶縁層によって前記半導体基板から絶縁されているゲート電極、
   を有し、
   前記半導体基板が、前記第１トレンチに隣接する第１素子領域と、前記第２トレンチに隣接する第２素子領域を有しており、
   第１素子領域と第２素子領域の各々が、
   前記ゲートトレンチの長手方向に沿って伸びる前記ゲートトレンチの側面を覆っている前記ゲート絶縁層の側面部に接しており、前記表面に露出する第１導電型の第１領域と、
   前記第１領域の裏面側で前記側面部に接している第２導電型のボディ領域と、
   前記ボディ領域の裏面側で前記側面部に接しており、前記ボディ領域によって前記第１領域から分離されている第１導電型の第２領域と、
   前記ゲートトレンチの底面を覆っている前記ゲート絶縁層の底面部に接しており、前記第２領域によって前記ボディ領域から分離されている第２導電型の底部領域、
   を有しており、
   前記半導体基板が、前記第１トレンチと前記第２トレンチの間に配置されており、前記第１素子領域の前記ボディ領域及び前記第２素子領域の前記ボディ領域から分離されており、前記表面から前記第１素子領域の前記ボディ領域及び前記第２素子領域の前記ボディ領域の何れよりも深い位置まで伸びている第２導電型の分離領域をさらに有する、
   半導体装置。
2. 前記分離領域が、前記第１素子領域の前記底部領域から分離されているとともに前記第２素子領域の前記底部領域から分離されており、
   前記分離領域と前記第１素子領域の前記底部領域の間の距離、及び、前記分離領域と前記第２素子領域の前記底部領域の間の距離の両方が、前記第１トレンチと前記第２トレンチの間の距離の半分よりも短い請求項１の半導体装置。
3. 前記分離領域が、前記表面から、前記第１トレンチの底面及び前記第２トレンチの底面の何れよりも深い位置まで伸びている請求項１または２の半導体装置。
4. 前記第１素子領域の前記ボディ領域から前記第１素子領域の前記底部領域の間の距離、及び、前記第２素子領域の前記ボディ領域から前記第２素子領域の前記底部領域の間の距離の両方が、前記分離領域と前記第１素子領域の前記ボディ領域の間の距離、及び、前記分離領域と前記第２素子領域の前記ボディ領域の間の距離の何れよりも短い請求項１〜３のいずれか一項の半導体装置。
5. 前記分離領域が、前記表面から、前記第１素子領域の前記底部領域の裏面側の端部、及び、前記第２素子領域の前記底部領域の裏面側の端部の何れよりも深い位置まで伸びている請求項１〜４のいずれか一項の半導体装置。
6. 前記第１トレンチと前記第２トレンチの間の前記表面上に層間絶縁層が形成されており、
   前記層間絶縁層上に、ボンディングパッドが形成されている、
   請求項１〜５のいずれか一項の半導体装置。

Images