JP2016071368A - 表示装置、および表示装置の駆動方法 - Google Patents

表示装置、および表示装置の駆動方法 Download PDF

Info

Publication number
JP2016071368A
JP2016071368A JP2015187716A JP2015187716A JP2016071368A JP 2016071368 A JP2016071368 A JP 2016071368A JP 2015187716 A JP2015187716 A JP 2015187716A JP 2015187716 A JP2015187716 A JP 2015187716A JP 2016071368 A JP2016071368 A JP 2016071368A
Authority
JP
Japan
Prior art keywords
transistor
wiring
display device
electrically connected
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015187716A
Other languages
English (en)
Other versions
JP2016071368A5 (ja
JP6587481B2 (ja
Inventor
木村　肇
Hajime Kimura
肇 木村
三宅　博之
Hiroyuki Miyake
博之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016071368A publication Critical patent/JP2016071368A/ja
Publication of JP2016071368A5 publication Critical patent/JP2016071368A5/ja
Application granted granted Critical
Publication of JP6587481B2 publication Critical patent/JP6587481B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

【課題】表示動作に並行して外部補正を行うことができる表示装置を提供する。
【解決手段】マトリクス状に設けられた複数の画素と、当該画素の外部に設けられた読み出し回路と、を有し、当該画素は発光素子、および当該発光素子に電流を供給するトランジスタを有する表示装置において、当該表示装置のブランキング期間の間に、すべての画素が黒表示の行を選択して読み出し用の信号を入力し、選択された行の画素が有するトランジスタのしきい値の情報を読み出し回路で読み出し、且つ同時に選択された行以外の行の画素では表示を行い、選択された行に、黒表示用の信号を入力し、当該行の画素の表示を黒表示にする。
【選択図】図１

Description

本発明の一態様は、表示装置、および表示装置の駆動方法に関する。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、撮像装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
近年、テレビジョン受像機、パーソナルコンピュータ、または、スマートフォンなどさまざまな電子機器に表示装置が用いられており、表示装置は、高精細化、および、低消費電力化など様々な面で高性能化が図られている。
これら表示装置としては、複数の画素をマトリクス状に配置し、各画素に設けられたトランジスタを用いて各画素を制御するアクティブマトリクス型の表示装置がよく用いられる。アクティブマトリクス型の表示装置では、各画素をトランジスタで制御するため、画素間のトランジスタ特性のばらつき、または、トランジスタ特性の劣化が各画素の表示のばらつきとなって現れてしまう。そのため、表示にムラが生じることや、焼き付きが生じることがある。
表示素子として発光素子を用いたアクティブマトリクス型の表示装置では、画像信号に従って発光素子に供給する電流を制御する駆動用トランジスタが設けられている。この駆動用トランジスタのしきい値電圧、移動度、チャネル長、または、チャネル幅などの少なくとも一つが各画素でばらつくと、各画素の発光素子の輝度がばらつくことになってしまう。
このような発光素子の輝度のばらつきを防ぐ方法として、画素内部で駆動用トランジスタのしきい値のばらつきを補正する方式（以下、内部補正とも呼ぶ）が提案されている（特許文献１）。
また、画素の外部に駆動用トランジスタのしきい値を読み出して、しきい値のばらつきを補正した信号を入力する方式（以下、外部補正とも呼ぶ）が提案されている（特許文献２）。
特開２００８−２３３９３３号公報 特開２００３−１９５８１３号公報
外部補正を行う場合、画素の外部に、トランジスタに流れる電流を出力する場合がある。または、画素の外部に、トランジスタのある端子の電位を出力する場合がある。それに伴い、表示動作をしながら外部補正を行うと、発光素子に供給される電流が変化してしまうことが多い。このため、表示動作をしながら外部補正を行うと、表示が変化してしまう。このように、表示装置の表示動作に並行して外部補正を行うのは困難である。または、表示装置の表示動作を行わない期間において、外部補正を行う場合には、非常に多くの画素に対して補正動作を行う必要があるため、補正を行う期間が長くなってしまうという課題があった。
本発明の一態様は、新規な表示装置、新規な半導体装置、新規な表示装置の駆動方法、または、新規な半導体装置の駆動方法等を提供することを課題の一とする。
または、本発明の一態様は、表示動作に並行して外部補正を行うことができる表示装置等を提供することを課題の一とする。または、本発明の一態様は、表示動作に並行して外部補正を行うことができる表示装置等の駆動方法を提供することを課題の一とする。または、本発明の一態様は、表示ムラの少ない表示装置、および、その駆動方法を提供することを課題の一とする。または、本発明の一態様は、精細な表示を行うことができる表示装置、および、その駆動方法を提供することを課題の一とする。または、本発明の一態様は、トランジスタの特性ばらつきの影響を低減することができる半導体装置、および、その駆動方法を提供することを課題の一とする。または、本発明の一態様は、トランジスタのしきい値電圧のばらつきの影響を低減することができる半導体装置、および、その駆動方法を提供することを課題の一とする。または、本発明の一態様は、トランジスタの移動度のばらつきの影響を低減することができる半導体装置、および、その駆動方法を提供することを課題の一とする。
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、及び／又は他の課題のうち、少なくとも一つの課題を解決するものである。
本発明の一態様は、画素を有する表示装置であって、画素は、トランジスタと、表示素子と、を有し、１フレーム期間は、アドレス期間と、ブランキング期間と、を有し、アドレス期間において、画素に映像信号が入力され、ブランキング期間において、トランジスタから電流が出力されることを特徴とする表示装置である。
または、本発明の一態様は、画素を有する表示装置であって、画素は、トランジスタと、表示素子と、を有し、１フレーム期間は、アドレス期間と、ブランキング期間と、を有し、アドレス期間において、画素に映像信号が入力され、ブランキング期間において、画素から、トランジスタの端子の電位が出力されることを特徴とする表示装置である。
または、本発明の一態様は、上記構成において、映像信号は、表示素子が非表示状態となるための信号であることを特徴とする表示装置である。
または、本発明の一態様は、画素を有する表示装置であって、画素は、トランジスタと、表示素子と、を有し、１フレーム期間は、アドレス期間と、ブランキング期間と、を有し、アドレス期間において、画素に第１の信号が入力され、ブランキング期間において、画素に第２の信号が入力され、ブランキング期間において、トランジスタから電流が出力され、第１の信号は、表示素子が非表示状態となるための信号であり、電流は、第２の信号に応じた大きさを有することを特徴とする表示装置である。
または、本発明の一態様は、第１および第２の画素を有する表示装置であって、第１の画素は、第１のトランジスタと、第１の表示素子と、を有し、第２の画素は、第２のトランジスタと、第２の表示素子と、を有し、第１の画素は、第１の配線と電気的に接続され、第２の画素は、第１の配線と電気的に接続され、第１の期間において、第１の表示素子は、表示状態であり、第２の表示素子は、非表示状態であり、第２のトランジスタから第１の配線へ電流が出力されることを特徴とする表示装置である。
または、本発明の一態様は、上記構成において、第２の期間において、第１の画素に第１の信号が入力され、第２の画素に第２の信号が入力され、第１の信号は、第１の表示素子が表示状態となるための信号であり、第２の信号は、第２の表示素子が非表示状態となるための信号であり、第２の画素に第３の信号が入力され、電流は、第３の信号に応じた大きさを有することを特徴とする表示装置である。
本発明の一態様は、複数の第１乃至第５の配線と、マトリクス状に設けられた複数の画素と、読み出し回路と、を有する表示装置であって、複数の画素のそれぞれは、発光素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、を有し、複数の第１の配線のそれぞれは、行方向に延びるように設けられ、複数の第２の配線のそれぞれは、列方向に延びるように設けられ、複数の第４の配線のそれぞれは、行方向に延びるように設けられ、複数の第５の配線のそれぞれは、列方向に延びるように設けられ、第１のトランジスタのゲートは、第１の配線と電気的に接続され、第１のトランジスタのソースまたはドレインの一方は、第２の配線と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、第２のトランジスタのゲートと電気的に接続され、第２のトランジスタのソースまたはドレインの一方は、第３の配線と電気的に接続され、第２のトランジスタのソースまたはドレインの他方は、第３のトランジスタのソースまたはドレインの一方と電気的に接続され、第３のトランジスタのゲートは、第４の配線と電気的に接続され、第３のトランジスタのソースまたはドレインの他方は、第５の配線と電気的に接続され、発光素子は、第２のトランジスタのソースまたはドレインの他方と電気的に接続され、読み出し回路は、第５の配線と電気的に接続され、当該表示装置のブランキング期間の間に、すべての画素が黒表示の行について、第１の配線によって第１のトランジスタをオン状態とし、第４の配線によって第３のトランジスタをオン状態とし、第２の配線によって第２のトランジスタをオン状態とし、第２のトランジスタの電流特性の情報を読み出し回路で読み出し、第２の配線を介して行の画素の表示を黒表示にすることを特徴とする表示装置である。
本発明の他の一態様は、複数の第１乃至第５の配線と、マトリクス状に設けられた複数の画素と、読み出し回路と、を有する表示装置であって、複数の画素のそれぞれは、発光素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、を有し、複数の第１の配線のそれぞれは、行方向に延びるように設けられ、複数の第２の配線のそれぞれは、列方向に延びるように設けられ、複数の第４の配線のそれぞれは、行方向に延びるように設けられ、第１のトランジスタのゲートは、第１の配線と電気的に接続され、第１のトランジスタのソースまたはドレインの一方は、第２の配線と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、発光素子と電気的に接続され、第２のトランジスタのゲートは、第３のトランジスタのソースまたはドレインの一方と電気的に接続され、第２のトランジスタのソースまたはドレインの一方は、第３の配線と電気的に接続され、第２のトランジスタのソースまたはドレインの他方は、発光素子と電気的に接続され、第３のトランジスタのゲートは、第４の配線と電気的に接続され、第３のトランジスタのソースまたはドレインの他方は、第５の配線と電気的に接続され、読み出し回路は、第２の配線と電気的に接続され、当該表示装置のブランキング期間の間に、すべての画素が黒表示の行について、第１の配線によって第１のトランジスタをオン状態とし、第４の配線によって第３のトランジスタをオン状態とし、第２の配線によって第２のトランジスタをオン状態とし、第２のトランジスタの電流特性の情報を読み出し回路で読み出し、第２の配線を介して行の画素の表示を黒表示にすることを特徴とする表示装置である。
本発明の他の一態様は、複数の第１乃至第５の配線と、マトリクス状に設けられた複数の画素と、読み出し回路と、を有する表示装置であって、複数の画素のそれぞれは、発光素子と、第１のトランジスタと、ｐチャネル型の第２のトランジスタと、第３のトランジスタと、を有し、複数の第１の配線のそれぞれは、行方向に延びるように設けられ、複数の第２の配線のそれぞれは、列方向に延びるように設けられ、複数の第４の配線のそれぞれは、行方向に延びるように設けられ、複数の第５の配線のそれぞれは、列方向に延びるように設けられ、第１のトランジスタのゲートは、第１の配線と電気的に接続され、第１のトランジスタのソースまたはドレインの一方は、第２の配線と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、第２のトランジスタのゲートと電気的に接続され、第２のトランジスタのソースまたはドレインの一方は、第３のトランジスタのソースまたはドレインの一方と電気的に接続され、第２のトランジスタのソースまたはドレインの他方が、第３の配線と電気的に接続され、第３のトランジスタのゲートは、第４の配線と電気的に接続され、第３のトランジスタのソースまたはドレインの他方は、第５の配線と電気的に接続され、発光素子は、第２のトランジスタのソースまたはドレインの一方と電気的に接続され、読み出し回路は、第５の配線と電気的に接続され、当該表示装置のブランキング期間の間に、すべての画素が黒表示の行について、第１の配線によって第１のトランジスタをオン状態とし、第４の配線によって第３のトランジスタをオン状態とし、第２の配線によって第２のトランジスタをオン状態とし、第２のトランジスタの電流特性の情報を読み出し回路で読み出し、第２の配線を介して行の画素の表示を黒表示にすることを特徴とする表示装置である。
上記において、第２のトランジスタの電流特性の情報を読み出し回路で読み出す間、黒表示の行の発光素子に順方向のバイアスがかからないことが好ましい。上記において、第２のトランジスタのゲートと、ソースまたはドレインの他方との間に容量素子が設けられることが好ましい。第２のトランジスタの電流特性の情報として、第２のトランジスタの電流値を読み出してもよい。
本発明の他の一態様は、マトリクス状に設けられた複数の画素と、当該画素の外部に設けられた読み出し回路と、を有し、当該画素は発光素子、および当該発光素子に電流を供給するトランジスタを有する表示装置において、当該表示装置のブランキング期間の間に、すべての画素が黒表示の行を選択して読み出し用の信号を入力し、選択された行の画素が有するトランジスタの電流特性の情報を読み出し回路で読み出し、且つ同時に選択された行以外の行の画素では表示を行い、選択された行に、黒表示用の信号を入力し、当該行の画素の表示を黒表示にすることを特徴とする表示装置の駆動方法である。
上記において、選択された行の画素が有するトランジスタの電流特性の情報を読み出し回路で読み出す間、選択された行の発光素子に順方向のバイアスがかからないことが好ましい。上記において、トランジスタの電流特性の情報として、トランジスタの電流値を読み出してもよい。
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、及び図面に記載されている。
本発明の一態様は、新規な表示装置、新規な半導体装置、新規な表示装置の駆動方法、または、新規な半導体装置の駆動方法等を提供することができる。
または、本発明の一態様は、表示動作に並行して外部補正を行うことができる表示装置等を提供することができる。または、本発明の一態様は、表示動作に並行して外部補正を行うことができる表示装置等の駆動方法を提供することができる。または、本発明の一態様によれば、表示ムラの少ない表示装置、および、その駆動方法を提供することができる。または、本発明の一態様によれば、精細な表示を行うことができる表示装置、および、その駆動方法を提供することができる。または、本発明の一態様によれば、トランジスタの特性ばらつきの影響を低減することができる半導体装置、および、その駆動方法を提供することができる。または、本発明の一態様によれば、トランジスタのしきい値電圧のばらつきの影響を低減することができる半導体装置、および、その駆動方法を提供することができる。または、本発明の一態様によれば、トランジスタの移動度のばらつきの影響を低減することができる半導体装置、および、その駆動方法を提供することができる。
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び／又は他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
本発明の一態様を説明するためのタイミングチャートおよびフローチャート。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための上面図および断面図。 本発明の一態様を説明するための上面図および断面図。 本発明の一態様を説明するための上面図および断面図。 本発明の一態様を説明するための上面図。 本発明の一態様を説明するための上面図および断面図。 本発明の一態様を説明するための上面図および断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するためのバンド構造の模式図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための斜視図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための斜視図。 本発明の一態様を説明するための電子機器の図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略して言及することもありうる。
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る表示装置の構成および駆動方法について、図１乃至図１１を用いて説明する。
〈表示装置の外部補正の方法〉
開示する発明の一態様に係る表示装置の駆動方法について示すタイミングチャートを図１（Ａ）に示す。図１（Ａ）に示すタイミングチャートは、図の横方向に経過時間を、縦方向に走査する行をとっている。
本実施の形態で説明する表示装置は、ｍ行ｎ列（ｍ、ｎともに２以上の整数）のマトリクス状に設けられた複数の画素を有する。また、当該画素は、発光素子および当該発光素子に電流を供給するトランジスタ（以下、駆動用トランジスタと呼ぶ場合がある。）を有する。また、画素が設けられた画素部の外部に駆動用トランジスタの電流特性の情報を読み出すことができる機能を有する回路（以下、読み出し回路と呼ぶ場合がある。）を有する。電流特性の例としては、所定の電圧が駆動用トランジスタに供給された場合の電流値、または、駆動用トランジスタのしきい値電圧、もしくは、しきい値電圧に応じた電圧、などがあげられる。なお、読み出し回路は、表示装置、表示装置と接続されたＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）、または、表示モジュールに設けられている場合がある。
図１（Ａ）に示すように、本実施の形態に示す表示装置は、１行目からｍ行目まで行ごとに順番に画素を走査し、この走査を繰り返すことによって画像を表示する。１行目の走査を開始してからｍ行目まで走査を行って、再度１行目の走査を行うまでの時間を１フレーム期間と呼ぶ。１フレーム期間には、ｍ行目の走査を行ってから再度１行目の走査を行うまで、ブランキング期間と呼ばれる画像を表示するための走査が行われない期間がある。なお、１行目の走査を開始してからｍ行目まで走査を行う期間を、アドレス期間、または、信号書き込み期間などと呼ぶことがある。つまり、１フレーム期間は、アドレス期間とブランキング期間とから構成される。ただし、１フレーム期間が、複数のサブフレーム期間を有する場合もある。その場合、各サブフレーム期間は、それぞれ、アドレス期間を有する場合がある。また、ある行において選択されて映像信号が入力され、次のフレーム期間において、再度行が選択されて新たな信号が入力されるまでの期間を、表示期間と呼ぶことがある。つまり、ある画素について、実質的に１つの階調の表示を行っている期間を表示期間と呼ぶことがある。なお、表示期間の長さは、全ての行で同じであるが、表示期間が始まるタイミングと終わるタイミングは、行によって変わってくることが多い。
画像を表示するための走査を行っている間に、駆動用トランジスタの電流特性を読み出そうとすると、読み出しのための信号の入力によって画像の表示が乱れてしまう場合がある。しかしながら、ブランキング期間に画素が黒表示の行を選択して電流特性の読み出しを行うことで、当該行の黒表示を乱すことなく、電流特性の読み出しを行うことができる。特に、例えば、１行すべての画素が黒表示の場合には、電流特性の読み出しを容易に行うことが出来る。なお、黒表示の状態のことを、非表示の状態、と呼ぶ場合もある。または、黒表示の状態のことを、階調数がゼロの状態、と呼ぶ場合もある。また、黒以外の階調の表示を行っている状態のことを、表示の状態、と呼ぶ場合もある。または、黒以外の階調の表示を行っている状態のことを、階調数がゼロより大きい状態、と呼ぶ場合もある。最も明るい階調の表示を行っている状態のことを、白表示の状態、と呼ぶ場合もある。または、最も明るい階調の表示を行っている状態のことを、最高階調数での表示の状態、と呼ぶ場合もある。
本実施の形態では、一例としては、ブランキング期間の間に、１行すべての画素が黒表示の行の駆動用トランジスタの電流特性の情報を読み出すことによって、駆動用トランジスタの電流特性のばらつきを補正する表示装置の駆動方法について説明する。
図１（Ｂ）に本実施の形態に示す表示装置の駆動方法のフローチャートを示す。図１（Ｂ）に示すように、表示装置の駆動方法をＳＴＥＰ１乃至ＳＴＥＰ３に分けて説明する。
図１（Ｂ）に示すように、本実施の形態に示す表示装置は、ブランキング期間が開始すると、全ての画素が黒表示の行を選択して、選択した行に電流特性の情報を読み出すための信号（以下、読み出し用の信号と呼ぶ場合がある。）を入力する（ＳＴＥＰ１）。図１（Ａ）に示すように、ブランキング期間のＳＴＥＰ１においても、例えば、ゲート線駆動回路がシフトレジスタ回路を有する場合には、１行目からｍ行目まで行ごとに順番に走査する。そして、黒表示の行のみの選択を行う。つまり、黒表示の行以外の行は、選択はしない。つまり、１行目からｍ行目まで行ごとに順番に走査するのは、あくまでもゲート線駆動回路の中のみであり、ゲート線駆動回路から、全ての画素に、選択信号が供給されるわけではない。あくまでも、黒表示の行のみ、選択信号が供給される。これにより、黒表示の行以外の行の画素に保存された信号が保持され続けることとなる。なお、ゲート線駆動回路として、デコーダ回路などが使用されている場合には、任意の順序で、任意の行を選択できる。したがって、その場合には、ブランキング期間において、ゲート線駆動回路が１行目からｍ行目まで行ごとに順番に走査する必要はない。走査せずに、所定の行（黒表示の行）のみをすぐに選択して、読み出し用の信号を画素に入力すればよい。なお、選択する行は、１行のみであることが望ましい。これにより、信号が混じってしまうことを防ぐことが出来る。
読み出し信号の入力を行った時、選択された画素の発光素子が黒表示を維持できるように、当該発光素子に逆方向のバイアスが印加されることが好ましい。また、少なくともＳＴＥＰ３まで黒表示の状態を維持できるように、順方向のバイアスが印加されるとしても微弱な電位差に抑えるものとする。微弱な電位差としては、数ボルト程度以下が好ましく、例えば、２ボルト以下、より好ましくは１ボルト以下とする。
ここで、選択した行以外の行については、読み出し用の信号が入力されないように、非選択信号が供給されている。そのため、画素内では、アドレス期間中に入力された映像信号が維持される。
次に、本実施の形態に示す表示装置は、選択した行の駆動用トランジスタの電流特性の情報を読み出し回路で読み出す（ＳＴＥＰ２）。その場合、例えば、選択された画素では、トランジスタの電流特性を読み出すためのスイッチまたはトランジスタが、オン状態となっている。
ここで、ＳＴＥＰ２で読み出す電流特性の情報としては、駆動用トランジスタの電流特性のばらつきに関する情報ならばどのような情報でもよい。例えば、駆動用トランジスタの電流値でもよいし、駆動用トランジスタのしきい値電圧でもよい。なお、電流値を読み出せば、その大きさから、しきい値電圧、移動度、チャネル長、または、チャネル幅などの少なくとも一つが、どのようにばらついているのか、または、劣化しているのか、を知ることが出来る。例えば、読み出す情報が電流値である場合、その電流は、ＳＴＥＰ１において入力された読み出し用の信号に応じた大きさを有する。
なお、ＳＴＥＰ２において、所定の行が選択され続けて、かつ、所定の行に読み出し用の信号が入力され続けていてもよい。または、画素に読み出し用の信号が保持されていれば、ＳＴＥＰ２において、所定の行に、読み出し用の信号が入力され続けていなくてもよい。
次に、本実施の形態に示す表示装置は、選択した行に黒表示用の信号を入力して、当該行の画素を黒表示にする（ＳＴＥＰ３）。ＳＴＥＰ１で入力された読み出し用の信号は駆動用トランジスタをオン状態にする信号であり、この信号が入力された状態のままにしておくと本来黒表示を行う行が発光してしまう。これを防ぐためＳＴＥＰ３で再度選択した行に黒表示用の信号の入力を行う。
なお、ＳＴＥＰ１の場合と同様、ＳＴＥＰ３の場合において、例えば、ゲート線駆動回路がシフトレジスタ回路を有する場合には、１行目からｍ行目まで行ごとに順番に走査する。そして、黒表示の行のみの選択を行う。つまり、黒表示の行以外の行は、選択はしない。つまり、１行目からｍ行目まで行ごとに順番に走査するのは、あくまでもゲート線駆動回路の中のみであり、ゲート線駆動回路から、全ての画素に、選択信号が供給されるわけではない。あくまでも、黒表示の行のみ、選択信号が供給される。これにより、黒表示の行以外の行の画素に保存された信号が保持され続けることとなる。なお、ゲート線駆動回路として、デコーダ回路などが使用されている場合には、任意の順序で、任意の行を選択できる。したがって、その場合には、ゲート線駆動回路が１行目からｍ行目まで行ごとに順番に走査する必要はない。走査せずに、所定の行（黒表示の行）のみをすぐに選択して、黒表示用の信号を画素に入力すればよい。
なお、ＳＴＥＰ２において、所定の行が選択されつづけている場合には、ＳＴＥＰ３においても、所定の行を選択しつづけてもよい。そして、選択した行に黒表示用の信号を入力した後で、所定の行を非選択状態にしてもよい。
なお、選択された黒表示の行以外の行では、ブランキング期間中であっても、表示動作を行っていることになる。
図１（Ａ）に示すように、ＳＴＥＰ３が終わると、本実施の形態に示す表示装置は１フレーム期間を終わらせ、次のフレームの表示を開始する。ここで、ＳＴＥＰ２で読み出された電流特性の情報に従って、電流特性のばらつきを補正した信号を作成し、画素に入力することができる。
なお、ＳＴＥＰ３が終わると、例えば、選択された画素では、トランジスタの電流特性を読み出すためのスイッチまたはトランジスタが、オフ状態となっている。
これにより、表示動作に並行して外部補正を行うことができることになる。または、これにより、表示ムラの少ない表示装置を実現できる。または、これにより、精細な表示を行うことができる表示装置を実現できる。または、これにより、トランジスタの特性ばらつきの影響を低減することができる半導体装置を実現できる。または、これにより、トランジスタのしきい値電圧のばらつきの影響を低減することができる半導体装置を実現できる。または、これにより、トランジスタの移動度のばらつきの影響を低減することができる半導体装置を実現できる。
なお、図１（Ｂ）に示すように、ブランキング期間中に複数回ＳＴＥＰ１およびＳＴＥＰ２を繰り返してからＳＴＥＰ３を行うようにしてもよい。例えば、ブランキング期間中に１行すべての画素が黒表示の行が複数個ある場合、複数回ＳＴＥＰ１およびＳＴＥＰ２を繰り返すことができる。または、１つのフレーム期間内においては、何れか一つの行のみを対象にして、ＳＴＥＰ１からＳＴＥＰ３を実行してもよい。他の行は、次以降のフレーム期間において、ＳＴＥＰ１からＳＴＥＰ３を実行してもよい。
また、画像の表示を始めてから一度も１行すべての画素が黒表示にならなかった行については、例えば、表示装置の電源が切られる際、表示装置の電源が入力された直後、所定の期間中に表示装置が使用されていないとき、深夜、または、早朝などの少なくとも一つに当該行の駆動用トランジスタの電流特性の情報を読み出しておくことが好ましい。
以上の駆動方法を用いて表示装置の各画素の駆動用トランジスタの電流特性のばらつきを補正することができる。この駆動方法においては、表示装置の表示動作と並行して駆動用トランジスタの電流特性のばらつきを補正することができる。
これにより、開示する発明の一態様に係る表示装置を組み込んだ製品について、出荷前検査を行うとき、製品の表示検査をしながら、製品の画素の発光輝度のばらつきの補正を行うことができる。よって、製品の出荷前の検査期間を短縮することができるので、製品のコストダウンを図ることができる。
また、上記の表示装置の駆動方法は、出荷した後の製品においても、電源を入れて画像を表示するたびに行われる。よって、製品出荷後の経時的な劣化などによる発光輝度のばらつきについても、自動的に補正を行うことができる。これにより、製品寿命の延長を図ることができる。
なお、上記の表示装置の駆動方法においては、ブランキング期間に電流特性の情報を読み出していたが、本実施の形態に示す表示装置の駆動方法は必ずしもこれに限られるものではない。例えば、表示画面が暗転して全画素が黒表示となっているとき、または、動画特性を向上させるために、黒画面挿入を行っているとき、などに電流特性の情報の読み出しを行ってもよい。
〈表示装置の構成〉
次に、開示する発明の一態様に係る表示装置の具体的な構成の一例について、図２のブロック図および図３の回路図を用いて説明する。図２は、（ｍ×ｎ）個の画素２０を有する画素部１５と周辺回路のブロック図の一例である。
図２に示す表示装置は、駆動回路１１と、駆動回路１２と、回路部１３と、画素２０が縦ｍ個（行）×横ｎ個（列）のマトリクス状に設けられた画素部１５と、行方向に延設して設けられた配線ＳＬ＿１乃至ＳＬ＿ｍ（ｍは２以上の整数）と、行方向に延設して設けられた配線ＧＬ＿１乃至ＧＬ＿ｍと、列方向に延設して設けられた配線ＤＬ＿１乃至ＤＬ＿ｎ（ｎは２以上の整数）と、配線ＩＬ＿１乃至ＩＬ＿ｎと、を有する。
駆動回路１１は、配線ＳＬ＿１乃至ＳＬ＿ｍ、配線ＧＬ＿１乃至ＧＬ＿ｍと電気的に接続されている。駆動回路１１は、画素または行を選択する機能を有している。または、駆動回路１１は、画素または行を、１行ずつ順次選択する機能を有している。または、駆動回路１１は、特定の画素または行を選択する機能を有している。または、駆動回路１１は、画素に、選択信号または非選択信号を出力する機能を有している。したがって、駆動回路１１は、ゲート線駆動回路、または、スキャン線駆動回路としての機能を有している。
また、駆動回路１２は、配線ＤＬ＿１乃至ＤＬ＿ｎと、電気的に接続されている。駆動回路１２は、画素または列に、映像信号を供給する機能を有している。または、駆動回路１２は、画素または列に、読み出し用の信号を供給する機能を有している。したがって、駆動回路１２は、ソース線駆動回路、データ線駆動回路、または、ビデオ信号線駆動回路としての機能を有している。
回路部１３（以下、読み出し回路部と呼ぶ場合がある）は、配線ＩＬ＿１乃至ＩＬ＿ｎと電気的に接続されている。または、回路部１３は、配線ＤＬ＿１乃至ＤＬ＿ｎと、電気的に接続されている。回路部１３は、画素から出力される情報を読み取る機能を有している。または、回路部１３は、画素の中の端子の電位を読み取る機能を有している。
なお、配線ＤＬ＿１乃至ＤＬ＿ｎが、回路部１３および駆動回路１２と接続されている場合には、図４に示すように、スイッチ１８ａ＿１乃至１８ａ＿ｎ、およびスイッチ１８ｂ＿１乃至１８ｂ＿ｎが設けられている。そして、それぞれのスイッチを切り替えて、配線ＤＬ＿１乃至ＤＬ＿ｎと、いずれか一つの回路との間が導通している場合がある。
なお、駆動回路１２と回路部１３とは、一つの回路にまとまって設けられる場合もある。
図３にｉ行（ｉは１以上ｍ以下の整数）ｊ列（ｊは１以上ｎ以下の整数）の画素２０＿（ｉ，ｊ）の構成を示す。画素２０＿（ｉ，ｊ）は、トランジスタ２１、トランジスタ２２、トランジスタ２３、発光素子２４および容量素子２５を有している。なお、それぞれのトランジスタは、マルチゲート構造、つまり、複数のトランジスタが直列に接続されたような構造を取っていてもよい。なお、それぞれのトランジスタは、チャネルの上下にゲート電極が設けられているような構造を取っていてもよい。画素２０＿（ｉ，ｊ）が有するこれらの素子は、配線ＧＬ＿ｉ、配線ＳＬ＿ｉ、配線ＤＬ＿ｊ、配線ＣＬ＿ｊおよび配線ＩＬ＿ｊとそれぞれ電気的に接続されている。なお、配線ＣＬ＿１乃至配線ＣＬ＿ｎについては、図２には示していないが、列方向に延設して設けられているものとする。また、配線ＣＬは図３では列方向に延設して設けられているが、これに限られることなく、延設する方向を適宜変えてもよい。例えば、列方向に設けた配線と、行方向に設けた配線とを用いて、相互に接続して構成してもよい。
具体的な画素２０＿（ｉ，ｊ）の接続関係は、以下のようになる。トランジスタ２１は、ゲート電極が、配線ＧＬ＿ｉと電気的に接続され、ソース電極またはドレイン電極の一方が、配線ＤＬ＿ｊと電気的に接続され、ソース電極またはドレイン電極の他方が、トランジスタ２２のゲート電極と電気的に接続される。トランジスタ２２は、ソース電極またはドレイン電極の一方が、配線ＣＬ＿ｊと電気的に接続され、ソース電極またはドレイン電極の他方が、トランジスタ２３のソース電極またはドレイン電極の一方、および発光素子２４の電極の一方（以下、画素電極と呼ぶ場合がある。）と電気的に接続される。トランジスタ２３は、ゲート電極が、配線ＳＬ＿ｉと電気的に接続され、ソース電極またはドレイン電極の他方が、配線ＩＬ＿ｊと電気的に接続される。発光素子２４は、電極の他方（以下、共通電極と呼ぶ場合がある。）に共通電位が与えられる。
また、配線ＩＬ＿ｊは、回路部１３に含まれる読み出し回路１６と電気的に接続される。なお、配線ＩＬ＿ｊは、読み出し動作を行わない場合、または、アドレス期間中には、別の回路、例えば、一定の電位を供給する機能を有する回路に接続されていてもよい。例えば、配線ＩＬ＿ｊは、一定の電位を供給する配線に接続されていてもよい。なお、配線ＩＬ＿ｊが、読み出し回路１６および別の回路１７と接続されている場合には、図５に示すように、配線ＩＬ＿ｊと読み出し回路１６の間にスイッチ１９ａが、配線ＩＬ＿ｊと回路１７の間にスイッチ１９ｂが、設けられている。そして、それぞれのスイッチを切り替えて、配線ＩＬ＿ｊと、いずれか一つの回路との間が導通している場合がある。
また、容量素子２５は、電極の一方が、トランジスタ２１のソース電極またはドレイン電極の他方、およびトランジスタ２２のゲート電極と電気的に接続され、電極の他方が、トランジスタ２２のソース電極またはドレイン電極の他方、トランジスタ２３のソース電極またはドレイン電極の一方、および発光素子２４の画素電極と電気的に接続される。このように容量素子２５を設けることで、トランジスタ２２のゲート電極に多くの電荷を保持することができ、映像情報の保持期間をより長くすることができる。
なお、容量素子２５は必ずしも設ける必要はなく、例えば、トランジスタ２２の寄生容量が大きい場合は、当該寄生容量で容量素子２５の代替とすることができる。
駆動回路１１は、配線ＧＬによってトランジスタ２１のオン状態とオフ状態を制御することができ、配線ＳＬによってトランジスタ２３のオン状態とオフ状態を制御することができる。
駆動回路１２は、配線ＤＬを介して映像信号または読み出し用の信号をトランジスタ２２のゲート電極に与えることができる。
回路部１３は、配線ＩＬ＿１乃至ＩＬ＿ｎに対応して読み出し回路１６を有している。読み出し回路１６は、各画素２０のトランジスタ２２から電流特性の情報を読み出すことができる。
配線ＣＬは、発光素子２４に電流を供給する高電位電源線として機能する。
ただし、駆動回路１１、駆動回路１２および回路部１３の構成は上記に限定されるものではなく、駆動回路１１、駆動回路１２および回路部１３を設ける位置を変えても良いし、これらのうち複数の駆動回路の機能を一つの駆動回路にまとめる構成としても良い。例えば、図２では駆動回路１１が画素部１５の片側だけに設けられているが、駆動回路１１を分割し、画素部１５の両側に設けるような構成としてもよい。また、図２では、駆動回路１２と回路部１３を分割して設けているが、これを一つの駆動回路部としてまとめる構成としてもよい。
また、駆動回路１１、駆動回路１２および回路部１３の位置、機能などを変更するのに伴い、配線ＧＬ、配線ＳＬ、配線ＤＬ、配線ＩＬおよび配線ＣＬの延設する方向、本数などを適宜変更することができる。例えば、配線ＩＬを行方向に延設して設ける構成としてもよい。また、例えば、配線ＧＬと配線ＳＬを一種類の配線にまとめる構成としてもよい。その場合の回路図を図６に示す。一種類の配線にまとめる場合には、配線ＧＬと配線ＳＬとを同時にオンオフする場合と同等となる。したがって、配線ＧＬと配線ＳＬとを同時にオンオフするような駆動方法を採用する場合には、配線ＧＬと配線ＳＬを一種類の配線にまとめることが出来る。
発光素子２４を流れる電流の大きさは、画素２０に入力される映像信号の大きさに応じて制御されたトランジスタ２２にしたがって制御される。また、発光素子２４の輝度は、画素電極と共通電極の間に流れる電流量によって定まる。例えば、ＯＬＥＤ（有機発光ダイオード）を発光素子２４として用いる場合、アノードとカソードのいずれか一方が画素電極として機能し、他方が共通電極として機能する。図３では、発光素子２４のアノードを画素電極として用い、発光素子２４のカソードを共通電極として用いた画素２０の構成を例示している。
なお、トランジスタの極性、発光素子の向き、配線の電位、および、信号の電位などを変更した回路構成で動作することもできる。一例として、図３を変形した場合の例を図７に示す。図７では、トランジスタ２１乃至トランジスタ２３をＰチャネル型とし、発光素子２４の向きを図１２とは逆にしている。なお、図３に示す画素回路以外にも、同様に回路を構成することができる。
画素２０が有する、トランジスタ２１乃至トランジスタ２３、およびその他のトランジスタの少なくとも一つには、酸化物半導体を用いることが出来る。または、非晶質、微結晶、多結晶、又は単結晶の、シリコン、又はゲルマニウムなどの半導体を用いることができる。特に、トランジスタ２１が酸化物半導体をチャネル形成領域に含むことで、トランジスタ２１のオフ電流を極めて小さくすることができる。そして、このようなトランジスタ２１を画素２０に用いることで、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジスタをトランジスタ２１に用いる場合に比べて、トランジスタ２２のゲートまたは容量素子２５に蓄積された電荷のリークを防ぐことができる。
また、静止画のように、連続する幾つかのフレーム期間に渡って、画素部１５に同じ画像情報を有する映像信号が書き込まれる場合などは、駆動周波数を低くする、言い換えると一定期間内における画素部１５への映像信号の書き込み回数を少なくしても、画像の表示を維持することができる。例えば、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）をトランジスタ２１の半導体膜に用いることで、映像信号の書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上にすることができる。そして、映像信号が書き込まれる間隔を長くすればするほど、消費電力をより低減することができる。
また、映像信号の電位をより長い期間に渡って保持することができるため、トランジスタ２２のゲートの電位を保持するための容量素子２５を画素２０に設けなくとも、表示される画質が低下するのを防ぐことができる。
また、各トランジスタは、ゲートを半導体膜の片側において少なくとも有していれば良いが、半導体膜を間に挟んで存在する一対のゲートを有していても良い。
また、図３では、トランジスタがすべてｎチャネル型である場合を例示している。画素２０内のトランジスタがすべて同じチャネル型である場合、トランジスタの作製工程において、半導体膜に一導電性を付与する不純物元素の添加などの工程を、一部省略することができる。ただし、表示装置では、必ずしも画素２０内のトランジスタがすべてｎチャネル型である必要はない。例えば、トランジスタ２１およびトランジスタ２３をＰチャネル型にしてもよい。
また、トランジスタ２１およびトランジスタ２３の代わりに、電気的スイッチ、機械的スイッチ、または、ＭＥＭＳ素子などを用いてもよい。
〈表示装置の駆動方法〉
次に、図１を用いて図２および図３に示す表示装置の駆動方法の一例について説明する。特に、図３に示すｉ行ｊ列の画素２０＿（ｉ，ｊ）に注目して説明を行う。なお、以下においては、ｉ行目の画素２０がすべて黒表示になる場合について説明する。
まず、１フレーム期間のアドレス期間が開始すると、図１（Ａ）に示すように、１行目からｍ行目まで行ごとに順番に画素を走査していく。ｉ行目の画素が選択されると、配線ＳＬ＿ｉに選択信号が入力され、トランジスタ２３がオン状態となる。トランジスタ２３がオン状態となると、配線ＩＬ＿ｊとトランジスタ２２のソース電極またはドレイン電極の他方（以下、トランジスタ２２のソース電極と呼ぶ場合がある）が導通し、トランジスタ２２のソース電極に配線ＩＬ＿ｊの電位が与えられる。なお、配線ＩＬ＿ｊの電位は、発光素子２４が発光状態とならないような電位である。例えば、配線ＩＬ＿ｊの電位は、発光素子２４の共通電極の電位と同じ電位である。
その後、または、同時に、配線ＧＬ＿ｉに選択信号が入力され、トランジスタ２１がオン状態となる。トランジスタ２１がオン状態となると、配線ＤＬ＿ｊとトランジスタ２２のゲート電極が導通する。ここで、配線ＤＬ＿ｊは画素２０＿（ｉ，ｊ）の映像信号が与えられているため、トランジスタ２２のゲート電極に画素２０＿（ｉ，ｊ）の映像信号に対応する電位が与えられる。つまり、トランジスタ２２のゲート―ソース間に、配線ＤＬ＿ｊの電位と配線ＩＬ＿ｊの電位との間の電圧が供給される。
これにより、トランジスタ２２のゲート―ソース間の電位差が安定し、トランジスタ２２のゲート電極または容量素子２５に保持された映像信号に応じた電流を、配線ＣＬ＿ｊから発光素子２４に供給することが可能となる。
なお、配線ＧＬ＿ｉと配線ＣＬ＿ｊとが１本にまとめられている場合は、配線ＧＬ＿ｉと配線ＣＬ＿ｊとが、同時に選択される場合と同様の動作を行うこととなる。
ｉ＋１行目の画素が選択されると、配線ＧＬ＿ｉおよび配線ＳＬ＿ｉに入力されていた選択信号が供給されなくなり、配線ＧＬ＿ｉおよび配線ＳＬ＿ｉには、非選択信号が供給される。その結果、トランジスタ２１およびトランジスタ２３がオフ状態となる。これにより、トランジスタ２２のゲート−ソース間の電位差が保持されて、次のフレームで画素２０＿（ｉ，ｊ）が選択されるまで発光素子２４の発光状態または非発光状態が維持される。そして、トランジスタ２２のゲート―ソース間の電圧に応じた電流が、トランジスタ２２から発光素子２４に供給される。そのため、映像信号に応じた画像を表示することが可能となる。仮に、配線ＤＬ＿ｊから供給された映像信号が黒表示の信号の場合には、トランジスタ２２には電流が流れず、発光素子２４にも電流が流れない。その結果、発光素子２４は、黒表示、または、非表示状態となる。
続いて、１フレーム目のブランキング期間の表示装置の駆動方法について説明する。ブランキング期間が開始すると、図１（Ａ）に示すように、１行目からｍ行目まで行ごとに順番に走査していく。ただし、画素には、対象の行以外は、選択されない。つまり、対象の行以外は、選択信号は供給されず、非選択信号が供給される。
まず、全ての画素が黒表示の行を選択して読み出し用の信号を入力する、ＳＴＥＰ１について説明する。ｉ行目の画素が選択されると、配線ＳＬ＿ｉに選択信号が入力され、トランジスタ２３がオン状態となる。トランジスタ２３がオン状態となると、配線ＩＬ＿ｊとトランジスタ２２のソース電極が導通し、トランジスタ２２のソース電極に配線ＩＬ＿ｊの電位が与えられる。なお、配線ＩＬ＿ｊの電位は読み出し回路１６で設定することができる。
このとき、配線ＩＬ＿ｊの電位は、共通電位より低い、または共通電位と同程度とすることが好ましい。このように配線ＩＬ＿ｊの電位を設定することにより、発光素子２４に逆方向のバイアスが印加されるか、バイアスが印加されない状態とすることができ、ｉ行目の画素の黒表示の状態を維持することができる。また、少なくともＳＴＥＰ３まで黒表示の状態を維持できるように、発光素子２４に順方向のバイアスが印加されるとしても、配線ＩＬ＿ｊと共通電位の電位差は、微弱な電位差に抑えるものとする。微弱な電位差としては、数ボルト程度以下が好ましく、例えば、２ボルト以下、より好ましくは１ボルト以下とする。そして、トランジスタ２２を流れる電流は、発光素子２４には流れず、配線ＩＬ＿ｊの方へ流れるための準備が整う。
その後、または、同時に、配線ＧＬ＿ｉに選択信号が入力され、トランジスタ２１がオン状態となる。トランジスタ２１がオン状態となると、配線ＤＬ＿ｊとトランジスタ２２のゲート電極が導通する。ここで、配線ＤＬ＿ｊは読み出し用の信号が与えられているため、トランジスタ２２をオン状態とすることができる。
ここで、ｉ行以外の行については、読み出し用の信号が入力されないように、トランジスタ２１をオフ状態のままにしておける信号を配線ＧＬに入力しておく。
次に、トランジスタ２２（駆動用トランジスタ）の電流特性の情報を読み出す、ＳＴＥＰ２について説明する。ＳＴＥＰ１が終わると、走査がｉ行目からｉ＋１行目に移るので、配線ＧＬ＿ｉに入力されていた選択信号がなくなり、トランジスタ２１がオフ状態になる。これにより、ＳＴＥＰ１でトランジスタ２２のゲート電極に入力した読み出し用の信号が維持される。
これに対して、トランジスタ２３はＳＴＥＰ２の間もオン状態としなければならない。このため、配線ＳＬ＿ｉには、ＳＴＥＰ２においても引き続きＳＴＥＰ１と同様にトランジスタ２３がオン状態となる信号が入力され続ける必要がある。例えば、配線ＳＬにラッチ回路を接続し、ＳＴＥＰ１の時の入力信号をＳＴＥＰ２においても保持できるようにしてやればよい。
なお、ゲート線駆動回路において、デコーダ回路などが採用されている場合には、配線ＳＬにラッチ回路などを接続しなくても、デコーダ回路に入力される信号を制御することによって、配線ＳＬ＿ｉに、選択信号を供給し続けることは可能である。
このようにトランジスタ２１をオフ状態に、トランジスタ２２およびトランジスタ２３をオン状態にしてやることにより、配線ＣＬ＿ｊがトランジスタ２２およびトランジスタ２３を介して読み出し回路１６と導通状態となる。そして、トランジスタ２２に供給された読み出し用の信号の大きさに応じて、トランジスタ２２から、配線ＩＬ＿ｊ、および読み出し回路１６へ、電流が出力される。これにより、画素２０＿（ｉ，ｊ）のトランジスタ２２の電流特性の情報を読み出し回路１６で読み出すことができる。
また、ＳＴＥＰ２の間もトランジスタ２１をオン状態としておき、配線ＤＬ＿ｊには、読み出し用の信号が与えられ続けておいてもよい。その場合、例えば、配線ＩＬ＿ｊに、一旦、トランジスタ２２がオンするような電位を供給する。その後、配線ＩＬ＿ｊをフローティング状態としてもよい。その結果、配線ＩＬ＿ｊの電位が徐々に上がっていく。そして、トランジスタ２２がオフするような電位、つまり、トランジスタ２２のゲートソース間電圧が、トランジスタ２２のしきい値電圧に近くなると、トランジスタ２２がオフする。その結果、配線ＩＬ＿ｊの電位の上昇が止まる。このときの電位、つまり、トランジスタ２２のソース端子の電位を、読み出し回路１６で読み出してもよい。その結果、トランジスタ２２のしきい値電圧を読み出すことが出来る。なお、トランジスタ２２のソース端子の電位を読み出す場合、トランジスタ２２がオフ状態となる前の電位を読み出してもよい。
ここで、トランジスタ２２の電流特性の情報としては、各画素におけるトランジスタ２２の電流特性のばらつきに関する情報ならばどのような情報でもよい。例えば、トランジスタ２２の電流値でもよいし、トランジスタ２２のしきい値電圧でもよい。
次に、選択された行に黒表示用の信号を入力して黒表示にする、ＳＴＥＰ３について説明する。ＳＴＥＰ１で入力された読み出し用の信号はトランジスタ２２をオン状態にする信号であり、この信号が入力された状態でトランジスタ２３をオフ状態とすると、発光素子２４に順方向のバイアスが印加されて発光状態となってしまう。
これを防ぐために、再度１行目からｍ行目まで行ごとに順番に走査していく。ただし、画素には、対象の行以外は、選択されない。つまり、対象の行以外は、選択信号は供給されず、非選択信号が供給される。そして、対象の行である配線ＧＬ＿ｉには、選択信号を入力してトランジスタ２１をオン状態とする。配線ＤＬ＿ｊには、トランジスタ２２がオフ状態となる、黒表示用の信号が入力されているので、当該信号がトランジスタ２２のゲート電極に与えられ、トランジスタ２２はオフ状態となる。
なお、このとき、配線ＳＬ＿ｉには、トランジスタ２３がオン状態となる選択信号が供給されている。その結果、トランジスタ２２のゲートソース間に、トランジスタ２２がオフ状態となるような電圧を供給することが出来る。
その後、配線ＳＬ＿ｉにトランジスタ２３がオフ状態となる非選択信号を与えて、トランジスタ２３をオフ状態にする。同様に、配線ＧＬ＿ｉにトランジスタ２１がオフ状態となる非選択信号を与えて、トランジスタ２１をオフ状態にする。このようにしてＳＴＥＰ３から次のフレームの画素の走査までｉ行目の画素２０の非発光状態を維持することができる。
図１（Ａ）に示すように、ＳＴＥＰ３が終わると、図２に示す表示装置は１フレーム期間を終わらせ、次のフレームの表示を開始する。ここで、ＳＴＥＰ２で読み出されたトランジスタ２２の電流特性の情報に従って、トランジスタ２２の電流特性のばらつきを補正した映像信号を作成し、対応する画素に入力することができる。その結果、トランジスタのばらつき、または、劣化の影響を低減することができる。
なお、ｉ行目以外にも１行すべての画素が黒表示の行が複数ある場合、図１（Ｂ）に示すように、ブランキング期間中に複数回ＳＴＥＰ１およびＳＴＥＰ２を繰り返してもよい。または、１つのフレーム期間内においては、何れか一つの行のみを対象にして、ＳＴＥＰ１からＳＴＥＰ３を実行してもよい。他の行は、次以降のフレーム期間において、ＳＴＥＰ１からＳＴＥＰ３を実行してもよい。
また、画像の表示を始めてから一度も１行すべての画素が黒表示にならなかった行については、例えば、表示装置の電源が切られる際などに当該行のトランジスタ２２の電流特性の情報を読み取っておくことが好ましい。
以上の駆動方法を用いて本実施の形態に示す表示装置の各画素の駆動用トランジスタの電流特性のばらつきを補正することができる。この駆動方法においては、表示装置の表示動作と並行して駆動用トランジスタの電流特性のばらつきを補正することができる。
これにより、本実施の形態に示す表示装置を組み込んだ製品について、出荷前検査を行うとき、製品の表示検査をしながら、製品の画素の発光輝度のばらつきの補正を行うことができる。よって、製品の出荷前の検査期間を短縮することができるので、製品のコストダウンを図ることができる。
また、上記の表示装置の駆動方法は、出荷した後の製品においても、電源を入れて画像を表示するたびに行われる。よって、製品出荷後の経時的な劣化などによる発光輝度のばらつきについても、自動的に補正を行うことができる。これにより、製品寿命の延長を図ることができる。
本実施の形態に示す表示装置の画素構造は図３に示す構造に限られるものではない。例えば、図３に示す画素２０＿（ｉ，ｊ）において、発光素子２４とトランジスタ２２の間にスイッチ２６を設ける構造としてもよい。その場合の回路図を、図８（Ａ）および図８（Ｂ）に示す。図８（Ａ）は図３においてスイッチ２６を設けた場合を示し、図８（Ｂ）は図６においてスイッチ２６を設けた場合を示している。ＳＴＥＰ１およびＳＴＥＰ２においてスイッチ２６を非導通状態としておくことにより、ＳＴＥＰ１およびＳＴＥＰ２の間、より確実に発光素子２４を非発光状態のまま維持しておくことができる。
〈読み出し回路の構成例〉
次に、読み出し回路１６の具体的な構成の一例について図９（Ａ）乃至図９（Ｃ）に示す回路図を用いて説明する。
図９（Ａ）に示す読み出し回路１６ａは、オペアンプ３０ａ、容量素子３２およびスイッチ３１を有する。オペアンプ３０ａは、＋入力端子に参照電位が入力され、−入力端子が、配線ＩＬ＿ｊと、スイッチ３１の一方の端子と、容量素子３２の一方の電極と電気的に接続され、出力端子が、スイッチ３１の他方の端子と、容量素子３２の他方の電極と電気的に接続される。オペアンプ３０ａは、＋入力端子の電位と、−入力端子の電位とが、等しくなるように動作する。したがって、配線ＩＬ＿ｊの電位は、＋入力端子の電位によって制御することが出来る。したがって、読み出し回路１６ａは、配線ＩＬ＿ｊの電位を制御することができる機能を有しているとも言える。そのため、アドレス期間中においても、読み出し回路１６ａによって、配線ＩＬ＿ｊの電位を制御してもよい。
このような構成とすることにより、読み出し回路１６ａは、配線ＩＬ＿ｊの電流の積分値を読み出すことができる。
図９（Ｂ）に示す読み出し回路１６ｂは、オペアンプ３０ｂおよび抵抗素子３３を有する。オペアンプ３０ｂは、＋入力端子に参照電位が入力され、−入力端子が、配線ＩＬ＿ｊと、抵抗素子３３の一方の電極と電気的に接続され、出力端子が、抵抗素子３３の他方の電極と電気的に接続される。オペアンプ３０ｂは、＋入力端子の電位と、−入力端子の電位とが、等しくなるように動作する。したがって、配線ＩＬ＿ｊの電位は、＋入力端子の電位によって制御することが出来る。したがって、読み出し回路１６ｂは、配線ＩＬ＿ｊの電位を制御することができる機能を有しているとも言える。そのため、アドレス期間中においても、読み出し回路１６ｂによって、配線ＩＬ＿ｊの電位を制御してもよい。
このような構成とすることにより、読み出し回路１６ｂは、配線ＩＬ＿ｊの電流値を電圧値に変換して、読み出すことができる。
図９（Ｃ）に示す読み出し回路１６ｃは、オペアンプ３０ｃを有する。オペアンプ３０ｃは、＋入力端子が、配線ＩＬ＿ｊと電気的に接続され、−入力端子がオペアンプ３０ｃの出力端子と電気的に接続される。オペアンプ３０ｃは、＋入力端子の電位と、−入力端子の電位とが、等しくなるように動作する。したがって、配線ＩＬ＿ｊの電位を、−入力端子の電位、つまり、出力端子の電位として、オペアンプ３０ｃから出力することが出来る。なお、読み出し回路１６ｃは、配線ＩＬ＿ｊの電位を制御する機能を有していない。そのため、図５に示すように、別の回路を用いて、配線ＩＬ＿ｊの電位を制御してもよい。
このような構成とすることにより、読み出し回路１６ｃは、配線ＩＬ＿ｊと電気的に接続されたトランジスタ２２のしきい値電圧を読み出すことができる。
〈特定の色相の画素から電流特性を読み出す構成例〉
図２および図３に示す表示装置の駆動方法においては、選択した行のすべての画素の電流特性の情報の読み出しを一括で行ったが、本実施の形態に示す表示装置の駆動方法はこれに限られるものではなく、選択した行の特定の画素から電流特性の情報の読み出しを行ってもよい。例えば、同じ行の特定の列の画素、または、同じ行の特定の色相を表示する画素から電流特性の情報の読み出しを行ってもよい。
同じ行の特定の色相を表示する画素から電流特性の情報の読み出しを行うことができる、駆動回路１２、回路部１３および画素部１５の構成の一例について図１０を用いて説明する。なお、図１０では、配線ＤＬと配線ＩＬを３つの列に分けた場合の例を示したが、本発明の一態様は、これに限定されない。さらに多くの列ごとに分けてもよい。
図１０に示す表示装置は、一例として、画素部１５の同じ行に赤色を発色する画素、緑色を発色する画素および青色を発色する画素が１ユニットになって一つの色を発色する構造となっている。また、駆動回路１２ではこの１ユニットに対して一種類の映像信号または読み出し用の信号が与えられ、赤、緑、青の画素に対応した信号に分割される。また、回路部１３ではこの１ユニットに対して一つ読み出し回路１６が設けられる。
赤色を発色する画素２０＿１Ｒは、配線ＤＬ＿１Ｒおよびスイッチ４１＿１Ｒを介して駆動回路１２から信号が入力され、配線ＩＬ＿１Ｒおよびスイッチ４２＿１Ｒを介して読み出し回路１６＿１と電気的に接続される。同様に、緑色を発色する画素２０＿１Ｇは、配線ＤＬ＿１Ｇおよびスイッチ４１＿１Ｇを介して駆動回路１２から信号が入力され、配線ＩＬ＿１Ｇおよびスイッチ４２＿１Ｇを介して読み出し回路１６＿１と電気的に接続される。同様に、青色を発色する画素２０＿１Ｂは、配線ＤＬ＿１Ｂおよびスイッチ４１＿１Ｂを介して駆動回路１２から信号が入力され、配線ＩＬ＿１Ｂおよびスイッチ４２＿１Ｂを介して読み出し回路１６＿１と電気的に接続される。
また、画素２０＿１Ｒ乃至画素２０＿１Ｂと隣接する列に設けられた画素２０＿２Ｒ乃至画素２０＿２Ｂも同様の構成を有する。
スイッチ４１＿１Ｒおよびスイッチ４１＿２Ｒは行方向に延設して設けられた配線ＳＷ１＿Ｒによって制御される。また、スイッチ４１＿１Ｇおよびスイッチ４１＿２Ｇは行方向に延設して設けられた配線ＳＷ１＿Ｇによって制御される。また、スイッチ４１＿１Ｂおよびスイッチ４１＿２Ｂは行方向に延設して設けられた配線ＳＷ１＿Ｂによって制御される。また、スイッチ４２＿１Ｒおよびスイッチ４２＿２Ｒは行方向に延設して設けられた配線ＳＷ２＿Ｒによって制御される。また、スイッチ４２＿１Ｇおよびスイッチ４２＿２Ｇは行方向に延設して設けられた配線ＳＷ２＿Ｇによって制御される。また、スイッチ４２＿１Ｂおよびスイッチ４２＿２Ｂは行方向に延設して設けられた配線ＳＷ２＿Ｂによって制御される。
このような構成の表示装置を用いることによって、同じ行の特定の色相を表示する画素から電流特性の情報の読み出しを行うことができる。例えば、同じ行の赤色を発色する画素（図１０中では画素２０＿１Ｒおよび画素２０＿２Ｒ）のみに読み出し用の信号を入力し、同じ行の赤色を発色する画素のみから電流特性の情報を読み出すことができる。
このような構造とすることによって、画素と一対一で設けていた回路（例えば読み出し回路など）を３個の画素の１ユニットに対して１個だけ設ければよくなるので、当該回路の占有面積を低減することができる。なお、図１０では、３個の画素で１ユニットとなっていたが、本発明の一態様は、これに限定されない。さらに多くの画素で１ユニットとなるようにしてもよい。
なお、図１０に示す表示装置では、駆動回路１２および回路部１３の両方に、スイッチを設けて特定の色相の画素ごとに処理を分割できるようにしたが、本実施の形態に示す表示装置はこれに限られるものではない。駆動回路１２または回路部１３のいずれか一方のみにスイッチを設ける構成としてもよい。また、配線ＳＷ１＿Ｒと配線ＳＷ２＿Ｒなど同じ画素に電気的に接続されたスイッチを制御する配線を、電気的に接続させる、または配線信号を同期させる構造としてもよい。
〈出力制御回路の構成例〉
図２および図３に示す表示装置の駆動方法において、１行目から順番に走査して１行すべてが黒表示の行を選択して電流特性の情報を読み出した。このような駆動方法を用いる場合、駆動回路１１から出力された信号を制御する出力制御回路を設けるのが好ましい。出力制御回路の構成の一例について図１１（Ａ）および図１１（Ｂ）を用いて説明する。図１１（Ａ）は表示装置の駆動回路１１、出力制御回路１４および画素部１５を示しており、図１１（Ｂ）は、図１１（Ａ）中に示されるラッチ回路４３の構成の一例を示している。
図１１（Ａ）に示す表示装置は、駆動回路１１と画素部１５の間に出力制御回路１４を設ける構成となっている。駆動回路１１と電気的に接続された配線ＳＬ＿ｉは、出力制御回路１４において二股に分かれており、一方はラッチ回路４３およびスイッチ４４を介して行方向に延設され、他方はスイッチ４５を介して行方向に延設されている。配線ＳＬ＿ｉはスイッチ４４およびスイッチ４５を介して合流し、画素部１５に向かって行方向に延設して設けられている。
ラッチ回路４３は図１１（Ｂ）に示すように、スイッチ４６、インバータ４７、インバータ４８およびインバータ４９を有している。スイッチ４６は、一方の端子が配線ＳＬ＿ｉと電気的に接続され、他方の端子がインバータ４７の入力端子、およびインバータ４８の出力端子と電気的に接続されている。インバータ４７は、出力端子がインバータ４８の入力端子、およびインバータ４９の入力端子と電気的に接続されている。インバータ４９の出力端子はスイッチ４４の一方の端子と電気的に接続される。スイッチ４６は列方向に延設して設けられた配線ＳＷ３によって制御される。
通常の表示においては、スイッチ４４を非導通状態、スイッチ４５を導通状態として駆動回路１１から信号を出力する。ブランキング期間において黒表示の行を選択するときには、スイッチ４４を導通状態、スイッチ４５を非導通状態として駆動回路１１から信号を出力する。
さらにブランキング期間において黒表示の行を選択するときには、配線ＳＷ３によってスイッチ４６を導通状態にする。これによりＳＴＥＰ１において、配線ＳＬ＿ｉに入力された信号をラッチ回路４３に保持することができる。よって、ｉ＋１行目が選択されて駆動回路１１から配線ＳＬ＿ｉに入力される信号が途切れても、ラッチ回路４３に保持された信号が配線ＳＬ＿ｉを介することによってトランジスタ２３をオン状態にしておくことができる。
なお、図１１に示す表示装置では、配線ＳＬについて出力制御回路１４を介して信号を出力する例を示したが、本実施の形態に示す表示装置はこれに限られるものではない。例えば、配線ＳＬに加えて配線ＧＬも出力制御回路１４を介して出力できるようにしてもよい。
なお、本実施の形態に示す表示装置において、配線ＧＬについては、ラッチ回路４３を用いて信号を保持しなくても上記の駆動方法を用いることができるので、ラッチ回路４３を用いない構成としてもよい。
また、本実施の形態に示す表示装置は必ずしも出力制御回路１４を用いなくてもよい。例えば、デコーダなどを用いて駆動回路１１の信号を好きな行に選択的に出力できる場合、出力制御回路１４を用いない構成とすることができる。
なお、本実施の形態は、基本原理の一例について述べたものである。したがって、本実施の形態の一部または全部について、他の実施の形態の一部また全部と、自由に組み合わせたり、適用させたり、置き換えて実施することができる。
（実施の形態２）
〈表示装置の変形例１〉
本実施の形態では、実施の形態１とは異なる態様の表示装置の構成および駆動方法について、図１２および図１３を用いて説明する。
本実施の形態に係る表示装置の画素構造について図１２に示す。なお、本実施の形態に示す表示装置は、図２で示す表示装置と同様に、（ｍ×ｎ）個の画素５０を有する画素部１５、各種周辺回路、および各種配線を有しており、周辺回路および配線などの符号は共通のものを用いる。
ただし、画素構造が実施の形態１と異なっていることに伴い、周辺回路および配線の構成も一部図２で示したものとは異なっている。具体的には、配線ＩＬが行方向に延設して設けられている点、および回路部１３が配線ＤＬと電気的に接続されている点である。その場合、図４に示したように、スイッチを設けて、回路部１３と駆動回路１２とが、切り替えて、配線ＤＬと導通されるようにしてもよい。
図１２にｉ行（ｉは１以上ｍ以下の整数）ｊ列（ｊは１以上ｎ以下の整数）の画素５０＿（ｉ，ｊ）の構成を示す。画素５０＿（ｉ，ｊ）は、トランジスタ５１、トランジスタ５２、トランジスタ５３、発光素子５４および容量素子５５を有している。画素５０＿（ｉ，ｊ）が有するこれらの素子は、配線ＧＬ＿ｉ、配線ＳＬ＿ｉ、配線ＤＬ＿ｊ、配線ＣＬ＿ｊおよび配線ＩＬ＿ｉとそれぞれ電気的に接続されている。なお、図１２では、配線ＣＬは列方向に延設して設けられ、配線ＩＬは行方向に延設して設けられているが、これに限られることなく、延設する方向を適宜変えてもよい。
具体的な画素５０＿（ｉ，ｊ）の接続関係は、以下のようになる。トランジスタ５１は、ゲート電極が、配線ＧＬ＿ｉと電気的に接続され、ソース電極またはドレイン電極の一方が、配線ＤＬ＿ｊと電気的に接続され、ソース電極またはドレイン電極の他方が、発光素子５４の電極の一方（以下、画素電極と呼ぶ場合がある。）と電気的に接続される。トランジスタ５２は、ゲート電極が、トランジスタ５３のソース電極またはドレイン電極の一方と電気的に接続され、ソース電極またはドレイン電極の一方が、配線ＣＬ＿ｊと電気的に接続され、ソース電極またはドレイン電極の他方（以下、トランジスタ５２のソース電極と呼ぶ場合がある）が、発光素子５４の電極の一方と電気的に接続される。トランジスタ５３は、ゲート電極が、配線ＳＬ＿ｉと電気的に接続され、ソース電極またはドレイン電極の他方が、配線ＩＬ＿ｉと電気的に接続される。発光素子５４は、電極の他方（以下、共通電極と呼ぶ場合がある。）に共通電位が与えられる。
また、配線ＤＬ＿ｊは、回路部１３に含まれる読み出し回路１６と電気的に接続される。
また、容量素子５５は、電極の一方が、トランジスタ５３のソース電極またはドレイン電極の一方、およびトランジスタ５２のゲート電極と電気的に接続され、電極の他方が、トランジスタ５２のソース電極またはドレイン電極の他方、トランジスタ５１のソース電極またはドレイン電極の他方、および発光素子５４の画素電極と電気的に接続される。このように容量素子５５を設けることで、トランジスタ５２のゲート電極に多くの電荷を保持することができ、映像情報の保持期間をより長くすることができる。
なお、容量素子５５は必ずしも設ける必要はなく、例えば、トランジスタ５２の寄生容量が大きい場合は、当該寄生容量で容量素子５５の代替とすることができる。
配線ＣＬは、発光素子５４に電流を供給する高電位電源線として機能する。また、配線ＩＬは、アナログ的に電位を変更できるようにしてもよい。
なお、配線ＧＬと配線ＳＬを一種類の配線にまとめる構成としてもよい。その場合の回路図を図１４に示す。一種類の配線にまとめる場合には、配線ＧＬと配線ＳＬとを同時にオンオフする場合と同等となる。したがって、配線ＧＬと配線ＳＬとを同時にオンオフするような駆動方法を採用する場合には、配線ＧＬと配線ＳＬを一種類の配線にまとめることが出来る。
なお、トランジスタ５１乃至トランジスタ５３の構成については、トランジスタ２１乃至トランジスタ２３についての記載を参酌することができる。また、発光素子５４については、発光素子２４の記載を参酌することができる。
本実施の形態において、配線ＤＬは読み出し回路１６と駆動回路１２に電気的に接続される。図１３（Ａ）を用いて配線ＤＬ＿ｊと読み出し回路１６および駆動回路１２との接続関係について説明する。
図１３（Ａ）に示すように、配線ＤＬ＿ｊは、スイッチ６６を介して読み出し回路１６の端子Ａと電気的に接続され、スイッチ６８を介して駆動回路１２と電気的に接続される。さらに、読み出し回路１６の端子Ｂは、スイッチ６７を介して駆動回路１２と電気的に接続される。
通常画像を表示する際には、スイッチ６８を導通状態とし、スイッチ６６およびスイッチ６７を非導通状態として、駆動回路１２から配線ＤＬ＿ｊに映像信号を出力する。
ブランキング期間においては、スイッチ６６およびスイッチ６７を導通状態とし、スイッチ６８を非導通状態として、駆動回路１２から読み出し回路１６を介して配線ＤＬ＿ｊに読み出し用の信号を出力する。
次に、読み出し回路１６の具体的な構成の一例について図１３（Ｂ）および図１３（Ｃ）に示す回路図を用いて説明する。
図１３（Ｂ）に示す読み出し回路１６ｄは、オペアンプ６０ａ、スイッチ６１、容量素子６２および容量素子６４を有する。オペアンプ６０ａは、＋入力端子が容量素子６４の一方の電極と電気的に接続され、−入力端子が、スイッチ６１の一方の端子と、容量素子６２の一方の電極と電気的に接続され、出力端子が、スイッチ６１の他方の端子と、容量素子６２の他方の電極と電気的に接続される。オペアンプ６０ａの−入力端子は読み出し回路１６ｄの端子Ａとして機能し、オペアンプ６０ａの＋入力端子は読み出し回路１６ｄの端子Ｂとして機能する。容量素子６４の他方の電極には、接地電位、低電圧電源電位などの定電位を与える。オペアンプ６０ａは、＋入力端子の電位と、−入力端子の電位とが、等しくなるように動作する。したがって、−入力端子の電位、つまり、配線ＤＬ＿ｊの電位は、＋入力端子の電位によって制御することが出来る。
ブランキング期間において、駆動回路１２から出力された読み出し用の信号は、オペアンプ６０ａを介して配線ＤＬ＿ｊに出力される。容量素子６４が設けられているので、スイッチ６７を非導通状態として読み出し用の信号を保持することができる。なお、スイッチ６７および容量素子６４は必ずしも設ける必要はない。例えば、読み出し用の信号を駆動回路１２から出力したままにしておくならば、スイッチ６７および容量素子６４を設けない構成とすることができる。
このような構成とすることにより、読み出し回路１６ｄは、配線ＤＬ＿ｊの電流の積分値を読み出すことができる。
図１３（Ｃ）に示す読み出し回路１６ｅは、オペアンプ６０ｂ、抵抗素子６３および容量素子６５を有する。オペアンプ６０ｂは、＋入力端子が容量素子６５の一方の電極と電気的に接続され、−入力端子が、抵抗素子６３の一方の電極と電気的に接続され、出力端子が、抵抗素子６３の他方の電極と電気的に接続される。オペアンプ６０ｂの−入力端子は読み出し回路１６ｅの端子Ａとして機能し、オペアンプ６０ｂの＋入力端子は読み出し回路１６ｅの端子Ｂとして機能する。容量素子６５の他方の電極には、接地電位、低電圧電源電位などの定電位を与える。オペアンプ６０ｂは、＋入力端子の電位と、−入力端子の電位とが、等しくなるように動作する。したがって、−入力端子の電位、つまり、配線ＤＬ＿ｊの電位は、＋入力端子の電位によって制御することが出来る。
ブランキング期間において、駆動回路１２から出力された読み出し用の信号は、オペアンプ６０ｂを介して配線ＤＬ＿ｊに出力される。容量素子６５が設けられているので、スイッチ６７を非導通状態として読み出し用の信号を保持することができる。なお、スイッチ６７および容量素子６５は必ずしも設ける必要はない。例えば、読み出し用の信号を駆動回路１２から出力したままにしておくならば、スイッチ６７および容量素子６５を設けない構成とすることができる。
このような構成とすることにより、読み出し回路１６ｅは、配線ＤＬ＿ｊの電流値を電圧値に変換して読み出すことができる。
次に、図１と対応させながら、図１２に示す画素構成を有する表示装置の駆動方法の一例として、アドレス期間における動作を述べる。
まず、配線ＧＬ＿ｉと配線ＳＬ＿ｉとが選択される。その結果、配線ＩＬ＿ｉと配線ＤＬ＿ｊとの間の電圧が、容量素子５５、すなわち、トランジスタ５２のゲート−ソース間に入力される。このとき、配線ＤＬ＿ｊの電位が映像信号に応じて変化する。
なお、このとき、配線ＤＬ＿ｊの電位は、映像信号によらず、発光素子５４が発光しないような電位となっている。例えば、配線ＤＬ＿ｊの電位は、最も高い場合であっても、発光素子５４のカソードの電位と同等となっている。
なお、配線ＤＬ＿ｊの電位が低いため、配線ＩＬ＿ｉの電位も低くなる。例えば、配線ＩＬ＿ｉの電位は、配線ＣＬ＿ｊの電位よりも低い。
なお、配線ＧＬ＿ｉと配線ＳＬ＿ｉとは、同時に選択状態とならなくてもよい。
そして、配線ＧＬ＿ｉと配線ＳＬ＿ｉとが非選択となる。その結果、トランジスタ５２のゲート―ソース間電圧に応じた電流が、トランジスタ５２から発光素子５４に供給されて、表示動作が行われる。
なお、配線ＧＬ＿ｉと配線ＳＬ＿ｉとは、同時に非選択状態とならなくてもよい。
上記の動作を、各行を選択して走査しながら、順次実行する。これにより、アドレス期間の動作が終了する。
次に、図１と対応させながら、図１２に示す画素構成を有する表示装置の駆動方法の一例として、ブランキング期間における電流特性のばらつきの補正方法について説明する。なお、以下においては、ｉ行目の画素５０がすべて黒表示になる場合について説明する。
ブランキング期間が開始すると、図１（Ａ）に示すように、１行目からｍ行目まで行ごとに順番に走査していく。ただし、画素には、対象の行以外は、選択されない。つまり、対象の行以外は、選択信号は供給されず、非選択信号が供給される。
まず、全ての画素が黒表示の行を選択して読み出し用の信号を入力する、ＳＴＥＰ１について説明する。ｉ行目の画素が選択されると、配線ＳＬ＿ｉに選択信号が入力され、トランジスタ５３がオン状態となる。トランジスタ５３がオン状態となると、配線ＩＬ＿ｉとトランジスタ５２のゲート電極が導通し、トランジスタ５２のゲート電極に配線ＩＬ＿ｉの電位が与えられる。
その後、または、同時に、配線ＧＬ＿ｉに選択信号が入力され、トランジスタ５１がオン状態となる。トランジスタ５１がオン状態となると、配線ＤＬ＿ｊとトランジスタ５２のソース電極が導通する。ここで、配線ＤＬ＿ｊは読み出し用の信号が与えられているため、トランジスタ５２のゲート−ソース間の電位差がトランジスタ５２のしきい値電圧よりも大きくなり、トランジスタ５２をオン状態とすることができる。
このとき、配線ＤＬ＿ｊの電位は、共通電位より低い、または共通電位と同程度とすることが好ましい。このように配線ＤＬ＿ｊの電位を設定することにより、発光素子５４に逆方向のバイアスが印加されるか、バイアスが印加されない状態とすることができ、ｉ行目の画素の黒表示の状態を維持することができる。また、少なくともＳＴＥＰ３まで黒表示の状態を維持できるように、発光素子５４に順方向のバイアスが印加されるとしても、配線ＤＬ＿ｊと共通電位の電位差は、微弱な電位差に抑えるものとする。微弱な電位差としては、数ボルト程度以下が好ましく、例えば、２ボルト以下、より好ましくは１ボルト以下とする。そして、トランジスタ５２を流れる電流は、発光素子５４には流れず、配線ＤＬ＿ｊの方へ流れるための準備が整う。
ここで、ｉ行以外の行については、読み出し用の信号が入力されないように、トランジスタ５１をオフ状態のままにしておける信号を配線ＧＬに入力しておく。
次に、トランジスタ５２（駆動用トランジスタ）の電流特性の情報を読み出す、ＳＴＥＰ２について説明する。ＳＴＥＰ１が終わると、走査がｉ行目からｉ＋１行目に移るので、配線ＳＬ＿ｉに入力されていた選択信号がなくなり、トランジスタ５３がオフ状態になる。これにより、ＳＴＥＰ１でトランジスタ５２のゲート電極に入力された配線ＩＬ＿ｉの電位が維持される。
これに対して、トランジスタ５１はＳＴＥＰ２の間もオン状態としなければならない。このため、配線ＧＬ＿ｉには、ＳＴＥＰ２においても引き続きＳＴＥＰ１と同様にトランジスタ５１がオン状態となる信号が入力され続ける必要がある。例えば、配線ＧＬにラッチ回路を接続し、ＳＴＥＰ１の時の入力信号をＳＴＥＰ２においても保持できるようにしてやればよい。
なお、ゲート線駆動回路において、デコーダ回路などが採用されている場合には、配線ＧＬにラッチ回路などを接続しなくても、デコーダ回路に入力される信号を制御することによって、配線ＧＬ＿ｉに、選択信号を供給し続けることは可能である。
このようにトランジスタ５３をオフ状態に、トランジスタ５１およびトランジスタ５２をオン状態にしてやることにより、配線ＣＬ＿ｊがトランジスタ５２およびトランジスタ５１を介して読み出し回路１６と導通状態となる。そして、トランジスタ５２に供給された読み出し用の信号の大きさに応じて、トランジスタ５２から、配線ＤＬ＿ｊ、および読み出し回路１６へ、電流が出力される。これにより、画素５０＿（ｉ，ｊ）のトランジスタ５２の電流特性の情報を読み出し回路１６で読み出すことができる。
また、ＳＴＥＰ２の間もトランジスタ５３をオン状態としておいてもよい。その場合、例えば、配線ＤＬ＿ｊに、一旦、トランジスタ５２がオンするような電位を供給する。その後、配線ＤＬ＿ｊをフローティング状態としてもよい。その結果、配線ＤＬ＿ｊの電位が徐々に上がっていく。そして、トランジスタ５２がオフするような電位、つまり、トランジスタ５２のゲートソース間電圧が、トランジスタ５２のしきい値電圧に近くなると、トランジスタ５２がオフする。その結果、配線ＤＬ＿ｊの電位の上昇が止まる。このときの電位、つまり、トランジスタ５２のソース端子の電位を、読み出し回路１６で読み出してもよい。その結果、トランジスタ５２のしきい値電圧を読み出すことが出来る。なお、トランジスタ５２のソース端子の電位を読み出す場合、トランジスタ５２がオフ状態となる前の電位を読み出してもよい。
ここで、トランジスタ５２の電流特性の情報としては、各画素におけるトランジスタ５２の電流特性のばらつきに関する情報ならばどのような情報でもよい。例えば、トランジスタ５２の電流値でもよいし、トランジスタ５２のしきい値電圧でもよい。
次に、選択された行に黒表示用の信号を入力して黒表示にする、ＳＴＥＰ３について説明する。ＳＴＥＰ１で入力された読み出し用の信号はトランジスタ５２をオン状態にする信号であり、この信号が入力された状態でトランジスタ５１をオフ状態とすると、発光素子５４に順方向のバイアスが印加されて発光状態となってしまう。
これを防ぐために、再度１行目からｍ行目まで行ごとに順番に走査していく。ただし、画素には、対象の行以外は、選択されない。つまり、対象の行以外は、選択信号は供給されず、非選択信号が供給される。そして、対象の行である配線ＧＬ＿ｉが選択された時、配線ＤＬ＿ｊに、トランジスタ５２がオフ状態となる、黒表示用の信号を入力する。当該信号がトランジスタ５２のソース電極に与えられ、トランジスタ５２のゲート−ソース間の電位差がトランジスタ５２のしきい値電圧よりも小さくなり、トランジスタ５２をオフ状態とすることができる。
なお、このとき、配線ＳＬ＿ｉには、トランジスタ５３がオン状態となる選択信号が供給されている。その結果、トランジスタ５２のゲートソース間に、トランジスタ５２がオフ状態となるような電圧を供給することが出来る。
このようにしてＳＴＥＰ３から次のフレームの画素の走査までｉ行目の画素５０の非発光状態を維持することができる。
図１（Ａ）に示すように、ＳＴＥＰ３が終わると、図２に示す表示装置は１フレーム期間を終わらせ、次のフレームの表示を開始する。ここで、ＳＴＥＰ２で読み出されたトランジスタ５２の電流特性の情報に従って、トランジスタ５２の電流特性のばらつきを補正した映像信号を作成し、対応する画素に入力することができる。その結果、トランジスタのばらつき、または、劣化の影響を低減することができる。
なお、ｉ行目以外にも１行すべての画素が黒表示の行が複数ある場合、図１（Ｂ）に示すように、ブランキング期間中にＳＴＥＰ１およびＳＴＥＰ２を繰り返し行ってもよい。または、１つのフレーム期間内においては、何れか一つの行のみを対象にして、ＳＴＥＰ１からＳＴＥＰ３を実行してもよい。他の行は、次以降のフレーム期間において、ＳＴＥＰ１からＳＴＥＰ３を実行してもよい。
また、画像の表示を始めてから一度も１行すべての画素が黒表示にならなかった行については、例えば、表示装置の電源が切られる際などに当該行のトランジスタ５２の電流特性の情報を読み取っておくことが好ましい。
以上の駆動方法を用いて本実施の形態に示す表示装置の画素間の駆動用トランジスタの電流特性のばらつきを補正することができる。この駆動方法においては、表示装置の表示動作と並行して駆動用トランジスタの電流特性のばらつきを補正することができる。
本実施の形態に示す表示装置の画素構造は図１２に示す構造に限られるものではない。例えば、図１２に示す画素５０＿（ｉ，ｊ）において、発光素子５４とトランジスタ５２の間にスイッチ５６を設ける構造としてもよい。その場合の回路図を、図１５（Ａ）および図１５（Ｂ）に示す。図１５（Ａ）は図１２においてスイッチ５６を設けた場合を示し、図１５（Ｂ）は図１４においてスイッチ５６を設けた場合を示している。ＳＴＥＰ１およびＳＴＥＰ２においてスイッチ５６を非導通状態としておくことにより、ＳＴＥＰ１およびＳＴＥＰ２の間、より確実に発光素子５４を非発光状態のまま維持しておくことができる。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせたり、適用させたり、置き換えて実施することができる。
（実施の形態３）
〈表示装置の変形例２〉
本実施の形態では、実施の形態１とは異なる態様の表示装置の構成および駆動方法について、図１６および図１７を用いて説明する。
本実施の形態に係る表示装置の画素構造について図１６に示す。なお、本実施の形態に示す表示装置は、図２で示す表示装置と同様に、（ｍ×ｎ）個の画素７０を有する画素部１５、各種周辺回路、および各種配線を有しており、周辺回路および配線などの符号は共通のものを用いる。
図１６にｉ行（ｉは１以上ｍ以下の整数）ｊ列（ｊは１以上ｎ以下の整数）の画素７０＿（ｉ，ｊ）の構成を示す。画素７０＿（ｉ，ｊ）は、トランジスタ７１、ｐチャネル型のトランジスタ７２、トランジスタ７３、発光素子７４および容量素子７５を有している。画素７０＿（ｉ，ｊ）が有するこれらの素子は、配線ＧＬ＿ｉ、配線ＳＬ＿ｉ、配線ＤＬ＿ｊ、配線ＣＬ＿ｊおよび配線ＩＬ＿ｊとそれぞれ電気的に接続されている。
具体的な画素７０＿（ｉ，ｊ）の接続関係は、以下のようになる。トランジスタ７１は、ゲート電極が、配線ＧＬ＿ｉと電気的に接続され、ソース電極またはドレイン電極の一方が、配線ＤＬ＿ｊと電気的に接続され、ソース電極またはドレイン電極の他方が、トランジスタ７２のゲート電極と電気的に接続される。トランジスタ７２は、ソース電極またはドレイン電極の一方が、トランジスタ７３のソース電極またはドレイン電極の一方、および発光素子７４の電極の一方（以下、画素電極と呼ぶ場合がある。）と電気的に接続され、ソース電極またはドレイン電極の他方（以下、トランジスタ７２のソース電極と呼ぶ場合がある）が、配線ＣＬ＿ｊと電気的に接続される。トランジスタ７３は、ゲート電極が、配線ＳＬ＿ｉと電気的に接続され、ソース電極またはドレイン電極の他方が、配線ＩＬ＿ｊと電気的に接続される。発光素子７４は、電極の他方（以下、共通電極と呼ぶ場合がある。）に共通電位が与えられる。
また、配線ＩＬ＿ｊは、回路部１３に含まれる読み出し回路１６と電気的に接続される。
また、容量素子７５は、電極の一方が、トランジスタ７１のソース電極またはドレイン電極の他方、およびトランジスタ７２のゲート電極と電気的に接続され、電極の他方が、トランジスタ７２のソース電極またはドレイン電極の他方と電気的に接続される。このように容量素子７５を設けることで、トランジスタ７２のゲート電極に多くの電荷を保持することができ、映像情報の保持期間をより長くすることができる。
なお、容量素子７５は必ずしも設ける必要はなく、例えば、トランジスタ７２の寄生容量が大きい場合は、当該寄生容量で容量素子７５の代替とすることができる。
なお、トランジスタ７１およびトランジスタ７３の構成については、トランジスタ２１およびトランジスタ２３についての記載を参酌することができる。また、発光素子７４については、発光素子２４の記載を参酌することができる。
図１６に示す画素構造は、トランジスタ７２がｐチャネル型である点、およびこれに伴い容量素子７５の接続関係が異なっている点において、図３に示す画素構造と異なっている。図１６に示す表示装置の駆動方法については、トランジスタ７２のスイッチングの電位がトランジスタ２２と逆になっている点を考慮して、実施の形態１に記載の表示装置の駆動方法を参酌することができる。
図１７に図１６に示す画素構造とは異なる画素構造を示す。図１７に示す画素構造は、配線ＣＬが行方向に延設して設けられている点において、図１６に示す画素構造とは異なり、他の構成については同様である。
ここで、配線ＣＬを、電位をアナログ的に変更できるような構成とすることにより、配線ＧＬおよび配線ＳＬの電位の変化に合わせて配線ＣＬの電位を調節することができる。例えば、図１（Ｂ）のＳＴＥＰ１およびＳＴＥＰ２において、配線ＣＬ＿ｊの電位を、共通電位より低く、または共通電位と同程度にすることができる。このように配線ＣＬ＿ｊの電位を設定することにより、発光素子７４に逆方向のバイアスが印加されるか、バイアスが印加されない状態とすることができ、ｉ行目の画素の黒表示の状態を維持することができる。また、少なくともＳＴＥＰ３まで黒表示の状態を維持できるように、発光素子７４に順方向のバイアスが印加されるとしても、配線ＣＬ＿ｊと共通電位の電位差を、微弱な電位差に抑えることができる。微弱な電位差としては、数ボルト程度以下が好ましく、例えば、２ボルト以下、より好ましくは１ボルト以下とする。
以上の駆動方法を用いて本実施の形態に示す表示装置の画素間の駆動用トランジスタの電流特性のばらつきを補正することができる。この駆動方法においては、表示装置の表示動作と並行して駆動用トランジスタの電流特性のばらつきを補正することができる。
本実施の形態に示す表示装置の画素構造は図１６および図１７に示す構造に限られるものではない。例えば、図１６および図１７に示す画素７０＿（ｉ，ｊ）において、発光素子７４とトランジスタ７２の間にスイッチ７６を設ける構造としてもよい。その場合の回路図を、図１８および図１９に示す。図１８は図１６においてスイッチ７６を設けた場合を示し、図１９は図１７においてスイッチ７６を設けた場合を示している。ＳＴＥＰ１およびＳＴＥＰ２において当該スイッチ７６を非導通状態としておくことにより、ＳＴＥＰ１およびＳＴＥＰ２の間、より確実に発光素子７４を非発光状態のまま維持しておくことができる。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせたり、適用させたり、置き換えて実施することができる。
（実施の形態４）
〈表示装置の具体的な構成例〉
表示装置の構成の一例について説明する。図２０に、表示装置８０の構成を、ブロック図で示す。なお、ブロック図では、構成要素を機能ごとに分類し、互いに独立したブロックとして示しているが、実際の構成要素は機能ごとに切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
図２０に示す表示装置８０は、画素２０を画素部１５に複数有するパネル８５と、コントローラ８６と、ＣＰＵ８３と、画像処理回路８２と、画像メモリ８７と、メモリ８８と、補正回路８１とを有する。また、パネル８５は、駆動回路１１、駆動回路１２および回路部１３を有する。なお、駆動回路１１、駆動回路１２、回路部１３、画素部１５および画素２０については先の実施の形態の記載を参酌することができる。
ＣＰＵ８３は、外部から入力された命令、またはＣＰＵ８３内に設けられたメモリに記憶されている命令をデコードし、表示装置８０が有する各種回路の動作を統括的に制御することで、当該命令を実行する機能を有する。
補正回路８１は、実施の形態１に記載した方法によって、表示画素それぞれに含まれる駆動用トランジスタの電流特性の情報をもとに電流特性を補正するデータを生成する。メモリ８８は、電流特性を補正するデータを記憶する機能を有する。
画像メモリ８７は、表示装置８０に入力された画像データ８９を記憶する機能を有する。なお、図２０では、画像メモリ８７を１つだけ表示装置８０に設ける場合を例示しているが、複数の画像メモリ８７が表示装置８０に設けられていても良い。例えば、赤、青、緑などの色相にそれぞれ対応する３つの画像データ８９により、画素部１５にフルカラーの画像が表示される場合、各画像データ８９に対応した画像メモリ８７を、それぞれ設けるようにしても良い。
画像メモリ８７には、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の記憶回路を用いることができる。或いは、画像メモリ８７に、ＶＲＡＭ（Ｖｉｄｅｏ ＲＡＭ）を用いても良い。
画像処理回路８２は、ＣＰＵ８３からの命令にしたがい、画像データ８９の画像メモリ８７への書き込みと、画像データ８９の画像メモリ８７からの読み出しをおこない、画像データ８９から映像信号を生成する機能を有する。また、画像処理回路８２は、ＣＰＵ８３からの命令にしたがい、メモリ８８に記憶されているデータを読み出し、当該データを用いて、映像信号の補正をおこなう機能を有する。
コントローラ８６は、映像信号が入力されると、パネル８５の仕様に合わせて映像信号に信号処理を施した後、パネル８５に供給する機能を有する。
なお、コントローラ８６は、駆動回路１２や駆動回路１１などの駆動に用いられる各種の駆動信号を、パネル８５に供給する機能を有する。駆動信号には、駆動回路１２の動作を制御するスタートパルス信号ＳＳＰ、クロック信号ＳＣＫ、ラッチ信号ＬＰ、駆動回路１１の動作を制御するスタートパルス信号ＧＳＰ、クロック信号ＧＣＫなどが含まれる。
なお、表示装置８０は、表示装置８０が有するＣＰＵ８３に、データや命令を与える機能を有する入力装置を、有していても良い。入力装置として、キーボード、ポインティングデバイス、タッチパネル、センサなどを用いることができる。
＜トランジスタの構成例１＞
図２１、図２６に、表示装置に含まれるトランジスタの一例として、トップゲート構造のトランジスタを示す。
図２６に駆動回路に設けられるトランジスタ１００Ｂ及び画素部１５に設けられるトランジスタ１００Ａの上面図を示し、図２１にトランジスタ１００Ｂ及びトランジスタ１００Ａの断面図を示す。図２６（Ａ）はトランジスタ１００Ｂの上面図であり、図２６（Ｂ）はトランジスタ１００Ａの上面図である。図２１（Ａ）は、図２６（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図、及び図２６（Ｂ）の一点鎖線Ｘ３−Ｘ４間の断面図である。図２１（Ｂ）は、図２６（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図、及び図２６（Ｂ）の一点鎖線Ｙ３−Ｙ４間の断面図である。また、図２１（Ａ）は、トランジスタ１００Ａおよびトランジスタ１００Ｂのチャネル長方向の断面図である。また、図２１（Ｂ）は、トランジスタ１００Ａおよびトランジスタ１００Ｂのチャネル幅方向の断面図である。
なお、トランジスタの上面図においては、以降の図面においてもトランジスタ１００Ａ及びトランジスタ１００Ｂと同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線Ｘ１−Ｘ２方向及び一点鎖線Ｘ３−Ｘ４方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向及び一点鎖線Ｙ３−Ｙ４方向をチャネル幅方向と呼称する場合がある。
図２１に示すトランジスタ１００Ａは、基板１０１上に形成された絶縁膜１１１上の酸化物半導体膜１１２と、酸化物半導体膜１１２に接する導電膜１１４、導電膜１１６及び絶縁膜１１７と、絶縁膜１１７を介して酸化物半導体膜１１２と重なる導電膜１１８とを有する。なお、トランジスタ１００Ａ上に絶縁膜１２０が設けられている。
図２１に示すトランジスタ１００Ｂは、基板１０１上に形成された絶縁膜１１１上の酸化物半導体膜１０３と、酸化物半導体膜１０３に接する導電膜１０４、導電膜１０５及び絶縁膜１０６と、絶縁膜１０６を介して酸化物半導体膜１０３と重なる導電膜１０７とを有する。なお、トランジスタ１００Ｂ上に絶縁膜１２０が設けられている。
トランジスタ１００Ｂは、絶縁膜１１１を介して酸化物半導体膜１０３と重なる導電膜１０２を有する。すなわち、導電膜１０２は、ゲート電極として機能する。また、トランジスタ１００Ｂは、デュアルゲート構造のトランジスタである。その他の構成は、トランジスタ１００Ａと同様であり、同様の効果を奏する。
導電膜１０２及び導電膜１０７にそれぞれ異なる電位を印加することで、トランジスタ１００Ｂのしきい値を制御することができる。又は、図２１（Ｂ）に示すように、導電膜１０２及び導電膜１０７に同じ電位を印加することで、オン電流の増加、初期特性バラつきの低減、−ＧＢＴストレス試験の劣化の抑制、及び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能である。
表示装置の駆動回路部（例えば、駆動回路１１、駆動回路１２など）と画素部１５において、トランジスタの構造が異なる。駆動回路部に含まれるトランジスタは、デュアルゲート構造である。即ち、画素部１５と比較して、オン電流の高いトランジスタを駆動回路部に有する。
また、駆動回路部と画素部１５に含まれるトランジスタのチャネル長が異なってもよい。
代表的には、駆動回路部に含まれるトランジスタ１００Ｂのチャネル長を２．５μｍ未満、又は１．４５μｍ以上２．２μｍ以下とすることができる。一方、画素部１５に含まれるトランジスタ１００Ａのチャネル長を２．５μｍ以上、又は２．５μｍ以上２０μｍ以下とすることができる。
駆動回路部に含まれるトランジスタ１００Ｂのチャネル長を、２．５μｍ未満、好ましくは１．４５μｍ以上２．２μｍ以下とすることで、画素部１５に含まれるトランジスタ１００Ａと比較して、オン電流を増大させることができる。この結果、高速動作が可能な駆動回路部を作製することができる。
酸化物半導体膜１１２において、導電膜１１４、導電膜１１６及び導電膜１１８と重ならない領域には、酸素欠損を形成する元素を有する。また、酸化物半導体膜１０３において、導電膜１０４、導電膜１０５及び導電膜１０７と重ならない領域には、酸素欠損を形成する元素を有する。以下、酸素欠損を形成する元素を、不純物元素として説明する。不純物元素の代表例としては、水素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。さらに、不純物元素としホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、塩素等が酸化物半導体膜１１２及び酸化物半導体膜１０３に含まれてもよい。
また、絶縁膜１２０は水素を含む膜であり、代表的には窒化物絶縁膜がある。絶縁膜１２０が酸化物半導体膜１１２及び酸化物半導体膜１０３に接することで、絶縁膜１２０に含まれる水素が酸化物半導体膜１１２及び酸化物半導体膜１０３に拡散する。この結果、酸化物半導体膜１１２及び酸化物半導体膜１０３が絶縁膜１２０と接する領域において、水素が多く含まれる。
不純物元素として、希ガス元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素及び酸素の結合が切断され、酸素欠損が形成される。酸化物半導体膜に含まれる酸素欠損と水素の相互作用により、酸化物半導体膜は導電率が高くなる。具体的には、酸化物半導体膜に含まれる酸素欠損に水素が入ることで、キャリア（電子）が生成される。この結果、導電率が高くなる。
ここで、酸化物半導体膜１１２の部分拡大図を図２２に示す。なお、代表例として、トランジスタ１００Ａに含まれる酸化物半導体膜１１２の部分拡大図を用いて説明する。図２２に示すように、酸化物半導体膜１１２は、導電膜１１４又は導電膜１１６と接する領域１１２ａと、絶縁膜１２０と接する領域１１２ｂと、絶縁膜１１７と接する領域１１２ｄとを有する。なお、導電膜１１８の側面がテーパ形状を有する場合、導電膜１１８のテーパ部と重なる領域１１２ｃを有してもよい。
領域１１２ａは、ソース領域及びドレイン領域として機能する。導電膜１１４及び導電膜１１６がタングステン、チタン、アルミニウム、銅、モリブデン、クロム、又はタンタル単体若しくは合金等の酸素と結合しやすい導電材料を用いて形成される場合、酸化物半導体膜に含まれる酸素と導電膜１１４及び導電膜１１６に含まれる導電材料とが結合し、酸化物半導体膜において、酸素欠損が形成される。また、酸化物半導体膜に導電膜１１４及び導電膜１１６を形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、導電膜１１４又は導電膜１１６と接する領域１１２ａは、導電性が高まり、ソース領域及びドレイン領域として機能する。
領域１１２ｂは、低抵抗領域として機能する。領域１１２ｂには不純物元素として少なくとも希ガス及び水素が含まれる。なお、導電膜１１８の側面がテーパ形状を有する場合、不純物元素は導電膜１１８のテーパ部を通過して領域１１２ｃに添加されるため、領域１１２ｃは、領域１１２ｂと比較して不純物元素の一例である希ガス元素の濃度が低いが、不純物元素が含まれる。領域１１２ｃを有することで、トランジスタのソース−ドレイン耐圧を高めることができる。
酸化物半導体膜１１２がスパッタリング法で形成される場合、領域１１２ａ乃至領域１１２ｄはそれぞれ希ガス元素を含み、且つ領域１１２ａ及び領域１１２ｄと比較して、領域１１２ｂ及び領域１１２ｃの方が希ガス元素の濃度が高い。これは、酸化物半導体膜１１２がスパッタリング法で形成される場合、スパッタリングガスとして希ガスを用いるため、酸化物半導体膜１１２に希ガスが含まれること、並びに領域１１２ｂ及び領域１１２ｃにおいて、酸素欠損を形成するために、意図的に希ガスが添加されることが原因である。なお、領域１１２ｂ及び領域１１２ｃにおいて、領域１１２ａ及び領域１１２ｄと異なる希ガス元素が添加されていてもよい。
また、領域１１２ｂは絶縁膜１２０と接するため、領域１１２ａ及び領域１１２ｄと比較して、領域１１２ｂの方が水素の濃度が高い。また、領域１１２ｂから領域１１２ｃに水素が拡散する場合、領域１１２ｃは、領域１１２ａ及び領域１１２ｄと比較して水素濃度が高い。但し、領域１１２ｃより領域１１２ｂの方が、水素濃度が高い。
領域１１２ｂ及び領域１１２ｃにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素の濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、又は１×１０２０ａｔｏｍｓ／ｃｍ３以上、又は５×１０２０ａｔｏｍｓ／ｃｍ３以上とすることができる。なお、領域１１２ａ及び領域１１２ｄの二次イオン質量分析法により得られる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以下、又は５×１０１８ａｔｏｍｓ／ｃｍ３以下、又は１×１０１８ａｔｏｍｓ／ｃｍ３以下、又は５×１０１７ａｔｏｍｓ／ｃｍ３以下、又は１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、不純物元素として、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は塩素が酸化物半導体膜１１２に添加される場合、領域１１２ｂ及び領域１１２ｃにのみ不純物元素を有する。このため、領域１１２ａ及び領域１１２ｄと比較して、領域１１２ｂ及び領域１１２ｃの方が不純物元素の濃度が高い。なお、領域１１２ｂ及び領域１１２ｃにおいて、二次イオン質量分析法により得られる不純物元素の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、又は５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下とすることができる。
領域１１２ｄと比較して、領域１１２ｂ及び領域１１２ｃは、水素濃度が高く、且つ希ガス元素の添加による酸素欠損量が多い。このため、導電性が高くなり、低抵抗領域として機能する。代表的には、領域１１２ｂ及び領域１１２ｃの抵抗率として、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、又は１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満とすることができる。
なお、領域１１２ｂ及び領域１１２ｃにおいて、水素の量は酸素欠損の量と同じ又は少ないと、水素が酸素欠損に捕獲されやすく、チャネルである領域１１２ｄに拡散しにくい。この結果、ノーマリーオフ特性のトランジスタを作製することができる。
領域１１２ｄは、チャネルとして機能する。
また、導電膜１１４、導電膜１１６及び導電膜１１８をマスクとして酸化物半導体膜１１２に不純物元素を添加した後、導電膜１１８の上面形状における面積を縮小してもよい。これは、導電膜１１８の形成工程において、導電膜１１８上のマスクに対してスリミング処理をおこない、より微細な構造のマスクを形成することによって行うことができる。次に、該マスクを用いて導電膜１１８および絶縁膜１１７をエッチングすることで、図２２（Ｂ）に示す導電膜１１８ａおよび絶縁膜１１７ａを形成することができる。スリミング処理としては、例えば、酸素ラジカルなどを用いるアッシング処理を適用することができる。
この結果、酸化物半導体膜１１２において、領域１１２ｃ及びチャネルである領域１１２ｄの間に、オフセット領域１１２ｅが形成される。なお、チャネル長方向におけるオフセット領域１１２ｅの長さは、０．１μｍ未満とすることで、トランジスタのオン電流の低下を低減することが可能である。
絶縁膜１１７及び絶縁膜１０６はゲート絶縁膜として機能する。
導電膜１１４及び導電膜１１６、並びに導電膜１０４及び導電膜１０５は、ソース電極及びドレイン電極として機能する。
導電膜１１８及び導電膜１０７は、ゲート電極として機能する。
本実施の形態に示すトランジスタ１００Ａ及びトランジスタ１００Ｂは、チャネルとして機能する領域１１２ｄと、ソース領域及びドレイン領域として機能する領域１１２ａとの間に、低抵抗領域として機能する領域１１２ｂ及び／又は領域１１２ｃを有する。チャネルとソース領域及びドレイン領域との間の抵抗を低減することが可能であり、トランジスタ１００Ａ及びトランジスタ１００Ｂは、オン電流が大きく、電界効果移動度が高い。
また、トランジスタ１００Ａ及びトランジスタ１００Ｂにおいて、導電膜１１８と、導電膜１１４及び導電膜１１６とが重ならないことで、導電膜１１８と、導電膜１１４及び導電膜１１６との間の寄生容量を低減することが可能である。また、導電膜１０７と、導電膜１０４及び導電膜１０５とが重ならないことで、導電膜１０７と、導電膜１０４及び導電膜１０５との間の寄生容量を低減することが可能である。この結果、基板１０１として大面積基板を用いた場合、導電膜１１４、導電膜１１６及び導電膜１１８、並びに導電膜１０４及び導電膜１０５及び導電膜１０７における信号遅延を低減することが可能である。
また、トランジスタ１００Ａにおいて、導電膜１１４、導電膜１１６及び導電膜１１８をマスクとして、希ガス元素を酸化物半導体膜１１２に添加することで、酸素欠損を有する領域が形成される。また、トランジスタ１００Ｂにおいて、導電膜１０４、導電膜１０５及び導電膜１０７をマスクとして、不純物元素が酸化物半導体膜１０３に添加することで、酸素欠損を有する領域が形成される。さらに、酸素欠損を有する領域が、水素を含む絶縁膜１２０と接するため、絶縁膜１２０に含まれる水素が酸素欠損を有する領域に拡散することで、低抵抗領域が形成される。すなわち、セルフアラインで低抵抗領域を形成することができる。
また、本実施の形態に示すトランジスタ１００Ａ及びトランジスタ１００Ｂは、領域１１２ｂに、希ガスを添加することで、酸素欠損を形成するとともに、水素を添加している。このため、領域１１２ｂにおける導電率を高めることが可能であるとともに、トランジスタごとの領域１１２ｂの導電率のばらつきを低減することが可能である。すなわち、領域１１２ｂに希ガス及び水素を添加することで、領域１１２ｂの導電率の制御が可能である。
以下に、図２１に示す構成の詳細について説明する。
基板１０１としては、様々な基板を用いることができ、特定のものに限定されることはない。基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックがある。又は、一例としては、アクリル等の合成樹脂などがある。又は、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。又は、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
また、基板１０１として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。又は、基板１０１とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
トランジスタが転載される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
絶縁膜１１１は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができる。なお、酸化物半導体膜１０３及び酸化物半導体膜１１２との界面特性を向上させるため、絶縁膜１１１において少なくとも酸化物半導体膜１０３及び酸化物半導体膜１１２と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜１１１として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１１１に含まれる酸素を、酸化物半導体膜１０３及び酸化物半導体膜１１２に移動させることが可能である。
絶縁膜１１１の厚さは、５０ｎｍ以上、又は１００ｎｍ以上３０００ｎｍ以下、又は２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１１１を厚くすることで、絶縁膜１１１の酸素放出量を増加させることができると共に、絶縁膜１１１と酸化物半導体膜１０３及び酸化物半導体膜１１２との界面における界面準位、並びに酸化物半導体膜１０３及び酸化物半導体膜１１２の領域１１２ｄに含まれる酸素欠損を低減することが可能である。
絶縁膜１１１として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ−Ｚｎ酸化物などを用いればよく、単層又は積層で設けることができる。
酸化物半導体膜１１２及び酸化物半導体膜１０３は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）等の金属酸化物で形成される。なお、酸化物半導体膜１１２及び酸化物半導体膜１０３は、透光性を有する。
なお、酸化物半導体膜１１２及び酸化物半導体膜１０３がＩｎ−Ｍ−Ｚｎ酸化物の場合、ＩｎとＭの原子数比率は、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたときＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、又はＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜１１２及び酸化物半導体膜１０３は、エネルギーギャップが２ｅＶ以上、又は２．５ｅＶ以上、又は３ｅＶ以上である。
酸化物半導体膜１１２及び酸化物半導体膜１０３の厚さは、３ｎｍ以上２００ｎｍ以下、又は３ｎｍ以上１００ｎｍ以下、又は３ｎｍ以上５０ｎｍ以下とすることができる。
酸化物半導体膜１１２及び酸化物半導体膜１０３がＩｎ−Ｍ−Ｚｎ酸化物Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等が好ましい。なお、成膜される酸化物半導体膜１１２及び酸化物半導体膜１０３の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
また、酸化物半導体膜１１２及び酸化物半導体膜１０３において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１１２及び酸化物半導体膜１０３において、酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１１２及び酸化物半導体膜１０３であって、特に領域１１２ｄにおいて、シリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、又は２×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。この結果、トランジスタは、しきい値がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、酸化物半導体膜１１２及び酸化物半導体膜１０３であって、特に領域１１２ｄにおいて、二次イオン質量分析法により得られるアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、又は２×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、領域１１２ｄのアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。この結果、トランジスタは、しきい値がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、酸化物半導体膜１１２及び酸化物半導体膜１０３であって、特に領域１１２ｄに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化となる場合がある。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該酸化物半導体膜であって、特に領域１１２ｄにおいて、窒素はできる限り低減されていることが好ましい。例えば、二次イオン質量分析法により得られる窒素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることができる。
酸化物半導体膜１１２及び酸化物半導体膜１０３であって、特に領域１１２ｄにおいて、不純物元素を低減することで、酸化物半導体膜のキャリア密度を低減することができる。このため、酸化物半導体膜１１２及び酸化物半導体膜１０３であって、特に領域１１２ｄにおいては、キャリア密度を１×１０１７個／ｃｍ３以下、又は１×１０１５個／ｃｍ３以下、又は１×１０１３個／ｃｍ３以下、又は１×１０１１個／ｃｍ３以下とすることができる。
酸化物半導体膜１１２及び酸化物半導体膜１０３として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性又は実質的に高純度真性とよぶ。高純度真性又は実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。したがって、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値がプラスとなる電気特性（ノーマリーオフ特性ともいう。）になりやすい。また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。したがって、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。
また、酸化物半導体膜１１２及び酸化物半導体膜１０３は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、又は非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
なお、酸化物半導体膜１１２及び酸化物半導体膜１０３が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上が積層された構造の場合がある。
なお、酸化物半導体膜１１２及び酸化物半導体膜１０３において、領域１１２ｂと、領域１１２ｄとの結晶性が異なる場合がある。また、酸化物半導体膜１１２及び酸化物半導体膜１０３において、領域１１２ｃと、領域１１２ｄとの結晶性が異なる場合がある。これは、領域１１２ｂ又は領域１１２ｃに不純物元素が添加された際に、領域１１２ｂ又は領域１１２ｃにダメージが入ってしまい、結晶性が低減するためである。
絶縁膜１０６及び絶縁膜１１７は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができる。なお、酸化物半導体膜１１２及び酸化物半導体膜１０３との界面特性を向上させるため、絶縁膜１０６及び絶縁膜１１７において少なくとも酸化物半導体膜１１２及び酸化物半導体膜１０３と接する領域は酸化物絶縁膜を用いて形成することが好ましい。絶縁膜１０６及び絶縁膜１１７として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ−Ｚｎ酸化物などを用いればよく、単層又は積層で設けることができる。
また、絶縁膜１０６及び絶縁膜１１７として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体膜１１２及び酸化物半導体膜１０３からの酸素の外部への拡散と、外部から酸化物半導体膜１１２及び酸化物半導体膜１０３への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
また、絶縁膜１０６及び絶縁膜１１７として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
また、絶縁膜１０６及び絶縁膜１１７として、加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１０６及び絶縁膜１１７に含まれる酸素を、酸化物半導体膜１１２及び酸化物半導体膜１０３に移動させることが可能である。
また、絶縁膜１０６及び絶縁膜１１７として、欠陥の少ない酸化窒化シリコン膜を用いることができる。欠陥の少ない酸化窒化シリコン膜は、加熱処理後において、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、又は１以上２以下）起因のシグナルに相当する。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が低いほど、酸化窒化シリコン膜に含まれる窒素酸化物の含有量が少ないといえる。
また、欠陥の少ない酸化窒化シリコン膜は、二次イオン質量分析法で測定される窒素濃度が、６×１０２０ａｔｏｍｓ／ｃｍ３以下である。絶縁膜１１７として欠陥の少ない酸化窒化シリコン膜を用いることで、窒素酸化物が生成されにくくなり、酸化物半導体膜１１２及び酸化物半導体膜１０３及び絶縁膜の界面におけるキャリアのトラップを低減することが可能である。また、表示装置に含まれるトランジスタのしきい値のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
絶縁膜１０６及び絶縁膜１１７の厚さは、５ｎｍ以上４００ｎｍ以下、又は５ｎｍ以上３００ｎｍ以下、又は１０ｎｍ以上２５０ｎｍ以下とすることができる。
導電膜１１４、導電膜１１６及び導電膜１１８、並びに導電膜１０４、導電膜１０５、導電膜１０２及び導電膜１０７としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一又は複数から選択された金属元素を用いてもよい。また、導電膜１１４、導電膜１１６及び導電膜１１８、並びに導電膜１０４、導電膜１０５、導電膜１０２及び導電膜１０７は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜又は窒化タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の一又は複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜１１４、導電膜１１６及び導電膜１１８、並びに導電膜１０４、導電膜１０５、導電膜１０２及び導電膜１０７は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素を含む導電性材料の積層構造とすることもできる。
導電膜１１４、導電膜１１６及び導電膜１１８、並びに導電膜１０４、導電膜１０５、導電膜１０２及び導電膜１０７の厚さは、３０ｎｍ以上５００ｎｍ以下、又は１００ｎｍ以上４００ｎｍ以下とすることができる。
絶縁膜１２０としては、水素を含む膜であり、代表的には窒化物絶縁膜がある。窒化物絶縁膜としては、窒化シリコン、窒化アルミニウム等を用いて形成することができる。
＜トランジスタの構成例２＞
次に、表示装置に含まれるトランジスタの別の構成について、図２３を用いて説明する。ここでは、画素部１５に設けられたトランジスタ１００Ａの変形例としてトランジスタ１００Ｃを用いて説明するが、駆動回路部のトランジスタ１００Ｂにトランジスタ１００Ｃの絶縁膜１１１の構成、又は導電膜１１４、導電膜１１６及び導電膜１１８の構造を適宜適用することができる。
図２３（Ａ）乃至図２３（Ｃ）に、表示装置が有するトランジスタ１００Ｃの上面図及び断面図を示す。図２３（Ａ）はトランジスタ１００Ｃの上面図であり、図２３（Ｂ）は、図２３（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図２３（Ｃ）は、図２３（Ａ）の一点鎖線Ｘ３−Ｘ４間の断面図である。
図２３に示すトランジスタ１００Ｃは、導電膜１１４、導電膜１１６及び導電膜１１８が、２層又は３層構造で構成されている。また、絶縁膜１１１が、窒化物絶縁膜１１１ａ及び酸化物絶縁膜１１１ｂの積層構造で構成されている。その他の構成は、トランジスタ１００Ａと同様であり、同様の効果を奏する。
はじめに、導電膜１１４、導電膜１１６及び導電膜１１８について説明する。
導電膜１１４は、導電膜１１４ａと、導電膜１１４ｂと、導電膜１１４ｃとが順に積層しており、且つ導電膜１１４ａ及び導電膜１１４ｃは導電膜１１４ｂの表面を覆っている。すなわち、導電膜１１４ａ及び導電膜１１４ｃは、導電膜１１４ｂの保護膜として機能する。
導電膜１１４と同様に、導電膜１１６は、導電膜１１６ａと、導電膜１１６ｂと、導電膜１１６ｃとが順に積層しており、且つ導電膜１１６ａ及び導電膜１１６ｃは導電膜１１６ｂの表面を覆っている。すなわち、導電膜１１６ａ及び導電膜１１６ｃは、導電膜１１６ｂの保護膜として機能する。
導電膜１１８は、導電膜１１８ａと、導電膜１１８ｂとが順に積層している。
導電膜１１４ａ、導電膜１１６ａ及び導電膜１１８ａとしては、導電膜１１４ｂ、導電膜１１６ｂ、導電膜１１８ｂに含まれる金属元素が酸化物半導体膜１１２に拡散するのを防ぐ材料を用いて形成する。導電膜１１４ａ、導電膜１１６ａ及び導電膜１１８ａとして、チタン、タンタル、モリブデン、タングステンの単体若しくは合金、又は窒化チタン、窒化タンタル、窒化モリブデン、窒化タングステン等を用いて形成することができる。又は、導電膜１１４ａ、導電膜１１６ａ及び導電膜１１８ａは、Ｃｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、又はＴｉ）等を用いて形成することができる。
導電膜１１４ｂ、導電膜１１６ｂ及び導電膜１１８ｂとしては、低抵抗材料を用いて形成する。導電膜１１４ｂ、導電膜１１６ｂ及び導電膜１１８ｂとして、銅、アルミニウム、金、銀等の単体若しくは合金、又はこれを主成分とする化合物等を用いて形成することができる。
導電膜１１４ｃ及び導電膜１１６ｃとしては、導電膜１１４ｂ、導電膜１１６ｂに含まれる金属元素が不動態化された膜を用いて形成することで、導電膜１１４ｂ、導電膜１１６ｂに含まれる金属元素が、絶縁膜１２８の形成工程において酸化物半導体膜１１２に移動することを防ぐことができる。導電膜１１４ｃおよび導電膜１１６ｃとして、金属珪素物、金属珪素窒化物等を用いて形成することが可能であり、代表的には、ＣｕＳｉｘ（ｘ＞０）、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）等がある。
ここで、導電膜１１４ｃ及び導電膜１１６ｃの形成方法について説明する。なお、導電膜１１４ｂ及び導電膜１１６ｂは、銅を用いて形成される。また、導電膜１１４ｃ及び導電膜１１６ｃは、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）を用いて形成される。
導電膜１１４ｂ及び導電膜１１６ｂを、水素、アンモニア、一酸化炭素等の還元性雰囲気で発生させたプラズマに曝し、導電膜１１４ｂ及び導電膜１１６ｂの表面の酸化物を還元する。
次に、２００℃以上４００℃以下で加熱しながら、導電膜１１４ｂ及び導電膜１１６ｂをシランに曝す。この結果、導電膜１１４ｂ及び導電膜１１６ｂに含まれる銅が触媒として作用し、シランがＳｉとＨ２に分解されるとともに、導電膜１１４ｂ及び導電膜１１６ｂの表面にＣｕＳｉｘ（ｘ＞０）が形成される。
次に、導電膜１１４ｂ及び導電膜１１６ｂを、アンモニア又は窒素等の窒素を含む雰囲気で発生させたプラズマに曝すことで、導電膜１１４ｂ及び導電膜１１６ｂの表面に形成されたＣｕＳｉｘ（ｘ＞０）がプラズマに含まれる窒素と反応し、導電膜１１４ｃ及び導電膜１１６ｃとして、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）が形成される。
なお、上記工程において、導電膜１１４ｂ及び導電膜１１６ｂをアンモニア又は窒素等の窒素を含む雰囲気で発生させたプラズマに曝した後、２００℃以上４００℃以下で加熱しながら、導電膜１１４ｂ及び導電膜１１６ｂをシランに曝すことで、導電膜１１４ｃ及び導電膜１１６ｃとして、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）を形成してもよい。
次に、窒化物絶縁膜１１１ａ及び酸化物絶縁膜１１１ｂが積層された絶縁膜１１１について説明する。
例えば、窒化物絶縁膜１１１ａとして窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を用いて形成することができる。また、酸化物絶縁膜１１１ｂとして、酸化シリコン、酸化窒化シリコン、酸化アルミニウム等を用いて形成することができる。基板１０１側に窒化物絶縁膜１１１ａを設けることで、外部からの水素、水等が酸化物半導体膜１１２に拡散することを防ぐことが可能である。
＜トランジスタの構成例３＞
次に、表示装置に含まれるトランジスタの別の構成について図２４及び図２５を用いて説明する。ここでは、画素部１５に設けられたトランジスタ１００Ａの変形例としてトランジスタ１００Ｄ及びトランジスタ１００Ｅを用いて説明するが、駆動回路部のトランジスタ１００Ｂに、トランジスタ１００Ｄに含まれる酸化物半導体膜１１２の構成、又はトランジスタ１００Ｅに含まれる酸化物半導体膜１１２の構成を適宜適用することができる。
図２４（Ａ）乃至図２４（Ｃ）に、表示装置が有するトランジスタ１００Ｄの上面図及び断面図を示す。図２４（Ａ）はトランジスタ１００Ｄの上面図であり、図２４（Ｂ）は、図２４（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図２４（Ｃ）は、図２４（Ａ）の一点鎖線Ｘ３−Ｘ４間の断面図である。
図２４に示すトランジスタ１００Ｄは、酸化物半導体膜１１２が多層構造で構成されている。具体的には、酸化物半導体膜１１２は、絶縁膜１１１と接する酸化物半導体膜１１３ａと、酸化物半導体膜１１３ａに接する酸化物半導体膜１１３ｂと、酸化物半導体膜１１３ｂ、導電膜１１４、導電膜１１６、絶縁膜１１７及び絶縁膜１２０と接する酸化物半導体膜１１３ｃとを有する。その他の構成は、トランジスタ１００Ａと同様であり、同様の効果を奏する。
酸化物半導体膜１１３ａ、酸化物半導体膜１１３ｂ及び酸化物半導体膜１１３ｃは、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）等の金属酸化物で形成される。
また、酸化物半導体膜１１３ａ及び酸化物半導体膜１１３ｃは、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍｇ酸化物、Ｚｎ−Ｍｇ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）であり、且つ酸化物半導体膜１１３ｂよりも伝導帯下端のエネルギーが真空準位に近く、代表的には、酸化物半導体膜１１３ａ及び酸化物半導体膜１１３ｃの伝導帯下端のエネルギーと、酸化物半導体膜１１３ｂの伝導帯下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、又は０．２ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、又は０．４ｅＶ以下である。なお、真空準位と伝導帯下端のエネルギー差を電子親和力ともいう。
酸化物半導体膜１１３ｂがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）の場合、酸化物半導体膜１１３ｂを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜１１３ｂとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
酸化物半導体膜１１３ａ及び酸化物半導体膜１１３ｃがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）の場合、酸化物半導体膜１１３ａ及び酸化物半導体膜１１３ｃを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜１１３ａ及び酸化物半導体膜１１３ｃとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：３、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：３、Ｉｎ：Ｍ：Ｚｎ＝１：６：４、Ｉｎ：Ｍ：Ｚｎ＝１：６：５、Ｉｎ：Ｍ：Ｚｎ＝１：６：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：７、Ｉｎ：Ｍ：Ｚｎ＝１：６：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：９等がある。
なお、酸化物半導体膜１１３ａ、酸化物半導体膜１１３ｂ及び酸化物半導体膜１１３ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
なお、原子数比はこれらに限られず、必要とする半導体特性に応じて適切な原子数比のものを用いればよい。
また、酸化物半導体膜１１３ａ及び酸化物半導体膜１１３ｃは同じ組成でもよい。例えば、酸化物半導体膜１１３ａ及び酸化物半導体膜１１３ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：４：５、１：４：６、１：４：７、又は１：４：８の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いてもよい。
又は、酸化物半導体膜１１３ａ及び酸化物半導体膜１１３ｃは異なった組成でもよい。例えば、酸化物半導体膜１１３ａとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物半導体膜１１３ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：４又は１：４：５の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いてもよい。
酸化物半導体膜１１３ａ及び酸化物半導体膜１１３ｃの厚さは、３ｎｍ以上１００ｎｍ以下、又は３ｎｍ以上５０ｎｍ以下とする。酸化物半導体膜１１３ｂの厚さは、３ｎｍ以上２００ｎｍ以下、又は３ｎｍ以上１００ｎｍ以下、又は３ｎｍ以上５０ｎｍ以下とする。なお、酸化物半導体膜１１３ａ及び酸化物半導体膜１１３ｃはそれぞれ酸化物半導体膜１１３ｂより厚さを薄くすることで、トランジスタのしきい値の変動量を低減することが可能である。
酸化物半導体膜１１３ａ、酸化物半導体膜１１３ｂ及び酸化物半導体膜１１３ｃそれぞれの界面は、ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用いて観察することができる場合がある。
酸化物半導体膜１１３ｂと比較して酸素欠損の生じにくい酸化物半導体膜１１３ａ及び酸化物半導体膜１１３ｃをそれぞれ酸化物半導体膜１１３ｂの上面及び下面に接して設けることで、酸化物半導体膜１１３ｂにおける酸素欠損を低減することができる。また、酸化物半導体膜１１３ｂは、酸化物半導体膜１１３ｂを構成する金属元素の一以上を有する酸化物半導体膜１１３ａ及び酸化物半導体膜１１３ｃと接するため、酸化物半導体膜１１３ａと酸化物半導体膜１１３ｂとの界面、酸化物半導体膜１１３ｂと酸化物半導体膜１１３ｃとの界面における界面準位密度が極めて低い。このため、酸化物半導体膜１１３ｂに含まれる酸素欠損を低減することが可能である。
また、酸化物半導体膜１１３ａを設けることにより、トランジスタのしきい値などの電気特性のばらつきを低減することができる。
また、酸化物半導体膜１１３ｂを構成する金属元素を一種以上含む酸化物半導体膜１１３ｃが酸化物半導体膜１１３ｂに接して設けられるため、酸化物半導体膜１１３ｂと酸化物半導体膜１１３ｃとの界面ではキャリアの散乱が起こりにくく、トランジスタの電界効果移動度を高くすることができる。
また、酸化物半導体膜１１３ａ及び酸化物半導体膜１１３ｃは、絶縁膜１１１及び絶縁膜１１７の構成元素が酸化物半導体膜１１３ｂへ混入して、不純物による準位が形成されることを抑制するためのバリア膜としても機能する。
以上のことから、本実施の形態に示すトランジスタは、しきい値などの電気特性のばらつきが低減されたトランジスタである。このようにしきい値のばらつきが低減されたトランジスタを用いて先の実施の形態に示す表示装置を構成することにより、より容易かつ効果的にしきい値のばらつきを補正することができる。
図２４と異なる構造のトランジスタを図２５に示す。
図２５（Ａ）乃至図２５（Ｃ）に、表示装置が有するトランジスタ１００Ｅの上面図及び断面図を示す。図２５（Ａ）はトランジスタ１００Ｅの上面図であり、図２５（Ｂ）は、図２５（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図２５（Ｃ）は、図２５（Ａ）の一点鎖線Ｘ３−Ｘ４間の断面図である。なお、図２５（Ａ）では、明瞭化のため、基板１０１、絶縁膜１１１、絶縁膜１１７、絶縁膜１２０などを省略している。また、図２５（Ｂ）は、トランジスタ１００Ｅのチャネル幅方向の断面図である。また、図２５（Ｃ）は、トランジスタ１００Ｅのチャネル長方向の断面図である。
図２５に示すトランジスタ１００Ｅのように、酸化物半導体膜１１２が、絶縁膜１１１と接する酸化物半導体膜１１３ｂと、酸化物半導体膜１１３ｂ及び絶縁膜１１７と接する酸化物半導体膜１１３ｃの積層構造であってもよい。
＜バンド構造＞
ここで、図２４及び図２５に示すトランジスタのバンド構造について説明する。なお、図３０（Ａ）は、図２４に示すトランジスタ１００Ｄのバンド構造であり、理解を容易にするため、絶縁膜１１１、酸化物半導体膜１１３ａ、酸化物半導体膜１１３ｂ、酸化物半導体膜１１３ｃ及び絶縁膜１１７の伝導帯下端のエネルギー（Ｅｃ）を示す。また、図３０（Ｂ）は、図２５に示すトランジスタ１００Ｅのバンド構造であり、理解を容易にするため、絶縁膜１１１、酸化物半導体膜１１３ｂ、酸化物半導体膜１１３ｃ及び絶縁膜１１７の伝導帯下端のエネルギー（Ｅｃ）を示す。
図３０（Ａ）に示すように、酸化物半導体膜１１３ａ、酸化物半導体膜１１３ｂ及び酸化物半導体膜１１３ｃにおいて、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体膜１１３ａ、酸化物半導体膜１１３ｂ及び酸化物半導体膜１１３ｃを構成する元素が共通することにより、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体膜１１３ａ、酸化物半導体膜１１３ｂ及び酸化物半導体膜１１３ｃは組成が異なる膜の積層体ではあるが、物性的に連続であるということもできる。
主成分を共通として積層された酸化物半導体膜は、各層を単に積層するのではなく連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸（Ｕ Ｓｈａｐｅ Ｗｅｌｌ）構造）が形成されるように作製する。すなわち、各層の界面に酸化物半導体にとってトラップ中心や再結合中心のような欠陥準位、あるいはキャリアの流れを阻害する不純物が存在しないように積層構造を形成する。仮に、積層された酸化物半導体膜の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまう。
なお、図３０（Ａ）では、酸化物半導体膜１１３ａと酸化物半導体膜１１３ｃのＥｃが同様である場合について示したが、それぞれが異なっていてもよい。
図３０（Ａ）より、酸化物半導体膜１１３ｂがウェル（井戸）となり、トランジスタ１００Ｄにおいて、チャネルが酸化物半導体膜１１３ｂに形成されることがわかる。なお、酸化物半導体膜１１３ａ、酸化物半導体膜１１３ｂ及び酸化物半導体膜１１３ｃは伝導帯下端のエネルギーが連続的に変化するため、Ｕ字型の井戸構造のチャネルを埋め込みチャネルということもできる。
また、図３０（Ｂ）に示すように、酸化物半導体膜１１３ｂ及び酸化物半導体膜１１３ｃにおいて、伝導帯下端のエネルギーが連続的に変化してもよい。
図３０（Ｂ）より、酸化物半導体膜１１３ｂがウェル（井戸）となり、トランジスタ１００Ｅにおいて、チャネルが酸化物半導体膜１１３ｂに形成されることがわかる。
図２４に示すトランジスタ１００Ｄは、酸化物半導体膜１１３ｂを構成する金属元素を一種以上含んでいる酸化物半導体膜１１３ａ及び酸化物半導体膜１１３ｃを有しているため、酸化物半導体膜１１３ａと酸化物半導体膜１１３ｂとの界面、及び酸化物半導体膜１１３ｃと酸化物半導体膜１１３ｂとの界面に界面準位を形成しにくくなる。よって、酸化物半導体膜１１３ａ及び酸化物半導体膜１１３ｃを設けることにより、トランジスタのしきい値などの電気特性のばらつきや変動を低減することができる。
図２５に示すトランジスタ１００Ｅは、酸化物半導体膜１１３ｂを構成する金属元素を一種以上含んでいる酸化物半導体膜１１３ｃを有しているため、酸化物半導体膜１１３ｃと酸化物半導体膜１１３ｂとの界面に界面準位を形成しにくくなる。よって、酸化物半導体膜１１３ｃを設けることにより、トランジスタのしきい値などの電気特性のばらつきや変動を低減することができる。このようにしきい値のばらつきが低減されたトランジスタを用いて先の実施の形態に示す表示装置を構成することにより、より容易かつ効果的にしきい値のばらつきを補正することができる。
＜トランジスタの構成例４＞
次に、表示装置に含まれるトランジスタの別の構成について、図２７を用いて説明する。
図２７（Ａ）乃至図２７（Ｃ）に、表示装置が有するトランジスタ１００Ｆの上面図及び断面図を示す。図２７（Ａ）はトランジスタ１００Ｆの上面図であり、図２７（Ｂ）は、図２７（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図２７（Ｃ）は、図２７（Ａ）の一点鎖線Ｘ３−Ｘ４間の断面図である。
図２７に示すトランジスタ１００Ｆは、基板１２１上に形成された絶縁膜１２２上の酸化物半導体膜１２３と、酸化物半導体膜１２３に接する絶縁膜１２４と、絶縁膜１２４の開口部１３０ａの一部において酸化物半導体膜１２３と接する導電膜１２５と、絶縁膜１２４の開口部１３０ｂの一部において酸化物半導体膜１２３と接する導電膜１２６と、絶縁膜１２４を介して酸化物半導体膜１２３と重なる導電膜１２７とを有する。なお、トランジスタ１００Ｆ上に絶縁膜１２８及び絶縁膜１２９が設けられてもよい。
酸化物半導体膜１２３において、導電膜１２５、導電膜１２６及び導電膜１２７と重ならない領域には、酸素欠損を形成する元素を有する。以下、酸素欠損を形成する元素を、不純物元素として説明する。不純物元素の代表例としては、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、塩素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素及び酸素の結合が切断され、酸素欠損が形成される。又は、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
ここで、酸化物半導体膜１２３の部分拡大図を図２７（Ｄ）に示す。図２７（Ｄ）に示すように、酸化物半導体膜１２３は、導電膜１２５及び導電膜１２６と接する領域１２３ａと、絶縁膜１２８と接する領域１２３ｂと、絶縁膜１２４と重なる領域１２３ｃ及び領域１２３ｄとを有する。
領域１２３ａは、図２２に示した領域１１２ａと同様に、導電性が高く、ソース領域及びドレイン領域として機能する。
領域１２３ｂ及び領域１２３ｃは、低抵抗領域として機能する。領域１２３ｂ及び領域１２３ｃには不純物元素が含まれる。なお、領域１２３ｂの方が領域１２３ｃより不純物元素濃度が高い。また、導電膜１２７の側面がテーパ形状を有する場合、領域１２３ｃの一部が、導電膜１２７と重なってもよい。
不純物元素が希ガス元素であって、酸化物半導体膜１２３がスパッタリング法で形成される場合、領域１２３ａ乃至領域１２３ｄはそれぞれ希ガス元素を含み、且つ領域１２３ａ及び領域１２３ｄと比較して、領域１２３ｂ及び領域１２３ｃの方が希ガス元素の濃度が高い。これは、酸化物半導体膜１２３がスパッタリング法で形成される場合、スパッタリングガスとして希ガスを用いるため、酸化物半導体膜１２３に希ガスが含まれること、並びに領域１２３ｂ及び領域１２３ｃにおいて、酸素欠損を形成するために、意図的に希ガスが添加されることが原因である。なお、領域１２３ｂ及び領域１２３ｃにおいて、領域１２３ａ及び領域１２３ｄと異なる希ガス元素が添加されていてもよい。
不純物元素が、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は、塩素の場合、領域１２３ｂ及び領域１２３ｃにのみ不純物元素を有する。このため、領域１２３ａ及び領域１２３ｄと比較して、領域１２３ｂ及び領域１２３ｃの方が不純物元素の濃度が高い。なお、領域１２３ｂ及び領域１２３ｃにおいて、ＳＩＭＳにより得られる不純物元素の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、又は５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下とすることができる。
不純物元素が、水素の場合、領域１２３ａ及び領域１２３ｄと比較して、領域１２３ｂ及び領域１２３ｃの方が不純物元素の濃度が高い。なお、領域１２３ｂ及び領域１２３ｃにおいて、ＳＩＭＳにより得られる水素の濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、又は１×１０２０ａｔｏｍｓ／ｃｍ３以上、又は５×１０２０ａｔｏｍｓ／ｃｍ３以上とすることができる。
領域１２３ｂ及び領域１２３ｃは不純物元素を有するため、酸素欠損が増加し、キャリア密度が増加する。この結果、領域１２３ｂ及び領域１２３ｃは、導電性が高くなり、低抵抗領域として機能する。このように低抵抗領域を設けることにより、チャネルとソース領域及びドレイン領域との間の抵抗を低減することが可能であり、トランジスタ１００Ｆは、オン電流が大きく、電界効果移動度が高い。このため、トランジスタ１００Ｆは、例えば先の実施の形態に示す駆動用トランジスタ（トランジスタ２２など）に好適に用いることができる。
なお、不純物元素が、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は塩素の一以上と、希ガスの一以上の場合であってもよい。この場合、領域１２３ｂ及び領域１２３ｃにおいて、希ガスにより形成された酸素欠損と、且つ該領域に添加された水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は塩素の一以上との相互作用により、領域１２３ｂ及び領域１２３ｃは、導電性がさらに高まる場合がある。
領域１２３ｄは、チャネルとして機能する。
絶縁膜１２４において、酸化物半導体膜１２３及び導電膜１２７と重なる領域は、ゲート絶縁膜として機能する。また、絶縁膜１２４において、酸化物半導体膜１２３と導電膜１２５及び導電膜１２６とが重なる領域は、層間絶縁膜として機能する。
導電膜１２５及び導電膜１２６は、ソース電極及びドレイン電極として機能する。また、導電膜１２７は、ゲート電極として機能する。
本実施の形態に示すトランジスタ１００Ｆは、その作製工程において、ゲート電極として機能する導電膜１２７と、ソース電極及びドレイン電極として機能する導電膜１２５及び導電膜１２６が同時に形成される。このため、トランジスタ１００Ｆにおいて、導電膜１２７と、導電膜１２５及び導電膜１２６とが重ならず、導電膜１２７と、導電膜１２５及び導電膜１２６との間の寄生容量を低減することが可能である。この結果、基板１２１として大面積基板を用いた場合、導電膜１２５、導電膜１２６及び導電膜１２７における信号遅延を低減することが可能である。
また、トランジスタ１００Ｆにおいて、導電膜１２５、導電膜１２６及び導電膜１２７をマスクとして、不純物元素が酸化物半導体膜１２３に添加される。すなわち、セルフアラインで低抵抗領域を形成することができる。
基板１２１としては、図２１に示す基板１０１を適宜用いることができる。
絶縁膜１２２としては、図２１に示す絶縁膜１１１を適宜用いることができる。
酸化物半導体膜１２３は、図２１に示す酸化物半導体膜１０３及び酸化物半導体膜１１２を適宜用いることができる。
絶縁膜１２４は、図２１に示す絶縁膜１０６及び絶縁膜１１７を適宜用いることができる。
導電膜１２５、導電膜１２６及び導電膜１２７は同時に形成されるため、同じ材料及び同じ積層構造を有する。
導電膜１２５、導電膜１２６及び導電膜１２７は、図２１に示す、導電膜１１４、導電膜１１６及び導電膜１１８、並びに導電膜１０４、導電膜１０５、導電膜１０２及び導電膜１０７を適宜用いることができる。
絶縁膜１２８は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができる。なお、酸化物半導体膜１２３との界面特性を向上させるため、絶縁膜１２８において少なくとも酸化物半導体膜１２３と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜１２８として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１２８に含まれる酸素を、酸化物半導体膜１２３に移動させることが可能である。
絶縁膜１２８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ−Ｚｎ酸化物などを用いればよく、単層又は積層で設けることができる。
絶縁膜１２９は、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。絶縁膜１２９として、例えば窒化シリコン、窒化酸化シリコン、酸化アルミニウムなどを用いればよく、単層又は積層で設けることができる。
絶縁膜１２８及び絶縁膜１２９の厚さはそれぞれ、３０ｎｍ以上５００ｎｍ以下、又は１００ｎｍ以上４００ｎｍ以下とすることができる。
なお、図２１に示すトランジスタ１００Ｂと同様に、トランジスタ１００Ｆは、絶縁膜１２２の下に、酸化物半導体膜１２３と重なるように導電膜を設けて、デュアルゲート構造にすることができる。
＜トランジスタの構成例５＞
次に、表示装置に含まれるトランジスタの別の構成について、図２８及び図２９を用いて説明する。
図２８（Ａ）乃至図２８（Ｃ）に、表示装置が有するトランジスタ１００Ｇの上面図及び断面図を示す。図２８（Ａ）はトランジスタ１００Ｇの上面図であり、図２８（Ｂ）は、図２８（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図２８（Ｃ）は、図２８（Ａ）の一点鎖線Ｘ３−Ｘ４間の断面図である。
図２８に示すトランジスタ１００Ｇは、基板１３１上に形成された絶縁膜１３２上の酸化物半導体膜１３３と、酸化物半導体膜１３３と接する絶縁膜１３４と、絶縁膜１３４を介して酸化物半導体膜１３３と重なる導電膜１３７と、酸化物半導体膜１３３に接する絶縁膜１３９と、絶縁膜１３９上に形成された絶縁膜１３８と、絶縁膜１３８及び絶縁膜１３９の開口部１４０ａにおいて酸化物半導体膜１３３と接する導電膜１３５と、絶縁膜１３８及び絶縁膜１３９の開口部１４０ｂにおいて酸化物半導体膜１３３と接する導電膜１３６を有する。
トランジスタ１００Ｇにおいて、導電膜１３７はゲート電極として機能する。また、導電膜１３５及び導電膜１３６は、ソース電極及びドレイン電極として機能する。
酸化物半導体膜１３３において、導電膜１３５、導電膜１３６及び導電膜１３７と重ならない領域には、酸素欠損を形成する元素を有する。以下、酸素欠損を形成する元素を、不純物元素として説明する。不純物元素の代表例としては、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、塩素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素及び酸素の結合が切断され、酸素欠損が形成される。又は、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
ここで、酸化物半導体膜１３３の部分拡大図を図２９（Ａ）に示す。図２９（Ａ）に示すように、酸化物半導体膜１３３は、導電膜１３５、導電膜１３６または絶縁膜１３８と接する領域１３３ｂと、絶縁膜１３４と接する領域１３３ｄとを有する。なお、導電膜１３７の側面がテーパ形状を有する場合、導電膜１３７のテーパ部と重なる領域１３３ｃを有してもよい。
領域１３３ｂは、低抵抗領域として機能する。領域１３３ｂには不純物元素として少なくとも希ガス及び水素が含まれる。なお、導電膜１３７の側面がテーパ形状を有する場合、不純物元素は導電膜１３７のテーパ部を通過して領域１３３ｃに添加されるため、領域１３３ｃは、領域１３３ｂと比較して不純物元素の一例である希ガス元素の濃度が低いが、不純物元素が含まれる。領域１３３ｃを有することで、トランジスタのソース−ドレイン耐圧を高めることができる。
酸化物半導体膜１３３がスパッタリング法で形成される場合、領域１３３ｂ乃至領域１３３ｄはそれぞれ希ガス元素を含み、且つ領域１３３ｄと比較して、領域１３３ｂ及び領域１３３ｃの方が希ガス元素の濃度が高い。これは、酸化物半導体膜１３３がスパッタリング法で形成される場合、スパッタリングガスとして希ガスを用いるため、酸化物半導体膜１３３に希ガスが含まれること、並びに領域１３３ｂ及び領域１３３ｃにおいて、酸素欠損を形成するために、意図的に希ガスが添加されることが原因である。なお、領域１３３ｂ及び領域１３３ｃにおいて、領域１３３ｄと異なる希ガス元素が添加されていてもよい。
また、領域１３３ｂは絶縁膜１３８と接するため、領域１３３ｄと比較して、領域１３３ｂの方が水素の濃度が高い。また、領域１３３ｂから領域１３３ｃに水素が拡散する場合、領域１３３ｃは、領域１３３ｄと比較して水素濃度が高い。但し、領域１３３ｃより領域１３３ｂの方が、水素濃度が高い。
領域１３３ｂ及び領域１３３ｃにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素の濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、又は１×１０２０ａｔｏｍｓ／ｃｍ３以上、又は５×１０２０ａｔｏｍｓ／ｃｍ３以上とすることができる。なお、領域１３３ｄの二次イオン質量分析法により得られる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以下、又は５×１０１８ａｔｏｍｓ／ｃｍ３以下、又は１×１０１８ａｔｏｍｓ／ｃｍ３以下、又は５×１０１７ａｔｏｍｓ／ｃｍ３以下、又は１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、不純物元素として、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は塩素が酸化物半導体膜１３３に添加される場合、領域１３３ｂ及び領域１３３ｃにのみ不純物元素を有する。このため、領域１３３ｄと比較して、領域１３３ｂ及び領域１３３ｃの方が不純物元素の濃度が高い。なお、領域１３３ｂ及び領域１３３ｃにおいて、二次イオン質量分析法により得られる不純物元素の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、又は５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下とすることができる。
領域１３３ｄと比較して、領域１３３ｂ及び領域１３３ｃは、水素濃度が高く、且つ希ガス元素の添加による酸素欠損量が多い。このため、導電性が高くなり、低抵抗領域として機能する。代表的には、領域１３３ｂ及び領域１３３ｃの抵抗率として、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、又は１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満とすることができる。
なお、領域１３３ｂ及び領域１３３ｃにおいて、水素の量は酸素欠損の量と同じ又は少ないと、水素が酸素欠損に捕獲されやすく、チャネルである領域１３３ｄに拡散しにくい。この結果、ノーマリーオフ特性のトランジスタを作製することができる。
領域１３３ｄは、チャネルとして機能する。
また、導電膜１３７をマスクとして酸化物半導体膜１３３に不純物元素を添加した後、導電膜１３７それぞれの上面形状における面積を縮小してもよい。これは、導電膜１３７の形成工程において、導電膜１３７上のマスクに対してスリミング処理をおこない、より微細な構造のマスクを形成することによって行うことができる。次に、該マスクを用いて導電膜１３７および絶縁膜１３４をエッチングすることで、図２９（Ｂ）に示す導電膜１３７ａおよび絶縁膜１３４ａを形成することができる。スリミング処理としては、例えば、酸素ラジカルなどを用いるアッシング処理を適用することができる。
この結果、酸化物半導体膜１３３において、領域１３３ｃ及びチャネルである領域１３３ｄの間に、オフセット領域１３３ｅが形成される。なお、チャネル長方向におけるオフセット領域１３３ｅの長さは、０．１μｍ未満とすることで、トランジスタのオン電流の低下を低減することが可能である。
図２８に示す基板１３１としては、図２１に示す基板１０１を適宜用いることができる。
図２８に示す絶縁膜１３２としては、図２１に示す絶縁膜１１１を適宜用いることができる。
図２８に示す酸化物半導体膜１３３は、図２１に示す酸化物半導体膜１０３及び酸化物半導体膜１１２を適宜用いることができる。
図２８に示す絶縁膜１３４は、図２１に示す絶縁膜１０６及び絶縁膜１１７を適宜用いることができる。
図２８に示す導電膜１３５、導電膜１３６及び導電膜１３７は、図２１に示す、導電膜１１４、導電膜１１６及び導電膜１１８、並びに導電膜１０４、導電膜１０５、導電膜１０２及び導電膜１０７を適宜用いることができる。
導電膜１３７及び絶縁膜１３８の厚さはそれぞれ、３０ｎｍ以上５００ｎｍ以下、又は１００ｎｍ以上４００ｎｍ以下とすることができる。
トランジスタ１００Ｇは、導電膜１３７と、導電膜１３５及び導電膜１３６とが重ならず、導電膜１３７と、導電膜１３５及び導電膜１３６との間の寄生容量を低減することが可能である。この結果、基板１３１として大面積基板を用いた場合、導電膜１３５、導電膜１３６及び導電膜１３７における信号遅延を低減することが可能である。
また、トランジスタ１００Ｇにおいて、導電膜１３７をマスクとして、不純物元素が酸化物半導体膜１３３に添加される。すなわち、セルフアラインで低抵抗領域を形成することができる。
なお、図２１に示すトランジスタ１００Ｂと同様に、トランジスタ１００Ｇは、絶縁膜１３２の下に、酸化物半導体膜１３３と重なるように導電膜を設けて、デュアルゲート構造にすることができる。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、表示装置の表示画素の断面図の一例について説明する。図３１では、画素２０が有する、トランジスタ２１、容量素子２５、及び発光素子２４の、断面構造を例示している。
具体的に、図３１に示す表示装置は、基板２００上に絶縁膜２１６と、絶縁膜２１６上にトランジスタ２１と、容量素子２５とを有する。トランジスタ２１は、半導体膜２０４と、半導体膜２０４上の絶縁膜２１５と、絶縁膜２１５を間に挟んで半導体膜２０４と重なり、ゲートとして機能する導電膜２０３と、半導体膜２０４と接し、絶縁膜２１７および絶縁膜２１８の開口部に設けられた導電膜２０５と、同じく半導体膜２０４と接し、絶縁膜２１７および絶縁膜２１８の開口部に設けられた導電膜２０６とを有する。なお、導電膜２０５および導電膜２０６は、トランジスタ２１のソースおよびドレインとして機能する。
容量素子２５は、電極として機能する半導体膜２０７と、半導体膜２０７上の絶縁膜２１５と、絶縁膜２１５を間に挟んで半導体膜２０７と重なり、なおかつ電極として機能する導電膜２１０とを有する。
絶縁膜２１５としては、酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以上含む絶縁膜を、単層で、または積層させて用いればよい。なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を指す。
半導体膜２０４として酸化物半導体を用いる場合、絶縁膜２１６は、半導体膜２０４に酸素を供給させることが可能な材料を用いることが望ましい。上記材料を絶縁膜２１６に用いることで、絶縁膜２１６に含まれる酸素を半導体膜２０４に移動させることが可能であり、半導体膜２０４の酸素欠損量を低減することができる。絶縁膜２１６に含まれる酸素の半導体膜２０４への移動は、半導体膜２０４を形成した後に、加熱処理をおこなうことで効率的におこなうことができる。
半導体膜２０４、導電膜２０３および導電膜２１０上には、絶縁膜２１７が設けられ、絶縁膜２１７上には絶縁膜２１８が設けられ、絶縁膜２１８上には、導電膜２０５、導電膜２０６、導電膜２０９および絶縁膜２１９が設けられている。絶縁膜２１９上には導電膜２０１および導電膜２１２が設けられ、導電膜２０１は絶縁膜２１９の開口部において、導電膜２０５と接続され、導電膜２１２は。絶縁膜２１９の開口部において、導電膜２０９と接続されている。
半導体膜２０４として酸化物半導体を用いる場合、絶縁膜２１７は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有することが好ましい。絶縁膜２１７を設けることで、半導体膜２０４からの酸素の外部への拡散と、外部から半導体膜２０４への水素、水等の入り込みを防ぐことができる。絶縁膜２１７としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
絶縁膜２１９、導電膜２０１および導電膜２１２上には、絶縁膜２２０および導電膜２１３が設けられ、導電膜２１３は絶縁膜２２０の開口部において、導電膜２１２と接続されている。
絶縁膜２２０及び導電膜２１３上には絶縁膜２２５が設けられている。絶縁膜２２５は、導電膜２１３と重なる位置に開口部を有する。また、絶縁膜２２５上において、絶縁膜２２５の開口部とは異なる位置に、絶縁膜２２６が設けられている。そして、絶縁膜２２５及び絶縁膜２２６上には、ＥＬ層２２７及び導電膜２２８が、順に積層するように設けられている。導電膜２１３及び導電膜２２８が、ＥＬ層２２７を間に挟んで重なり合う部分が、発光素子２４として機能する。そして、導電膜２１３及び導電膜２２８は、一方がアノード、他方がカソードとして機能する。
また、表示装置は、発光素子２４を間に挟んで基板２００と対峙する、基板２３０を有する。基板２３０の下、すなわち、基板２３０の発光素子２４に近い側の面上には、光を遮蔽する機能を有する遮蔽膜２３１が設けられている。そして、遮蔽膜２３１は、発光素子２４と重なる領域に開口部を有している。発光素子２４に重なる開口部において、基板２３０の下には特定の波長範囲の可視光を透過する着色層２３２が設けられている。
なお、絶縁膜２２６は、発光素子２４と基板２３０との距離を調整するものであり、場合によっては省略してもよい。
また、本実施の形態では、発光素子２４の光を素子基板とは反対の側から取り出すトップエミッション構造を示したが、発光素子２４の光を素子基板側から取り出すボトムエミッション構造、または、発光素子２４の光を素子基板側からと、素子基板とは反対の側からと、取り出すデュアルエミッション構造も一態様となりうる。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態においては、本発明の一態様の発光素子を有する表示装置、及び該表示装置に入力装置を取り付けた電子機器について、図３２乃至図３４を用いて説明を行う。
＜タッチパネルに関する説明１＞
なお、本実施の形態において、電子機器の一例として、表示装置と、入力装置とを合わせたタッチパネル５００について説明する。また、入力装置の一例として、タッチセンサを用いる場合について説明する。
図３２（Ａ）（Ｂ）は、タッチパネル５００の斜視図である。なお、図３２（Ａ）（Ｂ）において、明瞭化のため、タッチパネル５００の代表的な構成要素を示す。
タッチパネル５００は、表示装置５０１とタッチセンサ５９５とを有する（図３２（Ｂ）参照）。また、タッチパネル５００は、基板５１０、基板５７０、及び基板５９０を有する。なお、基板５１０、基板５７０、及び基板５９０はいずれも可撓性を有する。ただし、基板５１０、基板５７０、及び基板５９０のいずれか一つまたは全てが可撓性を有さない構成としてもよい。
表示装置５０１は、基板５１０上に複数の画素及び該画素に信号を供給することができる複数の配線５１１を有する。複数の配線５１１は、基板５１０の外周部にまで引き回され、その一部が端子５１９を構成している。端子５１９はＦＰＣ５０９（１）と電気的に接続する。
基板５９０は、タッチセンサ５９５と、タッチセンサ５９５と電気的に接続する複数の配線５９８とを有する。複数の配線５９８は、基板５９０の外周部に引き回され、その一部は端子を構成する。そして、該端子はＦＰＣ５０９（２）と電気的に接続される。なお、図３２（Ｂ）では明瞭化のため、基板５９０の裏面側（基板５１０と対向する面側）に設けられるタッチセンサ５９５の電極や配線等を実線で示している。
タッチセンサ５９５として、例えば静電容量方式のタッチセンサを適用できる。静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。
投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式などがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。
なお、図３２（Ｂ）に示すタッチセンサ５９５は、投影型静電容量方式のタッチセンサを適用した構成である。
なお、タッチセンサ５９５には、指等の検知対象の近接または接触を検知することができる、様々なセンサを適用することができる。
投影型静電容量方式のタッチセンサ５９５は、電極５９１と電極５９２とを有する。電極５９１は、複数の配線５９８のいずれかと電気的に接続し、電極５９２は複数の配線５９８の他のいずれかと電気的に接続する。
電極５９２は、図３２（Ａ）（Ｂ）に示すように、一方向に繰り返し配置された複数の四辺形が角部で接続される形状を有する。
電極５９１は四辺形であり、電極５９２が延在する方向と交差する方向に繰り返し配置されている。
配線５９４は、電極５９２を挟む二つの電極５９１と電気的に接続する。このとき、電極５９２と配線５９４の交差部の面積ができるだけ小さくなる形状が好ましい。これにより、電極が設けられていない領域の面積を低減でき、透過率のバラツキを低減できる。その結果、タッチセンサ５９５を透過する光の輝度のバラツキを低減することができる。
なお、電極５９１及び電極５９２の形状はこれに限定されず、様々な形状を取りうる。例えば、複数の電極５９１をできるだけ隙間が生じないように配置し、絶縁層を介して電極５９２を、電極５９１と重ならない領域ができるように離間して複数設ける構成としてもよい。このとき、隣接する２つの電極５９２の間に、これらとは電気的に絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好ましい。
＜表示装置に関する説明＞
次に、図３３（Ａ）を用いて、表示装置５０１の詳細について説明する。図３３（Ａ）は、図３２（Ｂ）に示す一点鎖線Ｘ１−Ｘ２間の断面図に相当する。
表示装置５０１は、マトリクス状に配置された複数の画素を有する。該画素は表示素子と、該表示素子を駆動する画素回路とを有する。
以下の説明においては、白色の光を射出する発光素子を表示素子に適用する場合について説明するが、表示素子はこれに限定されない。例えば、隣接する画素毎に射出する光の色が異なるように、発光色が異なる発光素子を適用してもよい。
基板５１０及び基板５７０としては、例えば、水蒸気の透過率が１×１０−５ｇ／（ｍ２・ｄａｙ）以下、好ましくは１×１０−６ｇ／（ｍ２・ｄａｙ）以下である可撓性を有する材料を好適に用いることができる。または、基板５１０の熱膨張率と、基板５７０の熱膨張率とが、およそ等しい材料を用いると好適である。例えば、線膨張率が１×１０−３／Ｋ以下、好ましくは５×１０−５／Ｋ以下、より好ましくは１×１０−５／Ｋ以下である材料を好適に用いることができる。
なお、基板５１０は、発光素子への不純物の拡散を防ぐ絶縁層５１０ａと、可撓性基板５１０ｂと、絶縁層５１０ａ及び可撓性基板５１０ｂを貼り合わせる接着層５１０ｃと、を有する積層体である。また、基板５７０は、発光素子への不純物の拡散を防ぐ絶縁層５７０ａと、可撓性基板５７０ｂと、絶縁層５７０ａ及び可撓性基板５７０ｂを貼り合わせる接着層５７０ｃと、を有する積層体である。
接着層５１０ｃ及び接着層５７０ｃとしては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂、もしくはシロキサン結合を有する樹脂を含む材料を用いることができる。
また、基板５１０と基板５７０との間に封止層５６０を有する。封止層５６０は、空気より大きい屈折率を有すると好ましい。また、図３３（Ａ）に示すように、封止層５６０側に光を取り出す場合は、封止層５６０は封止層５６０を挟む２つの部材（ここでは基板５７０と基板５１０）を光学的に接合する層（以下、光学接合層ともいう）としても機能する。
また、封止層５６０の外周部にシール材を形成してもよい。当該シール材を用いることにより、基板５１０、基板５７０、封止層５６０、及びシール材で囲まれた領域に発光素子５５０Ｒを有する構成とすることができる。なお、封止層５６０として、不活性気体（窒素やアルゴン等）を充填してもよい。また、当該不活性気体内に、乾燥材を設けて、水分等を吸着させる構成としてもよい。また、上述のシール材としては、例えば、エポキシ系樹脂やガラスフリットを用いるのが好ましい。また、シール材に用いる材料としては、水分や酸素を透過しない材料を用いると好適である。
また、表示装置５０１は、画素５０２Ｒを有する。また、画素５０２Ｒは発光モジュール５８０Ｒを有する。
画素５０２Ｒは、発光素子５５０Ｒと、発光素子５５０Ｒに電力を供給することができるトランジスタ５０２ｔとを有する。なお、トランジスタ５０２ｔは、画素回路の一部として機能する。また、発光モジュール５８０Ｒは、発光素子５５０Ｒと、着色層５６７Ｒとを有する。
発光素子５５０Ｒは、下部電極と、上部電極と、下部電極と上部電極の間にＥＬ層とを有する。発光素子５５０Ｒとして、例えば、先の実施の形態に示す発光素子を適用することができる。
また、下部電極と上部電極との間で、マイクロキャビティ構造を採用し、特定波長における光強度を増加させてもよい。
また、封止層５６０が光を取り出す側に設けられている場合、封止層５６０は、発光素子５５０Ｒと着色層５６７Ｒに接する。
着色層５６７Ｒは、発光素子５５０Ｒと重なる位置にある。これにより、発光素子５５０Ｒが発する光の一部は着色層５６７Ｒを透過して、図中に示す矢印の方向の発光モジュール５８０Ｒの外部に射出される。
また、表示装置５０１には、光を射出する方向に遮光層５６７ＢＭが設けられる。遮光層５６７ＢＭは、着色層５６７Ｒを囲むように設けられている。
着色層５６７Ｒとしては、特定の波長帯域の光を透過する機能を有していればよく、例えば、赤色の波長帯域の光を透過するカラーフィルタ、緑色の波長帯域の光を透過するカラーフィルタ、青色の波長帯域の光を透過するカラーフィルタ、黄色の波長帯域の光を透過するカラーフィルタなどを用いることができる。各カラーフィルタは、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などで形成することができる。
また、表示装置５０１には、絶縁層５２１が設けられる。絶縁層５２１はトランジスタ５０２ｔを覆う。なお、絶縁層５２１は、画素回路に起因する凹凸を平坦化するための機能を有する。また、絶縁層５２１に不純物の拡散を抑制できる機能を付与してもよい。これにより、不純物の拡散によるトランジスタ５０２ｔ等の信頼性の低下を抑制できる。
また、発光素子５５０Ｒは、絶縁層５２１の上方に形成される。また、発光素子５５０Ｒが有する下部電極には、該下部電極の端部に重なる隔壁５２８が設けられる。なお、基板５１０と、基板５７０との間隔を制御するスペーサを、隔壁５２８上に形成してもよい。
ゲート線駆動回路５０３ｇ（１）は、トランジスタ５０３ｔと、容量素子５０３ｃとを有する。なお、駆動回路を画素回路と同一の工程で同一基板上に形成することができる。
また、基板５１０上には、信号を供給することができる配線５１１が設けられる。また、配線５１１上には、端子５１９が設けられる。また、端子５１９には、ＦＰＣ５０９（１）が電気的に接続される。また、ＦＰＣ５０９（１）は、ビデオ信号、クロック信号、スタート信号、リセット信号等を供給する機能を有する。なお、ＦＰＣ５０９（１）にはプリント配線基板（ＰＷＢ）が取り付けられていても良い。
また、表示装置５０１には、様々な構造のトランジスタを適用することができる。図３３（Ａ）においては、ボトムゲート型のトランジスタを適用する場合について、例示しているが、これに限定されず、例えば、図３３（Ｂ）に示す、トップゲート型のトランジスタを表示装置５０１に適用する構成としてもよい。
また、トランジスタ５０２ｔ及びトランジスタ５０３ｔの構成については、先の実施の形態の記載を参酌することができる。
＜タッチセンサに関する説明＞
次に、図３３（Ｃ）を用いて、タッチセンサ５９５の詳細について説明する。図３３（Ｃ）は、図３２（Ｂ）に示す一点鎖線Ｘ３−Ｘ４間の断面図に相当する。
タッチセンサ５９５は、基板５９０上に千鳥状に配置された電極５９１及び電極５９２と、電極５９１及び電極５９２を覆う絶縁層５９３と、隣り合う電極５９１を電気的に接続する配線５９４とを有する。
電極５９１及び電極５９２は、透光性を有する導電材料を用いて形成する。透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法等を挙げることができる。
例えば、透光性を有する導電性材料を基板５９０上にスパッタリング法により成膜した後、フォトリソグラフィ法等の様々なパターニング技術により、不要な部分を除去して、電極５９１及び電極５９２を形成することができる。
また、絶縁層５９３に用いる材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
また、電極５９１に達する開口が絶縁層５９３に設けられ、配線５９４が隣接する電極５９１と電気的に接続する。透光性の導電性材料は、タッチパネルの開口率を高めることができるため、配線５９４に好適に用いることができる。また、電極５９１及び電極５９２より導電性の高い材料は、電気抵抗を低減できるため配線５９４に好適に用いることができる。
電極５９２は、一方向に延在し、複数の電極５９２がストライプ状に設けられている。また、配線５９４は電極５９２と交差して設けられている。
一対の電極５９１が１つの電極５９２を挟んで設けられる。また、配線５９４は一対の電極５９１を電気的に接続している。
なお、複数の電極５９１は、１つの電極５９２と必ずしも直交する方向に配置される必要はなく、０度を超えて９０度未満の角度をなすように配置されてもよい。
また、配線５９８は、電極５９１または電極５９２と電気的に接続される。また、配線５９８の一部は、端子として機能する。配線５９８としては、例えば、アルミニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コバルト、銅、またはパラジウム等の金属材料や、該金属材料を含む合金材料を用いることができる。
なお、絶縁層５９３及び配線５９４を覆う絶縁層を設けて、タッチセンサ５９５を保護してもよい。
また、接続層５９９は、配線５９８とＦＰＣ５０９（２）を電気的に接続させる。
接続層５９９としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
＜タッチパネルに関する説明２＞
次に、図３４（Ａ）を用いて、タッチパネル５００の詳細について説明する。図３４（Ａ）は、図３２（Ａ）に示す一点鎖線Ｘ５−Ｘ６間の断面図に相当する。
図３４（Ａ）に示すタッチパネル５００は、図３３（Ａ）で説明した表示装置５０１と、図３３（Ｃ）で説明したタッチセンサ５９５と、を貼り合わせた構成である。
また、図３４（Ａ）に示すタッチパネル５００は、図３３（Ａ）及び図３３（Ｃ）で説明した構成の他、接着層５９７と、反射防止層５６７ｐと、を有する。
接着層５９７は、配線５９４と接して設けられる。なお、接着層５９７は、タッチセンサ５９５が表示装置５０１に重なるように、基板５９０を基板５７０に貼り合わせている。また、接着層５９７は、透光性を有すると好ましい。また、接着層５９７としては、熱硬化性樹脂、または紫外線硬化樹脂を用いることができる。例えば、アクリル系樹脂、ウレタン系樹脂、エポキシ系樹脂、またはシロキサン系樹脂を用いることができる。
反射防止層５６７ｐは、画素に重なる位置に設けられる。反射防止層５６７ｐとして、例えば円偏光板を用いることができる。
次に、図３４（Ａ）に示す構成と異なる構成のタッチパネルについて、図３４（Ｂ）を用いて説明する。
図３４（Ｂ）は、タッチパネル６００の断面図である。図３４（Ｂ）に示すタッチパネル６００は、図３４（Ａ）に示すタッチパネル５００と、表示装置５０１に対するタッチセンサ５９５の位置が異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、タッチパネル５００の説明を援用する。
着色層５６７Ｒは、発光素子５５０Ｒと重なる位置にある。また、図３４（Ｂ）に示す発光素子５５０Ｒは、トランジスタ５０２ｔが設けられている側に光を射出する。これにより、発光素子５５０Ｒが発する光の一部は、着色層５６７Ｒを透過して、図中に示す矢印の方向の発光モジュール５８０Ｒの外部に射出される。
また、タッチセンサ５９５は、表示装置５０１の基板５１０側に設けられている。
接着層５９７は、基板５１０と基板５９０の間にあり、表示装置５０１とタッチセンサ５９５を貼り合わせる。
図３４（Ａ）（Ｂ）に示すように、発光素子から射出される光は、基板の上面及び下面のいずれか一方または双方に射出されればよい。
本実施の形態に示す表示装置および電子機器に、先の実施の形態に示す構成を用いることで、表示動作に並行して外部補正を行うことができる。これにより、発光輝度のばらつきや表示ムラの少ない表示装置および電子機器を実現できる。または、これにより、精細な表示を行うことができる表示装置および電子機器を実現できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、上記の実施の形態で例示した表示装置を用いることができる表示モジュール及び電子機器について説明する。
〈表示装置の外観〉
図３５は、表示装置の外観の一例を示す、斜視図である。図３５に示す表示装置は、パネル２５１と、コントローラ、電源回路、画像処理回路、画像メモリ、ＣＰＵなどが設けられた回路基板２５２と、接続部２５３とを有している。パネル２５１は、画素が複数設けられた画素部２５４と、複数の画素を行ごとに選択する駆動回路２５５と、選択された行内の画素への映像信号の入力を制御する駆動回路２５６とを有する。
回路基板２５２から、接続部２５３を介して、各種信号と、電源の電位とが、パネル２５１に入力される。接続部２５３には、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）などを用いることができる。また、接続部２５３にＣＯＦテープを用いる場合、回路基板２５２内の一部の回路、或いはパネル２５１が有する駆動回路２５５や駆動回路２５６の一部などを別途用意したチップに形成しておき、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いて当該チップをＣＯＦテープに電気的に接続しておいても良い。
〈電子機器の構成例〉
上記の実施の形態で示した表示装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、上記の実施の形態で示した表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３６に示す。
図３６（Ａ）は表示装置であり、筐体３０１、表示部３０２、支持台３０３等を有する。上記の実施の形態で示した表示装置は、表示部３０２に用いることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などのすべての情報表示用表示装置が含まれる。
図３６（Ｂ）は携帯情報端末であり、筐体３１１、表示部３１２、操作キー３１３等を有する。上記の実施の形態で示した表示装置は、表示部３１２に用いることができる。
図３６（Ｃ）は表示装置であり、曲面を有する筐体３４１、表示部３４２等を有する。上記の実施の形態で示した表示装置に可撓性を有する基板を用いることで、曲面を有する筐体３４１に支持された表示部３４２に、当該表示装置を用いることができ、フレキシブルかつ軽くて使い勝手の良い表示装置を提供することができる。
図３６（Ｄ）は携帯型ゲーム機であり、筐体３２１、筐体３２２、表示部３２３、表示部３２４、マイクロホン３２５、スピーカー３２６、操作キー３２７、スタイラス３２８等を有する。上記の実施の形態で示した表示装置は、表示部３２３または表示部３２４に用いることができる。表示部３２３または表示部３２４に上記の実施の形態で示した表示装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい携帯型ゲーム機を提供することができる。なお、図３６（Ｄ）に示した携帯型ゲーム機は、２つの表示部３２３と表示部３２４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図３６（Ｅ）は電子書籍端末であり、筐体３３１、表示部３３２等を有する。上記の実施の形態で示した表示装置は、表示部３３２に用いることができる。そして、可撓性を有する基板を用いることで、表示装置に可撓性を持たせることができるので、フレキシブルかつ軽くて使い勝手の良い電子書籍端末を提供することができる。
図３６（Ｆ）は携帯電話であり、筐体３５１に、表示部３５２、マイク３５７、スピーカー３５４、カメラ３５３、外部接続部３５６、操作用のボタン３５５が設けられている。表示部３５２に、上記の実施の形態で示した表示装置を用いることできる。また、上記の実施の形態で示した表示装置を、可撓性を有する基板に形成した場合、図３６（Ｆ）に示すような曲面を有する表示部３５２に当該表示装置を適用することが可能である。
本実施の形態に示す電子機器に、先の実施の形態に示す表示装置を用いることで、表示動作に並行して外部補正を行うことができる。これにより、発光輝度のばらつきや表示ムラの少ない電子機器を実現できる。または、これにより、精細な表示を行うことができる電子機器を実現できる。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
また、各実施の形態において本発明の一態様を説明したが、本発明の一態様はこれらに限定されない。例えば、本発明の一態様として、先の実施の形態では表示素子の一例として発光素子を用いる構成について説明したが、本発明の一態様はこれに限定されない。状況に応じて、他の表示素子、例えば液晶素子などを用いる構成としてもよい。また、先の実施の形態ではブランキング期間中にしきい値の情報を読み出す構成について説明したが、本発明の一態様はこれに限定されない。状況に応じて、例えばブランキング期間以外においてトランジスタの情報を読み出す構成としてもよい。また、先の実施の形態では主に画素の駆動用トランジスタの電流特性の情報を読み出す構成について説明したが、本発明の一態様はこれに限定されない。状況に応じて、例えば駆動用トランジスタ以外のトランジスタの電流特性の情報を読み出す構成としてもよい。または、場合によっては、または、状況に応じて、トランジスタの電流特性の情報を読み出さなくてもよい。または、場合によっては、または、状況に応じて、外部補正を行わなくてもよい。
＜図面を説明する記載に関する付記＞
本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。
また、「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
また、図面において、上面図（平面図、レイアウト図ともいう）や斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及した語句の定義について説明する。
＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
＜＜チャネル長について＞＞
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
＜＜チャネル幅について＞＞
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
＜＜画素について＞＞
本明細書等において、画素とは、例えば、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。
なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンタを追加したものなどがある。
＜＜接続について＞＞
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
１１ 駆動回路
１２ 駆動回路
１３ 回路部
１４ 出力制御回路
１５ 画素部
１６ 読み出し回路
１６ａ 読み出し回路
１６ｂ 読み出し回路
１６ｃ 読み出し回路
１６ｄ 読み出し回路
１６ｅ 読み出し回路
１７ 回路
１９ａ スイッチ
１９ｂ スイッチ
２０ 画素
２０＿１Ｂ 画素
２０＿１Ｇ 画素
２０＿１Ｒ 画素
２０＿２Ｂ 画素
２０＿２Ｒ 画素
２１ トランジスタ
２２ トランジスタ
２３ トランジスタ
２４ 発光素子
２５ 容量素子
２６ スイッチ
３０ａ オペアンプ
３０ｂ オペアンプ
３０ｃ オペアンプ
３１ スイッチ
３２ 容量素子
３３ 抵抗素子
４１＿１Ｂ スイッチ
４１＿１Ｇ スイッチ
４１＿１Ｒ スイッチ
４１＿２Ｂ スイッチ
４１＿２Ｇ スイッチ
４１＿２Ｒ スイッチ
４２＿１Ｂ スイッチ
４２＿１Ｇ スイッチ
４２＿１Ｒ スイッチ
４２＿２Ｂ スイッチ
４２＿２Ｇ スイッチ
４２＿２Ｒ スイッチ
４３ ラッチ回路
４４ スイッチ
４５ スイッチ
４６ スイッチ
４７ インバータ
４８ インバータ
４９ インバータ
５０ 画素
５１ トランジスタ
５２ トランジスタ
５３ トランジスタ
５４ 発光素子
５５ 容量素子
５６ スイッチ
６０ａ オペアンプ
６０ｂ オペアンプ
６１ スイッチ
６２ 容量素子
６３ 抵抗素子
６４ 容量素子
６５ 容量素子
６６ スイッチ
６７ スイッチ
６８ スイッチ
７０ 画素
７１ トランジスタ
７２ トランジスタ
７３ トランジスタ
７４ 発光素子
７５ 容量素子
７６ スイッチ
８０ 表示装置
８１ 補正回路
８２ 画像処理回路
８３ ＣＰＵ
８５ パネル
８６ コントローラ
８７ 画像メモリ
８８ メモリ
８９ 画像データ
１００Ａ トランジスタ
１００Ｃ トランジスタ
１００Ｄ トランジスタ
１００Ｅ トランジスタ
１００Ｂ トランジスタ
１００Ｆ トランジスタ
１００Ｇ トランジスタ
１０１ 基板
１０２ 導電膜
１０３ 酸化物半導体膜
１０４ 導電膜
１０５ 導電膜
１０６ 絶縁膜
１０７ 導電膜
１１１ 絶縁膜
１１１ａ 窒化物絶縁膜
１１１ｂ 酸化物絶縁膜
１１２ 酸化物半導体膜
１１２ａ 領域
１１２ｂ 領域
１１２ｃ 領域
１１２ｄ 領域
１１２ｅ オフセット領域
１１３ａ 酸化物半導体膜
１１３ｂ 酸化物半導体膜
１１３ｃ 酸化物半導体膜
１１４ 導電膜
１１４ａ 導電膜
１１４ｂ 導電膜
１１４ｃ 導電膜
１１６ 導電膜
１１６ａ 導電膜
１１６ｂ 導電膜
１１６ｃ 導電膜
１１７ 絶縁膜
１１７ａ 絶縁膜
１１８ 導電膜
１１８ａ 導電膜
１１８ｂ 導電膜
１２０ 絶縁膜
１２１ 基板
１２２ 絶縁膜
１２３ 酸化物半導体膜
１２３ａ 領域
１２３ｂ 領域
１２３ｃ 領域
１２３ｄ 領域
１２４ 絶縁膜
１２５ 導電膜
１２６ 導電膜
１２７ 導電膜
１２８ 絶縁膜
１２９ 絶縁膜
１３０ａ 開口部
１３０ｂ 開口部
１３１ 基板
１３２ 絶縁膜
１３３ 酸化物半導体膜
１３３ｂ 領域
１３３ｃ 領域
１３３ｄ 領域
１３３ｅ オフセット領域
１３４ 絶縁膜
１３４ａ 絶縁膜
１３５ 導電膜
１３６ 導電膜
１３７ 導電膜
１３７ａ 導電膜
１３８ 絶縁膜
１３９ 絶縁膜
１４０ａ 開口部
１４０ｂ 開口部
２００ 基板
２０１ 導電膜
２０３ 導電膜
２０４ 半導体膜
２０５ 導電膜
２０６ 導電膜
２０７ 半導体膜
２０９ 導電膜
２１０ 導電膜
２１２ 導電膜
２１３ 導電膜
２１５ 絶縁膜
２１６ 絶縁膜
２１７ 絶縁膜
２１８ 絶縁膜
２１９ 絶縁膜
２２０ 絶縁膜
２２５ 絶縁膜
２２６ 絶縁膜
２２７ ＥＬ層
２２８ 導電膜
２３０ 基板
２３１ 遮蔽膜
２３２ 着色層
２５１ パネル
２５２ 回路基板
２５３ 接続部
２５４ 画素部
２５５ 駆動回路
２５６ 駆動回路
３０１ 筐体
３０２ 表示部
３０３ 支持台
３１１ 筐体
３１２ 表示部
３１３ 操作キー
３２１ 筐体
３２２ 筐体
３２３ 表示部
３２４ 表示部
３２５ マイクロホン
３２６ スピーカー
３２７ 操作キー
３２８ スタイラス
３３１ 筐体
３３２ 表示部
３４１ 筐体
３４２ 表示部
３５１ 筐体
３５２ 表示部
３５３ カメラ
３５４ スピーカー
３５５ ボタン
３５６ 外部接続部
３５７ マイク
５００ タッチパネル
５０１ 表示装置
５０２Ｒ 画素
５０２ｔ トランジスタ
５０３ｃ 容量素子
５０３ｇ ゲート線駆動回路
５０３ｔ トランジスタ
５０９ ＦＰＣ
５１０ 基板
５１０ａ 絶縁層
５１０ｂ 可撓性基板
５１０ｃ 接着層
５１１ 配線
５１９ 端子
５２１ 絶縁層
５２８ 隔壁
５５０Ｒ 発光素子
５６０ 封止層
５６７ＢＭ 遮光層
５６７ｐ 反射防止層
５６７Ｒ 着色層
５７０ 基板
５７０ａ 絶縁層
５７０ｂ 可撓性基板
５７０ｃ 接着層
５８０Ｒ 発光モジュール
５９０ 基板
５９１ 電極
５９２ 電極
５９３ 絶縁層
５９４ 配線
５９５ タッチセンサ
５９７ 接着層
５９８ 配線
５９９ 接続層
６００ タッチパネル

Claims (15)

  1. 画素を有する表示装置であって、
    前記画素は、トランジスタと、表示素子と、を有し、
    １フレーム期間は、アドレス期間と、ブランキング期間と、を有し、
    前記アドレス期間において、前記画素に映像信号が入力され、
    前記ブランキング期間において、前記トランジスタから電流が出力されることを特徴とする表示装置。
  2. 画素を有する表示装置であって、
    前記画素は、トランジスタと、表示素子と、を有し、
    １フレーム期間は、アドレス期間と、ブランキング期間と、を有し、
    前記アドレス期間において、前記画素に映像信号が入力され、
    前記ブランキング期間において、前記画素から、前記トランジスタの端子の電位が出力されることを特徴とする表示装置。
  3. 請求項１または請求項２において、
    前記映像信号は、前記表示素子が非表示状態となるための信号であることを特徴とする表示装置。
  4. 画素を有する表示装置であって、
    前記画素は、トランジスタと、表示素子と、を有し、
    １フレーム期間は、アドレス期間と、ブランキング期間と、を有し、
    前記アドレス期間において、前記画素に第１の信号が入力され、
    前記ブランキング期間において、前記画素に第２の信号が入力され、
    前記ブランキング期間において、前記トランジスタから電流が出力され、
    前記第１の信号は、前記表示素子が非表示状態となるための信号であり、
    前記電流は、前記第２の信号に応じた大きさを有することを特徴とする表示装置。
  5. 第１および第２の画素を有する表示装置であって、
    前記第１の画素は、第１のトランジスタと、第１の表示素子と、を有し、
    前記第２の画素は、第２のトランジスタと、第２の表示素子と、を有し、
    前記第１の画素は、第１の配線と電気的に接続され、
    前記第２の画素は、前記第１の配線と電気的に接続され、
    第１の期間において、前記第１の表示素子は、表示状態であり
    前記第１の期間において、前記第２の表示素子は、非表示状態であり、
    前記第１の期間において、前記第２のトランジスタから前記第１の配線へ電流が出力されることを特徴とする表示装置。
  6. 請求項５において、
    第２の期間において、前記第１の画素に第１の信号が入力され、
    前記第２の期間において、前記第２の画素に第２の信号が入力され、
    前記第１の信号は、前記第１の表示素子が表示状態となるための信号であり、
    前記第２の信号は、前記第２の表示素子が非表示状態となるための信号であり、
    前記第２の期間において、前記第２の画素に第３の信号が入力され、
    前記電流は、前記第３の信号に応じた大きさを有することを特徴とする表示装置。
  7. 複数の第１乃至第５の配線と、マトリクス状に設けられた複数の画素と、読み出し回路と、を有する表示装置であって、
    前記複数の画素のそれぞれは、発光素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、を有し、
    前記複数の第１の配線のそれぞれは、行方向に延びるように設けられ、
    前記複数の第２の配線のそれぞれは、列方向に延びるように設けられ、
    前記複数の第４の配線のそれぞれは、行方向に延びるように設けられ、
    前記複数の第５の配線のそれぞれは、列方向に延びるように設けられ、
    前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの一方は、前記第２の配線と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの一方は、前記第３の配線と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第３のトランジスタのゲートは、前記第４の配線と電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの他方は、前記第５の配線と電気的に接続され、
    前記発光素子は、前記第２のトランジスタのソースまたはドレインの他方と電気的に接続され、
    前記読み出し回路は、前記第５の配線と電気的に接続され、
    当該表示装置のブランキング期間の間に、
    すべての画素が黒表示の行について、前記第１の配線によって前記第１のトランジスタをオン状態とし、前記第４の配線によって前記第３のトランジスタをオン状態とし、
    前記第２の配線によって前記第２のトランジスタをオン状態とし、
    前記第２のトランジスタの電流特性の情報を前記読み出し回路で読み出し、
    前記第２の配線を介して前記行の画素の表示を黒表示にする、表示装置。
  8. 複数の第１乃至第５の配線と、マトリクス状に設けられた複数の画素と、読み出し回路と、を有する表示装置であって、
    前記複数の画素のそれぞれは、発光素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、を有し、
    前記複数の第１の配線のそれぞれは、行方向に延びるように設けられ、
    前記複数の第２の配線のそれぞれは、列方向に延びるように設けられ、
    前記複数の第４の配線のそれぞれは、行方向に延びるように設けられ、
    前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの一方は、前記第２の配線と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記発光素子と電気的に接続され、
    前記第２のトランジスタのゲートは、前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの一方は、前記第３の配線と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、前記発光素子と電気的に接続され、
    前記第３のトランジスタのゲートは、前記第４の配線と電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの他方は、前記第５の配線と電気的に接続され、
    前記読み出し回路は、前記第２の配線と電気的に接続され、
    当該表示装置のブランキング期間の間に、
    すべての画素が黒表示の行について、前記第１の配線によって前記第１のトランジスタをオン状態とし、前記第４の配線によって前記第３のトランジスタをオン状態とし、
    前記第２の配線によって前記第２のトランジスタをオン状態とし、
    前記第２のトランジスタの電流特性の情報を前記読み出し回路で読み出し、
    前記第２の配線を介して前記行の画素の表示を黒表示にする、表示装置。
  9. 複数の第１乃至第５の配線と、マトリクス状に設けられた複数の画素と、読み出し回路と、を有する表示装置であって、
    前記複数の画素のそれぞれは、発光素子と、第１のトランジスタと、ｐチャネル型の第２のトランジスタと、第３のトランジスタと、を有し、
    前記複数の第１の配線のそれぞれは、行方向に延びるように設けられ、
    前記複数の第２の配線のそれぞれは、列方向に延びるように設けられ、
    前記複数の第４の配線のそれぞれは、行方向に延びるように設けられ、
    前記複数の第５の配線のそれぞれは、列方向に延びるように設けられ、
    前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの一方は、前記第２の配線と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの一方は、前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方が、前記第３の配線と電気的に接続され、
    前記第３のトランジスタのゲートは、前記第４の配線と電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの他方は、前記第５の配線と電気的に接続され、
    前記発光素子は、前記第２のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記読み出し回路は、前記第５の配線と電気的に接続され、
    当該表示装置のブランキング期間の間に、
    すべての画素が黒表示の行について、前記第１の配線によって前記第１のトランジスタをオン状態とし、前記第４の配線によって前記第３のトランジスタをオン状態とし、
    前記第２の配線によって前記第２のトランジスタをオン状態とし、
    前記第２のトランジスタの電流特性の情報を前記読み出し回路で読み出し、
    前記第２の配線を介して前記行の画素の表示を黒表示にする、表示装置。
  10. 前記第２のトランジスタの電流特性の情報を前記読み出し回路で読み出す間、前記黒表示の行の発光素子に順方向のバイアスがかからない、請求項７乃至９のいずれか一に記載の表示装置。
  11. 前記第２のトランジスタのゲートと、前記第２のトランジスタのソースまたはドレインの他方と、の間に容量素子が設けられた、請求項７乃至１０のいずれか一に記載の表示装置。
  12. 前記第２のトランジスタの電流特性の情報として、前記第２のトランジスタの電流値を読み出す、請求項７乃至１１のいずれか一に記載の表示装置。
  13. マトリクス状に設けられた複数の画素と、当該画素の外部に設けられた読み出し回路と、を有し、
    当該画素は発光素子、および当該発光素子に電流を供給するトランジスタを有する表示装置において、
    当該表示装置のブランキング期間の間に、
    すべての画素が黒表示の行を選択して読み出し用の信号を入力し、
    選択された行の画素が有する前記トランジスタの電流特性の情報を前記読み出し回路で読み出し、
    且つ同時に前記選択された行以外の行の画素では表示を行い、
    前記選択された行に、黒表示用の信号を入力し、当該行の画素の表示を黒表示にする、表示装置の駆動方法。
  14. 前記選択された行の画素が有する前記トランジスタの電流特性の情報を前記読み出し回路で読み出す間、前記選択された行の発光素子に順方向のバイアスがかからない、請求項１３に記載の表示装置の駆動方法。
  15. 前記トランジスタの電流特性の情報として、前記トランジスタの電流値を読み出す、請求項１３または１４のいずれかに記載の表示装置の駆動方法。
JP2015187716A 2014-09-26 2015-09-25 表示装置 Active JP6587481B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014196518 2014-09-26
JP2014196518 2014-09-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019164391A Division JP6792684B2 (ja) 2014-09-26 2019-09-10 表示装置

Publications (3)

Publication Number Publication Date
JP2016071368A true JP2016071368A (ja) 2016-05-09
JP2016071368A5 JP2016071368A5 (ja) 2018-10-25
JP6587481B2 JP6587481B2 (ja) 2019-10-09

Family

ID=55585127

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015187716A Active JP6587481B2 (ja) 2014-09-26 2015-09-25 表示装置
JP2019164391A Active JP6792684B2 (ja) 2014-09-26 2019-09-10 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019164391A Active JP6792684B2 (ja) 2014-09-26 2019-09-10 表示装置

Country Status (3)

Country Link
US (1) US10170055B2 (ja)
JP (2) JP6587481B2 (ja)
KR (1) KR102414813B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018013766A (ja) * 2016-07-22 2018-01-25 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置及びその駆動方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002564B2 (en) 2014-10-31 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP6618779B2 (ja) 2014-11-28 2019-12-11 株式会社半導体エネルギー研究所 半導体装置
KR20160075891A (ko) * 2014-12-19 2016-06-30 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104464541B (zh) * 2014-12-30 2017-10-17 昆山国显光电有限公司 显示屏及其驱动方法
US11600743B2 (en) 2017-03-30 2023-03-07 Vuereal Inc. High efficient microdevices
CN117558739A (zh) 2017-03-30 2024-02-13 维耶尔公司 垂直固态装置
US11721784B2 (en) 2017-03-30 2023-08-08 Vuereal Inc. High efficient micro devices
KR20200040346A (ko) 2018-10-08 2020-04-20 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
TWI744603B (zh) * 2019-02-19 2021-11-01 瑞鼎科技股份有限公司 顯示裝置及其運作方法
CN114627794B (zh) * 2020-11-26 2024-04-02 深圳市奥拓电子股份有限公司 一种led显示系统及其子帧驱动控制方法、装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195813A (ja) * 2001-09-07 2003-07-09 Semiconductor Energy Lab Co Ltd 発光装置
JP2006301250A (ja) * 2005-04-20 2006-11-02 Casio Comput Co Ltd 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法
JP2007256733A (ja) * 2006-03-24 2007-10-04 Seiko Epson Corp 電気光学装置、その駆動方法、及び電子機器
JP2009526248A (ja) * 2006-02-10 2009-07-16 イグニス・イノベイション・インコーポレーテッド 発光デバイス表示器のための方法及びシステム
US20130147694A1 (en) * 2011-12-12 2013-06-13 Lg Display Co., Ltd. Organic light-emitting display device with data driver operable with signal line carrying both data signal and sensing signal
JP2014109778A (ja) * 2012-12-03 2014-06-12 Lg Display Co Ltd 有機発光表示装置及びその駆動方法
JP2014123125A (ja) * 2012-12-21 2014-07-03 Lg Display Co Ltd 有機発光ディスプレイ装置とその駆動方法

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3767877B2 (ja) 1997-09-29 2006-04-19 三菱化学株式会社 アクティブマトリックス発光ダイオード画素構造およびその方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
TW502525B (en) 2001-02-02 2002-09-11 Avision Inc Scanner with reference pattern for combining pictures and the picture combining method
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JPWO2002075709A1 (ja) 2001-03-21 2004-07-08 キヤノン株式会社 アクティブマトリクス型発光素子の駆動回路
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
TWI221268B (en) * 2001-09-07 2004-09-21 Semiconductor Energy Lab Light emitting device and method of driving the same
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2008233933A (ja) 2001-10-30 2008-10-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP4498669B2 (ja) * 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4240059B2 (ja) 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
CA2556961A1 (en) * 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008242323A (ja) 2007-03-28 2008-10-09 Sanyo Electric Co Ltd 発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009042486A (ja) * 2007-08-08 2009-02-26 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2009053382A (ja) 2007-08-27 2009-03-12 Panasonic Corp 画像表示装置及びその駆動方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009244665A (ja) 2008-03-31 2009-10-22 Sony Corp パネルおよび駆動制御方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US9711092B2 (en) * 2013-03-14 2017-07-18 Sharp Kabushiki Kaisha Display device and method for driving same
JP6618779B2 (ja) * 2014-11-28 2019-12-11 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195813A (ja) * 2001-09-07 2003-07-09 Semiconductor Energy Lab Co Ltd 発光装置
JP2006301250A (ja) * 2005-04-20 2006-11-02 Casio Comput Co Ltd 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法
JP2009526248A (ja) * 2006-02-10 2009-07-16 イグニス・イノベイション・インコーポレーテッド 発光デバイス表示器のための方法及びシステム
JP2007256733A (ja) * 2006-03-24 2007-10-04 Seiko Epson Corp 電気光学装置、その駆動方法、及び電子機器
US20130147694A1 (en) * 2011-12-12 2013-06-13 Lg Display Co., Ltd. Organic light-emitting display device with data driver operable with signal line carrying both data signal and sensing signal
JP2014109778A (ja) * 2012-12-03 2014-06-12 Lg Display Co Ltd 有機発光表示装置及びその駆動方法
JP2014123125A (ja) * 2012-12-21 2014-07-03 Lg Display Co Ltd 有機発光ディスプレイ装置とその駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018013766A (ja) * 2016-07-22 2018-01-25 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置及びその駆動方法
JP7017315B2 (ja) 2016-07-22 2022-02-08 三星ディスプレイ株式會社 表示装置

Also Published As

Publication number Publication date
JP6792684B2 (ja) 2020-11-25
KR20160037105A (ko) 2016-04-05
US20160093263A1 (en) 2016-03-31
US10170055B2 (en) 2019-01-01
JP6587481B2 (ja) 2019-10-09
JP2020073956A (ja) 2020-05-14
KR102414813B1 (ko) 2022-07-01

Similar Documents

Publication Publication Date Title
JP6587481B2 (ja) 表示装置
JP6633346B2 (ja) 表示装置
US11587957B2 (en) Semiconductor device
US11605655B2 (en) Semiconductor device, and module and electronic appliance including the same
JP7254998B2 (ja) 表示装置
US10033371B2 (en) Semiconductor device
KR102658554B1 (ko) 발광 장치
JP6750077B2 (ja) 表示装置
JP2016167065A (ja) 半導体装置、及び、その駆動方法
JP2016057623A (ja) マトリクス装置とその特性の測定方法、駆動方法
JP6619182B2 (ja) 測定方法
KR20200018281A (ko) 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190910

R150 Certificate of patent or registration of utility model

Ref document number: 6587481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250