CN117558739A - 垂直固态装置 - Google Patents

垂直固态装置 Download PDF

Info

Publication number
CN117558739A
CN117558739A CN202311511855.6A CN202311511855A CN117558739A CN 117558739 A CN117558739 A CN 117558739A CN 202311511855 A CN202311511855 A CN 202311511855A CN 117558739 A CN117558739 A CN 117558739A
Authority
CN
China
Prior art keywords
layer
micro
array
contact
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311511855.6A
Other languages
English (en)
Inventor
格拉姆雷扎·查济
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vuereal Inc
Original Assignee
Vuereal Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CA2986412A external-priority patent/CA2986412A1/en
Priority claimed from CA2987165A external-priority patent/CA2987165A1/en
Application filed by Vuereal Inc filed Critical Vuereal Inc
Publication of CN117558739A publication Critical patent/CN117558739A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0037—Devices characterised by their operation having a MIS barrier layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本申请涉及垂直固态装置。随着光电子装置的像素密度变得更高，且所述光电子装置的大小变得更小，隔离个别微型装置的问题变得更困难。一种制作包含微型装置阵列的光电子装置的方法包括：在衬底上形成包含单片式有源层的装置层结构；在所述装置层结构上形成界定所述微型装置阵列的第一触点阵列；将所述第一触点阵列安装到背板，所述背板包括控制流动到所述微型装置阵列中的电流的驱动电路；移除所述衬底；及形成与所述第一触点阵列对应的第二触点阵列，其中在每一第二触点之间具有势垒。

Description

垂直固态装置
分案申请的相关信息
本申请是申请号为201880036347.8、申请日为2018年3月30日、发明名称为“垂直固态装置”的中国发明专利申请的分案申请。
相关申请案交叉参考
本申请案主张2017年3月30提出申请的第62/479,038号美国临时专利申请案及2017年7月17日提出申请的第62/533,394号美国临时专利申请案以及2017年11月14日提出申请的第2,986,412号加拿大专利申请案及2017年11月30日提出申请的第2,987,165号加拿大专利申请案的优先权，所述申请案以其全文引用方式并入本文中。
技术领域
本发明涉及垂直固态装置、垂直固态装置的侧向导电操纵及垂直固态装置的制造方法。本发明还涉及在装置衬底或系统衬底上制作由触点阵列界定的集成式微型装置阵列。
背景技术
将微型光电子装置集成到系统衬底中可产生高性能且高功能性系统。然而，为降低成本且形成较高像素密度装置，应减小光电子装置的大小。光电子装置的实例为传感器及发光装置，例如发光二极管(LED)。然而，随着光电子装置的大小减小，装置性能可开始变差。性能降低的一些原因包含由缺陷引起的较高泄漏电流、拥挤在界面处的电荷、不平衡电荷及非想要复合，例如奥杰复合及非辐射复合。
发光二极管(LED)及LED阵列可归类为垂直固态装置。微型装置可为传感器、发光二极管(LED)或者生长、沉积或单片式地制作于衬底上的任何其它固体装置。所述衬底可为装置层的同质衬底或接收器衬底，装置层或固态装置转移到所述接收器衬底。
各种转移及接合方法可用于将装置层转移且接合到系统衬底。在一个实例中，热及压力可用于将装置层接合到系统衬底。在垂直固态装置中，在垂直方向上的电流流动主要地定义装置的功能性。
将LED图案化成微型大小装置以形成用于显示器应用的LED阵列伴随数个问题发生，所述数个问题包含材料利用率、有限PPI及缺陷形成。
本发明的目标为通过提供经改进垂直固态装置而克服现有技术的缺点。
出于让申请人相信已知信息可能与本发明有关的目的而提供此背景信息。不必承认，也不应解释：任何前面信息均构成针对本发明的现有技术。
发明内容
本发明涉及一种包含微型装置阵列的光电子装置，所述光电子装置包括：
背板，其包括控制流动到所述微型装置中的电流的驱动电路及连接到所述驱动电路的垫阵列；
底部触点阵列，其电连接到所述驱动电路；
装置层，其包含单片式有源层；
顶部触点阵列，其与所述底部触点阵列对应；
共同顶部电极，其连接到所有所述顶部触点。
本发明的另一实施例涉及一种制作包含微型装置阵列的光电子装置的方法，所述方法包括：
在衬底上形成装置层，所述装置层包含单片式有源层；
在所述装置层上形成界定所述微型装置阵列的第一触点阵列；
将所述第一触点阵列安装到背板，所述背板包括控制流动到所述微型装置阵列中的电流的驱动电路及连接到所述驱动电路的垫阵列；
移除所述衬底；及
形成与所述第一触点阵列对应的第二触点阵列。
附图说明
基于阅读以下详细说明且基于对图式的参考而将明了本发明的前述及其它优点。
图1A图解说明具有至少两个端子的光电子装置。
图1B图解说明在装置的至少一侧上具有MIS结构的光电子装置。
图1C图解说明在若干侧上具有MIS结构的图1B的光电子装置的俯视图。
图2A图解说明用于在转移过程之前在光电子装置上形成MIS结构的过程的示范性实施例。
图2B图解说明用于既在转移过程之前又在转移过程之后在光电子装置上形成MIS结构的过程的示范性实施例。
图2C图解说明用于在转移过程之后在光电子装置上形成MIS结构的过程的示范性实施例。
图3图解说明在系统衬底上具有负斜率的经转移微型装置。
图4图解说明用于台面结构形成的晶片蚀刻过程的过程流程图。
图5A图解说明在系统衬底上具有正斜率的经转移微型装置。
图5B图解说明在经转移微型装置上形成不同MIS结构。
图5C图解说明形成钝化或平坦化层且图案化所述钝化或平坦化层以形成用于电极连接的开口。
图5D图解说明在微型装置上沉积电极。
图6A图解说明在转移过程之前在微型装置上形成不同MIS结构的实施例。
图6B图解说明转移到系统衬底上的具有MIS结构的微型装置及用于将所述装置及MIS结构耦合到电极或电路层的不同手段。
图6C图解说明转移到系统衬底上的具有MIS结构的微型装置及用于将所述装置及MIS结构耦合到电极或电路层的不同手段。
图7A图解说明在转移过程之前在微型装置上形成不同MIS结构的另一实施例。
图7B图解说明转移到系统衬底上的具有MIS结构的微型装置及用于将所述装置及MIS结构耦合到电极或电路层的不同手段。
图8A图解说明垂直固态微型装置的示意图，其展示侧向电流分量及部分地经蚀刻顶部层。
图8B图解说明包含具有部分地经蚀刻顶部层及顶部层调制的装置层的微型装置阵列的侧视图。
图8C图解说明包含具有顶部导电调制层的装置层的微型装置阵列的侧视图。
图8D图解说明包含具有纳米线结构的装置层的微型装置阵列的侧视图。
图8E图解说明环绕接触层的MIS结构的横截面。
图8F图解说明包含通过电介质层或接合层分开的触点的微型装置阵列的侧视图。
图8G图解说明包含通过电介质层或接合层分开的触点的微型装置阵列的侧视图。
图9A图解说明常规氮化镓(GaN)LED装置的侧视图。
图9B图解说明LED显示器的制作过程及装置衬底与由顶部触点界定的微型装置的集成过程以及将所述衬底接合到系统衬底。
图9C图解说明包含由顶部触点界定的微型装置阵列的LED晶片结构。
图9D图解说明包含由顶部触点及部分地经蚀刻顶部导电层界定的微型装置阵列的LED晶片结构。
图9E图解说明包含由顶部触点及顶部导电层的激光蚀刻界定的微型装置阵列的LED晶片结构。
图9F图解说明包含接合到背板结构的微型装置阵列的LED晶片。
图9G图解说明包含具有共同顶部电极的接合到背板结构的微型装置阵列的LED晶片。
图10A图解说明包含具有共同透明顶部电极的接合到背板结构的微型装置阵列的LED晶片。
图10B图解说明接合到系统衬底且包含由顶部触点界定的微型装置阵列的集成式LED晶片。
图10C图解说明具有缓冲层及金属接触导通体的LED晶片。
图10D图解说明包含具有经图案化顶部导电层的微型装置阵列的LED晶片。
图10E图解说明具有由接合到系统衬底的顶部触点界定的微型装置的集成式装置衬底。
图10F图解说明具有由接合到系统衬底的顶部触点界定的微型装置及形成于邻近微型装置之间的光学元件的集成式装置衬底。
图10G图解说明包含具有经图案化顶部导电层及光管理方案的微型装置阵列的经转移LED晶片。
图10H图解说明包含具有经图案化顶部导电层及光管理方案的微型装置阵列的经转移LED晶片。
图10I图解说明包含具有经图案化顶部导电层及光管理方案的微型装置阵列的经转移LED晶片。
图10J图解说明包含具有经图案化顶部导电层及光管理方案的微型装置阵列的经转移LED晶片。
图10K图解说明包含具有经图案化顶部导电层及光管理方案的微型装置阵列的经转移LED晶片。
图10L图解说明借助隔离方法形成的堆叠式装置。
图11A及11B图解说明装置衬底与系统衬底的集成过程。
图12A到12D图解说明装置衬底与系统衬底的集成过程。
图13A及13B图解说明装置衬底与系统衬底的集成过程。
图14A到14C图解说明装置衬底与系统衬底的集成过程。
图15A到15C图解说明装置衬底与系统衬底的集成过程。
图16A图解说明在晶片表面上具有电介质层沉积的装置。
图16B图解说明具有电介质层的装置，所述电介质层经蚀刻以在所述层上形成开口以用于后续晶片蚀刻。
图16C图解说明在晶片衬底蚀刻步骤之后的台面结构。
图17图解说明用于形成MIS结构的过程流程图。
图18A图解说明沉积在台面结构上以形成MIS结构的电介质及金属层。
图18B图解说明具有使用光学光刻步骤形成的图案的晶片。
图18C图解说明具有使用氟化学来干式蚀刻的电介质层的晶片。
图18D图解说明具有第二电介质层的晶片。
图18E图解说明具有欧姆触点的晶片。
图19图解说明用于将半导体装置的壁偏置的浮动栅极的示意图。
图20图解说明包含用于将半导体装置的壁偏置的浮动栅极的半导体装置。
图21图解说明形成浮动栅极的示范性流程图。
图22图解说明半导体装置及将浮动栅极充电的方法。
图23图解说明用于将半导体装置的壁偏置的浮动栅极的另一示范性结构。
图24图解说明用于将半导体装置的壁偏置的另一示范性实施例。
图25A图解说明MIS结构的另一实施例的侧视图。
图25B图解说明图25A的MIS结构的俯视图。
图25C图解说明MIS结构的另一实施例的俯视图。
图25D图解说明MIS结构的另一实施例的俯视图。
图26图解说明MIS结构的另一实施例的侧视图。
图27A到27C图解说明LED显示器的制作过程及装置衬底与由顶部触点界定的微型装置的集成过程以及将所述衬底接合到系统衬底。
图28A到28D图解说明LED显示器的制作过程及装置衬底与由顶部触点界定的微型装置的集成过程以及将所述衬底接合到系统衬底。
图29A到29D图解说明LED显示器的制作过程及装置衬底与由顶部触点界定的微型装置的集成过程以及将所述衬底接合到系统衬底。
图30A到30B图解说明LED显示器的制作过程及装置衬底与由顶部触点界定的微型装置的集成过程以及将所述衬底接合到系统衬底。
具体实施方式
虽然连同各种实施例及实例描述本发明教示，但并非打算将本发明教示限制于此类实施例。相反，本发明教示囊括各种替代方案及等效形式，如所属领域的技术人员将了解。
除非另外定义，否则本文所使用的所有技术及科学术语均具有与本发明所属的技术领域的技术人员通常所理解相同的含义。
除非上下文另外明确指示，否则如本说明书及权利要求书中所使用的单数形式“一(a、an)”及“所述(the)”包含多个指示物。
如本文中所使用的术语“包括”将理解为意指以下清单为非详尽的且可或可不包含任何其它额外适合项目，举例来说一或多个其它特征、组件及/或元件(在适当情况下)。
在本文中互换地使用术语“装置”及“微型装置”及“光电子装置”。所属领域的技术人员将明白，在此处所描述的实施例与装置大小无关。
在本文中互换地使用术语“供体衬底”及“临时衬底”。然而，所属领域的技术人员明白，本文中所描述的实施例与衬底无关。
在本文中互换地使用术语“系统衬底”及“接收器衬底”。然而，所属领域的技术人员明白，在此处所描述的实施例与衬底类型无关。
本发明涉及用于垂直固态装置、特定来说光电子装置的侧向导电操纵的方法。更具体来说，本发明涉及微型或纳米光电子装置，其中装置的性能受大小减小的影响。还描述一种通过在不隔离有源层的情况下修改侧向导电而形成垂直装置阵列的方法。还揭示一种LED阵列，所述LED阵列使用垂直电导率工程设计从而达成在水平方向上且经控制到像素区的电流输送，因此不需要图案化LED。
本文中还描述一种进行LED结构修改以简化单片式LED装置与背板电路在LED显示器中的集成同时保持装置效率及均匀性的方法。目前方法及所得结构增加在有限晶片区内制作的LED装置数目且可引起较低制作成本、制作步骤数目的减少及LED显示器的较高分辨率及亮度。衬底中的LED装置可接合到电子背板，此以无源或有源方式驱动装置或像素。尽管与一个类型的LED装置一起阐释以下方法，但所述方法可容易地与其它LED及非led垂直装置(例如(举例来说)传感器)一起使用。如本文中所描述，衬底中的LED装置可接合到电子背板，此以无源或有源方式驱动这些装置(像素)。
本文中还描述一种通过操纵光电子装置的内部电场而改进所述装置的性能的方法。特定来说，限制垂直固态装置的侧向电流流动可改进所述装置的性能。特定来说，使电流偏离垂直装置的周界可通过修改侧向导电来完成。可通过氧化而修改导电层的电阻，且可通过修改偏置条件而修改导电层的侧向电阻。触点还可用作掩模以修改导电层的侧向电阻。目前装置还可具有在若干侧上的导电层及在中间的功能层。
还提供一种通过在背板中界定像素垫连接且将具有垂直导电调制的LED装置附接到所述背板而将显示器装置像素化的方法。在一个实施例中，可移除电流扩散器，或可减小其厚度以调制垂直导电。在另一实施例中，可蚀刻微型装置层中的一些微型装置层以形成垂直导电调制。接合元件可用于将装置固持到背板。描述用于通过在将装置层转移到接收器衬底之前在所述装置层上形成接触垫而在所述装置层上界定微型装置的结构及方法。还描述用以在包括经转移单片式微型装置阵列及系统衬底的集成式微型装置阵列系统中由接收器衬底上的接触垫或凸块界定微型装置的结构及方法。
还描述操纵垂直装置的顶部导电层的方法，其中装置的功能性主要地由垂直电流定义。在一个实施例中，方法包括：顶部层电阻工程设计，其中可通过改变顶部层的厚度或比电阻率而操纵顶部层的侧向电阻；完全或部分蚀刻调制，其中可通过任何蚀刻手段调制垂直装置的顶部层；及材料电导率调制，其中可通过包含但不限于蚀刻、反向掺杂及激光烧蚀的各种方法调制顶部层的电阻。顶部装置层上的接触垫可界定个别微型装置的大小。在转移微型装置之后，可在经转移单片式微型装置阵列上沉积共同电极以改进电导率。可通过经转移或沉积在单片式微型装置阵列上的顶部缓冲层或电介质层中的导通体形成共同电极。而且，可通过任何移除手段调制经转移单片式微型装置阵列的顶部层。在此情形中，可在经调制顶部层的经移除区域中形成光学元件。
而且描述一种在集成式结构上形成微型装置阵列的方法，其中将根据前文提及的方法制备的装置层转移到接收衬底，其中在接收衬底的顶部上的接触垫可接合到装置层且个别微型装置的大小可部分地由接收器衬底上的接触垫或凸块的大小界定。间隔件或堤岸可在接触垫或凸块周围形成以完全地界定微型装置的大小。在接触垫或凸块周围的所述间隔件或堤岸可为用以促进将装置层接合到接收器衬底的粘合剂。可通过任何移除手段调制集成式微型装置阵列的顶部层。在一个实施例中，可在经调制顶部层的经移除区域中形成光学元件。
在实施例中，至少一个金属-绝缘体-半导体(MIS)结构可作为半导体层与装置面中的一者一起形成。所述结构可用于操纵装置内部电场以控制电荷跃迁及积累。可在将装置移动到系统衬底中之前或在将装置形成到系统衬底中之后形成MIS结构。MIS结构中的电极可为透明的以让光通过，或电极可为反射的或不透明的以控制光的方向。优选地，装置输出包括可见光以用于形成显示器中的像素阵列。可与装置中的一者的功能电极共享MIS结构中的电极。MIS结构中的电极还可具有单独偏置点。微型装置的输入或输出可为任何电磁波形式。装置的非限制性实例为发光二极管及传感器。本文中还描述用于改进微型光电子装置的结构及方法。可借助于操纵内部电场而改进装置性能。在一个情形中，MIS结构用于调制内部电场。
在微型装置系统集成中，可在其同质周围条件中制作装置，且接着可将所述装置转移到系统衬底。为在系统衬底中包装更多微型装置或减少材料成本，微型装置的大小可为尽可能小的。在一个实例中，微型装置可为25μm或更小，且在另一实例中为5μm或更小。当供体衬底上的原始装置及层经图案化到较小区时，泄漏及其它效应增加，从而降低装置的性能。尽管钝化可在某种程度上改进性能，但其无法解决其它问题，例如非辐射复合。
在下文详细地描述根据所提供的目前结构及过程的各种实施例。
具有金属-绝缘体-半导体(MIS)结构的垂直装置
描述使用金属-绝缘体-半导体(MIS)结构来调制垂直装置的内部电场以减少由大小的减小导致的非想要效应。在一个实施例中，结构完全形成于供体或临时衬底中的装置上且后来移动到系统衬底。在另一情形中，MIS结构形成于集成于接收器或系统衬底上的装置上。在另一情形中，MIS结构在集成到接收器衬底中之前部分地形成于装置上且在将装置转移到接收器衬底中之后完成MIS结构。
系统衬底可为任何衬底且可为刚性的或柔性的。系统衬底可由玻璃、硅、塑料或任何其它常用材料制成。系统衬底还可具有有源电子组件，例如但不限于晶体管、电阻器、电容器或系统衬底中常用的任何其它电子组件。在一些情形中，系统衬底可为具有电信号行及列的衬底。在一个实例中，装置衬底可为单片式地生长于其上的具有LED层的蓝宝石衬底，且系统衬底可为具有用以得到微型LED装置的电路的背板。作为垂直装置的一部分，金属-绝缘体-半导体(MIS)结构可由金属层、绝缘材料层及半导体材料层形成。
参考图1A，微型装置100包含两个功能触点A 102及B 104。将微型装置100偏置致使电流106流动穿过微型装置100的块体。在发光装置的情形中，电荷在(若干)发光层中复合且形成光子。在感测装置的情形中，外部刺激(例如，光、化学物、兆Hz、X射线等)调制电流。然而，非理想因素可在两个情形中影响微型装置100的效率。一个实例为主要由侧壁中的缺陷导致的泄漏电流108。其它非理想因素可为非辐射复合(例如，奥杰复合)、电荷拥挤、电荷不平衡等。随着装置的大小减小，这些问题变得更显著。
参考图1B，微型装置100进一步包含用以调制内部场的金属-绝缘体-半导体(MIS)结构110且减少前文提及的问题中的一些问题。至少一个MIS结构110形成于微型装置100的面中的一者上。通过电极112将MIS结构110偏置。如果MIS结构110形成于微型装置100的一个以上表面上，那么其可为连续结构或包括单独MIS结构110。电极112可经连接以为所有面提供相同偏置或所述电极可为独立的从而为不同MIS结构110及不同面提供不同偏置。
在图1C中所图解说明的示范性实施例中，MIS结构110在微型装置100的多个面上或周围以一个连续形式环绕微型装置100。将偏置施加到MIS结构110可减少泄漏电流108及/或在高电流密度下避免能带弯曲以避免非辐射复合及/或辅助电荷的一者增强电荷平衡且避免电流拥挤。偏置条件可经选择以修理突出问题。举例来说，在红色发光二极管(LED)的情形中，泄漏电流是在中等电流密度到低电流密度下发生效率损失的主要根源。在此情形中，偏置条件可阻挡/减少泄漏电流，从而引起显著效率提升。在例如绿色LED的另一情形中，奥杰复合可为主要问题。可调整偏置条件以减少此类型的复合。应注意，一个偏置条件可比其它偏置条件及LED类型消除/减少得更多。还可提供对偏置条件的动态调整以达成更佳性能。举例来说，在较低电流密度中，一个效应(例如，泄漏电流)可为突出效应，但在较高电流密度下，例如电荷拥挤及其它问题可为突出效应。如此，可相应地修改偏置以提供更佳性能。可依照单个装置或装置丛集或者装置的整个阵列而调整偏置。偏置还可对于不同装置为不同的。举例来说：LED与传感器或红色LED与绿色LED可全部具有不同偏置条件。
在图2A到2C中描述在微型装置100上形成MIS结构112的过程。可在不影响最后结果的情况下改变这些过程中的这些步骤的次序。此外，每一步骤可为几个较小步骤的组合。
参考图2A，在第一步骤200中，形成微型装置100。在步骤200期间，通过图案化或通过选择性生长而形成微型装置100。在步骤202期间，使微型装置100准备进行转移，此可包含清洁或移动到临时衬底。在步骤204期间，在微型装置100的一个表面上形成MIS结构112。在步骤206期间，再次使装置100准备进行转移，此可包含剥离过程、清洁过程及/或其它步骤。另外，在步骤206期间，可沉积及/或图案化用于装置功能电极或用于MIS结构112的连接垫或电极。在步骤208期间，将选定装置100转移到接收器衬底。可通过包含但不限于拾放或直接转移的各种方法进行此转移。在步骤210中，形成用于装置100及MIS结构112的连接。另外，在转移过程之后可将其它光学层及装置集成到系统衬底。
在图2B中图解说明在微型装置100上形成MIS结构112的过程的另一实例。首先，在步骤200中形成微型装置100。在步骤200期间，可通过图案化或通过选择性生长而形成微型装置100。在步骤202期间，使微型装置100准备进行转移，此可包含清洁或移动到临时衬底。在步骤204-1期间，在微型装置100的一个表面上，例如通过沉积和图案化电介质，形成MIS结构112的一部分。在步骤206期间，再次使微型装置100准备进行转移，此可包含剥离过程、清洁过程及/或其它步骤。另外，在步骤206期间，沉积及/或图案化用于微型装置100的功能或用于MIS结构112的连接垫或电极。在步骤208期间，可将选定微型装置100转移到接收器衬底。可通过包含但不限于拾放或直接转移的各种方法进行所述转移。接着可在步骤204-2期间完成MIS结构112，此可包含沉积且图案化导电层。在步骤210期间，形成用于微型装置100及一或若干MIS结构112的连接。可在转移过程之后将其它光学层及装置集成到系统衬底。步骤210可与204-2相同或为不同及/或分开步骤。还可在步骤204-2与210之间执行其它过程步骤。在一个实例中，可在步骤210之前沉积及/或图案化钝化或平坦化层以避免MIS电极与其它连接之间的短路。
参考图2C，图解说明在微型装置100上形成MIS结构112的过程的另一实例。首先，在步骤200中形成微型装置100。在步骤200期间，可通过图案化或通过选择性生长而形成微型装置100。在步骤202期间，使装置100准备进行转移，此可包含清洁或移动到临时衬底。另外，在步骤202期间，可沉积及/或图案化用于微型装置100的功能及/或用于MIS结构112的连接垫或电极。在步骤208期间，可将选定微型装置100转移到接收器衬底，可通过例如但不限于拾放或直接转移的各种方法进行所述转移。接着在步骤204期间，在最后转移之后例如在接收器衬底上形成MIS结构112，此可包含沉积且图案化电介质及导电层。在接下来步骤210期间，形成用于微型装置100及MIS结构112的连接。另外，可在转移过程之后将其它光学层及装置集成到系统衬底。步骤210可与步骤204共享一些相同过程步骤或为完全分开步骤。在后一情形中，可在204与210之间进行其它过程步骤。在一个实例中，可在步骤210之前沉积及/或图案化钝化或平坦化层以避免MIS电极与其它连接之间的短路。
在图案化微型装置100之后，取决于图案化过程，每一微型装置100可具有笔直壁或倾斜壁。以下说明基于选定倾斜实施例，但还可针对其它实施例使用类似或经修改处理步骤。另外，取决于转移方法，连接到接收器衬底的每一微型装置面可变化且因此影响装置壁的斜率。可直接使用或修改接下来描述的处理步骤以与其它斜率及装置结构一起使用。
图3图解说明已转移到系统或接收器衬底300的多个微型装置306(类似于微型装置100)。微型装置306包含具有负斜率(即，与微型装置306的顶部成锐角且与微型装置306的底部或与系统衬底300成钝角)的面的侧壁。每一微型装置306通过至少一个接触垫304连接到电路层302。取决于侧壁的斜率，可使用正常沉积或聚合物沉积形成MIS结构。可与一些修改一起或针对此情形直接使用本文中所描述的方法。然而，如果斜率太陡峭，那么优选方式为在转移之前在微型装置306上制备MIS结构。下文将描述用于在转移之前形成MIS结构的示范性方法。
图4图解说明用于台面结构形成的基本晶片蚀刻过程1000的过程流程图。在步骤1001中，可例如使用含有硫酸及过氧化氢的食人鱼蚀刻来清洁晶片，后续接着氯化氢稀释DI水清洁步骤。步骤1002可包含沉积电介质层。在步骤1006中，可蚀刻所述电介质层以在所述层上形成开口以用于后续晶片蚀刻。在步骤1008中，可使用干式蚀刻技术及氯化学来蚀刻晶片衬底以形成台面结构。在步骤1010中，可通过湿式或干式蚀刻方法移除硬掩模，且接着可在步骤1012中随后清洁晶片。
参考图5A到5D图解说明根据过程1000形成MIS结构的方法的实施例。微型装置406可包含垂直侧壁结构、负斜率侧壁结构或正斜率侧壁结构，即，侧壁与微型装置406的底座及系统衬底400成锐角。在图5A中，将微型装置406中的每一者转移到系统衬底400且通过至少一个连接垫404连接到电路层402，电路层402形成或安装于系统衬底400上。在此步骤之后，可起始且完成或简单地完成MIS结构。虽然传统光刻、沉积及图案化过程可适用于形成或完成此结构且将微型装置连接到恰当偏置连接，但可在对微型装置的误放具有额外容差的情况下使用不同方法。特别地，在大区过程中，微型装置放置不准确性可为几微米。
参考图5B，在此实施例中，可在微型装置406周围沉积电介质层408以覆盖接触垫404的非想要经暴露部分。可在电介质层408中形成(例如，蚀刻)用于导通体418的开口以用于将MIS的导电层412连接到电路层402。可在微型装置406中的每一者的至少一侧上沉积类似或不同电介质层410，作为MIS结构的一部分(即，绝缘体部分)。可在将微型装置406转移到系统衬底400之前、与电介质层408同时或在层408之后进行电介质层410沉积步骤。随后，可在微型装置406周围及之间沉积且图案化导电层412，从而完成MIS结构。在实施例中，导电层414可将至少两个微型装置/MIS结构连接在一起。另外或替代地，导电层416可将MIS结构连接到微型装置406的接触垫404。导电层412可为透明的以使得其它光学结构能够集成到系统衬底400中。替代地，导电层412可为反射的以辅助光提取、引导、反射或吸收。针对一些应用，导电层412还可为不透明的。可在形成MIS结构之后实施额外处理步骤，例如但不限于沉积共同电极、集成光学结构/装置。
图5C及5D图解说明用于在MIS结构的与系统衬底400相对的侧上沉积共同电极426的示范性结构。例如使用类似于电介质层408的电介质材料来平坦化MIS结构的上表面，且接着图案化(例如，蚀刻)所述上表面以提供用于将共同电极426连接到微型装置406的接达点。共同电极426可通过图案化(例如)开口420、422及424耦合到微型装置406、MIS结构(导电层412)或电路层402。
共同电极426可对来自微型装置406的光为透明的以使得所述光能够通过其，对来自微型装置406的光为反射的以使所述光往回反射穿过系统衬底400，或对来自微型装置406的光为不透明的以最少化反射。还可图案化共同电极426以形成可寻址线路。可使用数个其它方法来沉积共同电极426。可在共同电极426之前或之后将其它光学装置及结构集成到系统衬底上或集成到电路层中。
参考图6A到6C，替代过程包含在将微型装置504转移到系统衬底500之前在供体(或中间或原始)衬底560上形成MIS结构的一部分或大部分。可在用于制作微型装置504的原始衬底上或在任何中间衬底上进行初始过程步骤。参考图6A，可在形成MIS结构之前沉积电介质层516，此可避免在转移之后在MIS层与其它触点之间的任何非想要短路/耦合。通过沉积在微型装置504周围及之间的导电层512及电介质层510形成MIS结构。电介质层510可类似于电介质层516或为不同的。电介质层510还可为不同电介质材料层的堆叠。在实例性MIS结构550及552中，不在导电层512的顶部上沉积顶部电介质层518。在实例性MIS结构552中，导电层512从微型装置504的顶部边缘向下凹陷以避免与顶部电极的任何短路；然而，如果期望，那么导电层512可覆盖微型装置504的顶部边缘。在实例性MIS结构554中，导电层512可包含翼形部分，所述翼形部分平行于供体衬底560从成角度部分向外延伸超出电介质层518以形成更容易接达以在转移到系统衬底之后形成连接。另外，可用电介质层518覆盖微型装置504，电介质层518具有用于连接到微型装置504及经延伸电极512的开口。实例性MIS结构556可使用电介质518来仅覆盖导电层512及微型装置504的顶部侧，惟用于使顶部电极接触微型装置504的开口除外。
图6B及6C图解说明在转移到系统衬底500之后具有MIS结构的微型装置504。在转移过程期间，可翻转微型装置504使得连接到供体衬底560的底部表面还连接到系统衬底500。连接垫506可设置于每一微型装置504与系统衬底500之间以将微型装置504耦合到电路层502。可使用不同方法(包含上文所描述的方法)来形成用于MIS结构及其它电极(例如，共同电极)的连接。在另一实施例中，实例性MIS结构550及552包含覆盖微型装置504及MIS结构的导电层512两者的顶部电极541。顶部电极541可借助延伸穿过电介质层516的导通体532连接到电路层502或电极541可通过接合连接在系统衬底500的边缘处。在实例性MIS结构554中，导电层512的延伸部540可用于将MIS结构(即，导电层512)耦合到电路层502。电介质层516可在系统衬底500上延伸以覆盖在微型装置504与系统衬底500之间的连接垫506从而避免MIS结构与其它连接之间的可能短路。如在实例性MIS结构554及556中，可提供顶部电极542，顶部电极542延伸穿过顶部电介质层518中的开口从而与微型装置504接触。关于实例性MIS结构556，MIS(例如，导电层512)可短接到装置接触垫506或MIS可恰当地经对准以在系统衬底500上具有其自身的触点。对于实例性MIS结构554及556两者，可使用不同处理后步骤，类似于本文中所揭示的其它结构。一个实例可为具有或不具有平坦化的共同电极沉积，如在图5D中。另一实例可为光拘限结构或其它光学结构。
图7A及7B图解说明其中在将微型装置转移到系统衬底500之前在供体(或中间或原始)衬底560上形成MIS结构的一部分或大部分的替代过程。可在用于制作装置的原始衬底上或在任何中间衬底上进行所述过程。图7A图解说明可形成于微型装置604上的数个不同实例性MIS结构650、652及654；然而，还可使用其它结构。可在形成MIS结构之前沉积电介质层616，此可避免在转移之后在MIS结构与其它触点之间的任何非想要短路/耦合。MIS结构包含导电层612及电介质(绝缘)层610。电介质层610可类似于516或为不同的。电介质层610还可为不同电介质材料层的堆叠。另外，连接垫614可形成于延伸穿过电介质层610中的开口的每一微型装置604上。在实例性MIS结构650及652中，可不在导电层612的顶部上沉积电介质。然而，在实例性MIS结构654中，可提供额外电介质层618以达成接触垫614与导电层612之间的平坦化及额外绝缘。在实例性MIS结构652中，导电层612可与接触垫614连续，例如相同。导电层612可从微型装置604的边缘凹陷或导电层612可覆盖装置604的边缘。在结构654中，导电层612包含延伸部，所述延伸部平行于系统衬底660而延伸以形成更容易接达以在转移到系统衬底660之后形成连接。另外，可用电介质层618覆盖微型装置604，电介质层618具有用于将接触垫614连接到微型装置604且将经延伸电极612连接到系统衬底660的开口。
图7B图解说明在转移到系统衬底600之后具有MIS结构的微型装置604。连接垫606可设置于每一微型装置604与系统衬底600之间以将每一微型装置604耦合到电路层602。可使用不同方法(包含上文所描述的方法)来形成MIS结构与其它电极(例如，共同电极)之间的连接。在图7B中针对MIS结构650及654图解说明另一方法，其中使用微型装置604的负斜率以通过沿着电介质层621的顶部平行于系统衬底600而从导电层612延伸的电极618形成MIS结构650及654与系统衬底600之间的连接。导电金属导通体620可延伸穿过钝化或平坦化(例如，电介质)层621从而与电路层602接触。可在电极618沉积及图案化之前沉积钝化或平坦化层621。可在电极沉积期间覆盖微型装置604或可通过图案化及蚀刻从微型装置604的顶部移除导电层612。使用微型装置604及导电层612的负斜率来将微型装置604的顶部电极622与MIS电极618分开会最小化它们之间的不对准，此对于微型装置604的高生产量放置是关键的。微型装置604及导电层612的负斜率的侧面与电路层602及系统衬底600形成锐角。对于所有结构，类似于其它结构的不同处理后步骤在本文中揭示。一个实例可为具有或不具有平坦化的共同电极沉积。另一实例可为光拘限或反射结构或其它光学结构。
可针对不同结构使用本文中所描述的方法且所述方法仅仅为实例且可在不影响结果的情况下修改所述方法。在一个实例中，顶部电极622及底部电极614以及导电层612中的任一者可为透明的、反射的或不透明的。可在每一步骤之间添加不同处理步骤以改进装置或将不同结构集成到装置中而不影响形成MIS结构的结果。
具有电导率调制工程设计的垂直装置
图8A图解说明类似于微型装置406、504及604的垂直固态微型装置的示意图，其展示从顶部电极层流动的侧向电流分量，所述顶部电极层能够引导电流穿过装置层701中的微型装置的块体。装置层701形成于装置衬底700上，其中接触垫703(即，顶部电极)形成(例如，蚀刻)于装置层701上。电压源704可连接到接触垫703及安装于装置衬底700上的共同底部电极702，以用于产生电流以给微型装置供电。装置层701的功能性主要地由垂直电流定义。然而，由于装置层701的顶部表面侧向导电，因此具有侧向分量的电流705在接触垫703与共同电极702之间流动。为了减少或消除侧向电流流动705，建议以下技术：
1.顶部层电阻工程设计
2.完全/部分蚀刻调制
3.材料电导率调制
以此方式，侧向电流流动结构可划分成三个主要结构：1)具有电阻工程设计的至少一个导电层703；2)一或多个导电层703的完全或部分蚀刻，及3)用于电导率调制的材料，例如交替导电区段及非导电区段或由非导电区段分开的导电区段。
可如下描述具有电阻工程设计的导电层703。就在金属触点703之前，可工程设计装置层701的半导电顶部层以通过操纵导电层703的电导率或厚度而限制侧向电流流动。在一个实施例中，当装置层701的顶部层为经掺杂半导电层时，减小活性掺杂剂的浓度及/或层的厚度可显著地限制侧向电流流动。而且，可界定接触区以限制侧向导电。在另一情形中，可减小导电层703(或一个以上导电层)的厚度。此后，可沉积且图案化接触层703。可在互连或连续微型装置阵列上或在非隔离微型装置上进行接触层703的沉积。因此，未蚀刻或分开装置层701的有源层以形成个别微型装置，因此未在经隔离微型装置的周界处形成缺陷，因为通过控制电流流动而以电方式形成隔离。
可在经隔离微型装置上使用类似技术来使电流偏离每一微型装置的周界。在另一实施例中，在将微型装置转移到另一衬底之后，暴露一或若干其它导电层。装置层701的厚度可经选择为高的以改进装置制作。在暴露接触层703之后，可减小厚度，或降低掺杂剂密度；然而，一些接触层703还可具有针对相反电荷的阻挡作用。因此，移除接触层703的一些导电层以减弱总接触层电阻可降低装置性能。然而，导电层移除对单个层工程设计可为非常高效的。
参考图8B，根据本发明的微型装置结构的另一实施例包含微型装置层718的部分地经蚀刻顶部层716。在此实施例中，顶部导电层716可为(举例来说)二极管中的经p或n掺杂层。用于电导率调制的材料引导电流穿过装置层718中的垂直固态装置块体。可部分地或完全地蚀刻装置层718中的导电层(例如，顶部导电层716)中的至少一者，从而形成交替凸起导电层区段及敞开非导电区。在顶部触点712下面且在装置层718的顶部上的顶部导电层716可完全地或部分地经蚀刻以消除或限制形成于装置层718中的微型装置714中的侧向电流流动。每一微型装置714由顶部接触垫712的大小界定。此对于微型装置714是尤其有益的，其中对顶部层716的电阻操纵将不利地影响装置性能。顶部导电层716在邻近装置714之间的厚度减小以形成较高电阻以使电流在侧向方向上流动。可使用(举例来说)干式蚀刻、湿式蚀刻或激光烧蚀进行蚀刻过程。在许多情形中，顶部触点712可为金属的及/或用作用于蚀刻步骤的掩模。在完全蚀刻的情形中，蚀刻可在装置层718的功能层处停止。在一个实施例中，顶部触点712可沉积在导电层716的顶部上，且可用作用于蚀刻一或若干导电层716的掩模，从而可能达成较少处理步骤及自对准结构。此对于微型装置714是尤其有益的，其中对导电层716的电阻操纵将不利地影响垂直装置性能。在此实施例中，在选定区中减小导电层716的厚度以形成较高电阻以使电流在侧向方向上流动。在通过转移机制或衬底710的蚀刻暴露装置层718的底部导电层之后，可执行相同蚀刻过程。再次，触点712可用作用于蚀刻装置层716及718的掩模。
参考图8C，根据本发明的微型装置结构的另一实施例包含在装置层718上的顶部导电调制层722。如所展示，将顶部导电调制层722在邻近接触垫712之间的(非导电或经减少导电)调制区720的电阻操纵(例如，增加)到大于导电层722以限制侧向电流流动分量。在此实施例中，反向掺杂、离子植入及激光烧蚀调制为可用于形成调制区720的过程的实例。离子植入或反向掺杂可延伸超出导电层722进入装置层718以进一步增强流动穿过邻近微型装置714的电流之间的隔离。类似于完全/部分调制方案，在此实施例中，可首先在顶部导电层722上沉积顶部触点712，且接着使用顶部触点712作为用于区720的掺杂/植入的掩模。在另一实施例中，可使用氧化来形成调制区720。在一个方法中，图案化光致抗蚀剂以匹配调制区720，接着将装置暴露于氧或其它化学氧化剂以氧化调制区720。接着可沉积且图案化顶部触点712。在另一方法中，首先沉积且图案化顶部触点712，接着使用顶部触点712作为微型装置714的掩模以用于氧化调制区720。可在经隔离装置或非隔离装置上进行氧化步骤。在另一实施例中，在氧化之前，可减小导电层722的总厚度。可在仅用于氧化的选定调制区720上进行还原步骤。在另一情形中，可在微型装置714的壁上进行氧化，此尤其可适用于经隔离装置。而且，装置层718的底部层可在经暴露之后以类似方式经调制。在另一实施例中，可通过电偏置进行材料电导率调制。修改用于需要高电阻的区720的偏置。在一个实施例中，区720上的效应可扩展到装置层718。在此处，还可借助本文中所描述的其它方法修改(例如，蚀刻或植入)导电层722。在一个实施例中，可将电荷植入到区720下面、装置层718内侧。植入可为部分的或一直到装置层718的另一侧。
在一个实施例中，可使用MIS(金属-绝缘体半导体)结构提供偏置调制，且可用任何其它导电材料替换金属层。举例来说，为阻止来自触点712的电流进一步侧向远离所述触点，在触点712周围形成MIS结构。可在触点处于适当位置中之前或之后形成所述MIS结构。在所有上文所提及的实施例中，有源微型装置714的区由形成于装置层718上的顶部接触垫712界定。
由顶部接触垫712界定有源装置区可更容易地适用于具有柱结构的微型装置714。图8D图解说明环绕单个接触层712的MIS结构的横截面；然而，应理解，可针对一个以上接触层712完成MIS结构。装置层718为包括柱结构722或由柱结构722组成的单片式层。由于柱结构722未侧向连接，因此侧向电流分量不存在于装置层718中。这些装置的一个实例为纳米线LED，其中每一LED装置由制作于共同衬底710上的数个纳米线LED结构组成。在此情形中，如图8D中所展示，顶部金属触点712界定LED结构714的有源区。不具有侧向导电的装置层718不限于柱结构，且可扩展到具有经分开有源区域的装置层718，例如具有嵌入式纳米或微型球或其它形式的层。
参考图8E，根据本发明的微型装置结构的另一实施例包含环绕接触层712的MIS结构715。MIS结构715包括顶部导电层716、中间绝缘体(例如，电介质)层717及底部半导体层723，底部半导体层723可为装置层718的顶部层。通过将MIS结构715的导电层716偏置到关断电压，有限电流或无电流将侧向通过MIS结构715。MIS结构715可形成于装置层718上或可为经转移衬底的一部分，且MIS结构715界定侧向导电方向。可想到其它配置，例如导电层716可延伸到MIS结构715的两侧，使得电介质717可在其它导电层712上方延伸。MIS结构715可为敞开或闭合结构，或替代地为连续的或单件结构。在另一实施例中，电介质717可包括由光致抗蚀剂或遮蔽步骤形成的氧化层。可在氧化层的顶部上沉积另一电介质，或可自身使用所沉积电介质。在另一实施例中，可移除导电层716使得电介质717与半导体层723接触。MIS结构715还可形成于微型装置714的壁上以进一步阻止电流行进到微型装置714的边缘。还可由电介质覆盖微型装置表面。举例来说，可沉积且图案化栅极导电层以形成栅极电极716，接着可使用栅极电极716作为掩模来图案化电介质717。在另一方法中，首先图案化为绝缘体的电介质717，且接着沉积栅极电极716。可同时图案化或可单独完成栅极电极716及触点712。在暴露装置层718之后还可在装置层718的另一侧上制成类似MIS结构。可减小微型装置714的导电层716的厚度以改进MIS 715的有效性。在垂直微型装置714的任一侧上的导电层716的选择性蚀刻或调制为困难的情况下，MIS方法可为更实际的，特定来说在蚀刻或电阻调制可损坏有源装置层718的情况下。在所描述的垂直结构中，有源装置区714由顶部接触区712界定。在此处，电介质717中的离子植入或浮动栅极716中的电荷存储可用于永久地将MIS结构715偏置。
图8F及8G图解说明突出显示在接触垫712之间使用电介质712-1的结构。接触垫712界定在衬底700的顶部上的装置层701中的微型装置，衬底700可为蓝宝石或任何其它类型的衬底。微型装置包含导电层702及接触垫712。参考图8F，导电层702是完整的，但在图8G中，导电层702经蚀刻、经修改或在每一接触垫712之间掺杂有不同载子或离子。一些额外接合层712-2可放置在接触垫712的顶部上，或接触垫712可包括接合层712-2。接合层712-2可用于共熔接合、热压或各向异性导电粘合剂/膜(ACA/ACF)接合。在接合期间，电介质层712-1可阻止接触垫712膨胀到其它区且形成触点。另外，电介质层712-1还可为反射体或黑色矩阵以进一步拘限光。此实施例可适用于在图8到11中论证的实施例及所有其它相关实施例。在此处所描述的方法可适用于微型装置的任一侧。
用于制造LED显示器的方法
使用生长于共同(例如，蓝宝石)衬底上的LED装置来描述用于制造LED显示器的方法。每一LED可包括衬底750、形成于衬底750上的第一经掺杂导电层752(例如，n型层)、有源层754及第二经掺杂导电层756(例如，p型层)。参考基于氮化镓(GaN)LED描述下文；然而，目前所描述的垂直装置结构可用于具有不同材料系统的任何类型的LED。
参考图9A，通过在蓝宝石衬底750上沉积材料堆叠而制作GaN LED。GaN LED装置包含衬底750(例如蓝宝石)、形成于衬底750上的n型GaN层752或缓冲层(举例来说GaN)、有源层754(例如多量子阱(MQW)层)及p型GaN层756。通常在经p掺杂GaN层756上形成透明导电层758(例如Ni/Au或ITO)以达成更佳侧向电流传导。常规地，接着在透明导电层758上形成p型电极760，例如Pd/Au、Pt或Ni/Au。由于衬底750(蓝宝石)为绝缘体，因此n型GaN层752经暴露以对n型层752制作n触点762。通常使用干式蚀刻过程进行此步骤以暴露n型GaN层752且接着沉积对于n触点762适当的金属触点。在其中显示器像素为单个装置LED的LED显示器应用中，每一LED接合到控制流动到LED装置中的电流的驱动电路。在此处，驱动电路可为常规地在LCD或有机发光二极管(OLED)显示器面板中使用的薄膜晶体管(TFT)背板。由于典型像素大小(10到50μm)，因此可以晶片层级缩放比例来执行接合。在此方案中，由经隔离个别LED装置组成的LED晶片可经对准且接合到就像素大小及像素间距来说与LED晶片兼容的背板。在此处，可使用例如激光剥离或蚀刻的各种过程来移除LED晶片衬底。
图9B图解说明LED显示器的制作过程，所述制作过程包含装置衬底801与装置层805中由顶部触点802界定的微型装置的集成过程及将装置衬底801接合到系统衬底803。使用形成于装置层805的顶部上的顶部触点802界定微型装置，所述微型装置可接合且转移到具有对应且经对准接触垫804的系统衬底803。举例来说，所述微型装置可为具有由其顶部触点802的区使用上文所阐释的任何方法界定的大小的微型LED。系统衬底803可为具有用以驱动个别微型LED的晶体管电路的背板。在此过程中，通过干式蚀刻及钝化层隔离LED装置。装置的完全隔离可在有源层或功能层中形成缺陷，从而降低效率且强加不均匀性。由于微型装置的区的周界随着装置变小而更大，因此缺陷的效应变得更显著。在一个实施例中，在不蚀刻有源区及使用侧向导电操纵的情况下将单片式LED装置转换成个别微型LED。因此，在微型LED内不存在形成缺陷的侧壁。借此可使跨越LED阵列的周围壁延伸，直到其对外围LED装置不具有任何效应为止。替代地，在阵列周围的一组虚拟LED装置可用于降低有源微型LED装置上的外围壁的效应。此技术还可用于阻止或减少穿过侧壁的电流。
在图9C中所图解说明的另一实施例中，可制作LED晶片850使得装置层805包含在衬底801上的第一经掺杂导电(例如，n型)层852及作为顶部层的第二经掺杂导电层(例如，p型层)854以及在它们之间的单片式有源层856。每一触点802界定照射区860。可操纵第二经掺杂导电(例如，p型)层854的厚度及电导率以控制穿过装置的侧向导电。在LED结构制作期间可通过蚀刻经预沉积导电层854或通过沉积更薄第二(例如，p型)导电层854而进行此操作。对于所述蚀刻方法，可使用干式蚀刻过程达成准确厚度控制。另外，可通过层掺杂水平修改第二(例如，p型)层854的材料结构以增加层的侧向电阻。第二经掺杂导电层854不必须限于p型层且可延伸到LED结构中的其它顶部层。作为此修改的结果，照射区860可单独由在p型膜854的顶部上的所沉积接触层802的区界定。
在图9D中所图解说明的另一实施例中，为进一步限制侧向照射，可完全地或部分地蚀刻在两个邻近像素之间的第二经掺杂导电层(例如，p层)854。可在于例如干式蚀刻的过程中沉积接触层(例如，触点802)之后进行此过程步骤。在此情形中，接触层802可用作用于蚀刻第二导电层854的掩模。优选地，目前结构限制或消除像素的壁钝化，此产生在晶片的特定区中的更高数目个像素或更高每英寸像素(PPI)。与具有壁钝化的完全经隔离LED相比较，此还可转化为更少过程步骤及更低制作成本。
在图9E中所图解说明的另一实施例中，LED晶片结构由顶部触点802及经细分第二经掺杂导电(例如，p型)层854界定，经细分第二经掺杂导电(例如，p型)层854包含通过例如激光蚀刻界定的个别区段。在此处，可使用顶部导电材料(例如，GaN)的激光烧蚀蚀刻部分地或完全地移除第二导电层854(例如，p型)。在此情形中，激光通量定义烧蚀速率，且可精确地蚀刻第二导电(例如，p型GaN)层854的任何厚度。此激光的一个实例为在红色或红外线波长下的飞秒激光。在此处，顶部金属触点802或其它保护层在激光蚀刻过程步骤中用作掩模。替代地，激光束大小可使用特殊光学器件来界定以匹配所要蚀刻区域尺寸。在另一实例中，阴影掩模可用于界定第二导电层854在触点802之间的区段，即蚀刻区域。激光烧蚀蚀刻还可扩展到其它层，例如LED结构的有源层856及第一导电(例如，n型)层852中的至少一者。在此情形中，个别LED装置可完全地或部分地彼此隔离。在此情景中，可需要通过沉积电介质层而使LED经蚀刻壁钝化。
在上文所提及的实施例中，可在通过接合及移除LED晶片衬底801以连接到背板电路803或任何其它衬底或通过蚀刻衬底801而暴露第一导电层852之后形成用于第一导电层852的触点865(例如，n层触点)。在此实施例中，第一(例如，n型)层触点865可为使得光照射能够穿过其的透明导电层。在此实施例中，第一(例如，n型)层触点865对于经接合LED的全部或一部分可为共同的，如图9F中所展示，图9F图解说明LED晶片，如前文尤其参考图9C到9E所描述，其中移除衬底801且用共同透明n触点865替换衬底801，且将触点802接合到背板结构803的接合垫804。在其中LED装置结构生长于半导体缓冲层(举例来说，替代衬底801的未经掺杂GaN衬底)的情形中，在LED转移过程之后，可移除此缓冲层以接达第一导电(例如，n型)层852。在图9F中所展示的实施例中，使用例如干式/湿式蚀刻的过程移除整个GaN缓冲层。如图9G中所论证，在另一实施例中，第一导电(例如，n型)层852可经由交替电介质区段871与经掺杂导电区段(例如，n型)872的层连接到共同电极865，其中导电区段872叠加在对应触点802上方，从而界定照射区。第二导电(例如，p型)层854可连接到触点802。在另一实施例中，第一(例如，n型)层852及第二(例如，p型)层854两者均可连接到控制电极(例如，865)或背板(例如，803)以用于进一步像素化。
图10A图解说明具有由接合到系统衬底904的顶部触点903界定的微型装置的集成式装置900，系统衬底904可包含接合垫905。共同电极906可形成于所述结构的顶部上。在转移且接合装置层902(其包括第一导电(例如，n型)层、第二导电(例如，p型)层及在它们之间的有源层)之后，可在所述结构上沉积共同顶部电极906。对于一些光学装置层，共同顶部电极906可为透明或反射导电层。所述第二导电(例如，p型)层可在沉积顶部触点903之前经薄化以减少光散射效应。另外，具有交替第一导电材料区段(n型)与电介质区段的堤岸结构可用于界定像素，其中堤岸(电介质层)的壁为不透明或反射层，如参考图9G所描述。
参考图10B，在替代实施例中，LED晶片900包含缓冲(例如，电介质)层908及延伸穿过缓冲层908从而与装置层902(例如，第一导电(例如，n型)层)接触的一或多个共同金属触点910(例如，n接触导通体)。集成式装置900’包含由顶部触点903界定的微型装置，理想地使用接触垫905将顶部触点903接合到系统衬底904。共同电极910可在装置层902的边缘处且穿过装置层结构902的顶部上的缓冲层908而形成。如所展示，在边缘周围图案化缓冲层908，借此导通体延伸穿过缓冲层908以对第一导电(例如，n型)层制作金属触点。集成式装置层结构902的顶部层可为具有低电导率的层。举例来说，顶部层可为在装置层902的生长期间使用的缓冲层。在此情形中，可通过举例来说在结构的避免顶部缓冲层的边缘处制成穿过缓冲层908的导通体而形成共同电极910。
参考图10C，经转移LED晶片900”包含具有经图案化第一导电(例如，n型)层的装置层902。有源层及p型层在n型层下方，如前文中所描述。为进一步减少侧向光传播或调整装置界定，通过以下方式图案化第一导电(例如，n型)层：部分地或完全地移除第一导电层从而使用与前文金属触点910相同的结构在第一导电区段之间形成敞开通道凹槽907。替代地，可减小第一导电层的厚度。可通过在装置层结构902的顶部上沉积透明导电层而形成第一(例如，n型)触点。具有由顶部触点903界定的微型装置的集成式装置900”可接合到系统衬底904。图案化装置层结构902的顶部以将微型装置电隔离。可图案化或调制其它层(例如，有源及第二导电装置层902’)以进一步将微型装置电及/或光学隔离。
图10D及10E图解说明具有装置层902的经图案化第一导电(例如，n型)层的经转移LED晶片的另一实施例。在其中存在缓冲层908的情形中，缓冲层908及第一导电(例如，n型)层两者均图案化有在经叠加第一导电层区段及缓冲层区段之间的敞开通道凹槽907。在一个实施例中，可进一步处理经图案化凹槽907且用改进穿过经图案化区的光传播的材料填充经图案化凹槽907。此情况的实例为用以抑制全内反射的表面粗糙化及用以阻止凹槽907中的垂直光传播的反射材料。集成式装置900”’包括由经由接合垫905接合到系统衬底904的顶部触点903界定的微型装置。图案化所述结构的顶部以将微型装置电及光学隔离且在装置层结构902的边缘处形成共同触点910。如果存在缓冲层908，那么为隔离微型装置，还需要图案化或调制缓冲层908。类似于图10B中所展示的实施例，可举例来说在有源层结构902的边缘处通过缓冲层908中的导通体形成共同触点910。另外，可在经图案化缓冲层908或导电层902的顶部上沉积彩色转换层(或彩色滤光器层)以形成彩色显示器。在一个情形中，可通过还可为反射的堤岸结构将彩色转换层(彩色滤光器层)分开。
图10F中所图解说明的集成式装置900””包含由接合到系统衬底904的顶部触点903界定的微型装置，集成式装置900””具有形成于位于邻近微型装置之间的凹槽907中的光学元件914。如所展示，敞开通道凹槽907可由层或光学层堆叠914填充以改进经隔离微型装置的性能。举例来说，在光学微型装置中，光学元件914可包括某种反射材料以在垂直方向上更佳地耦出由微型装置产生的光。
图10G图解说明包含装置层902的经转移LED晶片900””’的另一实施例，装置层902包括第一导电(例如，n型)层921、第二导电(例如，p型)层922及在它们之间的单片式有源层923。第二导电层922使用触点903及在背板904上的对应接触垫905电连接到背板904。图案化第一导电层921及缓冲层908以在凸起第一导电层部分之间形成敞开通道凹槽907。如前文所描述，凹槽907可包含光管理元件914(例如，反射材料)以垂直引导光且阻止微型装置之间的散射。
在其中显示器像素为单个装置LED的LED显示器应用中，每一LED应接合到控制流动到LED装置中的电流的驱动电路。在此处，驱动电路可为常规地在LCD或OLED显示器面板中使用的TFT(薄膜晶体管)背板904。由于典型像素大小(10到50μm)，因此可以晶片层级缩放比例来执行接合。在实施例中，LED晶片包括经对准且接合到背板904的经隔离个别LED装置，背板904就像素大小及像素间距来说与LED晶片(例如，900’、900”)等兼容。在此处，可使用例如激光剥离或蚀刻的各种过程来移除LED晶片衬底。在此实施例中，通过干式蚀刻及钝化层隔离LED装置是重要的。
在图10H中所图解说明的另一实施例中，用第二导电(例如，n型)层922作为顶部层来制作原始LED晶片。在使用触点903及接触垫905将第二导电层922接合到背板904之后，移除原始衬底从而暴露第一触点(p层)921。操纵第一导电(例如，p型)层921的厚度及电导率以控制侧向导电。在LED装置层结构902制作期间可通过蚀刻所沉积第一导电(例如，p型)层921或通过沉积形成交替第二导电层区段921a与电介质层区段925的较薄p层而进行此操作。对于蚀刻情景，可使用干式蚀刻过程达成准确厚度控制。另外，可就层掺杂水平来说来修改第一导电(例如，p型)层921的材料结构以形成交替高及低经掺杂第二导电层区段921a从而增加所述层的侧向电阻。对顶部层的修改不限于第一导电(例如，p型)层921且可扩展到LED装置层结构902中的其它顶部层。作为此修改的结果，照射区可单独由在p型膜的顶部上的所沉积导电层区界定。
为进一步限制侧向照射，可完全地或部分地蚀刻在两个邻近像素之间的第二导电(例如，n型)层922。可在导电层沉积之后在例如干式蚀刻的过程中进行此过程步骤，如在图9D及9E中。在此情形中，接触层中的触点903可用作掩模。此方案的一个重要优点为消除像素的壁钝化，此产生在晶片的特定区中的更高数目个像素或更高每英寸像素(PPI)。与具有壁钝化的完全经隔离LED相比较，此还可转化为较少过程步骤及较低制作成本。
图10H还展示将彩色滤光器或彩色转换层930(及/或其它光学装置)集成于顶部电极906的顶部上的示范性实施例。在此处，可通过某一堤岸(电介质或绝缘材料)结构931将层930的个别彩色滤光器区段分开。堤岸结构931可为反射的或不透明的以用于确保光保留在触点903上面的发光区中。堤岸结构931可为用于将第二导电层区段921a分开的电介质层925的延伸部，如图10I中所图解说明。在图10I的实施例中，顶部共同电极906包含邻近于彩色滤光器区段930向上延伸的凹部，所述凹部用于接纳延伸穿过第二导电层921及彩色滤光器区段层930两者的堤岸结构931/电介质结构925。
可在彩色转换及/或彩色滤光器层930的顶部上沉积其它层。图10H及10I的结构可适用于其它实施例，举例来说图9及10中的任一者，其中借助材料修改技术图案化、薄化或调制n型层、缓冲层及p型层中的任何一或多者。彩色转换层930可由材料(例如磷)及纳米材料(例如量子点)中的任何一或多者组成。彩色转换层930可为毯状物或覆盖选定区。在毯式沉积的情形中，可消除堤岸结构931。如果下伏第一导电(例如，n型)层921的电导率是充足的，那么可消除顶部共同电极906。
参考图10J，堤岸结构931可由第一导电层区段921a替换，第一导电层区段921a从第一导电(例如，n型)层921延伸。第一导电(例如，n型)层921可充当共同电极或还可提供共同电极906。可存在将共同电极层906的一部分与第一导电层区段921a分开的电介质层以形成进一步像素隔离。可在第一导电层921上沉积彩色转换层及/或彩色滤光器层930，尽管可使用一些其它缓冲层。彩色转换/滤光器层930可为导电的从而使得顶部电极906能够给装置层923供电，或可邻近于彩色转换/滤光器层930或连同彩色转换/滤光器层930一起包含额外导电层935。如果具有触点结构902的第一导电层921的电导率是不充足的，那么可在彩色转换/第一导电层区段921a层的顶部上沉积顶部电极906。顶部共同触点906可为透明的以使得所产生光能够通过其，为反射的以使所产生光往回反射穿过结构902，或为不透明的以吸收光且进一步增强像素隔离。
在图10K中所图解说明的另一实施例中，可蚀刻第一导电层921以形成柱区段，从而在彩色滤光器区段930之间形成堤岸。柱区段的侧壁的顶部及若干部分可由顶部电极906、反射层或不透明层覆盖。可用彩色转换及/或彩色滤光器层930填充第一导电层921中的谷。可仅在谷的底部处或遍及包含侧壁的所有区沉积额外导电层935(例如，透明的)以界定发光区。可存在沉积在整个结构902上方的顶部共同电极906或其它层，其中凸起区段延伸到谷中从而与彩色滤光器层930的额外导电层接触。可存在将共同电极层906的一部分与第一导电层区段921a分开的电介质层以形成进一步像素隔离。
在图10L中所图解说明的另一实施例中，可将第二装置层902’转移且安装到第一装置层902的顶部上。第二装置层902’包含额外第一导电层921’、额外第二导电层922’及额外有源层923’。还提供额外触点903’及906’以将电力供应到照射区。堆叠式装置902及902’可包含在第一装置层902周围且在第一装置902与第二装置902’之间的第一平坦化层及/或电介质层940以及在第二装置层902’周围的第二平坦化层及/或电介质层941。在一个实施例中，首先平坦化第一装置层902的表面。接着可在第一平坦化层940中打开(例如，蚀刻)用于电导通体945的开口以形成到背板904的触点。所述触点(即，导通体945)可在第一装置层902的边缘处或在第一装置层902中间。接着在第一平坦化层940的顶部上沉积且图案化包括迹线及岛状件的第二接触层903’。最终，将第二装置层902’转移到第二接触层903’的顶部上。所述过程可继续以用于转移额外装置层902。在另一实施例中，可与第二装置层902’的底部触点903’共享第一装置层902的顶部触点906。在此情形中，可消除第一装置层902与第二装置层902’之间的平坦化层940。
在图11A及11B中所图解说明的另一实施例中，经由衬底接触垫或凸块954将最初制作于装置衬底950上的装置层952安装在系统衬底958上，衬底接触垫或凸块954可界定微型装置照射区。集成式结构中的微型装置部分地由系统衬底958上的接触凸块954界定。在此实施例中，装置层952可不具有用以界定微型装置区的任何顶部触点。衬底950上的装置层952借助由绝缘(例如，电介质)层956分开的接触垫或凸块954阵列接合到系统衬底958。可在金属接触垫954与装置层952之间进行接合。可使用任何接合过程(例如但不限于热及/或压力接合或激光加热接合)执行此接合过程。此过程的优点为在微型装置转移到系统衬底958期间消除对准过程。微型装置大小960及间距962部分地由接触垫/凸块954的大小界定。在一个实例中，装置层952可为蓝宝石衬底950上的LED层且系统衬底958可为显示器背板，所述显示器背板具有驱动部分地由所述背板上的接触凸块界定的个别微型LED所需要的电路。
图12A及12B图解说明装置衬底950与系统衬底958的另一集成过程。集成式结构中的微型装置完全由系统衬底958上的接触凸块954界定。为精确地界定微型装置大小960及微型装置间距962，可在系统衬底958上沉积且图案化(例如，蚀刻)堤岸层958。可包含在每一接触垫954周围的开口的堤岸层958可完全地界定微型装置大小960及微型装置间距962。在一个实施例中，堤岸层958可为粘合剂材料以将装置层952固定到绝缘层或电介质层956，即固定到系统衬底958。
图12C图解说明转移且接合到系统衬底958的集成式装置衬底950，且图12D图解说明形成于装置层结构952的顶部上的共同顶部电极966。在将微型装置衬底950接合到系统衬底958之后，可使用各种方法移除微型装置衬底950，且可在集成式结构952上面形成共同触点966。在光学微型装置(例如但不限于微型LED)的情形中，共同电极966可为透明导电层或反射导电层。堤岸结构964可用于消除在于组装期间由于垫954上的压力而发生可能扩散效应之后在邻近垫954之间发生短路的可能性。可在接合之后沉积其它层，例如彩色转换层。
图13A及13B图解说明集成式结构的另一实施例，其中使用在背板958的边缘处的一个或多个接合元件968将装置层952安装在系统衬底958上。在此实施例中，可在背板958的边缘处使用粘合剂接合元件968来将装置层952接合到系统衬底958或装置层952的绝缘层956。在一个实施例中，接合元件968可用于将装置层952暂时固持到系统衬底958以用于将接触垫954接合到装置层952的过程。在另一实施例中，接合元件968将微型装置层952永久地附接到系统衬底958。
图14A到14C图解说明装置衬底950与系统衬底958的集成过程的另一实施例，所述集成过程具有装置层952及共同电极966的接合后图案化。在此实施例中装置层952可在转移到系统衬底958之后经图案化以在接触垫954上方包含凸起接触区段，例如，为导电层的剩余部分的厚度的1.5倍到3.0倍。可设计且实施图案化970以将微型装置电及/或光学隔离。在图案化装置层952之后，可在形成于凸起接触区段周围及顶部上的装置层952上沉积共同顶部电极966。在光学装置(例如LED)的情形中，共同电极966可为透明导电层或反射导电层。
图15A到15C图解说明装置衬底950与系统衬底958的集成过程的替代实施例，所述集成过程具有接合后图案化、光学元件及共同电极966形成。如所图解说明，在类似于图14A到14C而转移且图案化装置层952之后，可在经隔离微型装置之间沉积及/或形成额外层970以增强微型装置的性能。在一个实例中，元件970可使经隔离微型装置的侧壁钝化以有助于在光学微型装置(例如但不限于微型LED)的情形中光的垂直耦出。
在图8到10中所图解说明的实施例及所有其它相关实施例中，可在垫703、712、954、908之间沉积黑色矩阵或反射层，以增加光输出。反射层或黑色矩阵可为电极的一部分。
在目前所阐释的方法中，保护层可最后形成于集成式结构的顶部上以充当势垒及抗刮性层。而且，不透明层可在微型装置之后经沉积且经图案化以形成像素。此层可位于堆叠中任何地方。开口将允许光仅穿过像素阵列且减少干扰。
可举例来说通过蚀刻晶片且形成台面结构而形成如本文中所描述的微型装置。可使用干式或湿式蚀刻技术进行台面形成。可采用反应离子蚀刻(RIE)、电感耦合等离子体(ICP)-RIE及化学辅助离子束蚀刻(CAIBE)进行晶片衬底的干式蚀刻。基于氯的气体(例如Cl2、BCl3或SiCl4)可用于蚀刻晶片。可将包含但不限于Ar、O2、Ne及N2的载体气体引入到反应器室中以便增加各向异性蚀刻及侧壁钝化的程度。
参考图16A到16C，装置结构1100包含沉积在晶片表面1200上的装置层1202。在晶片清洁步骤之后，在装置层1202上形成硬掩模1206。在实施例中，使用适当沉积技术(例如等离子体增强型化学气相沉积(PECVD))在装置层1202上形成电介质层1204(例如SiO2或Si3N4)。接着在电介质层1204上施加硬掩模光致抗蚀剂1206。在光学光刻步骤中，在光致抗蚀剂层1206上形成所要图案。举例来说，可在电介质层1202上形成PMMA(聚(甲基丙烯酸甲酯))后续接着用以在PMMA 1206中形成开口的直接电子束光刻技术。
图16B图解说明在电介质层1204经蚀刻以在装置层1202上形成开口以用于后续晶片蚀刻的情况下的装置结构1100。可采用具有氯化学的干式蚀刻方法来选择性地蚀刻电介质层1204。可引入包含但不限于N2、Ar、O2的载体气体以控制各向异性蚀刻程度。可调整气体流率及混合比率、载体气体类型、RF及dc功率以及衬底温度以达成所要蚀刻速率及高各向异性程度。
图16C图解说明在晶片装置层1202蚀刻步骤之后的台面结构1208及1210。在一个实施例中，可形成具有笔直侧壁(例如，垂直于衬底1200的上表面)的台面结构1208。在另一实施例中，可形成具有倾斜侧壁(例如，与衬底1200的上表面形成锐角)的台面结构1210。可调整气体混合比率、反应器中的气体类型及相关蚀刻条件以便修改侧壁的斜率。取决于所要台面结构1208及1210，可形成笔直、正及负斜率侧壁。在实施例中，在蚀刻步骤期间的侧壁钝化可用于形成所要侧壁轮廓。另外，清洁步骤可用于从侧壁移除钝化层或俱生氧化物。可使用丙酮、异丙醇进行清洁后续接着使用(NH4)2及/或NH4OH进行表面处理。
在实施例中，可在图16A到16C的台面结构形成之后形成MIS结构。参考图17及18A到18D，用于形成MIS结构的过程流程1000B包含过程步骤1114及1116，其中在台面结构(例如，1208及1210)上沉积电介质层1402及金属层1404以形成MIS结构。在沉积电介质层1402之后，在过程1116中，使用各种方法(例如热蒸镀、电子束沉积及溅镀)在电介质层1402上沉积金属膜1404(图18A)。在过程步骤1118中，使用光学光刻步骤在晶片上形成所要图案。在步骤1120中，使用干式或湿式蚀刻来蚀刻金属层1404，从而在台面结构的顶部侧上在电介质层1402上面形成开口(图18B)。在步骤1122中，可使用光学光刻步骤来界定电介质蚀刻区。在另一实施例中，可使用经蚀刻金属层1404作为用于蚀刻电介质层1402的掩模(图18C)。在步骤1126中，可在金属间层1404上沉积第二电介质层1406(图18D)。在步骤1128中，可在微型装置台面结构1208及1210上沉积欧姆(例如，p型)触点1408，如图18E中所展示。在过程步骤1130中，在触点1408上沉积厚金属1410以用于随后在从同质衬底的晶片剥离过程步骤中将台面结构1208及1210接合到临时衬底。
图18A图解说明沉积在台面结构上以形成MIS结构的电介质层1402及金属层1404。可使用各种电介质层1402，电介质层1402包含但不限于Si3N4及氧化物，例如SiO2、HfO2、Al2O3、SrTiO3、经Al掺杂TiO2、LaLuO3、SrRuO3、HfAlO及HfTiOx。电介质层1402的厚度可为几纳米高达一微米。可使用例如CVD、PVD或电子束沉积的各种方法来沉积电介质层1402。在实施例中，可使用原子层沉积(ALD)方法来沉积高k氧化物电介质层1402。ALD使得极薄且高K电介质层能够形成于晶片上。在电介质氧化物层的ALD沉积期间，将前体顺序地引入于反应室中以形成薄绝缘体层。用于金属层1404的金属前体包含卤化物、烷基及烷氧化物以及贝他二酮。可使用水、臭氧或O2提供氧气。取决于过程化学，可在室温下或在升高温度下进行电介质膜沉积。还可使用三甲基铝(TMA)及水前体进行Al2O3的沉积。对于HfO2 ALD沉积，可使用HfCl4及H2O前体。金属电极1410用作用于装置中的电场调制的偏置触点。金属触点1408包含但不限于Ti、Cr、Al、Ni、Au或金属堆叠层。
图18B图解说明具有使用光学光刻步骤形成的图案的晶片。图18C图解说明具有例如使用氟化学来干式蚀刻的电介质层1402的晶片。用于蚀刻电介质层1402的蚀刻停止可为台面结构1208及1210的顶部表面。如图18D中所图解说明，可在金属间层1404上沉积第二电介质层1406以用于后续p触点沉积以便阻止与装置功能电极1408及1410的短路。随后，可蚀刻在台面结构的顶部上的第二电介质层1406以在台面结构的顶部表面上形成开口。
参考图18E，接着可在台面结构上沉积欧姆(例如，p型)触点1408以使得来自外部电力源的电力能够输入到微型装置。可使用热蒸镀、溅镀或电子束蒸镀来沉积触点1408。Au合金(例如Au/Zn/Au、AuBe、Ti/Pt/Au、Pd/Pt/Au/Pd、Zn/Pd/Pt/Au、Pd/Zn/Pd/Au)还可用于触点1408。后续图案化步骤从非想要区移除金属，从而允许触点1408仅形成于台面结构的顶部表面上。可在触点148上沉积厚金属1410以用于随后在从同质衬底的晶片剥离过程步骤中将台面结构接合到临时衬底。
本发明的范围不限于LED。可使用这些方法来界定任何垂直装置的有源区。可使用不同方法(例如激光剥离(LLO)、研磨、湿式/干式蚀刻)来将微型装置从一个衬底转移到另一衬底。可首先将微型装置从生长衬底转移到另一衬底且接着转移到系统衬底。此外，目前装置不限于任何特定衬底。可对n型层或p型层应用所提及方法。对于实例性LED结构，以上n型层及p型层位置不应限制本发明的范围。
尽管MIS结构在此文档中经揭示为操纵微型装置中的电场以用于操纵垂直电流流动的方法，但可出于此目的而实施其它结构及方法。在实施例中，可使用浮动栅极作为电荷存储层或导电层来进行电场调制。图19图解说明具有浮动栅极结构的微型装置1500的示范性实施例。所述结构包括可用不同方法来充电以将MIS结构偏置的浮动栅极1514。一种方法为使用光源。另一方法为使用借助电介质层1516与浮动栅极1514隔离的控制栅极1512。偏置控制栅极1512使得电荷能够存储于浮动栅极1514中。浮动栅极1514中的所存储电荷操纵装置中的电场。当通过功能电极1502及1504将微型装置1500偏置时，电流垂直流动从而引起光产生。微型装置1500中的经操纵电场限制侧向电流流动从而引起光产生的增强。
图20图解说明具有浮动栅极电荷存储层1514的微型装置1500的示意性结构。作为实例，所图解说明微型装置1500包含成角度侧壁，但微型装置1500可包含不同(例如，垂直地、负向地及正向地)成角度侧壁。首先，在微型装置1500上形成薄电介质层1516。电介质层1516的厚度可介于5nm与10nm之间以达成电荷通过电介质层1516的量子机械穿遂。可使用基于氧化物或氮化物的电介质材料来形成薄电介质层1516，包含但不限于HfO2、Al2O3、SiO2及Si3N4等。可在薄电介质层1516上形成浮动栅极1514。浮动栅极1514可作为电荷存储层由薄多晶硅或金属层形成。在另一实施例中，可用电介质材料替换浮动栅极1514以形成电荷陷获层。浮动栅极1514中的电介质可与薄电介质1516相同或为不同层。可通过例如离子植入的不同技术将浮动栅极1514的电介质层充电。包含但不限于HfO2、Al2O3、HfAlO、Ta2O5、Y2O3、SiO2、Tb2O3、SrTiO3及Si3N4的电介质材料或者用以形成层堆叠的不同电介质材料的组合可用于电荷陷获层。在另一实施例中，半导体或金属纳米晶体或石墨烯可用作电荷陷获层。包含但不限于Au、Pt、W、Ag、Co、Ni、Al、Mo、Si及Ge的纳米晶体可用于将陷获位点充电。纳米晶体形成经隔离陷获位点。此又减少由于缺陷存在于薄电介质层1516上而发生电荷泄漏的机会。另外，如果电荷从一个纳米晶体泄漏，那么其将不影响邻近位点，因为所述位点彼此隔离。在浮动栅极或电荷陷获层1514的顶部上，第二厚电介质层1518隔离浮动栅极1514以便阻止电荷泄漏。第二电介质层1518可由具有10nm到90nm的厚度的各种电介质材料(包含但不限于HfO2、Al2O3、HfAlO、Ta2O5、Y2O3、SiO2、Tb2O3、SrTiO3)制成。在第二电介质层1518的顶部上，提供控制栅极1512，控制栅极1512负责将浮动栅极1514充电。控制栅极1512可由一或多个导电层(例如金属、透明导电氧化物、聚合物等)组成。
参考图21，在微型装置1500的侧壁上形成浮动栅极结构的过程流程2000包含形成微型装置1500的第一步骤1600，例如，如在前文所描述的方法中的任一者中。在步骤1600期间，通过图案化或通过选择性生长而形成微型装置1500。在步骤1602期间，将装置1500转移到临时或系统衬底。在步骤1604期间，在微型装置1500上形成薄电介质层1516。在步骤1606中，在薄电介质层1516上形成浮动栅极或电荷陷获层1514。在步骤1608期间，在浮动栅极1514上形成第二厚隔离电介质层1518。在步骤1610中，在厚电介质层1518上形成控制栅极1512。在步骤1612中，在所述结构上形成保护层。可在不影响最后结果的情况下改变这些过程中的这些步骤的次序。而且，每一步骤可为几个较小步骤的组合。举例来说，可在将微型装置1500从供体衬底转移到接收器衬底的过程之前形成所述结构。在另一实施例中，可在微型装置转移过程之前形成浮动栅极结构的部分且可在转移步骤之后完成所述浮动栅极结构。在另一实施例中，可在微型装置转移步骤之后形成整个浮动栅极结构。
因此，形成具有浮动栅极或电荷陷获结构的微型装置的过程包括：
形成包含功能电极的微型装置；及
在所述微型装置的第一侧壁上形成第一电介质层或电荷陷获层。
另外，所述过程可包含在所述第一电介质层上形成浮动栅极层或电荷陷获层。
另外，所述过程可包含在所述浮动栅极或电荷陷获层上形成第二电介质层。
另外，所述过程可包含在所述第二电介质层上形成控制栅极。
所述过程的替代实施例，其中所述第一电介质层的厚度可介于5nm到10nm之间以达成电荷通过其的量子机械穿遂。
所述过程的替代实施例，其中所述第二电介质层的厚度可介于10nm与90nm之间以隔离浮动栅极以便阻止电荷泄漏。
所述过程的替代实施例，其中所述浮动栅极可作为电荷存储层由多晶硅或金属层组成。
所述过程的替代实施例，其中所述电荷陷获层包括半导体纳米晶体、金属纳米晶体或石墨烯。
所述过程的替代实施例，其中所述纳米晶体可选自由以下各项组成的群组：Au、Pt、W、Ag、Co、Ni、Al、Mo、Si及Ge。
所述过程的替代实施例，其进一步包括将控制栅极及功能电极偏置以产生电场从而使得电荷能够通过薄电介质层从微型装置中的电荷输送层注入到浮动栅极中。
所述过程的替代实施例，其中所述电荷注入包括富尔-诺罕(Fowler-Nordheim)穿遂或热电子注入机制。
所述过程的替代实施例，其中可通过电荷输送层的光激发进行电荷注入。
所述过程的替代实施例，其中电荷注入包括将微型装置暴露于紫外线光，从而产生克服电荷输送层与第一电介质层之间的电势势垒的高能电荷。
所述过程的替代实施例，其中所形成的浮动栅极或电荷陷获层包括两个不同电介质层的组合。
在替代实施例中，第一电极触点在微型装置的一个侧上从微型装置的底部接触层延伸；第二电极触点从微型装置的顶部接触层向上延伸；且第三电极触点在微型装置的另一侧上从浮动栅极向上延伸。
在替代实施例中，第一及第三电极触点从微型装置的相同侧向上延伸。
在替代实施例中，第一及第三电极触点从微型装置的相对侧向上延伸。
在替代实施例中，第一及第二电极触点从微型装置的相对顶部及底部表面向外延伸。
因此，形成具有浮动栅极或电荷陷获结构的微型装置的另一过程包括：
形成包含功能电极的微型装置；及
在微型装置的第一侧壁上形成第一电介质层或电荷陷获层。
另外，所述过程可包含将第一电介质层充电。
所述过程可包含在经充电第一电介质层上形成第二电介质层。
所述过程的替代实施例，其中将第一电介质层充电的步骤包括进行离子轰击从而在第一电介质层的表面上形成固定未中和电荷。
所述过程的替代实施例，其中离子选自由以下各项组成的群组：钡、锶、碘、溴及氯。
所述过程的替代实施例，其进一步包括将半导体离子植入于第一半导体层中以形成电荷陷获层。
所述过程的替代实施例，其中所述半导体离子可选自由Si+及Ge+组成的群组。
所述过程的替代实施例，其进一步包括将第一电介质层退火以消除在离子轰击之后电介质层上的应力，且还使得离子能够扩散到第一电介质层中。
因此，形成具有经增强侧壁的微型装置的另一过程包括：形成包含功能电极的微型装置；及通过在与侧壁相比较具有不同能带图的第一侧壁上沉积半导体层而在侧壁处形成本质电荷界面。
参考图22，可采用各种方法来将浮动栅极或电荷陷获层1714充电。在一个实施例中，将控制栅极1706及功能电极1702或1704中的一者偏置，使得所产生电场允许电荷1708通过薄电介质层1716从微型装置1700中的经高度掺杂电荷输送层注入到浮动栅极1714中。电荷注入可为富尔-诺罕穿遂或热电子注入机制。在热电子注入的情形中，可通过施加高电压偏置而进行电荷注入，因此能量电荷可克服电荷输送层与薄电介质层1716之间的电势势垒。在另一实施例中，可通过电荷输送层的光激发而进行电荷注入。在此情形中，装置1700可暴露于紫外光，从而产生可克服电荷输送层与薄电介质层1714之间的电势势垒的高能电荷。
在图23中所图解说明的另一实施例中，形成于第一薄电介质层1816上的浮动栅极或电荷陷获层1810可为两个不同电介质层的组合。偏置控制栅极1806使得能够将中间电介质层1808充电。经充电中间电介质层1808在浮动栅极或电荷陷获层1810上形成具有相反正负号的影像电荷。借助此技术，浮动栅极1810可经控制为正或负，从而允许电场传播方向从微型装置侧壁向内或向外。
在图24中所图解说明的另一实施例中，可在不使用控制栅极的情况下形成电场调制结构。在微型装置1900的侧壁上形成电介质层1908。可通过离子轰击或植入而永久地将所形成电介质层1908充电，从而形成电荷层1906。电荷层1906可在电介质层1908的任一侧或中间。包含但不限于HfO2、Al2O3、HfAlO、Ta2O5、Y2O3、SiO2、Tb2O3、SrTiO3及Si3N4的电介质材料或者用以形成层堆叠的不同电介质材料的组合可用于电荷陷获层1906。离子轰击在经充电层1906中形成固定未中和电荷，因此在半导体的主体中形成电场。离子可为正的或负的，例如钡及锶、碘、溴、氯等。另外，还可植入例如Si+及Ge+的半导体离子以形成电荷陷获层。在离子植入之后，可将电介质层1908退火以消除在离子轰击之后电介质层1908上的应力，且还使得电子能够扩散到电介质层1908中。在离子植入及后续退火之后，形成厚电介质层1908作为隔离及保护层。电介质层1908中的固定改变操纵半导体/电介质层界面处的电场，从而将半导体中的电荷从界面朝向装置1900的中间拉动从而限制侧向电流流动。在此处，可直接在电介质层1908中进行离子/电荷植入。在形成充电层1906期间可在电介质层1908与微型装置1900之间使用势垒层来保护微型装置1900免受高能量离子粒子影响。
参考图25A到25D，在与将微型装置2010上的MIS结构2016偏置相关的另一实施例中，可使微型装置2010的电极2012、2014在MIS栅极上方(所述栅极可为实际层，例如导电层，或仅用以固持电荷的电介质或其它材料中的位置)延伸，而电介质层2018a将MIS偏置栅极与微型装置电极2012分开。参考图25A，微型装置2010的触点2012及2014可向上延伸。为形成此类装置的MIS结构2016(即，包含栅极(例如，导电层)及电介质层)，到MIS栅极的MIS触点2022也向上延伸。此结构可简化将微型装置2010集成到接收器衬底中的过程，如可针对MIS触点2022以及微型装置触点2012及2014两者使用类似接合或耦合过程。为避免微型装置2010层与MIS2016栅极之间的短路，沉积电介质层2020a。电介质层2020a可为MIS结构的一部分或经独立沉积的单独电介质层。另外，为避免在接合微型装置2010及/或将微型装置2010集成到系统(接收器)衬底中期间发生短路，一或多个电介质层2018a及2018b可覆盖MIS结构2016。为针对电极2012及2014中的一者形成到微型装置2010的触点，可移除或打开(例如，蚀刻)电介质层2020b。电介质层2020b可与电介质层2018b、2020a及2018a中的任何一或多者或单独层整体相同。触点2014、2022、MIS2016与微型装置2010之间的空间可填充有不同类型的材料，例如聚合物、电介质等。填充剂可与电介质层2018a及2018b相同或为不同的。MIS触点2022及微型装置触点2014的位置相对于微型装置2010可为不同的或在其任一侧上对称地定位。在另一实施例中，可使用经充电层形成MIS结构且因此将不需要MIS触点2022。
图25B图解说明在MIS触点2022及微型装置底部触点2014位于其相对侧上的情况下微型装置2010的俯视图。在图25C中所论证的另一实施例中，MIS触点2022及微型装置底部触点2014位于微型装置2010的同一侧上。在此情形中，电介质层2020a及2020b可为相同层2020。在图25D中所图解说明的另一示范性实施例中，MIS触点2022及微型装置底部触点2014位于微型装置2010的两个相邻侧上。微型装置2010可具有其它横截面形状，例如圆圈，且可修改前文所提及的位置以适应微型装置形状。电介质2018及2020可为不同层的堆叠，且导电(栅极)层可为金属、任何其它导电材料或不同材料的堆叠。
图26图解说明微型装置2010的另一实施例，其中用于MIS电极2022的触点及装置触点(或垫)2012中的一者可定位于微型装置2010的第一侧(例如，顶部)上，且微型装置的至少一个触点2014在不同于微型装置2010的第一侧的第二侧(例如，对面或底部)上。
在不同实施例中，电介质层2018及2020可为不同层的堆叠或单个层。在一个实施例中，首先可使用薄ALD(原子层沉积)电介质层且可接着使用一或若干PECVD所沉积电介质(例如，SiN)层来确保更佳覆盖以用于避免在接触层及电极层的边缘及拐角处发生短路。
可通过能带工程设计而形成微型装置2010的偏置。使用具有不同能带结构的不同层可形成固有电势，所述固有电势可将微型装置2010的边缘(侧壁或顶部及底部表面)偏置。在此处呈现用于MIS结构2016的其它偏置及集成方法可与微型装置结构2010一起使用，微型装置结构2010具有到在同一层级处或在同一平面中的电极2012或2014的触点。
图27到30中所图解说明的以下实施例包含光电子装置阵列，其中可通过形成欧姆接触层的岛状件且将分开垫阵列接合到欧姆接触层而形成像素化。所述岛状件可比所述垫小。可图案化在欧姆层之后的半导体层中的一些半导体层。在一些实施例中，半导体层的图案化遵循与欧姆层的岛状件相同的图案。
参考图27(a)，在装置衬底2020的顶部上沉积不同导电及有源层2022，后续接着其它导电层或阻挡层2024。第一导电层2024可为p型、n型或本质的。为形成像素化装置，可将第一导电层2024的电导率调制到更高性能电连接性的岛状件中。所述岛状件可小于像素大小(例如，垫2032)的例如1/2到1/10，或更小，借此至少1到10、优选地2到8且更优地多于4个岛状件接触每一接触垫2032。在一个实施例中，所述岛状件介于1立方纳米到100立方纳米之间。在一个方法中，可例如通过光刻、冲印及其它方法图案化第一导电层2024或第一导电层的一部分。在另一实施例中，在第一导电层2024上沉积极薄岛状件层2026且接着理想地将极薄岛状件层2026退火。退火过程可为热的或光学的或其组合。可在周围条件、真空或不同气体中进行退火。在一个实施例中，岛状件层2026可包括ITO、金、银、ZnO、Ni或其它材料。可通过各种手段(例如电子束、热、溅镀等)来沉积岛状件层2026。在形成岛状件2026-i之后，包含垫2032且可包含驱动电路的垫衬底2030接合到具有岛状件2026-i的表面。所述接合可为热压缩、热/光学固化粘合剂、共熔等。在一个实施例中，第一导电层2024可包括变化材料。在实施例中，可沉积第一导电层2024的一部分以包含岛状件层2026，且另一部分为接合垫2032的一部分。举例来说，在GaN LED的情形中，p欧姆触点由Ni及Au组成。在一个情形中，层2026可包含Ni及Au两者。在另一情形中，层2026仅包括Ni，且垫2032(例如)包含在界面处的Au层。在接合之后，施加到样本的压力及热将辅助将所述样本扩散到单独层中且形成经改进欧姆触点。
在垫2032之间可填充有多样类型的填充剂以增强接合过程的可靠性。填充剂可包含例如聚酰胺、经热/光学退火的粘合剂等材料。
随后，可移除装置衬底2020，且可暴露装置层2022的第二接触层。所述第二接触层接着可经历前文所提及的过程步骤(例如，图8到10)中的任一者，以提供顶部触点，例如顶部接触垫阵列及/或共同电极。替代地，利用装置衬底2020作为共同电极。
图28图解说明微型装置结构，其中在衬底2020的顶部上沉积不同导电及有源层2022后续接着其它导电层或阻挡层2024。第一导电层2024可为p型、n型或本质的。为形成像素化装置，将第一导电层2024的电导率调制(例如，形成)到更高性能电连接性的单独岛状件中。所述岛状件可小于像素大小(例如，垫2032)的例如1/2到1/10，或更小，借此至少1到10、优选地2到8且更优地多于4个岛状件接触每一接触垫2032。在优选实施例中，岛状件的高度及宽度介于1nm与100nm之间。在一个实施例中，可例如通过光刻、冲印及其它方法图案化第一导电层2024或第一导电层2024的一部分。在另一实施例中，可在第一导电层2024的顶部上沉积极薄岛状件层2026且将极薄岛状件层2026退火。退火过程可为热的或光学的或其组合。可在周围条件、真空或不同气体中进行退火。在一个实施例中，岛状件层2026可由ITO、金、银、ZnO、Ni或其它金属或导电材料中的任何一或多者组成。可通过不同手段(例如电子束、热、溅镀等)沉积岛状件层2026。除形成岛状件2026-i之外，还可将顶部导电层2024分开(例如，蚀刻)成不同组导电层岛状件2024-i。岛状件2026-i可充当硬掩模或可使用新掩模来蚀刻顶部导电层2024且形成导电层岛状件2024-i。举例来说，在GaN的情形中，岛状件2026-i可由Ni组成，所述Ni为用于蚀刻第一导电(例如，p-GaN)层2024的自然硬掩模，从而例如使用电感耦合等离子体(ICP)蚀刻剂形成导电层岛状件2024-i。可部分地或完全地蚀刻第一导电层2024。举例来说，顶部导电层2024可包含p层及阻挡层两者。在所述情形中，可蚀刻p层且可单独留下阻挡层。
在形成岛状件2026-i之后，将包含垫2032且可包含驱动电路的衬底2030接合到具有岛状件2026-I的表面，参见图28(d)。所述接合可为热接合、热/光学固化粘合剂、共熔等。在一个实施例中，第一导电层2024可含有变化材料。在此情形中，可沉积第一导电层2024的一部分作为岛状件层2026且另一部分可为接合垫2032的一部分。举例来说，在GaN LED的情形中，岛状件层2026(例如，p欧姆触点)可由Ni及Au中的一或多者组成。在一个实施例中，岛状件层2026可包括Ni及Au两者。在另一实施例中，岛状件层2026可仅包括Ni，且垫2032包含在界面处的Au层。在接合之后，施加到样本的压力及热将辅助扩散单独层且形成经改进欧姆触点。
随后，可移除装置衬底2020，且可暴露装置层2022的第二接触层。所述第二接触层接着可经历前文所提及的过程步骤(例如，图8到10)中的任一者，以提供顶部触点，例如顶部接触垫阵列及/或共同电极。替代地，利用装置衬底2020作为共同电极。
参考图29，替代方法包含来自图27及28的所有前文所提及的步骤，并且进一步包含沉积在岛状件2024-i之间、在岛状件2024-i的侧壁上或在岛状件2024-i的顶部上的额外钝化层2028。钝化层2028可包括ALD(例如，电介质)层、PECVD(例如，电介质)层或聚合物。垫2032之间的区可填充有不同填充剂以增强接合过程的可靠性。所述填充剂可由各种不同材料(例如聚酰胺、经热/光学退火粘合剂等)组成。
随后，可移除装置衬底2020，且可暴露装置层2022的第二接触层。所述第二接触层接着可经历前文所提及的过程步骤(例如，图8到10)中的任一者，以提供顶部触点，例如顶部接触垫阵列及/或共同电极。替代地，利用装置衬底2020作为共同电极。
图30图解说明其中可在第一导电层2024与装置层2022的有源层之间形成额外结构(若干层)2029的实施例。还可在装置层2022之后沉积钝化层2028。钝化层2028可使一些缺陷2029A钝化，例如领先位错。接着可图案化钝化层2028(图30a)或可从表面移除钝化层2028(图30b)。之后可沉积第一导电层2024。钝化层2028可由ALD、PECVD、有机或聚合物层组成。在另一实施例中，可使用不同等离子体处理(例如氮、氧或氢等离子体)来形成表面钝化。
虽然本发明易于发生各种修改及替代形式，但已在图式中以实例方式展示且在本文中详细描述具体实施例或实施方案。然而，应理解，本发明并不打算限于所揭示的特定形式。而是，本发明将涵盖属于如由随附权利要求书界定的本发明精神及范围内的所有修改、等效内容及替代方案。

Claims (10)

1.一种包含微型装置阵列的光电子装置，所述光电子装置包括：
背板，其包括控制流动到所述微型装置中的电流的驱动电路及连接到所述驱动电路的垫阵列；
底部触点阵列，其电连接到所述驱动电路的所述垫；
装置层结构，其包含顶部导电层、耦合到所述底部触点阵列的底部导电层及在所述顶部导电层与所述底部导电层之间的单片式有源层，其中所述顶部导电层经蚀刻以控制侧向导电；
至少一个顶部触点，其用于所述微型装置阵列；及
共同顶部电极，其连接到所有所述顶部触点。
2.根据权利要求1所述的装置，其中所述至少一个顶部触点包括与所述底部触点对应的顶部触点阵列。
3.根据权利要求1所述的装置，其中所述顶部触点阵列包括从所述顶部导电层延伸的与所述顶部触点阵列对应的顶部导电层区段阵列。
4.根据权利要求3所述的装置，其中所述顶部触点阵列包含在每一顶部触点之间的势垒。
5.根据权利要求4所述的装置，其进一步包括在所述共同顶部电极的顶部上与所述顶部触点阵列对应的彩色转换元件阵列，其中在每一彩色转换元件之间具有堤岸结构。
6.根据权利要求5所述的装置，其中所述堤岸结构及所述势垒构成同一经组合堤岸结构；且其中所述共同顶部电极包含用于接纳所述经组合堤岸结构的凹部。
7.根据权利要求1所述的装置，其中所述顶部触点阵列包含在每一顶部触点之间的势垒；且其中每一势垒包括从所述顶部导电层延伸的顶部导电层区段阵列；且所述装置进一步包括在所述顶部导电层区段与所述共同顶部电极之间的电介质层。
8.根据权利要求7所述的装置，其进一步包括在所述顶部导电层区段阵列之间的与所述顶部触点阵列对应的彩色转换元件阵列。
9.根据权利要求8所述的装置，其中所述共同顶部电极包含与所述底部触点阵列对应且在所述顶部导电层区段之间延伸的凸起区段阵列。
10.根据权利要求9所述的装置，其进一步包括在所述凸起区段中的每一者与所述顶部导电层之间的彩色转换元件。
CN202311511855.6A 2017-03-30 2018-03-30 垂直固态装置 Pending CN117558739A (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US201762479038P 2017-03-30 2017-03-30
US62/479,038 2017-03-30
US201762533394P 2017-07-17 2017-07-17
US62/533,394 2017-07-17
CA2986412A CA2986412A1 (en) 2017-11-14 2017-11-14 Vertical microdevice structure
CA2,986,412 2017-11-14
CA2,987,165 2017-11-30
CA2987165A CA2987165A1 (en) 2017-11-30 2017-11-30 High efficient micro devices
PCT/IB2018/052240 WO2018178951A1 (en) 2017-03-30 2018-03-30 Vertical solid-state devices
CN201880036347.8A CN110709989B (zh) 2017-03-30 2018-03-30 垂直固态装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880036347.8A Division CN110709989B (zh) 2017-03-30 2018-03-30 垂直固态装置

Publications (1)

Publication Number Publication Date
CN117558739A true CN117558739A (zh) 2024-02-13

Family

ID=63669988

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311511855.6A Pending CN117558739A (zh) 2017-03-30 2018-03-30 垂直固态装置
CN201880036347.8A Active CN110709989B (zh) 2017-03-30 2018-03-30 垂直固态装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201880036347.8A Active CN110709989B (zh) 2017-03-30 2018-03-30 垂直固态装置

Country Status (4)

Country Link
US (4) US20180287027A1 (zh)
CN (2) CN117558739A (zh)
TW (2) TWI770163B (zh)
WO (1) WO2018178951A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102454108B1 (ko) * 2017-06-29 2022-10-14 엘지디스플레이 주식회사 Led 디스플레이 패널 및 이를 이용한 디스플레이 장치
US11158760B2 (en) * 2018-02-07 2021-10-26 The Regents Of The University Of California Metal organic chemical vapor depostion (MOCVD) tunnel junction growth in III-nitride devices
US10615305B1 (en) * 2018-04-20 2020-04-07 Facebook Technologies, Llc Self-alignment of micro light emitting diode using planarization
FR3087580B1 (fr) * 2018-10-23 2020-12-18 Aledia Procede de realisation d’un dispositif optoelectronique comprenant des diodes electroluminescentes homogenes en dimensions
TWI671489B (zh) 2018-11-12 2019-09-11 台灣愛司帝科技股份有限公司 發光二極體顯示器
CN113826215A (zh) * 2019-05-28 2021-12-21 维耶尔公司 垂直固态器件
WO2020243841A1 (en) * 2019-06-05 2020-12-10 Vuereal Inc. Patterning techniques for vertical solid state devices
CN114450809A (zh) * 2019-10-11 2022-05-06 维耶尔公司 彩色光电固态装置
DE102019217228A1 (de) 2019-11-07 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
US11777059B2 (en) 2019-11-20 2023-10-03 Lumileds Llc Pixelated light-emitting diode for self-aligned photoresist patterning
DE112020005927T5 (de) * 2019-12-02 2022-09-29 Vuereal Inc. Herstellen einer gestuften backplane für die integration von mikrobauelementen
CN112992964B (zh) * 2020-04-09 2023-07-07 镭昱光电科技(苏州)有限公司 发光二极管结构及其制造方法
US20230170317A1 (en) * 2020-05-11 2023-06-01 Vuereal Inc. Passing signals through micro device sidewalls
KR20210158701A (ko) * 2020-06-24 2021-12-31 삼성전자주식회사 반도체 발광 소자
KR20220045478A (ko) * 2020-10-05 2022-04-12 삼성전자주식회사 마이크로 발광 디스플레이 장치 및 그 제조 방법
TW202232672A (zh) * 2020-10-19 2022-08-16 加拿大商弗瑞爾公司 覆晶微裝置結構
US20230170442A1 (en) * 2021-12-01 2023-06-01 Lumileds Llc Die Design Featuring Application Driven Luminance Distribution
US11869923B2 (en) * 2021-12-14 2024-01-09 Lumileds Llc Light-emitting array with dielectric light collection structures

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02256287A (ja) 1988-12-23 1990-10-17 Nippon Telegr & Teleph Corp <Ntt> 半導体発光装置およびその使用方法
US5216263A (en) * 1990-11-29 1993-06-01 Xerox Corporation High density, independently addressable, surface emitting semiconductor laser-light emitting diode arrays
DE69425383T2 (de) * 1994-10-11 2001-02-15 Ibm Monoelektrische anordnung von lichtemittierenden dioden zur lichterzeugung mehrerer wellenlängen und deren anwendung für mehrfarben-anzeigevorrichtungen
US6040590A (en) 1996-12-12 2000-03-21 California Institute Of Technology Semiconductor device with electrostatic control
US5893721A (en) 1997-03-24 1999-04-13 Motorola, Inc. Method of manufacture of active matrix LED array
US6417514B1 (en) * 2000-02-10 2002-07-09 Raytheon Company Sensor/support system having a stabilization structure affixed to a side of a platform oppositely disposed from a sensor assembly
US6608360B2 (en) 2000-12-15 2003-08-19 University Of Houston One-chip micro-integrated optoelectronic sensor
US20030012249A1 (en) * 2001-07-13 2003-01-16 Motorola, Inc. Monolithic piezoelectrically-tunable optoelectronic device structures and methods for fabricating same
US6791130B2 (en) * 2002-08-27 2004-09-14 E-Phocus, Inc. Photoconductor-on-active-pixel (POAP) sensor utilizing a multi-layered radiation absorbing structure
GB0302580D0 (en) 2003-02-05 2003-03-12 Univ Strathclyde MICRO LEDs
US7314785B2 (en) * 2003-10-24 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4165478B2 (ja) 2003-11-07 2008-10-15 セイコーエプソン株式会社 発光装置及び電子機器
US7592634B2 (en) 2004-05-06 2009-09-22 Cree, Inc. LED fabrication via ion implant isolation
US7838868B2 (en) * 2005-01-20 2010-11-23 Nanosolar, Inc. Optoelectronic architecture having compound conducting substrate
JP4579654B2 (ja) 2004-11-11 2010-11-10 パナソニック株式会社 半導体発光装置及びその製造方法、並びに半導体発光装置を備えた照明モジュール及び照明装置
KR100626036B1 (ko) 2004-11-17 2006-09-20 삼성에스디아이 주식회사 유기 발광 소자 및 상기 유기 발광 소자의 제조방법
KR101106148B1 (ko) * 2004-12-14 2012-01-20 서울옵토디바이스주식회사 발광 소자
US7170100B2 (en) * 2005-01-21 2007-01-30 Luminus Devices, Inc. Packaging designs for LEDs
CN100375303C (zh) 2005-10-27 2008-03-12 晶能光电（江西）有限公司 含有金锗镍的欧姆电极、铟镓铝氮半导体发光元件及制造方法
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
DE102006046038A1 (de) * 2006-09-28 2008-04-03 Osram Opto Semiconductors Gmbh LED-Halbleiterkörper und Verwendung eines LED-Halbleiterkörpers
US8120115B2 (en) 2007-03-12 2012-02-21 Imec Tunnel field-effect transistor with gated tunnel barrier
KR100921466B1 (ko) * 2007-08-30 2009-10-13 엘지전자 주식회사 질화물계 발광 소자 및 그 제조방법
US8450127B2 (en) 2007-09-10 2013-05-28 The Governors Of The University Of Alberta Light emitting semiconductor diode
US8053982B2 (en) 2008-04-30 2011-11-08 Hewlett-Packard Development Company, L.P. Light-emitting diodes with carrier extraction electrodes
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
US7999454B2 (en) * 2008-08-14 2011-08-16 Global Oled Technology Llc OLED device with embedded chip driving
CN102197596B (zh) 2008-09-08 2014-10-29 3M创新有限公司 电像素化发光装置
GB2464102A (en) * 2008-10-01 2010-04-07 Optovate Ltd Illumination apparatus comprising multiple monolithic subarrays
JP5791514B2 (ja) * 2009-11-17 2015-10-07 ユニファイド イノヴェイティヴ テクノロジー， エルエルシー 有機ｅｌディスプレイ
JP2012009619A (ja) 2010-06-24 2012-01-12 Toshiba Corp 発光素子および半導体ウェーハ
CN103222073B (zh) 2010-08-03 2017-03-29 财团法人工业技术研究院 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法
CN102097477B (zh) 2010-12-15 2012-10-17 复旦大学 带栅极的mis及mim器件
US8912554B2 (en) 2011-06-08 2014-12-16 Micron Technology, Inc. Long wavelength light emitting device with photoluminescence emission and high quantum efficiency
US8809897B2 (en) 2011-08-31 2014-08-19 Micron Technology, Inc. Solid state transducer devices, including devices having integrated electrostatic discharge protection, and associated systems and methods
CN103918092B (zh) 2011-11-07 2020-10-27 亮锐控股有限公司 具有更均匀注入和更低光学损耗的改进的p接触
US8912020B2 (en) * 2011-11-23 2014-12-16 International Business Machines Corporation Integrating active matrix inorganic light emitting diodes for display devices
US9159700B2 (en) * 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
US9166114B2 (en) 2012-12-11 2015-10-20 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity
KR102090555B1 (ko) 2012-12-27 2020-03-18 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR101967837B1 (ko) 2013-03-11 2019-04-10 삼성전자주식회사 반도체 발광 소자
KR101730075B1 (ko) * 2013-03-15 2017-04-25 애플 인크. 리던던시 스킴을 갖춘 발광 다이오드 디스플레이 및 통합 결함 검출 테스트를 갖는 발광 다이오드 디스플레이를 제작하는 방법
TW201501283A (zh) 2013-06-25 2015-01-01 Hon Hai Prec Ind Co Ltd 發光顯示器
CN104752460B (zh) * 2013-12-25 2018-05-01 清华大学 有机发光二极管阵列的制备方法
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
TWI614920B (zh) 2014-05-19 2018-02-11 晶元光電股份有限公司 光電元件及其製造方法
JP6720472B2 (ja) 2014-06-13 2020-07-08 日亜化学工業株式会社 発光素子の製造方法
FR3023065B1 (fr) 2014-06-27 2017-12-15 Commissariat Energie Atomique Dispositif optoelectronique a jonction p-n permettant une ionisation de dopants par effet de champ
US10170055B2 (en) * 2014-09-26 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US10134803B2 (en) * 2015-01-23 2018-11-20 Vuereal Inc. Micro device integration into system substrate
KR102561113B1 (ko) * 2015-08-13 2023-07-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
FR3044467B1 (fr) * 2015-11-26 2018-08-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dalle lumineuse et procede de fabrication d'une telle dalle lumineuse
FR3046298B1 (fr) 2015-12-23 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique d’emission de lumiere
WO2017109768A1 (en) 2015-12-24 2017-06-29 Vuereal Inc. Vertical solid state devices

Also Published As

Publication number Publication date
US11183623B2 (en) 2021-11-23
CN110709989A (zh) 2020-01-17
TWI834105B (zh) 2024-03-01
TW202218146A (zh) 2022-05-01
US20230361263A1 (en) 2023-11-09
CN110709989B (zh) 2023-12-01
TW201909406A (zh) 2019-03-01
US20180287027A1 (en) 2018-10-04
TWI770163B (zh) 2022-07-11
US11721797B2 (en) 2023-08-08
WO2018178951A1 (en) 2018-10-04
US20220037573A1 (en) 2022-02-03
US20200403132A1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
CN110709989B (zh) 垂直固态装置
US11600743B2 (en) High efficient microdevices
CN108886073B (zh) 竖直固态器件
TW201530808A (zh) 具有內部限制電流注入區域之發光二極體
KR20200014159A (ko) 발광 디바이스
US20190355766A1 (en) Method of forming a multilayer structure for a pixelated display and a multilayer structure for a pixelated display
US11764199B2 (en) Self-aligned vertical solid state devices fabrication and integration methods
KR20200033740A (ko) 고효율 마이크로디바이스
US20220238774A1 (en) Vertical solid-state devices
CA2987165A1 (en) High efficient micro devices
US11830868B2 (en) Self-aligned vertical solid state devices fabrication and integration methods
CA2986412A1 (en) Vertical microdevice structure
US11721784B2 (en) High efficient micro devices
US11744116B2 (en) Organic light-emitting display device and method for manufacturing the same
CN111192900B (zh) 发光装置及其制造方法
CN111192899B (zh) 发光装置及其制造方法
KR20240053726A (ko) 발광 소자, 이를 포함한 표시 장치, 및 발광 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination