JP2016071368A5 - 表示装置 - Google Patents

Claims (5)

1. 複数の第１乃至第５の配線と、マトリクス状に設けられた複数の画素と、読み出し回路と、を有する表示装置であって、
   前記複数の画素のそれぞれは、発光素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、を有し、
   前記複数の第１の配線のそれぞれは、行方向に延びるように設けられ、
   前記複数の第２の配線のそれぞれは、列方向に延びるように設けられ、
   前記複数の第４の配線のそれぞれは、行方向に延びるように設けられ、
   前記複数の第５の配線のそれぞれは、列方向に延びるように設けられ、
   前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
   前記第１のトランジスタのソースまたはドレインの一方は、前記第２の配線と電気的に接続され、
   前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
   前記第２のトランジスタのソースまたはドレインの一方は、前記第３の配線と電気的に接続され、
   前記第２のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第３のトランジスタのゲートは、前記第４の配線と電気的に接続され、
   前記第３のトランジスタのソースまたはドレインの他方は、前記第５の配線と電気的に接続され、
   前記発光素子は、前記第２のトランジスタのソースまたはドレインの他方と電気的に接続され、
   前記読み出し回路は、前記第５の配線と電気的に接続され、
   当該表示装置のブランキング期間に、
   全ての画素が黒表示の行について、前記第１の配線によって前記第１のトランジスタをオン状態とし、前記第４の配線によって前記第３のトランジスタをオン状態とし、
   前記第２の配線によって前記第２のトランジスタをオン状態とし、
   前記第２のトランジスタの電流特性の情報を前記読み出し回路で読み出し、
   前記第２の配線を介して前記行の画素の表示を黒表示にする、表示装置。
2. 複数の第１乃至第５の配線と、マトリクス状に設けられた複数の画素と、読み出し回路と、を有する表示装置であって、
   前記複数の画素のそれぞれは、発光素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、を有し、
   前記複数の第１の配線のそれぞれは、行方向に延びるように設けられ、
   前記複数の第２の配線のそれぞれは、列方向に延びるように設けられ、
   前記複数の第４の配線のそれぞれは、行方向に延びるように設けられ、
   前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
   前記第１のトランジスタのソースまたはドレインの一方は、前記第２の配線と電気的に接続され、
   前記第１のトランジスタのソースまたはドレインの他方は、前記発光素子と電気的に接続され、
   前記第２のトランジスタのゲートは、前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第２のトランジスタのソースまたはドレインの一方は、前記第３の配線と電気的に接続され、
   前記第２のトランジスタのソースまたはドレインの他方は、前記発光素子と電気的に接続され、
   前記第３のトランジスタのゲートは、前記第４の配線と電気的に接続され、
   前記第３のトランジスタのソースまたはドレインの他方は、前記第５の配線と電気的に接続され、
   前記読み出し回路は、前記第２の配線と電気的に接続され、
   当該表示装置のブランキング期間に、
   全ての画素が黒表示の行について、前記第１の配線によって前記第１のトランジスタをオン状態とし、前記第４の配線によって前記第３のトランジスタをオン状態とし、
   前記第２の配線によって前記第２のトランジスタをオン状態とし、
   前記第２のトランジスタの電流特性の情報を前記読み出し回路で読み出し、
   前記第２の配線を介して前記行の画素の表示を黒表示にする、表示装置。
3. 前記第２のトランジスタの電流特性の情報を前記読み出し回路で読み出す間、前記黒表示の行の発光素子に順方向のバイアスがかからない、請求項１または請求項２に記載の表示装置。
4. 前記第２のトランジスタのゲートと、前記第２のトランジスタのソースまたはドレインの他方と、の間に容量素子が設けられた、請求項１乃至３のいずれか一に記載の表示装置。
5. 前記第２のトランジスタの電流特性の情報として、前記第２のトランジスタの電流値を読み出す、請求項１乃至４のいずれか一に記載の表示装置。