JP2016051925A - メインシステムおよびサブシステムを備える情報処理装置等 - Google Patents

メインシステムおよびサブシステムを備える情報処理装置等 Download PDF

Info

Publication number
JP2016051925A
JP2016051925A JP2014174492A JP2014174492A JP2016051925A JP 2016051925 A JP2016051925 A JP 2016051925A JP 2014174492 A JP2014174492 A JP 2014174492A JP 2014174492 A JP2014174492 A JP 2014174492A JP 2016051925 A JP2016051925 A JP 2016051925A
Authority
JP
Japan
Prior art keywords
dram
information processing
processing apparatus
subsystem
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014174492A
Other languages
English (en)
Other versions
JP2016051925A5 (ja
JP6570227B2 (ja
Inventor
稔雄 吉原
Toshio Yoshihara
稔雄 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014174492A priority Critical patent/JP6570227B2/ja
Priority to US14/837,649 priority patent/US10248432B2/en
Publication of JP2016051925A publication Critical patent/JP2016051925A/ja
Publication of JP2016051925A5 publication Critical patent/JP2016051925A5/ja
Application granted granted Critical
Publication of JP6570227B2 publication Critical patent/JP6570227B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4418Suspend and resume; Hibernate and awake
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

【課題】 サブシステムのCPUが、メインシステムの起動処理とは独立して、起動処理を行うことによって、情報処理装置が省電力状態から復帰するまでに要する時間を短縮する。【解決手段】 メインシステムとサブシステムとを備える情報処理装置であって、メインシステムは、情報処理装置が省電力状態に移行する前に、サブシステムが実行するブートイメージをサブシステムのDRAMに展開し、ブートイメージが展開されたDRAMをセルフリフレッシュ状態に移行させる第1制御手段、を含み、サブシステムは、情報処理装置が省電力状態から復帰する場合に、DRAMのセルフリフレッシュ状態を解除し、セルフリフレッシュ状態が解除されたDRAMに展開されたブートイメージを実行するよう指示する第2制御手段と、第2制御手段の指示に従って、DRAMに展開されたブートイメージを実行する第3制御手段と、を含む。【選択図】 図5

Description

本発明は、メインシステムおよびサブシステムを備える情報処理装置を省電力状態から高速に復帰させる技術に関する。
節電意識の高まりから、近年の情報処理装置は、従来の情報処理装置よりも高頻度で省電力状態に入るよう設定されている。このため、ユーザが複写機を使おうとした時点で、複写機が省電力状態になっている頻度が高くなっている。したがって、複写機が短時間で省電力状態から復帰して、コピーなどのジョブを実行できるようにすることは、以前にも増して重要となってきている。
一方で、複写機には、メインシステムとサブシステムの2つのシステムで構成されるコントローラを備えたものがある。メインシステムは、操作部を通じたユーザ操作への応答や、ネットワークを通じた印刷要求の受付等を制御する。また、サブシステムは、スキャナ装置やプリンタ装置を制御してコピーやプリントなどのジョブ実行の制御を行う。
近年の複写機は、待機時の消費電力を極力低くするために、省電力状態になったときに、メインシステムおよびサブシステムへの電力供給を制限することによって、消費電力の低減を図っている(特許文献1参照)。
特許文献1に開示される画像形成装置では、省電力状態(第1の省電力モード)に移行したときに、メインシステムのCPUおよびサブシステムのCPUへの電力供給が停止される。これにより、省電力状態における消費電力の低減を図っている。
特開2009−223866号公報
しかしながら、特許文献1に開示される画像形成装置では、省電力状態からスタンバイ状態に復帰するまでに時間がかかってしまうという課題が存在する。特許文献1に開示される画像形成装置において、画像形成装置を省電力状態から復帰させる要因が検知された場合には、メインシステムのCPUおよびサブシステムのCPUに電力が供給される。そして、メインシステムのCPUがメインシステムのRAMに展開されたブートプログラムを実行する。その後、メインシステムのCPUが、サブシステムのブートプログラムをサブシステムのRAMに転送する。サブシステムのCPUは、サブシステムのRAMに展開されたブートプログラムを実行する。このように、特許文献1では、画像形成装置が省電力状態から復帰する場合に、メインシステムのCPUがブートプログラムを実行することによって起動処理を実行する。その後に、サブシステムのCPUがブートプログラムを実行して起動処理を開始するので、画像形成装置が省電力状態から復帰するまでに時間がかかってしまう。
そこで、本発明は、サブシステムのCPUが、メインシステムの起動処理とは独立して、起動処理を行うことによって、情報処理装置が省電力状態から復帰するまでに要する時間を短縮することを目的とする。
本発明の情報処理装置は、メインシステムとサブシステムとを備える情報処理装置であって、前記メインシステムは、前記情報処理装置が省電力状態に移行する前に、前記サブシステムが実行するブートイメージを前記サブシステムのDRAMに展開し、前記ブートイメージが展開された前記DRAMをセルフリフレッシュ状態に移行させる第1制御手段、を含み、前記サブシステムは、前記情報処理装置が前記省電力状態から復帰する場合に、前記DRAMのセルフリフレッシュ状態を解除し、セルフリフレッシュ状態が解除された前記DRAMに展開された前記ブートイメージを実行するよう指示する第2制御手段と、前記第2制御手段の指示に従って、前記DRAMに展開されたブートイメージを実行する第3制御手段と、を含む。
本発明の情報処理装置では、サブシステムのCPUがメインシステムの起動処理とは独立して起動処理を行うので、画像形成装置が省電力状態から復帰するまでに要する時間を短縮することができる。
画像形成装置のブロック図 コントローラの詳細を示したブロック図 省電力状態の画像形成装置の状態を示したブロック図 画像形成装置が省電力状態に移行する場合に実行する処理を示したフローチャート 画像形成装置が省電力状態から復帰する場合に実行する処理を示したフローチャート 画像形成装置が電源オフ状態から復帰する場合に実行する処理を示したフローチャート 従来と実施形態との画像形成装置の省電力状態からの復帰時間を比較した図 第2実施形態のコントローラの詳細を示したブロック図 画像形成装置が省電力状態から復帰する場合に実行する処理を示したフローチャート 画像形成装置が電源オフ状態から復帰する場合に実行する処理を示したフローチャート
以下、本発明を実施するための形態について図面を用いて説明する。
(第1実施形態)
図1は、画像形成装置の全体構成を示す図である。
本実施形態の画像形成装置(情報処理装置)1は、スキャナ装置2と、コントローラ3と、プリンタ装置4と、操作部5と、ハードディスク装置6と、を備えている。
スキャナ装置2は、原稿から光学的に画像を読み取りデジタル画像に変換する。プリンタ装置4は、デジタル画像を用紙に出力する。操作部5は、ユーザによって操作される各種ボタンおよび表示部を有している。
ハードディスク装置6は、デジタル画像や制御プログラム等を記憶する。
また、画像形成装置1は、LAN7を介して、外部コンピュータ8から印刷指示などの情報を受信することができる。また、画像形成装置1は、スキャナ装置2やプリンタ装置4の制御を行うコントローラ3を備えている。このコントローラ3の詳細は、後述する。
スキャナ装置2は、トレイにセットされた原稿束を自動的に読取位置に供給する原稿給紙ユニット21と、前記読取位置に給紙された原稿を光学スキャンし、当該原稿からデジタル画像データを取得するスキャナユニット22と、を有する。スキャナユニット22により取得されたデジタル画像データは、コントローラ3に送信される。
プリンタ装置4は、カセットに収納される用紙を一枚ずつ給紙する給紙ユニット42と、画像データに基づいて、給紙された用紙に対して印刷を行うマーキングユニット41と、印刷された用紙を排紙するための排紙ユニット43と、を有する。
図2は、コントローラのブロック図である。
図2を参照して、コントローラ3の詳細を説明する。
コントローラ3は、メインシステム310と、サブシステム320と、を有している。このメインシステム310とサブシステム320とは、互いに通信可能に接続されている。
メインシステム310は、いわゆる汎用的なCPUシステムである。このメインシステム310は、主として、CPU311と、ブートROM315と、DRAM313と、ディスクコントローラ316と、ネットワークインターフェース317と、操作部インターフェース318と、を備えている。
CPU311は、メインシステム310の全体の制御を行う。ブートROM315は、CPU311が実行するBIOSと呼ばれる初期起動プログラムを記憶する。このブートROM315は、データの書き換えが可能なフラッシュROMである。DRAM313は、CPU311が使用するデータやプログラムが展開されるメインメモリである。このDRAM313には、CPU311が実行するOS(オペレーティングシステム)やアプリケーションプログラムが展開される。
ディスクコントローラ316は、ハードディスク装置6へのデータの書き込みや、ハードディスク装置6からのデータの読み出しを制御する。ハードディスク装置6には、上記したDRAM313に展開されるOSやアプリケーションプログラムが格納されている。
ネットワークインターフェース317には、LAN7が接続され、操作部インターフェース318には、操作部5が接続される。ネットワークインターフェース317は、例えば、LANカードである。
そして、上記したメインシステム310の各ユニットは、内部バス(例えば、PCI Expressバス)312を介して互いに接続されている。
サブシステム320は、メインシステム310と比較して小さな汎用的なCPUシステムと、画像処理ハードウェア(画像処理プロセッサ328)と、を備えている。
本実施形態では、サブシステム320は、2つのCPU(メインCPU321、サブCPU322)を有している。また、サブシステム320は、DRAM323と、ブートROM325と、スキャナインターフェース326と、プリンタインターフェース327と、を備えている。
メインCPU321は、画像データに対して画像処理を行うために画像処理プロセッサ328に画像データを送信したり、画像処理された画像データをプリンタ装置4に送信したりする。サブCPU322は、ハードディスク装置6にデータを書き込む指示やハードディスク装置6からデータを読み出すための指示を行う。なお、メインCPU321およびサブCPU322が実行する処理は、上記した処理に限定されない。
DRAM323は、メインCPU321が使用するデータやプログラムが展開されるメインメモリである。このDRAM323には、メインCPU321が実行するOS(オペレーティングシステム)やアプリケーションプログラムが展開される。また、DRAM323は、画像データを一時格納するためのメモリ領域である画像メモリとして機能する。
なお、上記したDRAM323に展開されるOSは、ハードディスク装置6に格納される。メインシステム310のCPU311がハードディスク装置6からDRAM323にサブシステム320のOSを転送する。
ブートROM325は、サブCPU322が実行するブートプログラムを記憶する。本実施形態のサブCPU322は、当該ブートROM325に記憶されるブートプログラムを実行することによって、メインCPU321のリセット状態を解除することができる。このブートROM325は、データの書き換えが可能なフラッシュROMである。
なお、リセットとは、プログラムカウンタを0にしたり、内部回路が保有する状態を初期状態に戻したり、することを意味する。また、リセット状態が解除されることによって、プログラムカウンタが動き出す。
本実施形態のDRAM323は、画像形成装置1が省電力状態のときに、セルフリフレッシュモードに設定される。また、DRAM323は、PASR(Partial Array Self Refresh)機能を有していても良い。PASR機能は、DRAM323の全領域をセルフリフレッシュ状態に移行させるのではなく、設定された一部領域のみをセルフリフレッシュ状態に移行させることによって残りの領域への電力供給を停止することによって電力を節減するものである。
画像処理プロセッサ328は、リアルタイムでデジタル画像処理を行う。スキャナインターフェース326には、スキャナ装置2が接続される。また、プリンタインターフェース327には、プリンタ装置4が接続される。
そして、上記したサブシステム320の各ユニットは、内部バス(例えば、PCI Expressバス)329を介して互いに接続されている。
メインシステム310の内部バス312とサブシステム320の内部バス329とは、バスブリッジ330によって接続されている。本実施形態では、ルートコンプレックスがメインシステム310であり、エンドポイントがサブシステム320となる。
DRAM313およびDRAM323は、揮発性のDRAM(Dynamic Random Access Memory)であり、画像形成装置1の電源がオフになっているときには、データを保持することができない。このため、画像形成装置1の電源がオフになっているときには、DRAM313やDRAM323に展開されるプログラム(OSやアプリケーションプログラム)は、ハードディスク装置6に記憶される。そして、画像形成装置1の電源がオンになったときに、ハードディスク装置6からメインシステム310のOSやアプリケーションプログラムがDRAM313に展開される。また、画像形成装置1の電源がオンになったときに、ハードディスク装置6からサブシステム320のOSやアプリケーションプログラムがDRAM323に展開される。
また、図2に示すように、画像形成装置1は、画像形成装置1の電力状態を制御する電源制御部331を備える。電源制御部331は、CPLD(Complex Programable Logic Device)で構成されている。
また、画像形成装置1は、AC電力341から入力される交流電力から直流電力を生成する電源ユニット340を備える。この電源ユニット340は、スキャナ・プリンタ装置電力342と、省電力状態時電力343と、スタンバイ状態時電力344と、を生成する。
スキャナ・プリンタ装置電力342は、スキャナ装置2およびプリンタ装置4に供給される電力である。省電力状態時電力343は、ネットワークインターフェース317、操作部5、DRAM313、およびDRAM323に供給される電力である。スタンバイ状態時電力344は、ハードディスク装置6、メインシステム310、およびサブシステム320に供給される。
画像形成装置1がスタンバイ状態の場合には、スキャナ・プリンタ装置電力342、スタンバイ状態時電力344、および省電力状態時電力343が、画像形成装置1の各ユニットに供給される。また、画像形成装置が省電力状態の場合には、省電力状態時電力343が、ネットワークインターフェース317、操作部5、DRAM313、およびDRAM323に供給される。しかし、画像形成装置1が省電力状態の場合には、スキャナ・プリンタ装置電力342、およびスタンバイ状態時電力344が画像形成装置1に供給されない。なお、画像形成装置1が電源オフ状態の場合には、スキャナ・プリンタ装置電力342、スタンバイ状態時電力344、および省電力状態時電力343のいずれもが、画像形成装置1に供給されない。
上記したスキャナ・プリンタ装置電力342、省電力状態時電力343、およびスタンバイ状態時電力344の供給は、電源制御部331によって個別に制御される。
なお、図2中の電源制御部331から伸びる矢印付きのラインは信号ラインを表し、電源ユニット340から伸びる矢印付きのラインは電源ラインを表している。
次に、図2を参照して、各信号ラインについて詳細に説明する。
電力オン信号332は、画像形成装置1の電源スイッチ(図示せず)がユーザの操作によってオンされたときに電源制御部331に対して入力される信号である。
復帰フラグ信号333は、画像形成装置1が省電力状態から復帰したのか電源オフ状態から復帰したのかを示すレジスタを制御するための信号である。メインシステム310のCPU311は、復帰フラグ信号333によって書き変わるレジスタを参照して、画像形成装置1が省電力状態から復帰したのか電源オフ状態から復帰したのかを判断する。
復帰フラグ信号334は、画像形成装置1が省電力状態から復帰したのか電源オフ状態から復帰したのかを示すレジスタを制御するための信号である。サブシステム320のサブCPU322は、復帰フラグ信号334によって書き変わるレジスタを参照して、画像形成装置1が省電力状態から復帰したのか電源オフ状態から復帰したのかを判断する。
リセット解除信号335は、メインCPU321のリセット状態を解除するための信号である。メインCPU321が動作可能な状態になったことを条件(メインCPU321に供給される電圧が安定したこと等)に、サブCPU322がリセット解除信号335を制御して、メインCPU321のリセット状態を解除する。これにより、メインCPU321がDRAM323に展開されるOSやアプリケーションプログラムの実行を開始する。
セルフリフレッシュ解除信号336は、DRAM323がセルフリフレッシュ状態にある場合に、DRAM323のセルフリフレッシュ状態の解除を指示するための信号である。DRAM323は、セルフリフレッシュ解除信号336が制御されることによりセルフリフレッシュ状態を解除し、通常状態へ復帰する。本実施形態では、メインサブCPU322が、セルフリフレッシュ解除信号336を制御して、DRAM323のセルフリフレッシュ状態を解除する。
省電力解除信号337は、画像形成装置1が省電力状態にある場合に、画像形成装置1をスタンバイ状態に移行されるための信号である。省電力解除信号337が電源制御部331に入力されると、電源制御部331は、スタンバイ状態時電力344が画像形成装置1に供給されるように、電源ユニット340を制御する。省電力解除信号337は、操作部5がユーザによって操作されたこと、若しくは、外部コンピュータ8からネットワークインターフェース317がパケットを受信したこと、をきっかけとして電源制御部331に入力される。
ここで、コントローラ3の動作について、紙媒体に対する画像の複写を例にして説明する。
ユーザが操作部5から画像複写を指示すると、CPU311は、メインCPU321に指示してスキャナ装置2にスキャン動作を実行させる。具体的には、メインCPU321は、CPU311から指示を受け取ると、スキャナインターフェース326を介してスキャナ装置2に画像読み取り命令を送信する。スキャナ装置2は、紙原稿を光学スキャンしデジタル画像データに変換して、スキャナインターフェース326を介して画像処理プロセッサ328に出力する。画像処理プロセッサ328は、画像メモリとしてのDRAM323にデジタル画像データを一時保存する。
CPU311は、デジタル画像データがDRAM323に一定量もしくは全て入ったことを確認すると、メインCPU321に指示してプリンタ装置4にプリント動作を実行させる。具体的には、メインCPU321は、CPU311から指示を受け取ると、プリンタインターフェース327を介してプリンタ装置4に画像出力命令を送信する。メインCPU321は、画像処理プロセッサ328にDRAM323の画像データの位置を伝える。画像処理プロセッサ328は、プリンタ装置4からの同期信号に従って、プリンタインターフェース327を介して、画像データをプリンタ装置4に送信する。これにより、プリンタ装置4が紙媒体に対してデジタル画像データを印刷する。
<省電力状態への移行処理>
次に、図4を参照して、画像形成装置1が省電力状態に移行する場合に実行する処理について説明する。
まず、メインシステム310のCPU311は、画像形成装置1が省電力状態に移行する要因を検知したかどうかを判断する(S401)。画像形成装置1が省電力状態に移行する要因は、例えば、次に例示するものである。
・画像形成装置1が、予め定めた時間が経過する間にネットワークインターフェース317がプリントジョブを受信しなかったこと
・操作部5が予め定めた時間が経過する間に操作されなかったこと
・操作部5に設けられる省電力移行ボタン(図示せず)が操作されたこと
CPU311が前記要因を検知した場合(S401:Yes)、CPU311は、サブシステム320のメインCPU321をリセットする(S402)。メインCPU321がリセットされることによって、後述するS403、S411でブートイメージがサブシステム320のDRAM323に展開されている間に、メインCPU321がDRAM323にアクセスするのを防止することができる。
次に、CPU311は、ハードディスク装置6に格納されているサブシステム320のブートイメージをサブシステム320のDRAM323に展開する(S403)。本実施形態では、画像形成装置1が省電力状態に移行するときに、メインCPU321のブートイメージをDRAM323に展開しておくことによって、画像形成装置1が省電力状態から復帰するときにブートイメージをDRAM323に展開する必要がない。これにより、画像形成装置1の省電力状態からスタンバイ状態への復帰時間を短縮することができる。
サブシステム320のブートイメージをDRAM323に展開した後、CPU311は、DRAM323をセルフリフレッシュ状態に移行させる(S404)。具体的には、CPU311がDRAM323に入力されるCKE信号およびRESET信号を制御し、且つ、DRAM323に対してセルフリフレッシュコマンドを送信するよう制御することによって、DRAM323がセルフリフレッシュ状態になる。
また、CPU311は、メインシステム310のDRAM313も、セルフリフレッシュ状態に移行させる(S405)。そして、CPU311は、電源制御部331に画像形成装置1が省電力状態に移行することを通知する(S406)。
CPU311からの通知を受信した電源制御部331は(S407:Yes)、サブシステム320のDRAM323がセルフリフレッシュ状態に維持されるよう設定する(S408)。画像形成装置1が省電力状態に移行して、サブシステム320への電力供給が停止された場合でも、DRAM323がセルフリフレッシュ状態に維持されるように、電源制御部331は、サブシステム320の外部ピンをセルフリフレッシュ状態に設定する。この設定により、サブシステム320への電力供給が停止されても、CKE信号やRESET信号の状態が維持される。
次に、電源制御部331は、電源ユニット340を制御して、画像形成装置1の電力状態を省電力状態にする(S409)。具体的には、電源制御部331は、スタンバイ状態時電力344が画像形成装置1に供給されるのを停止することによって、画像形成装置1を省電力状態にする。この省電力状態は、図3に示すように、DRAM313およびDRAM323がセルフリフレッシュ状態になる。
サブシステム320では、メインシステム310のCPU311の制御によって、メインCPU321がリセット状態になる(S410)。また、サブシステム320のDRAM323には、サブシステム320のブートイメージが展開される(S411)。そして、ブートイメージが展開されたDRAM323は、CPU311からセルフリフレッシュコマンドを受信することによって、セルフリフレッシュ状態に移行する(S412)。その後、サブシステム320は、電源制御部331によってDRAM323をセルフリフレッシュ状態に維持するように設定される(S413)。
<省電力状態からの復帰処理>
次に、図5を参照して、画像形成装置1を省電力状態から復帰させる処理について説明する。
まず、電源制御部331は、省電力状態からの復帰要因(省電力解除信号337)を検知したか否かを判断する(S501)。省電力状態からの復帰要因は、ネットワークインターフェース317がプリントジョブを受信したこと、操作部5に設けられる省電力移行ボタンが操作されたこと、などである。
省電力解除信号337を受信した電源制御部331は(S501:Yes)、S408の設定を解除する(S502)。具体的には、電源制御部331は、サブシステム320の外部ピンを通常モードに設定する。
そして、電源制御部331は、電源ユニット340を制御してメインシステム310およびサブシステム320に電力が供給されるように制御する(S503)。そして、電源制御部331は、省電力状態から復帰したことを示す復帰フラグ信号333および復帰フラグ信号334を出力する(S504)。復帰フラグ信号333の状態によって、メインシステム310のレジスタが、省電力状態から復帰したことを示す値に設定される。また、復帰フラグ信号334の状態によって、サブシステム320のレジスタが、省電力状態から復帰したことを示す値に設定される。
電力が供給されたメインシステム310のCPU311は(S505)、メインシステム310のレジューム処理を実行する(S506)。具体的には、CPU311は、セルフリフレッシュ状態のDRAM313に保持されていたデータを用いてスタンバイ状態に移行する処理を実行する。また、レジューム処理において、DRAM313のセルフリフレッシュ状態は解除される。
メインシステム310のレジューム処理とは独立して、サブシステム320のサブCPU322は、電力が供給されると(S507)、ブートROM325に格納されるブートプログラムを実行する(S508)。
そして、サブCPU322は、レジスタを参照して、画像形成装置1が省電力状態から復帰したのか、電源オフ状態から復帰したのかを確認する(S509)。確認した結果、レジスタの値が省電力状態からの復帰を示すならば(S510:Yes)、サブCPU322は、DRAM323のセルフリフレッシュ状態を解除する(S511)。具体的には、サブCPU322は、セルフリフレッシュ解除信号336を制御して、DRAM323のセルフリフレッシュ状態を解除する。
次に、サブCPU322は、メインCPU321のリセットを解除する(S512)。具体的には、サブCPU322は、リセット解除信号335を制御して、メインCPU321のリセット状態を解除する。
電力が供給され(S513)、且つリセットが解除された(S514)メインCPU321は、セルフリフレッシュ状態で保持していたDRAM323のブートイメージを用いてレジュームされる(S515)。
メインCPU321のレジュームが完了すると、メインシステム310とサブシステム320との間でネゴシエーション通信を行う(S516)。
以上の処理によって、画像形成装置1が省電力状態からスタンバイ状態に復帰する。
<電源オフ状態からの復帰処理>
次に、図6を参照して、画像形成装置1を電源オフ状態から復帰させる処理について説明する。
図示しない電源スイッチがユーザによってオンされると、電源ユニット340から電源制御部331に電力が供給される(S601)。電力が供給された電源制御部331は、電源ユニット340を制御してメインシステム310およびサブシステム320に電力が供給されるように制御する(S602)。そして、電源制御部331は、電源オフ状態から復帰したことを示す復帰フラグ信号333および復帰フラグ信号334を出力する(S603)。復帰フラグ信号333の状態によって、メインシステム310のレジスタが、電源オフ状態から復帰したことを示す値に設定される。また、復帰フラグ信号334の状態によって、サブシステム320のレジスタが、電源オフ状態から復帰したことを示す値に設定される。
電力が供給されたメインシステム310のCPU311は(S604)、設定されるレジスタの値を参照して、メインシステム310の初期化処理を実行する(S605)。具体的には、CPU311は、ブートROM315に格納されるBIOSを実行することで、ディスクコントローラ316を初期化し、ハードディスク装置6にアクセスする。そして、CPU311は、ハードディスク装置6からメインシステム310のOSやアプリケーションプログラムをDRAM313に展開する。そして、CPU311は、DRAM313に展開されたOSやアプリケーションプログラムを実行することによって、メインシステム310の各周辺デバイス(ネットワークインターフェース317や操作部インターフェース318)を初期化する。
次に、CPU311は、サブシステム320の初期化処理を実行する(S605、S606)。具体的には、CPU311は、サブシステム320のDRAM323にアクセスするための初期設定を行う(S606)。そして、CPU311は、ハードディスク装置6に格納されたサブシステム320のブートイメージを読み出して、サブシステム320のDRAM323に展開する(S607)。
そして、CPU311は、サブシステム320のメインCPU321のリセット状態を解除する(S608)。
一方で、サブシステム320のサブCPU322は、電力が供給されると(S609)、ブートROM325に格納されるブートプログラムを実行する(S610)。
そして、サブCPU322は、レジスタを参照して、画像形成装置1が省電力状態から復帰したのか、電源オフ状態から復帰したのかを確認する(S611)。確認した結果、レジスタの値が電源オフ状態からの復帰を示すならば(S612:No)、サブCPU322は、メインCPU321の起動待ち状態となる。なお、図6では、電源オフ状態から復帰する例について説明しているので、S613およびS614は、実行されない。
また、サブシステム320のメインCPU321は、電力が供給された後(S615)、メインシステム310のCPU311によってリセット状態が解除される(S616)。そして、リセットが解除されたメインCPU321は、CPU311によって展開されたDRAM323のブートイメージを用いて起動する(S617)。メインの起動が完了すると、メインシステム310とサブシステム320との間でネゴシエーション通信を行う(S618)。
以上の処理によって、画像形成装置1が電源オフ状態からスタンバイ状態に復帰する。
<本実施形態の効果>
図7(A)に示すように、画像形成装置1が省電力状態から復帰する場合に、メインシステム310のレジューム処理とは独立して、サブシステム320のメインCPU321がメインCPU321のリセット状態を解除する。これにより、メインシステム310のレジューム処理の完了を待たずに、サブシステム320がレジュームする。その結果、画像形成装置1が省電力状態から復帰するまでに要する時間を短縮することができる。
これに対して、従来の画像形成装置では、図7(B)に示すように、メインシステム310のレジューム処理が完了した後に、メインシステム310のメインCPU321のリセットが解除される。このため、図7(A)の本実施形態の画像形成装置1の省電力状態からの復帰時間に比べて、図7(B)の従来の画像形成装置の省電力状態からの復帰時間が長くなる。
また、本実施形態では、画像形成装置1が省電力状態に移行するときに、サブシステム320のブートイメージを、予めDRAM323に展開しておくことができる。これにより、画像形成装置1が省電力状態から復帰するときに、ブートイメージをDRAM323に展開する場合に比べて、省電力状態から復帰するために要する時間を短縮することができる。
また、本実施形態では、DRAM323に展開されたブートイメージを保持するために、DRAM323をセルフリフレッシュ状態にしている。これにより、省電力状態でサブシステム320への電力供給が停止されたとしても、DRAM323に展開されたブートイメージが揮発してしまうのを防止することができる。
(第2実施形態)
第1実施形態では、サブシステム320のブートイメージを、メインシステム310のCPU311がサブシステム320のDRAM323に展開する例について説明した。第1実施形態では、当該ブートプログラムを記憶するブートROMを持たない構成のサブシステム320であったため、サブシステム320のサブCPU322がメインCPU321のリセット状態を解除する。
一方、第2実施形態では、サブシステム320のメインCPU321(サブ制御部)がブートプログラムを記憶するブートROM900を備えている。第1実施形態との差異は、図8に示すように、サブシステム320が、メインCPU321のブートプログラムを記憶するブートROM900を備えている。このブートROM900は、フラッシュROMである。
ブートROM900に記憶されるブートプログラムは、DRAM323のセルフリフレッシュ状態を解除するためのコード、および、DRAM323に展開されるOSなどを実行するためのリセットベクタアドレスにジャンプするためのコードなどを含む。
<省電力状態からの復帰処理>
次に、図9を参照して、第2実施形態の画像形成装置1を省電力状態から復帰させる処理について説明する。
まず、電源制御部331は、省電力状態からの復帰要因(省電力解除信号337)を検知したか否かを判断する(S901)。
省電力解除信号337を受信した電源制御部331は(S901:Yes)、S408の設定を解除する(S902)。具体的には、電源制御部331は、サブシステム320の外部ピンを通常モードに設定する。
そして、省電源制御部331は、電源ユニット340を制御してメインシステム310およびサブシステム320に電力が供給されるように制御する(S903)。そして、電源制御部331は、省電力状態から復帰したことを示す復帰フラグ信号333および復帰フラグ信号334を出力する(S904)。復帰フラグ信号333の状態によって、メインシステム310のレジスタが、省電力状態から復帰したことを示す値に設定される。また、復帰フラグ信号334の状態によって、サブシステム320のレジスタが、省電力状態から復帰したことを示す値に設定される。
電力が供給されたメインシステム310のCPU311(メイン制御部)は(S905)、メインシステム310のレジューム処理を実行する(S906)。具体的には、CPU311は、セルフリフレッシュ状態のDRAM313に保持されていたデータを用いてスタンバイ状態に移行する処理を実行する。また、レジューム処理において、DRAM313のセルフリフレッシュ状態は解除される。
メインシステム310のレジューム処理とは独立して、サブシステム320のサブCPU322は、電力が供給されると(S907)、ブートROM325に格納されるブートプログラムを実行する(S908)。
また、サブシステム320のメインCPU321は、電力が供給されると(S909)、ブートROM900に格納されるブートプログラムを実行する(S910)。
そして、メインCPU321は、レジスタを参照して、画像形成装置1が省電力状態から復帰したのか、電源オフ状態から復帰したのかを確認する(S911)。確認した結果、レジスタの値が省電力状態からの復帰を示すならば(S912:Yes)、メインCPU321は、DRAM323のセルフリフレッシュ状態を解除する(S913)。具体的には、メインCPU321は、セルフリフレッシュ解除信号336を制御して、DRAM323のセルフリフレッシュ状態を解除する。
そして、メインCPU321は、DRAM323に展開されたブートイメージを実行するために、リセットベクタアドレスにジャンプする(S914)。これにより、メインCPU321がDRAM323に展開されたブートイメージを実行することによってレジューム処理が完了する。
メインCPU321のレジュームが完了すると、メインシステム310とサブシステム320との間でネゴシエーション通信を行う(S917)。
以上の処理によって、画像形成装置1が省電力状態からスタンバイ状態に復帰する。
<電源オフ状態からの復帰処理>
次に、図10を参照して、画像形成装置1を電源オフ状態から復帰させる処理について説明する。
図10のS1001〜S1010までの処理は、第1実施形態のS601〜S610までの処理と同様なので、その説明を割愛する。
サブシステム320のメインCPU321は、電力が供給されると(S1012)、ブートROM900に格納されるブートプログラムを実行する(S1013)。
そして、メインCPU321は、レジスタを参照して、画像形成装置1が省電力状態から復帰したのか、電源オフ状態から復帰したのかを確認する(S1014)。確認した結果、レジスタの値が電源オフ状態からの復帰を示すならば(S1015:No)、メインCPU321は、メインシステム310のCPU311がリセット状態を解除するのを待つ。メインCPU321がCPU311によってリセット状態が解除されると(S1018)、メインCPU321がDRAM323に展開されたブートイメージを実行する。
メインCPU321のレジュームが完了すると、メインシステム310とサブシステム320との間でネゴシエーション通信を行う(S1020)。
以上の処理によって、画像形成装置1が電源オフ状態からスタンバイ状態に復帰する。
(他の実施形態)
なお、上記した実施形態では、本発明を画像形成装置に適用する例について説明したが、パソコンなどの情報処理装置に本発明を適用しても良い。
なお、本発明は、複数の機器(例えばホストコンピュータ、インターフェース機器、リーダ、プリンタなど)から構成されるシステムに適用しても、一つの機器からなる装置(例えば、複写機、ファクシミリ装置など)に適用してもよい。
また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記録媒体を、システムあるいは装置に供給するよう構成することによっても達成されることはいうまでもない。この場合、そのシステムあるいは装置のコンピュータ(またはCPUやMPU)が記録媒体に格納されたプログラムコードを読出し実行することにより、上記機能が実現されることとなる。なお、この場合、そのプログラムコードを記憶した記録媒体は本発明を構成することになる。
プログラムコードを供給するための記録媒体としては、例えば、フロッピ(登録商標)ディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、CD−R、磁気テープ、不揮発性のメモリカード、ROMなどを用いることができる。
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現される場合に限られない。例えば、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているOS(オペレーティングシステム)などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
さらに、記録媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、前述した実施形態の機能が実現される場合も含まれる。つまり、プログラムコードがメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によって実現される場合も含まれる。
1 画像形成装置
310 メインシステム
320 サブシステム
311 CPU
321 メインCPU
322 サブCPU
323 DRAM
325 ブートROM

Claims (23)

  1. メインシステムとサブシステムとを備える情報処理装置であって、
    前記メインシステムは、
    前記情報処理装置が省電力状態に移行する前に、前記サブシステムが実行するブートイメージを前記サブシステムのDRAMに展開し、前記ブートイメージが展開された前記DRAMをセルフリフレッシュ状態に移行させる第1制御手段、を含み、
    前記サブシステムは、
    前記情報処理装置が前記省電力状態から復帰する場合に、前記DRAMのセルフリフレッシュ状態を解除し、セルフリフレッシュ状態が解除された前記DRAMに展開された前記ブートイメージを実行するよう指示する第2制御手段と、
    前記第2制御手段の指示に従って、前記DRAMに展開されたブートイメージを実行する第3制御手段と、を含む、
    ことを特徴とする情報処理装置。
  2. 前記サブシステムは、
    前記情報処理装置が前記省電力状態から復帰する場合に前記第2制御手段が実行するブートプログラムを記憶する記憶手段をさらに備え、
    前記第2制御手段は、前記情報処理装置が前記省電力状態から復帰する場合に、前記記憶手段に記憶される前記ブートプログラムを実行することによって、前記DRAMのセルフリフレッシュ状態を解除し、前記第3制御手段に前記ブートイメージを実行するよう指示する、ことを特徴とする請求項1に記載の情報処理装置。
  3. 前記記憶手段は、ブートROMである、ことを特徴とする請求項2に記載の情報処理装置。
  4. 前記第2制御手段は、前記第3制御手段のリセット状態を解除することによって、前記DRAMに展開されたブートイメージを前記第3制御手段に実行させる、ことを特徴とする請求項1乃至3の何れか1項に記載の情報処理装置。
  5. 前記第2制御手段は、前記情報処理装置が前記省電力状態から復帰したか電源オフ状態から復帰したかを判断して、前記情報処理装置が前記省電力状態から復帰したと判断した場合には、前記DRAMのセルフリフレッシュ状態を解除し、セルフリフレッシュ状態が解除された前記DRAMに展開された前記ブートイメージを実行するよう指示する、ことを特徴とする請求項1乃至4の何れか1項に記載の情報処理装置。
  6. 前記第1制御手段は、前記情報処理装置が電源オフ状態から復帰する場合に、前記サブシステムが実行するブートイメージを前記サブシステムのDRAMに展開し、前記DRAMに展開された前記ブートイメージを実行するよう前記第3制御手段に指示する、ことを特徴とする請求項1乃至5の何れか1項に記載の情報処理装置。
  7. 前記第1制御手段は、前記第3制御手段のリセット状態を解除することによって、前記DRAMに展開されたブートイメージを前記第3制御手段に実行させる、ことを特徴とする請求項6に記載の情報処理装置。
  8. 前記メインシステムおよび前記サブシステムへの電力供給を制御する電源制御手段をさらに備え、
    前記電源制御手段は、前記第2制御手段および前記第3制御手段への電力供給を停止することによって前記情報処理装置を前記省電力状態に移行する、ことを特徴とする請求項1乃至7の何れか1項に記載の情報処理装置。
  9. 用紙が画像を形成する画像形成手段をさらに備え、
    前記サブシステムは、前記画像形成手段と通信可能に接続されている、ことを特徴とする請求項1乃至8の何れか1項に記載の情報処理装置。
  10. メインシステムとサブシステムとを備える情報処理装置であって、
    前記メインシステムは、
    前記情報処理装置が省電力状態に移行する前に、前記サブシステムが実行するブートイメージを前記サブシステムのDRAMに展開し、前記ブートイメージが展開された前記DRAMをセルフリフレッシュ状態に移行させるメイン制御手段、を含み、
    前記サブシステムは、
    前記情報処理装置が前記省電力状態から復帰する場合に、前記DRAMのセルフリフレッシュ状態を解除し、セルフリフレッシュ状態が解除された前記DRAMに展開された前記ブートイメージを実行するサブ制御手段、を含む、
    ことを特徴とする情報処理装置。
  11. 前記サブシステムは、
    前記情報処理装置が前記省電力状態から復帰する場合に前記サブ制御手段が実行するブートプログラムを記憶する記憶手段をさらに備え、
    前記サブ制御手段は、前記情報処理装置が前記省電力状態から復帰する場合に、前記記憶手段に記憶される前記ブートプログラムを実行することによって、前記DRAMのセルフリフレッシュ状態を解除して、前記DRAMの前記ブートイメージが展開された位置にアクセスする、ことを特徴とする請求項10に記載の情報処理装置。
  12. 前記記憶手段は、ブートROMである、ことを特徴とする請求項11に記載の情報処理装置。
  13. 前記サブ制御手段は、前記情報処理装置が前記省電力状態から復帰したか電源オフ状態から復帰したかを判断して、前記情報処理装置が前記省電力状態から復帰したと判断した場合には、前記DRAMのセルフリフレッシュ状態を解除し、セルフリフレッシュ状態が解除された前記DRAMに展開された前記ブートイメージを実行する、ことを特徴とする請求項10乃至12の何れか1項に記載の情報処理装置。
  14. 前記メイン制御手段は、前記情報処理装置が電源オフ状態から復帰する場合に、前記サブシステムが実行するブートイメージを前記サブシステムのDRAMに展開し、前記DRAMに展開された前記ブートイメージを実行するよう前記サブ制御手段に指示する、ことを特徴とする請求項10乃至13の何れか1項に記載の情報処理装置。
  15. 前記メイン制御手段は、前記サブ制御手段のリセット状態を解除することによって、前記DRAMに展開されたブートイメージを前記サブ制御手段に実行させる、ことを特徴とする請求項14に記載の情報処理装置。
  16. 前記メインシステムおよび前記サブシステムへの電力供給を制御する電源制御手段をさらに備え、
    前記電源制御手段は、前記サブ制御手段への電力供給を停止することによって前記情報処理装置を前記省電力状態に移行する、ことを特徴とする請求項10乃至15の何れか1項に記載の情報処理装置。
  17. 用紙が画像を形成する画像形成手段をさらに備え、
    前記サブシステムは、前記画像形成手段と通信可能に接続されている、ことを特徴とする請求項10乃至16の何れか1項に記載の情報処理装置。
  18. メインシステムとサブシステムとを備える情報処理装置の制御方法であって、
    前記情報処理装置が省電力状態に移行する前に、前記メインシステムの第1制御手段が、前記サブシステムが実行するブートイメージを前記サブシステムのDRAMに展開する工程と、
    前記第1制御手段が、前記ブートイメージが展開された前記DRAMをセルフリフレッシュ状態に移行させる工程と、
    前記情報処理装置が前記省電力状態から復帰する場合に、前記サブシステムの第2制御手段が、前記DRAMのセルフリフレッシュ状態を解除する工程と、
    前記第2制御手段が、セルフリフレッシュ状態が解除された前記DRAMに展開された前記ブートイメージを実行するよう指示する工程と、
    前記指示に従って、前記サブシステムの第3制御手段が、前記DRAMに展開されたブートイメージを実行する工程と、を有することを特徴とする情報処理装置の制御方法。
  19. メインシステムとサブシステムとを備える情報処理装置の制御方法であって、
    前記情報処理装置が省電力状態に移行する前に、前記メインシステムのメイン制御手段が、前記サブシステムが実行するブートイメージを前記サブシステムのDRAMに展開する工程と、
    前記メイン制御手段が、前記ブートイメージが展開された前記DRAMをセルフリフレッシュ状態に移行させる工程と、
    前記情報処理装置が前記省電力状態から復帰する場合に、前記サブシステムのサブ制御手段が、前記DRAMのセルフリフレッシュ状態を解除する工程と、
    前記サブ制御手段が、セルフリフレッシュ状態が解除された前記DRAMに展開された前記ブートイメージを実行する工程と、を有することを特徴とする情報処理装置の制御方法。
  20. メインシステムとサブシステムとを備える情報処理装置のメインシステムを、
    前記情報処理装置が省電力状態に移行する前に、前記サブシステムが実行するブートイメージを前記サブシステムのDRAMに展開する手段と、
    前記ブートイメージが展開された前記DRAMをセルフリフレッシュ状態に移行させる手段と、して機能させ、
    前記サブシステムを、
    前記情報処理装置が前記省電力状態から復帰する場合に、前記DRAMのセルフリフレッシュ状態を解除する手段と、
    セルフリフレッシュ状態が解除された前記DRAMに展開された前記ブートイメージを実行するよう指示する手段と、
    前記指示に従って、前記DRAMに展開されたブートイメージを実行する手段と、して機能させるプログラム。
  21. 請求項20に記載のプログラムを記録する記録媒体。
  22. メインシステムとサブシステムとを備える情報処理装置のメインシステムを、
    前記情報処理装置が省電力状態に移行する前に、前記サブシステムが実行するブートイメージを前記サブシステムのDRAMに展開する手段と、
    前記ブートイメージが展開された前記DRAMをセルフリフレッシュ状態に移行させる手段と、して機能させ、
    前記サブシステムを、
    前記情報処理装置が前記省電力状態から復帰する場合に、前記DRAMのセルフリフレッシュ状態を解除する手段と、
    セルフリフレッシュ状態が解除された前記DRAMに展開された前記ブートイメージを実行するする手段と、して機能させるプログラム。
  23. 請求項22に記載のプログラムを記録する記録媒体。
JP2014174492A 2014-08-28 2014-08-28 メインシステムおよびサブシステムを備える情報処理装置 Active JP6570227B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014174492A JP6570227B2 (ja) 2014-08-28 2014-08-28 メインシステムおよびサブシステムを備える情報処理装置
US14/837,649 US10248432B2 (en) 2014-08-28 2015-08-27 Information processing apparatus including main system and subsystem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014174492A JP6570227B2 (ja) 2014-08-28 2014-08-28 メインシステムおよびサブシステムを備える情報処理装置

Publications (3)

Publication Number Publication Date
JP2016051925A true JP2016051925A (ja) 2016-04-11
JP2016051925A5 JP2016051925A5 (ja) 2017-10-05
JP6570227B2 JP6570227B2 (ja) 2019-09-04

Family

ID=55402581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014174492A Active JP6570227B2 (ja) 2014-08-28 2014-08-28 メインシステムおよびサブシステムを備える情報処理装置

Country Status (2)

Country Link
US (1) US10248432B2 (ja)
JP (1) JP6570227B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10656954B2 (en) 2016-11-10 2020-05-19 Canon Kabushiki Kaisha Information processing apparatus, activation method of information processing apparatus, and storage medium
JP2020123107A (ja) * 2019-01-30 2020-08-13 セイコーエプソン株式会社 電子機器及び回路基板
JP2020127184A (ja) * 2019-02-06 2020-08-20 キヤノン株式会社 Pciデバイスに接続される省電力状態に移行可能なデバイスを備える電子機器およびその制御方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6049781B2 (ja) * 2015-02-25 2016-12-21 キヤノン株式会社 画像形成装置、制御方法、及びプログラム
JP6458582B2 (ja) * 2015-03-20 2019-01-30 富士ゼロックス株式会社 情報処理装置及び情報処理プログラム
JP6953211B2 (ja) * 2017-07-18 2021-10-27 キヤノン株式会社 情報処理装置及び情報処理装置の制御方法
JP7379020B2 (ja) * 2019-08-28 2023-11-14 キヤノン株式会社 情報処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011022973A (ja) * 2009-07-21 2011-02-03 Fuji Xerox Co Ltd 情報処理装置、画像処理システム、及びプログラム
JP2014116888A (ja) * 2012-12-12 2014-06-26 Fuji Xerox Co Ltd 画像形成装置、情報処理装置およびプログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149888B1 (en) * 2000-09-29 2006-12-12 Intel Corporation Method and apparatus for booting the operating environment of an autonomous subsystem in a computer based system without involvement of the main operating system
CN1251105C (zh) * 2001-01-31 2006-04-12 株式会社日立制作所 数据处理系统和数据处理器
JP2006099704A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 情報処理装置および起動制御方法
US20070011200A1 (en) * 2005-07-06 2007-01-11 Lg Electronics Inc. Operating auxiliary apparatus
JP4748057B2 (ja) * 2006-12-28 2011-08-17 ソニー株式会社 情報処理装置、起動方法、およびプログラム
KR20100066576A (ko) * 2007-10-04 2010-06-17 오픈픽 인크. 펌웨어 이미지 갱신 및 관리
JP5207792B2 (ja) 2008-02-19 2013-06-12 キヤノン株式会社 情報処理装置及び情報処理方法
US9104420B2 (en) * 2011-08-09 2015-08-11 Samsung Electronics Co., Ltd. Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller
JP5807657B2 (ja) * 2013-05-20 2015-11-10 コニカミノルタ株式会社 画像形成装置、起動制御方法および起動制御プログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011022973A (ja) * 2009-07-21 2011-02-03 Fuji Xerox Co Ltd 情報処理装置、画像処理システム、及びプログラム
JP2014116888A (ja) * 2012-12-12 2014-06-26 Fuji Xerox Co Ltd 画像形成装置、情報処理装置およびプログラム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10656954B2 (en) 2016-11-10 2020-05-19 Canon Kabushiki Kaisha Information processing apparatus, activation method of information processing apparatus, and storage medium
JP2020123107A (ja) * 2019-01-30 2020-08-13 セイコーエプソン株式会社 電子機器及び回路基板
US11126253B2 (en) 2019-01-30 2021-09-21 Seiko Epson Corporation Electronic device and circuit substrate
JP2020127184A (ja) * 2019-02-06 2020-08-20 キヤノン株式会社 Pciデバイスに接続される省電力状態に移行可能なデバイスを備える電子機器およびその制御方法
JP7374588B2 (ja) 2019-02-06 2023-11-07 キヤノン株式会社 Pciデバイスに接続される省電力状態に移行可能なデバイスを備える電子機器およびその制御方法

Also Published As

Publication number Publication date
US20160062775A1 (en) 2016-03-03
US10248432B2 (en) 2019-04-02
JP6570227B2 (ja) 2019-09-04

Similar Documents

Publication Publication Date Title
JP6570227B2 (ja) メインシステムおよびサブシステムを備える情報処理装置
JP5780769B2 (ja) データ処理装置、その制御方法およびプログラム、並びに記憶媒体
KR101636184B1 (ko) 화상 형성 장치, 화상 형성 장치의 제어 방법 및 컴퓨터 판독가능 기록매체
CN110730276B (zh) 打印装置及打印装置的控制方法
US9965291B2 (en) Information processing apparatus enabling high-speed start-up, control method therefor, and storage medium storing control program therefor
US20150062613A1 (en) Image forming apparatus capable of preventing data leakage and control method therefor, and storage medium
KR101596095B1 (ko) 인쇄 장치 및 기록 매체
KR101285204B1 (ko) 정보 처리장치 및 정보 처리장치의 제어방법
US20150304516A1 (en) Image forming apparatus and control method therefor
JP2018078485A (ja) 情報処理装置および情報処理装置の起動方法
US9785221B2 (en) Power control of a plurality of functional units
JP6362326B2 (ja) 印刷装置及び印刷装置の制御方法
JP2016110513A (ja) 情報処理装置、情報処理装置の制御方法、プログラムおよび記録媒体
JP2015215684A (ja) 情報処理装置及び情報処理プログラム
JP5011780B2 (ja) 情報処理装置、及びその起動方法
JP2013200602A (ja) 画像処理装置
JP2016126544A (ja) 情報処理装置、情報処理装置の制御方法、及びプログラム
JP2016110515A (ja) 情報処理装置、情報処理装置の制御方法、プログラム
JP2016115075A (ja) 処理システム、処理システムの制御方法
JP2008276557A (ja) 通信制御装置、画像形成装置、通信制御方法及び通信制御プログラム
JP7313840B2 (ja) 情報処理装置および情報処理装置の制御方法、ならびにプログラム
JP6661585B2 (ja) 情報処理装置
JP6699428B2 (ja) 電子装置および画像処理装置
JP6171505B2 (ja) 情報処理装置およびプログラム
JP5943887B2 (ja) 画像形成装置及び画像形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170825

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190806

R151 Written notification of patent or utility model registration

Ref document number: 6570227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151