JP2016051925A5 - - Google Patents

Description

本発明の情報処理装置は、メインシステムとサブシステムとを備え、前記サブシステムは前記メインシステムから送信されたブートプログラムを実行する情報処理装置であって、前記メインシステムは、前記情報処理装置が省電力状態に移行する前に、前記ブートプログラムを前記サブシステムのメモリに送信する第１制御手段、を含み、前記サブシステムは、前記省電力状態から復帰するときに、前記メモリに記憶された前記ブートプログラムを実行する第２制御手段、を含む、ことを特徴とする情報処理装置。

Claims (19)

1. メインシステムとサブシステムとを備え、前記サブシステムは前記メインシステムから送信されたブートプログラムを実行する情報処理装置であって、
   前記メインシステムは、
   前記情報処理装置が省電力状態に移行する前に、前記ブートプログラムを前記サブシステムのメモリに送信する第１制御手段、を含み、
   前記サブシステムは、
   前記省電力状態から復帰するときに、前記メモリに記憶された前記ブートプログラムを実行する第２制御手段、を含む、
   ことを特徴とする情報処理装置。
2. 前記メモリは、ＤＲＡＭであって、
   前記省電力状態では、前記ＤＲＡＭはセルフリフレッシュ状態になる、ことを特徴とする請求項１に記載の情報処理装置。
3. 前記サブシステムは、
   前記第２制御手段とは異なる第３制御手段と、
   前記第３制御手段が実行するブートプログラムを記憶する記憶手段と、をさらに含み、
   前記第３制御手段は、前記省電力状態から復帰するときに、前記記憶手段に記憶された前記ブートプログラムを実行し、前記第２制御手段に前記メモリに記憶された前記ブートプログラムを実行するよう指示する、ことを特徴とする請求項１又は２に記載の情報処理装置。
4. 前記記憶手段は、ブートＲＯＭである、ことを特徴とする請求項３に記載の情報処理装置。
5. 前記第３制御手段は、前記省電力状態から復帰するときに、前記第２制御手段のリセット状態を解除し、リセット状態が解除された前記第２制御手段は、前記メモリに記憶されたブートプログラムを実行する、ことを特徴とする請求項３又は４に記載の情報処理装置。
6. 前記第３制御手段は、前記情報処理装置が前記省電力状態から復帰したか電源オフ状態から起動したかを判断して、前記情報処理装置が前記省電力状態から復帰したと判断したときに、前記メモリに記憶された前記ブートプログラムを実行するよう指示する、ことを特徴とする請求項３乃至５の何れか１項に記載の情報処理装置。
7. 前記第１制御手段は、前記第３制御手段のリセット状態を解除し、前記第３制御手段は、前記記憶手段に記憶された前記ブートプログラムを実行する、ことを特徴とする請求項６に記載の情報処理装置。
8. 前記第１制御手段は、前記情報処理装置が電源オフ状態から起動するときに、前記ブートプログラムを前記メモリに送信し、前記第２制御手段は、前記メモリに記憶された前記ブートプログラムを実行する、ことを特徴とする請求項１乃至７の何れか１項に記載の情報処理装置。
9. 前記メインシステムおよび前記サブシステムへの電力供給を制御する電源制御手段をさらに備え、
   前記電源制御手段は、前記省電力状態に移行するときに、前記第２制御手段への電力供給を停止する、ことを特徴とする請求項１乃至８の何れか１項に記載の情報処理装置。
10. 用紙が画像を形成する画像形成手段をさらに備え、
    前記サブシステムは、前記画像形成手段と通信可能に接続されている、ことを特徴とする請求項１乃至９の何れか１項に記載の情報処理装置。
11. メインシステムとサブシステムとを備え、前記サブシステムは前記メインシステムから送信されたブートプログラムを実行する情報処理装置であって、
    前記メインシステムは、
    前記情報処理装置が省電力状態に移行する前に、前記ブートプログラムを前記サブシステムのＤＲＡＭに送信し、前記ブートプログラムが記憶された前記ＤＲＡＭをセルフリフレッシュ状態に移行させるメイン制御手段、を含み、
    前記サブシステムは、
    前記情報処理装置が前記省電力状態から復帰するときに、セルフリフレッシュ状態が解除された前記ＤＲＡＭに記憶された前記ブートプログラムを実行する第１サブ制御手段、を含む、
    ことを特徴とする情報処理装置。
12. 前記サブシステムは、
    前記第１サブ制御手段とは異なる第２サブ制御手段と、
    前記第２サブ制御手段が実行するブートプログラムを記憶する記憶手段と、をさらに備え、
    前記第２サブ制御手段は、前記省電力状態から復帰するときに、前記記憶手段に記憶された前記ブートプログラムを実行し、前記ＤＲＡＭのセルフリフレッシュ状態を解除して、前記第１サブ制御手段に前記ＤＲＡＭに記憶された前記ブートプログラムを実行するよう指示する、ことを特徴とする請求項１１に記載の情報処理装置。
13. 前記記憶手段は、ブートＲＯＭである、ことを特徴とする請求項１２に記載の情報処理装置。
14. 前記第２サブ制御手段は、前記情報処理装置が前記省電力状態から復帰したか電源オフ状態から起動したかを判断して、前記情報処理装置が前記省電力状態から復帰したと判断したときに、前記ＤＲＡＭのセルフリフレッシュ状態を解除し、前記第１サブ制御手段に前記ＤＲＡＭに記憶された前記ブートプログラムを実行するよう指示する、ことを特徴とする請求項１２又は１３に記載の情報処理装置。
15. 前記メイン制御手段は、前記情報処理装置が電源オフ状態から復帰するときに、前記サブシステムが実行するブートプログラムを前記サブシステムのＤＲＡＭに送信し、前記ＤＲＡＭに記憶された前記ブートプログラムを実行するよう指示する、ことを特徴とする請求項１１乃至１４の何れか１項に記載の情報処理装置。
16. 前記メインシステムおよび前記サブシステムへの電力供給を制御する電源制御手段をさらに備え、
    前記電源制御手段は、前記省電力状態に移行するときに、前記第１サブ制御手段への電力供給を停止する、ことを特徴とする請求項１１乃至１５の何れか１項に記載の情報処理装置。
17. 用紙が画像を形成する画像形成手段をさらに備え、
    前記サブシステムは、前記画像形成手段と通信可能に接続されている、ことを特徴とする請求項１１乃至１６の何れか１項に記載の情報処理装置。
18. メインシステムとサブシステムとを備え、前記サブシステムは前記メインシステムから送信されたブートプログラムを実行する情報処理装置の制御方法であって、
    前記情報処理装置が省電力状態に移行する前に、前記サブシステムが実行するブートプログラムを前記サブシステムのメモリに送信する工程と、
    前記情報処理装置が前記省電力状態から復帰するときに、前記サブシステムが前記メモリに記憶された前記ブートプログラムを実行する工程と、を有することを特徴とする情報処理装置の制御方法。
19. メインシステムとサブシステムとを備え、前記サブシステムは前記メインシステムから送信されたブートプログラムを実行する情報処理装置の制御方法であって、
    前記情報処理装置が省電力状態に移行する前に、前記サブシステムが実行するブートプログラムを前記サブシステムのＤＲＡＭに送信する工程と、
    前記ブートプログラムが記憶された前記ＤＲＡＭをセルフリフレッシュ状態に移行させる工程と、
    前記情報処理装置が前記省電力状態から復帰するときに、前記ＤＲＡＭのセルフリフレッシュ状態を解除する工程と、
    前記サブ制御手段が、セルフリフレッシュ状態が解除された前記ＤＲＡＭに記憶された前記ブートプログラムを実行する工程と、を有することを特徴とする情報処理装置の制御方法。