JP6458582B2 - 情報処理装置及び情報処理プログラム - Google Patents

情報処理装置及び情報処理プログラム Download PDF

Info

Publication number
JP6458582B2
JP6458582B2 JP2015058635A JP2015058635A JP6458582B2 JP 6458582 B2 JP6458582 B2 JP 6458582B2 JP 2015058635 A JP2015058635 A JP 2015058635A JP 2015058635 A JP2015058635 A JP 2015058635A JP 6458582 B2 JP6458582 B2 JP 6458582B2
Authority
JP
Japan
Prior art keywords
main
unit
sub
program
network interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015058635A
Other languages
English (en)
Other versions
JP2016177673A (ja
Inventor
久二 平松
久二 平松
祐一 河田
祐一 河田
貴徳 福岡
貴徳 福岡
圭 波多野
圭 波多野
匡正 酒巻
匡正 酒巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2015058635A priority Critical patent/JP6458582B2/ja
Priority to US14/814,614 priority patent/US20160277324A1/en
Priority to CN201510546915.7A priority patent/CN105988552B/zh
Publication of JP2016177673A publication Critical patent/JP2016177673A/ja
Application granted granted Critical
Publication of JP6458582B2 publication Critical patent/JP6458582B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/65Re-configuration of fast packet switches
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3243Power saving in microcontroller unit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3293Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)
  • Facsimiles In General (AREA)

Description

本発明は、情報処理装置及び情報処理プログラムに関する。
近年、メインCPU(Central Process Unit)と、該メインCPUよりも消費電力の低いサブCPUを設けることによって、消費電力を低減する装置が提案されている。例えば、下記特許文献1には、ネットワークインタフェースから所定の入力に応じて、メインCPU(Central Process Unit)が動作する通常動作モードと、該メインCPUよりも消費電力の低いサブCPUが動作する省エネルギーモードを切り替えることによって消費電力を軽減する点が開示されている。
特開2004−5029号公報
メインCPUとサブCPUを有する装置において、サブCPUは、PHYデバイス(物理層デバイス)のインタフェースに対して、ネットワークリンクスピード等の設定処理を行うが、当該処理を行うためには、サブCPUが動作するために必要なプログラムがメモリに書かれている必要がある。その為、装置が起動する際に、サブCPUを動作させるためのメモリにプログラムを書き込む必要があるが、書き込み時間分だけ起動時間が遅延する。
本発明の目的は、ネットワーク制御を行うサブCPUを動作させるためのプログラムをサブCPU内蔵のメモリに書き込むことなく、メインCPUが省エネコントローラ内の初期設定を行うようにすることによって、起動時の書き込み時間を省略し、起動時間を短縮することにある。
請求項1に記載の情報処理装置は、ネットワークインタフェースと、電源が供給されることによって起動し、予め設定された第1プログラムに基づいて演算を行う主演算手段と、前記主演算手段によって書き込まれた第2プログラムに基づいて演算を行う副演算手段と、前記ネットワークインタフェースと、前記主演算手段または前記副演算手段の間で行われるデータの通信経路を前記副演算手段の制御によって切り替えるデータ切り替え手段と、を有し、前記データ切り替え手段は、初期状態において、前記ネットワークインタフェースと前記主演算手段の間で前記データの通信を行うように構成される、ことを特徴とする。
請求項2に記載の情報処理装置は、請求項1の情報処理装置において、さらに、前記ネットワークインタフェースと、前記主演算手段または前記副演算手段の間で通信される前記ネットワークインタフェースに対する設定信号の経路を、前記主演算手段の制御によって切り替える設定信号切り替え手段、を有することを特徴とする。
請求項3に記載の情報処理装置は、請求項1または2の情報処理装置において、さらに、前記第1プログラムが書き込まれる主演算用記憶手段と、前記第1プログラムが前記主演算用記憶手段に既に書き込まれているか否かを判定する判定手段と、を有し、前記主演算手段は、前記主演算手段が節電状態に移行する際に、前記判定手段が前記第1プログラムが書き込まれていないと判定した場合に、前記第1プログラムを書き込むことを特徴とする。
請求項4に記載の情報処理装置は、請求項1乃至3のいずれかに記載の情報処理装置において、前記設定信号切り替え手段は、前記電源が投入された後、前記ネットワークインタフェースと前記主演算手段の間で前記設定信号の通信を行うように設定されることを特徴とする。
請求項5に記載の情報処理装置は、請求項1乃至4のいずれかに記載の情報処理装置において、前記設定信号切り替え手段は、前記主演算手段が前記節電状態に移行する際に、前記主演算手段と前記副演算手段の間で前記設定信号の通信を行うように設定され、また、前記ネットワークインタフェースと前記副演算手段の間で前記設定信号の通信を行うように設定される、ことを特徴とする。
請求項6に記載のプログラムは、ネットワークインタフェース、電源が投入されることによって起動し、予め設定された第1プログラムに基づいて演算を行う主演算手段、前記主演算手段によって書き込まれた第2プログラムに基づいて演算を行う副演算手段、及び、前記ネットワークインタフェースと、前記主演算手段または前記副演算手段の間で行われるデータの通信経路を前記副演算手段の制御によって切り替えるデータ切り替え手段、としてコンピュータを機能させるためのプログラムであって、前記データ切り替え手段は、初期状態において、前記ネットワークインタフェースと前記主演算手段の間で前記データの通信を行うように構成される、ことを特徴とする。
請求項1、2及び6に係る発明によれば、情報処理装置が起動する際に、副演算部の動作に用いるプログラムの書き込み時間を省略することによって、起動時間を短縮する。
請求項3に係る発明によれば、主演算部が通常状態から節電状態に移行した後、再度通常状態から復帰する際に、主演算部の動作に用いるプログラムの書き込みを省略することによって、復帰時間を短縮する。
請求項4及び5に係る発明によれば、節電状態であっても、副演算部とネットワークインタフェースの間でデータの通信が行われるとともに、節電状態においては、情報処理装置の消費電力が通常状態と比較して軽減される。
情報処理装置の使用環境について説明するための図である。 情報処理装置の構成について説明するための図である。 省エネコントローラの機能的構成について説明するための図である。 情報処理装置が起動する際に行う処理のフローの一例を示す図である。 情報処理装置が節電状態に移行する際に行う処理のフローの一例を示す図である。 情報処理装置が通常状態に移行する際に行う処理のフローの一例を示す図である。
以下、本発明を実施するための好適な実施の形態を、図面に従って説明する。なお、図面については、同一又は同等の要素には同一の符号を付し、重複する説明については省略する。図1は、本実施の形態における情報処理装置101の使用環境について説明するための図である。図1に示すように、情報処理システム100は、情報処理装置101、ネットワーク102、及び、情報端末103を含み、情報処理装置101と情報端末103は、ネットワーク102を介して通信する。
情報処理装置101は、例えば、CPUやメモリ等で構成され、印刷やスキャナを行う装置であって、ネットワーク102を介して情報端末103と接続される。情報処理装置101の構成の詳細については後述する。
ネットワーク102は、例えば、LAN(Local Area Network)回線同士を接続する広域の通信回線であり、例えば、図1に示すように、LAN回線によって、情報処理装置101と情報端末103を接続する。ここで、LAN回線は、一定の限定された領域内において、機器間に設置する内部ネットワークであってもよいし、インターネットであってもよい。
情報端末103は、例えば、CPUやメモリ等で構成されるPC(Personal Computer)やスマートフォン等であって、入力部104、通信部105、制御部106、記憶部107、表示部108、操作部109、及び、内部バス110を有する。入力部104は、例えば、USB(Universal Serial Bus)ポートや、光学ドライブ等であって、外部からデータを入力される。通信部105は、ネットワーク102を介して、情報処理装置101と情報端末103を接続する。
制御部106は、例えば、CPU、MPU等であって、記憶部107に格納されたプログラムに従って動作する。記憶部107は、例えば、ROMやRAM、ハードディスクなどの情報記録媒体で構成され、制御部106によって実行されるプログラムを保持する情報記録媒体である。また、記憶部107は、例えば、制御部106のワークメモリとしても動作する。
表示部108は、例えば、液晶ディスプレイ、有機ELディスプレイであって、制御部106からの指示に従い、情報を表示する。操作部109は、例えば、複数のボタンやタッチパネル等で構成され、ユーザの指示操作に応じて、当該指示操作の内容を制御部106に出力する。内部バス110は、入力部104、通信部105、制御部106、記憶部107、表示部108、操作部109を相互に接続する。上記通信システムの構成は、一例であってこれに限定されるものではない。例えば、図1においては、1の情報端末103のみを記載しているが、情報端末103は複数であってもよい。
図2は、本実施の形態における情報処理装置101の構成について説明するための図である。図2に示すように、情報処理装置101は、主演算部201、省エネコントローラ202、ROM203(Read Only Memory)、主演算部用DRAM204(Dynamic Random Access Memory)、第1設定信号切り替え部205、第2設定信号切り替え部206、トランジスタ207、及び、ネットワークインタフェース208を含む。
主演算部201は、電源が供給されることによって起動し、予め設定された主演算部用のプログラムに基づいて演算を行う。具体的には、例えば、主演算部201は、情報処理装置101に電源が投入されると、主演算部201に電源が供給されることによって起動する。そして、主演算部201は、ROM203に予め記憶された主演算部用のプログラムをリードし、当該プログラムを主演算部用DRAM204に書き込む。また、起動した状態においては、主演算部201は、主演算部用のプログラムに基づいて演算を行うことによって、主演算部用DRAM204、省エネコントローラ202、第1設定信号切り替え部205、第2設定信号切り替え部206、及び、ネットワークインタフェース208と、設定信号またはデータの通信を行う。
具体的には、例えば、主演算部201は、主演算部用DRAM204、とIIC(Inter-Integrated Circuit)を用いて設定信号の通信を行う。また、例えば、主演算部201は、第1設定信号切り替え部205及び第2設定信号切り替え部206の制御を行う。さらに、主演算部201は、省エネコントローラ202やネットワークインタフェース208との間で、SMI(Serial Management Interface)を用いて設定信号の通信を行い、RGMII(Reduced Gigabit Media Independent Interface)を用いてデータの通信を行う。
また、主演算部201は、主演算部用DRAM204に主演算部用のプログラムが既に書き込まれているか否かを判定し、主演算部201が節電状態に移行する際に、主演算部用のプログラムが書き込まれていないと判定した場合に、主演算部用のプログラムを書き込む。具体的には、例えば、情報処理装置101に電源が投入された直後においては、主演算部用DRAM204にはプログラムが書き込まれていないことから、主演算部201は、ROM203からリードした主演算部用のプログラムを主演算部用DRAM204に書き込む。この場合において、主演算部201は、ROM203から主演算部用のプログラムを読込んだことがあるか否かを表すプログラムロードビットや、情報処理装置101に電源が投入された直後の状態であるか、節電状態から復帰した状態であるかを表すオフフラグレジスタビットを用いて、上記判定を行う。
さらに、主演算部201は、省エネコントローラ202が有する副演算部用RAM302に対して副演算部用のプログラムを書き込む。具体的には、例えば、主演算部201が節電状態に移行する前に、第1設定信号切り替え部205を介して、副演算部用RAM302に対して副演算部用のプログラムを書き込む。なお、副演算部用RAM302については後述する。
なお、主演算部201は、情報処理装置101全体の制御を行なうが、情報処理装置101全体の制御のためには、様々な処理を高速に行なう必要があるため、高機能で高速なCPUを使用することが望ましい。即ち、主演算部201は、後述する副演算部301と比較して高機能・高速であり、消費電力も大きい。
省エネコントローラ202は、主演算部201が節電状態である場合に、ネットワークインタフェース208との間で設定信号またはデータの通信を行う。具体的には、例えば、主演算部201が通常状態である場合には、省エネコントローラ202は、主演算部201とネットワークインタフェース208の間で通信されるデータをパススルーする。また、主演算部201が節電状態である場合には、省エネコントローラ202は、主演算部201の代わりにネットワークインタフェース208との間で設定信号またはデータの通信を行う。さらに、省エネコントローラ202は、主演算部用DRAM204のセルフリフレッシュ機能を有効とするか無効とするか制御する。省エネコントローラ202の詳細については後述する。
ROM203は、主演算部用のプログラムを格納するメモリである。具体的には、例えば、ROM203は、EEPROM等の不揮発性メモリであって、主演算部201が起動する為のプログラム、及び、主演算部用が、省エネコントローラ202、第1設定信号切り替え部205、及び、第2設定信号切り替え部206に対して、設定信号またはデータの通信を行うためのプログラムを格納する。
主演算部用DRAM204は、主演算部201に接続されたメインワークRAMである。具体的には、例えば、主演算部用DRAM204は、主演算部201が演算を行う際のバッファや、ネットワークインタフェース208から取得したデータの一時的な格納などに利用される。なお、主演算部用DRAM204は、リフレッシュをおこなう回路を内蔵し、一定の命令と電力を与えれば自動的にリフレッシュがおこなわれる機能(以降、セルフリフレッシュ機能)を有していることが望ましい。例えば、主演算部用DRAM204は、主演算部201が出力するCKE信号がHighである場合にセルフリフレッシュ機能を無効とし、主演算部201が出力するCKE信号がLowである場合にセルフリフレッシュ機能を有効とする機能を有することが望ましい。
第1設定信号切り替え部205、及び、第2設定信号切り替え部206は、ネットワークインタフェース208と、主演算部201または副演算部301の間で通信されるネットワークインタフェース208に対する設定信号の経路を、主演算部201の制御によって切り替える。具体的には、第1設定信号切り替え部205、及び、第2設定信号切り替え部206は、それぞれ2対1のマルチプレクサで実現し、主演算部201から切り替え信号を用いて切り替え制御をおこなう。例えば、第1設定信号切り替え部205は、主演算部201の制御によって、主演算部201のネットワークインタフェース208に対する設定信号の入出力端子の接続先を、第2設定信号切り替え部206、または、省エネコントローラ202に切り替える。また、第2設定信号切り替え部206は、主演算部201の制御によって、ネットワークインタフェース208に対する設定信号の入出力端子の接続先を、第1設定信号切り替え部205、または、省エネコントローラ202に切り替える。
また、設定信号切り替え部は、情報処理装置101に電源が投入された直後の状態においては、ネットワークインタフェース208と主演算部201の間で設定信号の通信を行うように設定される。そして、信号切り替え部は、主演算部201が節電状態に移行する際に、主演算部201と省エネコントローラ202間、および省エネコントローラ202とネットワークインタフェース208間でそれぞれ設定信号の通信を行うように設定され、主演算部201が節電状態から通常状態に復帰する後もこの通信経路を維持する。上記のように、設定信号の通信経路は、主演算部201の状態に応じて変更される。
なお、後述の説明のため、図2に示すように、第1設定信号切り替え部205の主演算部201と接続する端子をA端子、第1設定信号切り替え部205の第2設定信号切り替え部206と接続する端子をB端子、第1設定信号切り替え部205の省エネコントローラ202と接続する端子をC端子と呼ぶこととする。同様に、第2設定信号切り替え部206のネットワークインタフェース208と接続する端子をA端子、第2設定信号切り替え部206の第1設定信号切り替え部205と接続する端子をB端子、第2設定信号切り替え部206の省エネコントローラ202と接続する端子をC端子と呼ぶこととする。
トランジスタ207は、省エネコントローラ202の指示に基づいて、主演算部用DRAM204のセルフリフレッシュ機能を有効とするか無効とするか制御する。具体的には、例えば、省エネコントローラ202のCKE_LOW信号がHighである場合、トランジスタ207は、CKE信号を強制的にLowとすることにより、主演算部用DRAM204のセルフリフレッシュ機能を有効とする。すなわち、主演算部201が節電状態である場合、主演算部201が出力するCKE信号は不定となるが、当該場合であっても、トランジスタ207は、CKE信号を強制的にLowとすることにより、主演算部用DRAM204のセルフリフレッシュ機能を有効とする。なお、図2においては、トランジスタ207を用いてセルフリフレッシュモードの制御を行う場合について説明したが、主演算部201が節電状態であっても、省エネコントローラ202の指示によって主演算部用DRAM204のセルフリフレッシュ機能を有効とする機能を有するように構成すれば、トランジスタ207を用いない構成としてもよい。
ネットワークインタフェース208は、情報処理装置101に接続される情報端末103と有線データ通信を行うインタフェースである。具体的には、例えば、ネットワークインタフェース208は、physical layer device(PHY)により構成される。
続いて、省エネコントローラ202の詳細について説明する。図3は、本実施の形態における省エネコントローラ202の構成について説明するための図である。図3に示すように、省エネコントローラ202は、副演算部301、副演算部用RAM302、データ切り替え部303、第1データインタフェース304、第2データインタフェース305、シリアル制御部306、汎用IOポート307、及び、コントローラ内部バス308を含む。
副演算部301は、主演算部201によって書き込まれた副演算部用のプログラムに基づいて演算を行う。具体的には、例えば、まず、副演算部301は、主演算部201が送信したリセット解除信号を取得することによって起動する。そして、副演算部301は、主演算部201によって副演算部用RAM302に書き込まれた副演算部用のプログラムに基づいて演算を行うことによって、副演算部用RAM302、データ切り替え部303、シリアル制御部306、汎用IOポート307、及び、ネットワークインタフェース208に対して、設定信号またはデータの通信を行う。なお、副演算部301は、情報端末103との通信のためには高速な動作を行う必要がないことから、主演算部201と比較して、消費電力が小さいCPUが用いられる。
副演算部用RAM302は、副演算部301に接続されたメインワークRAMである。具体的には、例えば、副演算部用RAM302は、副演算部301が演算を行う際のバッファや、ネットワークインタフェース208から取得したデータの一時的な格納などに利用される。
データ切り替え部303は、ネットワークインタフェース208と、主演算部201または副演算部301の間で行われるデータの通信経路を副演算部301の制御によって切り替える。具体的には、例えば、データ切り替え部303は、主演算部201が節電状態に移行する際に、ネットワークインタフェース208と副演算部301の間でデータの通信を行うように設定され、主演算部201が節電状態から通常状態に復帰する際に、副演算部301が副演算部用RAM302内に一時的に格納したデータを主演算部201に転送するように設定されたのち、ネットワークインタフェース208と主演算部201の間でデータの通信を行うように設定される。また、データ切り替え部303は、初期状態において、ネットワークインタフェース208と主演算部201の間でデータの通信を行うように構成される。ここで、データ切り替え部303は、初期状態において、副演算部301の指示がない場合であってもネットワークインタフェース208と主演算部201の間でデータの通信を行うように、ハードウェアによって構成されることが望ましい。
第1データインタフェース304は、省エネコントローラ202が主演算部201とデータの通信を行うインタフェースである。また、第1データインタフェース304は、主演算部201とデータを通信する際のバッファとしての機能を有する。
第2データインタフェース305は、省エネコントローラ202がネットワークインタフェース208とデータの通信を行うインタフェースである。また、第2データインタフェース305は、第1データインタフェース304と同様に、主演算部201とデータを通信する際のバッファとしての機能を有する。
シリアル制御部306は、副演算部301が主演算部201及びネットワークインタフェース208との間で、ネットワークインタフェース208に対する設定信号を通信するためのインタフェースである。具体的には、例えば、シリアル制御部306は、主演算部201が副演算部用RAM302に副演算部用のプログラムを書き込む際に、主演算部201との間で副演算部用のプログラムを通信するためのインタフェースとして動作する。また、例えば、シリアル制御部306は、副演算部301がネットワークインタフェース208との間で、SMI( Serial Management Interface)を用いて設定信号の通信を行う際のインタフェースとして動作する。
汎用IOポート307は、副演算部301が省エネコントローラ202に接続されたデバイスとの間で、設定信号を通信するためのインタフェースである。具体的には、例えば、汎用IOポート307は、副演算部301がトランジスタ207に対してCKE_LOW信号を出力する際のインタフェースとして動作する。コントローラ内部バス308は、副演算部301、データ切り替え部303、シリアル制御部306、副演算部用RAM302、汎用IOポート307を相互に接続する。
図2及び3に示した情報処理装置101の構成は、一例であってこれに限定されるものではない。
続いて、情報処理装置101が行う処理のフローについて、図4乃至図6を用いて説明する。まず、図4は、本発明の実施の形態において、主演算部201が起動する際に行われる処理フローである。なお、下記のフローは一例であって、本実施の形態はこれに限定されるものではない。
まず、情報処理装置101に電源が投入されることによって、主演算部201は、電源が供給され起動する。具体的には、例えば、ユーザが情報処理装置101の電源スイッチをONにすることによって、主演算部201は起動する(S401)。なお、この時点において、副演算部301にも電源が供給されるが、副演算部301は、初期状態においてリセット状態となる。また、主演算部201が主演算部用DRAM204を制御するために用いる設定情報(以下、DRAM設定信号と呼ぶ)には、初期値が設定される。
次に、第1設定信号切り替え部205、及び、第2設定信号切り替え部206は、ネットワークインタフェース208と、主演算部201の間で設定信号が通信されるように、設定信号の経路を切り替える。具体的には、例えば、第1設定信号切り替え部205、及び、第2設定信号切り替え部206は、初期状態において、それぞれA端子とB端子がショートされるように構成される。なお、S402は、S404の後に実行され、第1設定信号切り替え部205、及び、第2設定信号切り替え部206が、主演算部201によって制御されるようにしてもよい。具体的には、主演算部201は、主演算部201とネットワークインタフェース208の間で設定信号の通信されるように、第1設定信号切り替え部205、及び、第2設定信号切り替え部206を制御してもよい。すなわち、主演算部201は、第1設定信号切り替え部205、及び、第2設定信号切り替え部206に対して、それぞれA端子とB端子がショートされるように制御してもよい。
続いて、主演算部201は、主演算部用のプログラムをROM203からリードする(S403)。そして、主演算部201は、S403においてリードした主演算部用のプログラムを主演算部用DRAM204に書き込む(S404)。
次に、主演算部201は、ネットワークリンク情報を取得する。具体的には、例えば、主演算部201は、ネットワークインタフェース208との間で、SMIを用いて、ネットワークインタフェース208のリンク速度やクロック周波数等のネットワークリンク情報をネットワークインタフェース208から取得する(S405)。
続いて、主演算部201は、主演算部201と副演算部301の間で設定信号が通信されるように、第1設定信号切り替え部205を制御する(S406)。すなわち、主演算部201は、第1設定信号切り替え部205に対して、A端子とC端子がショートされるように制御する。そして、主演算部201は、省エネコントローラ202に対して、ネットワークリンク情報を設定する(S407)。具体的には、例えば、主演算部201は、S405において取得したネットワークリンク情報を、シリアル制御部306を介して、第1データインタフェース304および第2データインタフェース305に設定する。
なお、既に説明したように、データ切り替え部303は、初期状態において、ネットワークインタフェース208と主演算部201の間でデータの通信を行うように構成される。従って、上記のフローによって主演算部201の起動が完了すると、節電状態に移行するまでは、主演算部201が、ネットワークインタフェース208との間でデータの通信を行う。すなわち、副演算部用RAM302に副演算部用プログラムが書き込まれていない状態であっても、主演算部201がネットワークインタフェース208との間でデータの通信を行うことによって、起動時間が短縮される。
続いて、図5は、本発明の実施の形態において、主演算部201が節電状態に移行し、副演算部301のリセット状態が解除される際に行われる処理フローである。なお、情報処理装置101の電源が投入された後、プログラムロードビット及びオフフラグレジスタビットはそれぞれ0に設定されているものとする。
まず、主演算部201は、節電状態へ移行するための条件を取得する(S501)。具体的には、例えば、予め設定された時間の間、ユーザによる情報処理装置101に対する操作がない場合に、主演算部201は、節電状態へ移行するための条件を取得する。また、例えば、ユーザが情報処理装置101に対して、明示的に節電状態へ移行する指示を行った場合に、主演算部201は、節電状態へ移行するための条件を取得してもよい。
次に、プログラムロードビットが0である場合にS503へ進み、プログラムロードビットが1である場合にS506へ進む(S502)。すなわち、主演算部201が起動した後、主演算部201が、ROM203から主演算部用のプログラムを読込んだことがない場合にS503へ進み、主演算部201が、ROM203から主演算部用のプログラムを読込んだことがある場合にS506へ進む。
S502において、プログラムロードビットが0である場合に、主演算部201は、副演算部用RAM302に対して副演算部用のプログラムを書き込む(S503)。そして、主演算部201は、プログラムロードビットに対して1をセットする(S504)。さらに、主演算部201は、副演算部301とネットワークインタフェース208の間で設定信号が通信されるように、第2設定信号切り替え部206を制御する(S505)。すなわち、主演算部201は、第2設定信号切り替え部206に対して、A端子とC端子がショートされるように制御する。
続いて、S502において、プログラムロードビットが1である場合、及び、S505において、主演算部201が第2設定信号切り替え部206を制御した後、主演算部201は、副演算部301に対して、Lowというスリープ信号を送信する(S506)。
次に、主演算部201は、オフフラグレジスタビットに対して1をセットする(S507)。ここで、オフフラグレジスタビットは、情報処理装置101に電源が投入された直後の状態であるか、節電状態から復帰した状態であるかを表すデータであるため、S507の後で1がセットされる。なお、S507のステップは、S501以降であって、S513の前であれば、いつ行われても構わない。そして、主演算部201は、主演算部用DRAM204のセルフリフレッシュ機能を有効とするために、LowというCKE信号を出力する(S508)。
一方、S506において、Lowというスリープ信号を取得した副演算部301は、リセット状態を解除する(S509)。そして、リセット状態が解除された副演算部301は、副演算部用RAM302とネットワークインタフェース208の間でデータが通信されるように、データ切り替え部を制御する(S510)。さらに、副演算部301は、主演算部201の電源がオフ状態であっても、主演算部用DRAM204のセルフリフレッシュ機能を有効とするために、HighというCKE_LOW信号を出力する(S511)。
続いて、副演算部301は、主演算部への電源を遮断する信号を電源回路に出力する(S512)。そして、主演算部201が当該信号を取得すると、主演算部201に供給される電源は遮断される(513)。
以上のように、主演算部201に供給される電源が遮断され、副演算部301のリセット状態が解除されることによって、ネットワークインタフェース208との設定信号及びデータの通信を行う演算部が、主演算部201から副演算部301に切り替えられる。従って、情報処理装置101の消費電力は、通常状態と比較して、軽減される。また、節電状態において、ネットワークインタフェース208がネットワーク102からデータを取得した場合、副演算部301は、当該データを、副演算部用RAM302に一時的に書き込む。なお、上記のフローは一例であって、本実施の形態はこれに限定されるものではない。
続いて、図6は、本発明の実施の形態において、主演算部201が節電状態から通常状態に復帰し、副演算部301がリセット状態に移行する際に行われる処理フローである。
まず、主演算部201は、通常状態へ移行するための条件を取得する(S601)。具体的には、例えば、ユーザが情報処理装置101に対して、節電状態を解除する指示を行った場合に、副演算部301は、通常状態へ復帰するための条件を取得する。あるいは、ネットワークインタフェース208から受信したデータが自局宛の処理すべきデータであると、副演算部301が判断した場合に、副演算部301は通常状態へ復帰するための条件を取得する。
次に、副演算部301からの指示(S602)により、主演算部201は、電源が供給される(S603)。そして、電源が供給された主演算部201は、ROM203から主演算部用プログラムをリードする(S604)。さらに、主演算部201は、主演算部用DRAM204の設定信号の初期化を行う(S605)。ここで、主演算部用DRAM204の設定信号にはCKE信号が含まれ、主演算部201は、LowというCKE信号を出力する。
続いて、主演算部201は、副演算部301に対してHighというスリープ信号を出力する(S606)。そして、副演算部301は、当該信号を取得すると、トランジスタ207に対してLowというCKE_LOW信号を出力し(S607)、主演算部用DRAM204のセルフリフレッシュ機能を無効にするとともに、主演算部201に対して、副演算部301による主演算部用DRAM204の強制セルフリフレッシュモードが解除されたことを通知する信号を出力する(S608)。これを受け、主演算部201は主演算部用DRAM204に対するCKE信号をHighとし、主演算部用DRAM204のセルフリフレッシュモードを解除する。
次に、オフフラグレジスタビットが0である場合S611へ進み、オフフラグレジスタビットが1である場合S612へ進む(S610)。オフフラグレジスタビットが0である場合、情報処理装置101に電源が投入された直後の状態であることから、主演算部201は、主演算部用プログラムを主演算部用DRAM204へ書き込む(S611)。また、オフフラグレジスタビットが1である場合、情報処理装置101に節電状態から復帰する途上の状態であり、主演算部用DRAM204にはセルフリフレッシュモードによって保持された主演算部用プログラムが既に書き込まれていることから、主演算部201は、主演算部用プログラムを主演算部用DRAM204へ書き込みを行わない。
続いて、副演算部301は、主演算部201から切り替え指示信号を取得(S612)すると、データ切り替え部303に対して、副演算部用RAM302と主演算部201の間でデータが通信されるように、データ切り替え部を制御する(613)。そして、副演算部301は、節電状態において副演算部用RAM302に書き込んだデータを主演算部201に送信する(S614)。
次に、副演算部301は、データ切り替え部303に対して、主演算部201とネットワークインタフェース208の間でデータが通信されるように、データ号切り替え部を制御する(S615)。また、S614において、副演算部301からデータを取得した主演算部201は、当該データを主演算部用DRAM204に書き込んだ上で、取得したデータに応じた処理を行う。具体的には、例えば、プリントデータであれば、画像形成処理の後、印刷処理を行う。
以上のように、主演算部201が節電状態から通常状態に復帰すると、主演算部201は、節電状態において副演算部301がネットワークインタフェース208から取得したデータを主演算部用DRAM204保持した上で、起動直後の状態と同様にネットワークインタフェース208との間でデータの通信を行う。
本発明は、上記の実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記の実施形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成または同一の目的を達成する構成で置き換えてもよい。具体的には、例えば、上記情報処理装置101の構成やフローは一例であって、これに限定されるものではない。
100 情報処理システム、101 情報処理装置、102 ネットワーク、103 情報端末、104 入力部、105 通信部、106 制御部、107 記憶部、108 表示部、109 操作部、110 内部バス、201 主演算部、202 省エネコントローラ、203 ROM、204 主演算部用DRAM、205 第1設定信号切り替え部、206 第2設定信号切り替え部、207 トランジスタ、208 ネットワークインタフェース、301 副演算部、302 副演算部用RAM、303 データ切り替え部、304 第1データインタフェース、305 第2データインタフェース、306 シリアル制御部、307 汎用IOポート、308 コントローラ内部バス。

Claims (5)

  1. ネットワークインタフェースと、
    電源が供給されることによって起動し、予め設定された第1プログラムに基づいて演算を行う主演算手段と、
    前記主演算手段によって書き込まれた第2プログラムに基づいて演算を行う副演算手段と、
    前記ネットワークインタフェースと、前記主演算手段または前記副演算手段の間で行われるデータの通信経路を前記副演算手段の制御によって切り替えるデータ切り替え手段と、
    前記第1プログラムが書き込まれる主演算用記憶手段と、
    前記第1プログラムが前記主演算用記憶手段に既に書き込まれているか否かを判定する判定手段と、を有し、
    前記データ切り替え手段は、初期状態において、前記ネットワークインタフェースと前記主演算手段の間で前記データの通信を行うように構成され
    前記主演算手段は、前記主演算手段が節電状態に移行する際に、前記判定手段が前記第1プログラムが書き込まれていないと判定した場合に、前記第1プログラムを書き込む、
    ことを特徴とする情報処理装置。
  2. 前記情報処理装置は、さらに、前記ネットワークインタフェースと、前記主演算手段または前記副演算手段の間で通信される前記ネットワークインタフェースに対する設定信号の経路を、前記主演算手段の制御によって切り替える設定信号切り替え手段、を有することを特徴とする請求項1に記載の情報処理装置。
  3. 前記設定信号切り替え手段は、前記電源が投入された後、前記ネットワークインタフェースと前記主演算手段の間で前記設定信号の通信を行うように設定されることを特徴とする請求項に記載の情報処理装置。
  4. 前記設定信号切り替え手段は、前記主演算手段が前記節電状態に移行する際に、前記主演算手段と前記副演算手段の間で前記設定信号の通信を行うように設定され、また、前記ネットワークインタフェースと前記副演算手段の間で前記設定信号の通信を行うように設定される、ことを特徴とする請求項に記載の情報処理装置。
  5. ネットワークインタフェース、
    電源が投入されることによって起動し、予め設定された第1プログラムに基づいて演算を行う主演算手段、
    前記主演算手段によって書き込まれた第2プログラムに基づいて演算を行う副演算手段
    記ネットワークインタフェースと、前記主演算手段または前記副演算手段の間で行われるデータの通信経路を前記副演算手段の制御によって切り替えるデータ切り替え手段、
    前記第1プログラムが書き込まれる主演算用記憶手段、及び、
    前記第1プログラムが前記主演算用記憶手段に既に書き込まれているか否かを判定する判定手段、
    としてコンピュータを機能させるためのプログラムであって、
    前記データ切り替え手段は、初期状態において、前記ネットワークインタフェースと前記主演算手段の間で前記データの通信を行うように構成され
    前記主演算手段は、前記主演算手段が節電状態に移行する際に、前記判定手段が前記第1プログラムが書き込まれていないと判定した場合に、前記第1プログラムを書き込む、
    ことを特徴とするプログラム。
JP2015058635A 2015-03-20 2015-03-20 情報処理装置及び情報処理プログラム Expired - Fee Related JP6458582B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015058635A JP6458582B2 (ja) 2015-03-20 2015-03-20 情報処理装置及び情報処理プログラム
US14/814,614 US20160277324A1 (en) 2015-03-20 2015-07-31 Information processing apparatus,information processing method, and non-transitory computer readable medium
CN201510546915.7A CN105988552B (zh) 2015-03-20 2015-08-31 信息处理装置以及信息处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015058635A JP6458582B2 (ja) 2015-03-20 2015-03-20 情報処理装置及び情報処理プログラム

Publications (2)

Publication Number Publication Date
JP2016177673A JP2016177673A (ja) 2016-10-06
JP6458582B2 true JP6458582B2 (ja) 2019-01-30

Family

ID=56924060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015058635A Expired - Fee Related JP6458582B2 (ja) 2015-03-20 2015-03-20 情報処理装置及び情報処理プログラム

Country Status (3)

Country Link
US (1) US20160277324A1 (ja)
JP (1) JP6458582B2 (ja)
CN (1) CN105988552B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7176204B2 (ja) * 2018-03-12 2022-11-22 オムロン株式会社 演算ユニット、および制御装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5802305A (en) * 1996-05-17 1998-09-01 Microsoft Corporation System for remotely waking a sleeping computer in power down state by comparing incoming packet to the list of packets storing on network interface card
JP4271520B2 (ja) * 2003-07-22 2009-06-03 株式会社リコー 画像形成装置
TWI234110B (en) * 2004-02-05 2005-06-11 Mediatek Inc Method for managing a circuit system during mode-switching procedures
JP2005303978A (ja) * 2004-03-17 2005-10-27 Ricoh Co Ltd ネットワーク制御装置、画像形成装置、画像形成システム、ネットワーク制御方法、コンピュータプログラム及び記録媒体
JP5207792B2 (ja) * 2008-02-19 2013-06-12 キヤノン株式会社 情報処理装置及び情報処理方法
JP4775448B2 (ja) * 2009-01-27 2011-09-21 ブラザー工業株式会社 通信装置
JP2010232895A (ja) * 2009-03-26 2010-10-14 Fuji Xerox Co Ltd 通信制御装置及び情報処理装置
JP5376401B2 (ja) * 2009-07-09 2013-12-25 富士ゼロックス株式会社 情報処理装置、情報処理システム及びプログラム
KR101569030B1 (ko) * 2009-10-14 2015-11-16 삼성전자주식회사 화상형성장치 및 그의 네트워크 연결 방법
JP5699756B2 (ja) * 2011-03-31 2015-04-15 富士通株式会社 情報処理装置及び情報処理装置制御方法
KR101766835B1 (ko) * 2011-05-04 2017-08-09 에스프린팅솔루션 주식회사 화상형성장치 및 그 제어 방법
JP6007529B2 (ja) * 2012-03-14 2016-10-12 富士ゼロックス株式会社 画像形成装置、情報処理装置およびプログラム
JP6157098B2 (ja) * 2012-12-06 2017-07-05 キヤノン株式会社 印刷装置
JP5996513B2 (ja) * 2013-11-27 2016-09-21 京セラドキュメントソリューションズ株式会社 電子機器
JP6570227B2 (ja) * 2014-08-28 2019-09-04 キヤノン株式会社 メインシステムおよびサブシステムを備える情報処理装置
JP6131924B2 (ja) * 2014-09-22 2017-05-24 カシオ計算機株式会社 情報処理装置及び動作制御方法

Also Published As

Publication number Publication date
JP2016177673A (ja) 2016-10-06
CN105988552B (zh) 2019-07-30
US20160277324A1 (en) 2016-09-22
CN105988552A (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
US9916879B2 (en) Semiconductor memory device and I/O control circuit therefor
KR102581206B1 (ko) 센서 데이터를 검출하는 것에 기초하는 임피던스 보상
US11270754B2 (en) Apparatuses and methods for dynamic voltage and frequency switching for dynamic random access memory
KR20170052576A (ko) 메모리와 호스트 시스템 간의 ecc 메타데이터 교환
TWI483265B (zh) 硬體動態快取電源管理
JP2014016782A (ja) 情報処理装置およびプログラム
TW201640497A (zh) 記憶體模組、記憶體模組的模組控制器及記憶體模組的操作方法
US9007863B1 (en) Semiconductor devices
JP6458582B2 (ja) 情報処理装置及び情報処理プログラム
JP2012059178A (ja) Usbハブ装置
US8395483B2 (en) Power controller for an electronic reader device
JP6409590B2 (ja) 情報処理装置及びプログラム
JP2005250650A (ja) マルチレイヤシステム及びクロック制御方法
US9256278B2 (en) Devices and methods for multi-core memory
CN107656708B (zh) 电子设备及其控制方法
JP5422687B2 (ja) 通信処理装置および画像形成装置
JP2016170649A (ja) 情報処理装置、情報処理装置の制御方法
JP5783348B2 (ja) 制御装置、制御プログラム、画像形成装置
KR20160092111A (ko) 선택적으로 동작하는 복수의 디램 장치를 포함하는 메모리 시스템
JP2009301339A (ja) バス制御装置
JP2016218749A (ja) 情報処理装置、情報処理方法、及びプログラム
JP2008217948A (ja) Sdram制御回路及び情報処理装置
JP2016111447A (ja) 機能制御装置、情報処理装置、画像処理装置及び通信確立方法
JP2006240130A (ja) 印刷装置のコントローラ
JP6532240B2 (ja) 情報処理装置およびその制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181210

R150 Certificate of patent or registration of utility model

Ref document number: 6458582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees