CN105988552B - 信息处理装置以及信息处理方法 - Google Patents

信息处理装置以及信息处理方法 Download PDF

Info

Publication number
CN105988552B
CN105988552B CN201510546915.7A CN201510546915A CN105988552B CN 105988552 B CN105988552 B CN 105988552B CN 201510546915 A CN201510546915 A CN 201510546915A CN 105988552 B CN105988552 B CN 105988552B
Authority
CN
China
Prior art keywords
arithmetic element
main arithmetic
main
program
network interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510546915.7A
Other languages
English (en)
Other versions
CN105988552A (zh
Inventor
平松久二
河田祐一
福冈贵德
波多野圭
酒卷匡正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Publication of CN105988552A publication Critical patent/CN105988552A/zh
Application granted granted Critical
Publication of CN105988552B publication Critical patent/CN105988552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/65Re-configuration of fast packet switches
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3243Power saving in microcontroller unit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3293Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)
  • Facsimiles In General (AREA)

Abstract

本发明公开了一种信息处理装置以及信息处理方法,该信息处理装置包括:网络接口、主运算单元、副运算单元以及数据开关。所述主运算单元响应于向其供给的电源而被启动,并基于预设第一程序进行运算操作。所述副运算单元基于由所述主运算单元写入的第二程序进行运算操作。所述数据开关在所述副运算单元的控制下,切换在所述网络接口和所述主运算单元或所述副运算单元之间的数据通信的路径。所述数据开关构成为,在初始状态,在所述网络接口和所述主运算单元之间进行所述数据的通信。

Description

信息处理装置以及信息处理方法
技术领域
本发明涉及一种信息处理装置以及信息处理方法。
背景技术
近年来,已经提出了通过具有中央处理器(CPU)和消耗的电力少于该CPU的副CPU来减少电力消耗的装置。例如,日本专利文献特开2004-5029号公报公开了响应于来自网络接口的特定输入,通过在主CPU操作的通常操作模式和与主CPU相比具有较低电力消耗的副CPU操作的节能模式之间切换来减少电力消耗这一点。
在具有CPU和副CPU的装置中,副CPU进行物理层(PHY)装置的接口的网络连接速度等的设定。为了进行该设定,需要在存储器中写入用于使副CPU操作的程序。因此,需要在存储器中写入用于使副CPU操作的程序,但因此将启动时间延迟写入程序所涉及的时间。
发明内容
本发明的目的在于通过使主CPU进行节能控制器中的初始设定而不需要在副CPU所包括的存储器中写入用于引起副CPU进行网络控制的程序来省略启动时的写入时间并缩短启动时间。
根据本发明的第一方面,提供一种信息处理装置,其包括网络接口、主运算单元、副运算单元以及数据开关。所述主运算单元响应于向其供给的电源而被启动,并给予预设第一程序进行运算操作。所述副运算单元基于由所述主运算单元写入的第二程序进行运算操作。所述数据开关在所述副运算单元的控制下,切换在所述网络接口和所述主运算单元或所述副运算单元之间的数据通信的路径。所述数据开关构成为,在初始状态,在所述网络接口和所述主运算单元之间进行所述数据的通信。
根据本发明的第二方面,所述信息处理装置还包括设定信号开关,其在所述主运算单元的控制下,针对所述网络接口切换设定信号的路径,在所述网络接口和所述主运算单元或所述副运算单元之间进行所述设定信号的通信。
根据本发明的第三方面,所述信息处理装置还包括其中写入有所述第一程序的主运算单元存储器,以及判断单元,其判断所述第一程序是否已经被写入在所述主运算单元存储器中。在所述主运算单元向节电状态转换的过程中,在所述判断单元判断所述第一程序未被写入的情况下,所述主运算单元写入所述第一程序。
根据本发明的第四方面,所述设定信号开关被设定为,在施加所述电源之后,在所述网络接口和所述主运算单元之间进行所述设定信号的通信。
根据本发明的第五方面,所述设定信号开关被设定为,在所述主运算单元向所述节电状态转换的过程中,在所述主运算单元和所述副运算单元之间进行所述设定信号的通信,以及在所述网络接口和所述副运算单元之间进行所述设定信号的通信。
根据本发明的第六方面,提供一种用于使计算机如下发挥功能的图像处理方法:网络接口;主运算单元,其响应于向其供给的电源而被启动,并基于预设第一程序进行运算操作;副运算单元,其基于由所述主运算单元写入的第二程序进行运算操作;以及数据开关,其在所述副运算单元的控制下,切换在所述网络接口和所述主运算单元或所述副运算单元之间的数据通信的路径。所述数据开关构成为,在初始状态,在所述网络接口和所述主运算单元之间进行所述数据的通信。
根据本发明的第一、第二和第六方面,在启动所述信息处理装置时,通过省略涉及写入用于操作所述副运算单元的程序的时间而缩短了启动时间。
根据本发明的第三方面,当所述主运算单元在从通常状态转换至节电状态之后,再次恢复至通常状态时,通过省略写入用于操作所述主运算单元的程序而缩短了恢复时间。
根据本发明的第四和第五方面,即使在节电状态下,也在所述副运算单元和所述网络接口之间进行数据通信,并且在节电状态下,与通常状态相比减少了所述信息处理装置的电力消耗。
附图说明
将基于下列附图详细说明本发明的示例性实施例,其中:
图1是用于描述其中使用了信息处理装置的环境的图;
图2是用于描述该信息处理装置的构成的图;
图3是用于描述节能控制器的功能构成的图;
图4是在该信息处理装置启动时进行的处理的示例性流程的流程图;
图5是当该信息处理装置进入节电状态时进行的处理的示例性流程的流程图;以及
图6是当该信息处理装置进入通常状态时进行的处理的示例性流程的流程图。
具体实施方式
下面依据附图对实施本发明的示例性实施例作详细说明。在附图中,相同或相当的元件标记有相同的参考数字,并省略重复的描述。图1是用于描述其中使用了根据本示例性实施例的信息处理装置101的环境的图。如图1所示,信息处理系统100包括信息处理装置101、网络102、信息终端103。信息处理装置101和信息终端103经由网络102彼此通信。
信息处理装置101例如包括CPU和存储器。信息处理装置101是进行打印和扫描的装置,并且其经由网络102与信息终端103连接。下面将对信息处理装置101的构成作详细描述。
网络102例如是连接局域网(LAN)线彼此的广域通信线路。例如,如图1所示,网络102通过LAN线与信息处理装置101和信息终端103连接。在此,LAN线可以是位于在特定限制区域内的装置之间的内部网络或可以是因特网。
信息终端103例如是包括CPU和存储器的个人电脑(PC)或智能手机。信息终端103包括输入单元104、通信单元105、控制器106、存储器107、显示器108、操作单元109和内部总线110。输入单元104例如是通用串行总线(USB)端口或光盘驱动器,其接收从外部输入的数据。通信单元105经由网络102与信息处理装置101和信息终端103连接。
控制器106例如是CPU或微处理单元(MPU)。控制器106依据存储在存储器107中的程序操作。存储器107例如包括信息记录介质,诸如只读存储器(ROM)、随机存取存储器(RAM)或硬盘。存储器107是保持由控制器106执行的程序的信息记录介质。存储器107例如还用作控制器106的工作存储器。
显示器108例如是液晶显示器或有机电致发光(EL)显示器。显示器108依据来自控制器106的指令显示信息。操作单元109例如包括多个按钮和触摸面板。响应由用户进行的指令操作,操作单元109向控制器106输出指令操作的详细。内部总线110与输入单元104、通信单元105、控制器106、存储器107、显示器108和操作单元109相互连接。上述通信系统的构成仅是一个实例,并且不限于该实例。例如,尽管在图1中示出了一个信息终端103,但可以是多个信息终端103。
图2是用于描述根据本示例性实施例的信息处理装置101的构成的图。如图2所示,信息处理装置101包括主运算单元201、节能控制器202、ROM203、主运算单元DRAM(DynamicRandom Access Memory)204、第一设定信号开关205、第二设定信号开关206、晶体管207、以及网络接口208。
主运算单元201响应于向其供给的电源而被启动,并且基于预先设定的主运算单元程序进行运算操作。具体来说,例如,响应于向信息处理装置101施加电源,电源被供给至主运算单元201,从而启动主运算单元201。主运算单元201读取预先存储在ROM203中的主运算单元程序,并在主运算单元DRAM204中写入该程序。在已启动的状态下,主运算单元201基于主运算单元程序进行运算操作,从而向主运算单元DRAM204、节能控制器202、第一设定信号开关205、第二设定信号开关206和网络接口208进行设定信号或数据的通信。
具体来说,例如,主运算单元201通过使用主运算单元DRAM204和内部集成电路(IIC)来进行设定信号的通信。另外,例如,主运算单元201控制第一设定信号开关205和第二设定信号开关206。进一步,主运算单元201通过使用串行管理接口(SMI)与节能控制器202和网络接口208进行设定信号的通信,并且通过使用简化的吉比特介质独立接口(RGMII)进行数据的通信。
主运算单元201还判断主运算单元程序是否已经被写入在主运算单元DRAM204中,并且在主运算单元201进入节电状态时主运算单元201判断主运算单元程序未被写入的情况下,写入主运算单元程序。具体来说,例如,由于向信息处理装置101施加电源之后,没有立即在主运算单元DRAM204中写入程序,主运算单元201向主运算单元DRAM204中写入读取自ROM203的主运算单元程序。在这种情况下,主运算单元201通过使用表示主运算单元程序是否已经由ROM203加载的程序加载位,以及表示信息处理装置101是否处于刚刚向信息处理装置101施加电源之后的状态或者信息处理装置101是否从节电状态恢复的关闭标志寄存器位来进行上述判断。
进一步,主运算单元201在包括在节能控制器202中的副运算单元RAM302中写入副运算单元程序。具体来说,例如,在主运算单元201进入节电状态之前,主运算单元201经由第一设定信号开关205在副运算单元RAM302中写入副运算单元程序。另外,以下将详细描述副运算单元RAM302。
尽管主运算单元201控制整个信息处理装置101,但为了控制整个信息处理装置101,需要以高速进行多种处理。因此,期望使用高功能和高速CPU。即与下述副运算单元301相比,主运算单元201具有更高级的功能和更快的速度,并且消耗更多电力。
在主运算单元201处于节电状态的情况下,节能控制器202与网络接口208进行设定信号或数据的通信。具体来说,例如,在主运算单元201为通常状态的情况下,节能控制器202使在主运算单元201和网络接口208之间进行通信的数据经过。在主运算单元201处于节电状态的情况下,节能控制器202代替主运算单元201向网络接口208进行设定信号或数据的通信。另外,节能控制器202进行控制以使主运算单元DRAM204的自刷新功能有效或无效。以下将详细描述节能控制器202。
ROM203是存储主运算单元程序的存储器。具体来说,例如,ROM203是诸如电可擦除可编程ROM(EEPROM)的非易失性存储器,以及存储用于启动主运算单元201的程序,以及存储用于主运算单元201向节能控制器202、第一设定信号开关205和第二设定信号开关206进行设定信号或数据的通信的程序。
主运算单元DRAM204是与主运算单元201连接的主工作RAM。具体来说,例如,主运算单元DRAM204用作当主运算单元201进行运算操作时的缓冲,或者用作从网络接口208获取的数据的临时存储器。优选主运算单元DRAM204包括用于刷新的电路以及具有响应于特定的命令和电源的施加自动进行刷新的功能(以下称作自刷新功能)。例如,优选主运算单元DRAM204在从主运算单元201输出的CKE信号为High的情况下使自刷新功能无效,以及在从主运算单元201输出的CKE信号为Low的情况下使自刷新功能有效的功能。
在主运算单元201的控制下,第一设定信号开关205和第二设定信号开关206切换针对在网络接口208和主运算单元201或者副运算单元301之间进行通信的网络接口208的设定信号的路径。具体来说,第一设定信号开关205和第二设定信号开关206各自通过2对1多路转换器实现,并且使用来自主运算单元201的切换信号进行切换控制。例如,在主运算单元201的控制下,第一设定信号开关205将来自主运算单元201针对网络接口208的设定信号的输入/输出终端的连接目的地改变成第二设定信号开关206或节能控制器202。此外,在主运算单元201的控制下,第二设定信号开关206将针对网络接口208的设定信号的输入/输出终端的连接目的地改变成第一设定信号开关205或节能控制器202。
设定信号开关205和206被设定为,在向信息处理装置101施加电源之后,立即在网络接口208和主运算单元201之间进行设定信号的通信。在主运算单元201向节电状态转换的过程中,设定信号开关205和206被设定为,分别在主运算单元201和节能控制器202之间,以及在节能控制器202和网络接口208之间进行设定信号的通信,并且在主运算单元201从节电状态恢复至通常状态之后,保持它们的通信路径。如上所述,依据主运算单元201的状态改变设定信号的通信路径。
为进行下述说明,如图2所示,与主运算单元201连接的第一设定信号开关205的终端被称为A终端;与第二设定信号开关206连接的第一设定信号开关205的终端被称为B终端;以及与节能控制器202连接的第一设定信号开关205的终端被称为C终端。类似地,与网络接口208连接的第二设定信号开关206的终端被称为A终端;与第一设定信号开关205连接的第二设定信号开关206的终端被称为B终端;以及与节能控制器202连接的第二设定信号开关206的终端被称为C终端。
晶体管207基于来自节能控制器202的指令进行控制以使主运算单元DRAM204的自刷新功能有效或无效。具体来说,例如,在来自节能控制器202的CKE_LOW信号为High的情况下,晶体管207强制CKE信号为Low,从而使主运算单元DRAM204的自刷新功能有效。即,在主运算单元201处于节电状态的情况下,来自主运算单元201的CKE信号输出变得不定。即使在这样的情况下,晶体管207强制CKE信号为Low,从而使主运算单元DRAM204的自刷新功能有效。虽然在图2中描述了使用晶体管207进行自刷新模式控制的情况,但如果主运算单元201构成为该主运算单元201即使在处于节电状态的情况下也具有响应于来自节能控制器202的指令使主运算单元DRAM204的自刷新功能有效的功能,该构成可以不包括晶体管207。
网络接口208是与连接至信息处理装置101的信息终端103进行有线数据通信的接口。具体来说,例如,网络接口208包括物理层装置(PHY)。
接下来,将详细描述节能控制器202。图3是用于描述根据本示例性实施例的节能控制器202的构成的图。如图3所示,节能控制器202包括副运算单元301、副运算单元RAM302、数据开关303、第一数据接口304、第二数据接口305、串行控制器306、通用IO端口307以及控制器内部总线308。
副运算单元301基于由主运算单元201写入的副运算单元程序进行运算操作。具体来说,例如,首先响应于由主运算单元201传输的重置取消信号的获取,启动副运算单元301。通过基于在副运算单元RAM302中由主运算单元201写入的副运算单元程序进行运算操作,副运算单元301向副运算单元RAM302、数据开关303、串行控制器306、通用IO端口307和网络接口208进行设定信号或数据的通信。由于用于与信息终端103的通信不需要进行高速操作,消耗电力小于主运算单元201的CPU被用作副运算单元301。
副运算单元RAM302是与副运算单元301连接的主工作RAM。具体来说,例如,副运算单元RAM302用作当副运算单元301进行运算操作时的缓冲,或者从网络接口208获得的数据的临时存储器。
在副运算单元301的控制下,数据开关303切换在网络接口208和主运算单元201或副运算单元301之间的数据通信的路径。具体来说,例如,设定数据开关303以在主运算单元201向节电状态转换的过程中在网络接口208和副运算单元301之间进行数据通信。设定数据开关303以当主运算单元201从节电状态恢复至通常状态时,将在副运算单元RAM302中由副运算单元301临时存储的数据传递至主运算单元201,以及然后设定数据开关303以在网络接口208和主运算单元201之间进行数据通信。在初始状态,构成数据开关303以在网络接口208和主运算单元201之间进行数据通信。在此,优选以硬件构成数据开关303以在初始状态,在没有来自副运算单元301的指令的情况下也在网络接口208和主运算单元201之间进行数据通信。
第一数据接口304是用于节能控制器202与主运算单元201进行数据通信的接口。第一数据接口304也具有在与主运算单元201进行数据通信中用作缓冲的功能。
第二数据接口305是用于节能控制器202与网络接口208进行数据通信的接口。与第一数据接口304类似,第二数据接口305也具有在与网络接口208进行数据通信中用作缓冲的功能。
串行控制器306是用于副运算单元301在主运算单元201和网络接口208之间进行针对网络接口208的设定信号的通信的接口。具体来说,例如,当主运算单元201在副运算单元RAM302中写入副运算单元程序时,串行控制器306操作用于与副运算单元RAM302进行副运算单元程序的通信的接口。另外,例如,当副运算单元301通过使用SMI与网络接口208进行设定信号的通信时串行控制器306作为接口操作。
通用IO端口307是用于副运算单元301与连接于节能控制器202的装置进行设定信号的通信的接口。具体来说,例如,当副运算单元301向晶体管207输出CKE_LOW信号时通用IO端口307作为接口操作。控制器内部总线308与副运算单元301、数据开关303、串行控制器306、副运算单元RAM302以及通用IO端口307相互连接。
在图2和图3中示出的信息处理装置101的构成仅为一个实例,并且不限于该实例。
接下来,将使用图4至图6描述由信息处理装置101进行的各处理的流程。首先,图4描述了在本示例性实施例中启动主运算单元201时进行的处理的流程。另外,该流程仅为示例性的,并且本示例性实施例不限于此。
首先,例如,响应于向信息处理装置101施加电源,电源被供给至主运算单元201,从而启动主运算单元201。具体来说,例如,响应于由用户打开信息处理装置101的电源开关,主运算单元201被启动(S401)。在该时刻点,电源也被供给至副运算单元301;但在初始状态下,副运算单元301处于重置状态。针对由主运算单元201为了控制主运算单元DRAM204使用的设定信息(以下,称作DRAM设定信号)设定初始值。
接下来,第一设定信号开关205和第二设定信号开关206切换它们的设定信号的路径以在网络接口208和主运算单元201之间进行设定信号的通信(S402)。具体来说,例如,各自构成第一设定信号开关205和第二设定信号开关206以在初始状态下短路A终端和B终端。另外,S402可以在S404之后执行,以及第一设定信号开关205和第二设定信号开关206可以由主运算单元201来控制。具体来说,主运算单元201可以控制第一设定信号开关205和第二设定信号开关206以在主运算单元201和网络接口208之间进行设定信号的通信。即,主运算单元201可以控制第一设定信号开关205和第二设定信号开关206以短路它们的A终端和B终端。
接下来,主运算单元201从ROM203读取主运算单元程序(S403)。主运算单元201在主运算单元DRAM204中写入在S403中读取的主运算单元程序(S404)。
接下来,主运算单元201获取网络链接信息。具体来说,例如,主运算单元201在与网络接口208之间,使用SMI从网络接口208获取网络链接信息,诸如网络接口208的链接速度或时钟频率(S405)。
接下来,主运算单元201控制第一设定信号开关205以在主运算单元201和副运算单元301之间进行设定信号的通信(S406)。即,主运算单元201控制第一设定信号开关205从而短路A终端和C终端。主运算单元201在节能控制器202中设定网络链接信息(S407)。具体来说,例如,主运算单元201经由串行控制器306在第一数据接口304和第二数据接口305中设定在S405中获取的网络链接信息。
如上所述,构成数据开关303以在初始状态下,在网络接口208和主运算单元201之间进行数据的通信。因此,依据上述流程如果主运算单元201的启动完成,则主运算单元201与网络接口208进行数据的通信直到主运算单元201进入节电状态。即,即使在副运算单元RAM302中未写入有副运算单元程序的状态下,主运算单元201也与网络接口208进行数据的通信,从而缩短启动时间。
接下来,图5描述了在本示例性实施例中当主运算单元201进入节电状态以及副运算单元301的重置状态被取消时进行的处理的流程。另外,假设在向信息处理装置101施加电源之后,程序加载位和关闭标志寄存器位均设定为0。
首先,主运算单元201获取进入节电状态的条件(S501)。具体来说,例如,在用户在预设的时间段没有在信息处理装置101上进行操作的情况下,主运算单元201获取进入节电状态的条件。另外,例如,在用户明确地向信息处理装置101给出进入节电状态的指令的情况下,主运算单元201可以获取进入节电状态的条件。
接下来,在程序加载位为0的情况下处理前进到S503,并且在程序加载位为1的情况下处理前进到S506(S502)。即,在在主运算单元201启动之后主运算单元201没有从ROM203读取主运算单元程序的情况下,处理前进到S503,并且在主运算单元201已经从ROM203读取主运算单元程序的情况下,处理前进到S506。
在S502中当程序加载位为0的情况下,主运算单元201在副运算单元RAM302中写入副运算单元程序(S503)。主运算单元201设定程序加载位为1(S504)。进一步,主运算单元201控制第二设定信号开关206从而在副运算单元301和网络接口208之间进行设定信号的通信(S505)。即,主运算单元201控制第二设定信号开关206从而短路A终端和C终端。
接下来,在S502中当程序加载位为1的情况下,以及在S505中主运算单元201控制第二设定信号开关206之后,主运算单元201向副运算单元301传递为Low的休眠信号(S506)。
接下来,主运算单元201设定关闭标志寄存器位为1(S507)。在此,由于关闭标志寄存器位是表示是否处于刚刚向信息处理装置101施加电源后的状态或者信息处理装置101从节电状态恢复的状态的数据,因此在S507之后,设定关闭标志寄存器位为1。另外,只要在S501之后以及S513之前,可以在任何时间进行S507。为了使主运算单元DRAM204的自刷新功能有效,主运算单元201输出为Low的CKE信号(S508)。
与此相对,在S506中获取了为Low的休眠信号的副运算单元301取消副运算单元301的重置状态(S509)。其重置状态已经被取消的副运算单元301控制数据开关303从而在副运算单元RAM302和网络接口208之间进行数据的通信(S510)。进一步,为了即使在主运算单元201的电源被关闭的情况下也使主运算单元DRAM204的自刷新功能有效,副运算单元301输出为High的CKE_LOW信号(S511)。
接下来,副运算单元301向电源电路输出用于切断主运算单元201的电源的信号(S512)。当主运算单元201获取该信号时,切断向主运算单元201供给的电源(S513)。
如上所述,切断向主运算单元201供给的电源和取消副运算单元301的重置状态,使得向网络接口208进行设定信号和数据的通信的运算单元从主运算单元201切换至副运算单元301。因此,与通常状态相比,降低了信息处理装置101的电力消耗。在节电状态中网络接口208从网络102获取数据的情况下,副运算单元301在副运算单元RAM302中临时写入该数据。另外,该流程仅为示例性的,并且本示例性实施例不限于此。
接下来,图6描述了在本示例性实施例中当主运算单元201从节电状态恢复至通常状态以及副运算单元301进入重置状态时进行的处理的流程。
首先,副运算单元301获取进入通常状态的条件(S601)。具体来说,例如,副运算单元301获取在用户向信息处理装置101给出取消节电状态的指令的情况下用于回到通常状态的条件。另外,副运算单元301在副运算单元301判断从网络接口208接收的数据是寄送至副运算单元301的待处理的数据的情况下,副运算单元301获取返回至通常状态的条件。
接下来,响应于来自副运算单元301的指令(S602),向主运算单元201供给电源(S603)。接下来,已经被供给了电源的主运算单元201从ROM203读取主运算单元程序(S604)。进一步,主运算单元201初始化主运算单元DRAM204的设定信号(S605)。在此,主运算单元DRAM204的设定信号包括CKE信号,并且主运算单元201输出为Low的CKE信号。
接下来,主运算单元201向副运算单元301输出为High的休眠信号(S606)。当获取该信号时,副运算单元301向晶体管207输出为Low的CKE_LOW信号(S607),从而使主运算单元DRAM204的自刷新功能无效,并且向主运算单元201输出通知由副运算单元301取消主运算单元DRAM204的强制自刷新模式的信号(S608)。响应该信号,主运算单元201使针对主运算单元DRAM204的CKE信号为High,并且取消主运算单元DRAM204的自刷新模式(S609)。
接下来,在关闭标志寄存器位为0的情况下处理前进到S611,并且在关闭标志寄存器位为1的情况下处理前进到S612(S610)。在关闭标志寄存器位为0的情况下,为刚刚向信息处理装置101施加电源之后的状态,因此主运算单元201在主运算单元DRAM204中写入主运算单元程序(S611)。在关闭标志寄存器位为1的情况下,信息处理装置101处于从节电状态恢复的过程中,并且由自刷新模式保持的主运算单元程序已经被写入在主运算单元DRAM204中,因此,主运算单元201不在主运算单元DRAM204中写入主运算单元程序。
接下来,当副运算单元301从主运算单元201获取切换指令信号时(S612),副运算单元301控制数据开关303从而在副运算单元RAM302和主运算单元201之间进行数据的通信(S613)。在节电状态下,副运算单元301将写入在副运算单元RAM302中的数据传递至主运算单元201(S614)。
接下来,副运算单元301控制数据开关303从而在主运算单元201和网络接口208之间进行数据的通信(S615)。在S614中,已经从副运算单元301获取了数据的主运算单元201在主运算单元DRAM204中写入该数据,并且然后根据获取的数据进行处理。具体来说,例如,如果主运算单元201获取打印数据,主运算单元201在进行图像形成处理之后进行打印处理。
如上所述,当主运算单元201从节电状态恢复至通常状态时,在节电状态下在主运算单元DRAM204中保持由副运算单元301从网络接口208获取的数据的同时,与刚刚启动的状态同样,主运算单元201与网络接口208进行数据的通信。
本发明不限定于上述示例性实施例,可以对其进行多种变形。例如,在上述示例性实施例中描述的构成可以被基本相似的构成替代,该构成具有相同的效果,或者该构成实现相同的目标。具体来说,例如,信息处理装置101的构成或由信息处理装置101进行的各处理的流程仅是示例性的,并且不限于此。
为了进行图示和说明,以上对本发明的示例性实施例进行了描述。其目的并不在于全面详尽地描述本发明或将本发明限定于所公开的具体形式。很显然,对本技术领域的技术人员而言,可以做出许多修改以及变形。本实施例的选择和描述,其目的在于以最佳方式解释本发明的原理及其实际应用,从而使得本技术领域的其他熟练技术人员能够理解本发明的各种实施例,并做出适合特定用途的各种变形。本发明的范围由与本说明书一起提交的权利要求书及其等同物限定。

Claims (5)

1.一种信息处理装置,其特征在于,包括:
网络接口;
主运算单元,其响应于向其供给的电源而被启动,并基于预设第一程序进行第一运算操作;
副运算单元,其基于由所述主运算单元写入的第二程序进行第二运算操作,以控制所述网络接口;
数据开关,其在所述副运算单元的控制下,切换在所述网络接口和所述主运算单元或所述副运算单元之间的数据通信的路径;
主运算单元存储器,对主运算单元存储器写入所述第一程序;以及
判断单元,其判断所述第一程序是否已经被写入在所述主运算单元存储器中,
其中,所述数据开关构成为,在包含写入所述第二程序之前的状态的初始状态,在所述网络接口和所述主运算单元之间进行所述数据的通信,所述第二程序的写入是向节电状态转换之前执行的,
在所述主运算单元向节电状态转换的过程中,在所述判断单元判断所述第一程序未被写入的情况下,所述主运算单元写入所述第一程序。
2.根据权利要求1所述的信息处理装置,还包括:
设定信号开关,其在所述主运算单元的控制下,针对所述网络接口切换设定信号的路径,在所述网络接口和所述主运算单元或所述副运算单元之间进行所述设定信号的通信。
3.根据权利要求2所述的信息处理装置,其中,
所述设定信号开关被设定为,在施加所述电源之后,在所述网络接口和所述主运算单元之间进行所述设定信号的通信。
4.根据权利要求2所述的信息处理装置,其中,
所述设定信号开关被设定为,在所述主运算单元向所述节电状态转换的过程中,在所述主运算单元和所述副运算单元之间进行所述设定信号的通信,以及在所述网络接口和所述副运算单元之间进行所述设定信号的通信。
5.一种图像处理方法,所述方法使计算机如下发挥功能:
网络接口;
主运算单元,其响应于向其供给的电源而被启动,并基于预设第一程序进行第一运算操作;
副运算单元,其基于由所述主运算单元写入的第二程序进行第二运算操作,以控制所述网络接口;
数据开关,其在所述副运算单元的控制下,切换在所述网络接口和所述主运算单元或所述副运算单元之间的数据通信的路径;
主运算单元存储器,对主运算单元存储器写入所述第一程序;以及
判断单元,其判断所述第一程序是否已经被写入在所述主运算单元存储器中,
其中,所述数据开关构成为,在包含写入所述第二程序之前的状态的初始状态,在所述网络接口和所述主运算单元之间进行所述数据的通信,所述第二程序的写入是向节电状态转换之前执行的,
在所述主运算单元向节电状态转换的过程中,在所述判断单元判断所述第一程序未被写入的情况下,所述主运算单元写入所述第一程序。
CN201510546915.7A 2015-03-20 2015-08-31 信息处理装置以及信息处理方法 Active CN105988552B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015058635A JP6458582B2 (ja) 2015-03-20 2015-03-20 情報処理装置及び情報処理プログラム
JP2015-058635 2015-03-20

Publications (2)

Publication Number Publication Date
CN105988552A CN105988552A (zh) 2016-10-05
CN105988552B true CN105988552B (zh) 2019-07-30

Family

ID=56924060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510546915.7A Active CN105988552B (zh) 2015-03-20 2015-08-31 信息处理装置以及信息处理方法

Country Status (3)

Country Link
US (1) US20160277324A1 (zh)
JP (1) JP6458582B2 (zh)
CN (1) CN105988552B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7176204B2 (ja) * 2018-03-12 2022-11-22 オムロン株式会社 演算ユニット、および制御装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102045404A (zh) * 2009-10-14 2011-05-04 三星电子株式会社 图像形成装置及其网络连接方法
CN102883086A (zh) * 2011-05-04 2013-01-16 三星电子株式会社 成像装置和用于控制该成像装置的方法
CN103856670A (zh) * 2012-12-06 2014-06-11 佳能株式会社 信息处理装置及其控制方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5802305A (en) * 1996-05-17 1998-09-01 Microsoft Corporation System for remotely waking a sleeping computer in power down state by comparing incoming packet to the list of packets storing on network interface card
JP4271520B2 (ja) * 2003-07-22 2009-06-03 株式会社リコー 画像形成装置
TWI234110B (en) * 2004-02-05 2005-06-11 Mediatek Inc Method for managing a circuit system during mode-switching procedures
JP2005303978A (ja) * 2004-03-17 2005-10-27 Ricoh Co Ltd ネットワーク制御装置、画像形成装置、画像形成システム、ネットワーク制御方法、コンピュータプログラム及び記録媒体
JP5207792B2 (ja) * 2008-02-19 2013-06-12 キヤノン株式会社 情報処理装置及び情報処理方法
JP4775448B2 (ja) * 2009-01-27 2011-09-21 ブラザー工業株式会社 通信装置
JP2010232895A (ja) * 2009-03-26 2010-10-14 Fuji Xerox Co Ltd 通信制御装置及び情報処理装置
JP5376401B2 (ja) * 2009-07-09 2013-12-25 富士ゼロックス株式会社 情報処理装置、情報処理システム及びプログラム
JP5699756B2 (ja) * 2011-03-31 2015-04-15 富士通株式会社 情報処理装置及び情報処理装置制御方法
JP6007529B2 (ja) * 2012-03-14 2016-10-12 富士ゼロックス株式会社 画像形成装置、情報処理装置およびプログラム
JP5996513B2 (ja) * 2013-11-27 2016-09-21 京セラドキュメントソリューションズ株式会社 電子機器
JP6570227B2 (ja) * 2014-08-28 2019-09-04 キヤノン株式会社 メインシステムおよびサブシステムを備える情報処理装置
JP6131924B2 (ja) * 2014-09-22 2017-05-24 カシオ計算機株式会社 情報処理装置及び動作制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102045404A (zh) * 2009-10-14 2011-05-04 三星电子株式会社 图像形成装置及其网络连接方法
CN102883086A (zh) * 2011-05-04 2013-01-16 三星电子株式会社 成像装置和用于控制该成像装置的方法
CN103856670A (zh) * 2012-12-06 2014-06-11 佳能株式会社 信息处理装置及其控制方法

Also Published As

Publication number Publication date
JP6458582B2 (ja) 2019-01-30
CN105988552A (zh) 2016-10-05
US20160277324A1 (en) 2016-09-22
JP2016177673A (ja) 2016-10-06

Similar Documents

Publication Publication Date Title
DE102020104367A1 (de) Refresh-befehlssteuerung für eine hostunterstützung einer rowhammer-mitigation
CN1773447B (zh) 平板控制器中的有效扩展显示器信息数据
TWI570744B (zh) 積體電路、包含該積體電路之系統、及該系統之操作方法
US7447096B2 (en) Method for refreshing a non-volatile memory
CN110534140A (zh) 存储器装置、存储器系统和存储器装置的操作方法
TWI271742B (en) Semiconductor memory device and information processing system
CN107924697A (zh) 具有隐式刷新和外部刷新的混合刷新
KR20180094128A (ko) 불휘발성 메모리의 다수의 파티션을 동시에 액세스하기 위한 장치 및 방법
WO2006038717B1 (en) External data interface in a computer architecture for broadband networks
CN105321549B (zh) 半导体器件和包括半导体器件的半导体系统
CN103501398B (zh) 芯片、成像盒及芯片与成像设备的通讯方法
CN104700894B (zh) 存储卡和与存储卡通信的接口电路
CN107667326B (zh) 双存储器平台中的功率管理
CN103309425B (zh) 图像形成装置和信息处理装置
CN105229744A (zh) 具有局部/全局位线架构以及用于在读取时全局位线放电的另外的电容的存储器
CN104714757A (zh) 更新装置和电子设备
CN100594552C (zh) 半导体存储器、存储器控制器和半导体存储器的控制方法
CN106063196A (zh) 通信装置及方法
CN105988552B (zh) 信息处理装置以及信息处理方法
CN105892350A (zh) 在微控制器单元和主处理器之间通信的电子设备及其方法
CN106935209A (zh) 电子纸显示装置及其驱动方法
JP6112412B2 (ja) 入出力制御回路及び入出力制御回路における同期制御方法
KR102357099B1 (ko) 메모리장치에 제공되는 명령들 간의 최소 시간격을 가변하는 메모리 컨트롤러 및 이를 이용한 메모리 열 쓰로틀링 방법
US10504578B2 (en) Volatile memory device with automatic lower power state
JP6409590B2 (ja) 情報処理装置及びプログラム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Fuji film business innovation Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Fuji Xerox Co.,Ltd.

CP01 Change in the name or title of a patent holder