JP2015500573A - 半導体素子及びそれを製造する方法 - Google Patents

半導体素子及びそれを製造する方法 Download PDF

Info

Publication number
JP2015500573A
JP2015500573A JP2014547101A JP2014547101A JP2015500573A JP 2015500573 A JP2015500573 A JP 2015500573A JP 2014547101 A JP2014547101 A JP 2014547101A JP 2014547101 A JP2014547101 A JP 2014547101A JP 2015500573 A JP2015500573 A JP 2015500573A
Authority
JP
Japan
Prior art keywords
layer
gallium nitride
substrate
semiconductor
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014547101A
Other languages
English (en)
Other versions
JP5956604B2 (ja
Inventor
チョル ソ，ウォン
チョル ソ，ウォン
ソン チョ，デ
ソン チョ，デ
フン リ，チュン
フン リ，チュン
ブム ナム，キ
ブム ナム，キ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020110134130A external-priority patent/KR20130067515A/ko
Priority claimed from KR1020110135513A external-priority patent/KR101899479B1/ko
Priority claimed from KR1020120026948A external-priority patent/KR101899474B1/ko
Priority claimed from KR1020120026879A external-priority patent/KR20130104921A/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2015500573A publication Critical patent/JP2015500573A/ja
Application granted granted Critical
Publication of JP5956604B2 publication Critical patent/JP5956604B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Weting (AREA)

Abstract

半導体素子及びそれを製造する方法を開示する。一実施例に係る発光ダイオードの製造方法は、窒化ガリウム基板上に第１の窒化ガリウム層、窒化ガリウム層に比べて狭いバンドギャップを有する犠牲層、及び第２の窒化ガリウム層を形成し、第２の窒化ガリウム層及び犠牲層を貫通する溝を形成し、第２の窒化ガリウム層上に窒化ガリウム系列の各半導体層を成長させることによって半導体積層構造体を形成し、前記半導体積層構造体上に支持基板を形成し、前記犠牲層をエッチングすることによって前記半導体積層構造体から前記窒化ガリウム基板を除去することを含む。溝を用いて犠牲層をエッチングするので、支持基板にダメージを与えずに半導体積層構造体から分離することができる。

Description

本発明は、半導体素子及びそれを製造する方法に関し、より詳細には、発光ダイオード及びそれを製造する方法に関する。
一般に、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）などのＩＩＩ族元素の窒化物は、熱的安定性に優れ、直接遷移型のエネルギーバンド構造を有するので、近来、可視光線及び紫外線領域の発光素子用物質として多くの脚光を浴びている。特に、窒化インジウムガリウム（ＩｎＧａＮ）を用いた青色及び緑色の発光素子は、大規模な天然色平板表示装置、信号灯、室内照明、高密度光源、高解像度出力システム及び光通信などの多様な応用分野に活用されている。
このようなＩＩＩ族元素の窒化物半導体層は、それを成長させ得る同種の基板を製作することが難しいので、類似する結晶構造を有する異種基板で金属有機化学気相蒸着法（ＭＯＣＶＤ）または分子線蒸着法（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ；ＭＢＥ）などの工程を通じて成長してきた。異種基板としては、六方晶系の構造を有するサファイア基板、特に、Ｃ面を成長面として有するサファイア基板が主に使用される。近年、サファイアなどの異種基板上に窒化物半導体層などの各エピ層を成長させ、各エピ層に支持基板をボンディングした後、レーザーリフトオフ技術などを用いて異種基板を分離することによって垂直型構造の高効率発光ダイオードを製造する技術が開発されている。サファイアなどの異種基板とその上に成長したエピ層は、互いに異なる物性を有するので、これらの間の界面を用いて成長基板を容易に分離することができる。
しかし、異種基板上に成長したエピ層は、成長基板との格子不整合及び熱膨張係数差に起因して転位密度が相対的に高い。サファイア基板上に成長したエピ層は、一般に１Ｅ８／ｃｍ２以上の転位密度を有することで知られている。このような高い転位密度を有するエピ層では、発光ダイオードの発光効率を改善するのに限界がある。
さらに、Ｃ軸方向に成長した窒化ガリウム系化合物半導体は、自発分極及び圧電分極による極性を示し、その結果、電子と正孔との再結合率が低くなり、発光効率の改善に限界がある。
一方、最近、窒化ガリウム基板を成長基板として使用してエピ層を成長させ、発光ダイオードを製造する研究が試みられている。ところが、窒化ガリウム基板は、その上に成長したエピ層と同種であるので、エピ層から窒化ガリウム基板を分離して垂直型構造の高効率発光ダイオードを製造することが難しい。
また、ａ面またはｍ面に成長した窒化ガリウム系化合物半導体は、非極性を有するので、自発分極や圧電分極を発生させない。しかし、ａ面またはｍ面に窒化ガリウム系化合物半導体を成長させることは、解決すべき課題が多く残っているので、未だに広く適用されていない。
本発明が解決しようとする課題は、成長基板を除去した垂直型構造の高効率発光ダイオード及びそれを製造する方法を提供することにある。
本発明が解決しようとする他の課題は、特に、窒化ガリウム成長基板を除去した垂直型構造の高効率発光ダイオードを製造する方法を提供することにある。
本発明が解決しようとする更に他の課題は、光抽出効率が改善された高効率発光ダイオード及びそれを製造する方法を提供することにある。
本発明が解決しようとする更に他の課題は、非極性または半極性発光ダイオードを製造する方法を提供することにある。
本発明が解決しようとする更に他の課題は、成長させようとする半導体層と同一又は類似する物質、格子定数または熱膨張係数を有するシード層を含む半導体素子基板及びそれを用いて半導体素子を製造する方法を提供することにある。
本発明は、半導体素子、特に、発光ダイオード及びそれを製造する方法を提供する。本発明の一態様に係る発光ダイオードは、支持基板と、前記支持基板上に位置し、窒化ガリウム系列のｐ型半導体層、窒化ガリウム系列の活性層及び窒化ガリウム系列のｎ型半導体層を含む半導体積層構造体と、前記支持基板と前記半導体積層構造体との間で前記ｐ型半導体層にオーミックコンタクトするｐ電極層と、前記半導体積層構造体上に位置し、凹凸パターンを有する透明酸化物層と、を含み、前記半導体積層構造体は、５×１０６／ｃｍ２以下の転位密度を有するように形成される。
低い転位密度及び各半導体層の結晶品質により、電流密度の増加と共に発生する発光ダイオードのドループ現象を緩和することができる。前記半導体積層構造体は、窒化ガリウム基板上に成長した各半導体層で形成することができる。併せて、凹凸パターンを有する透明酸化物層を用いて光を抽出することができ、発光ダイオードの光抽出効率を改善することができる。
本発明の他の態様に係る発光ダイオードは、支持基板と、前記支持基板上に位置し、窒化ガリウム系列のｐ型半導体層、窒化ガリウム系列の活性層及び窒化ガリウム系列のｎ型半導体層を含む半導体積層構造体と、前記支持基板と前記半導体積層構造体との間で前記ｐ型半導体層にオーミックコンタクトするｐ電極層と、前記支持基板と前記半導体積層構造体との間に位置し、前記ｐ型半導体層及び活性層を貫通する貫通ホールを介して前記ｎ型半導体層に接続されたｎ電極層と、前記ｐ電極層と前記ｎ電極層とを絶縁させる絶縁層と、を含み、前記半導体積層構造体は、５×１０６／ｃｍ２以下の転位密度を有するように形成される。
ｐ電極層及びｎ電極層を半導体積層構造体と支持基板との間に配置することによって、光放出面から光の損失が発生することを防止することができる。
本発明の更に他の態様に係る発光ダイオードの製造方法は、窒化ガリウム基板上に第１の窒化ガリウム層、前記窒化ガリウム層に比べて狭いバンドギャップを有する犠牲層及び第２の窒化ガリウム層を形成し、前記第２の窒化ガリウム層及び前記犠牲層を貫通する溝を形成し、前記第２の窒化ガリウム層上に窒化ガリウム系列の各半導体層を成長させることによって半導体積層構造体を形成し、前記半導体積層構造体上に支持基板を形成し、前記犠牲層をエッチングすることによって前記半導体積層構造体から前記窒化ガリウム基板を除去することを含む。
前記犠牲層は、光強化化学エッチング技術を用いてエッチングすることができる。
本発明の更に他の態様に係る発光ダイオードの製造方法は、窒化ガリウム基板上に窒化ガリウム層及び犠牲層を形成することを含む。前記犠牲層は、前記窒化ガリウム層に比べて狭いバンドギャップを有する窒化ガリウム系半導体で形成される。また、前記製造方法は、前記犠牲層上に窒化ガリウム系列の各半導体層を成長させることによって半導体積層構造体を形成し、前記半導体積層構造体及び前記犠牲層を貫通する溝を形成し、前記半導体積層構造体上に支持基板を形成し、前記犠牲層をエッチングすることによって前記半導体積層構造体から前記窒化ガリウム基板を分離することを含む。
前記犠牲層はＩｎＧａＮで形成することができる。また、前記犠牲層をエッチングすることは、光強化化学エッチング技術を用いて行うことができる。例えば、前記犠牲層をエッチングすることは、ＫＯＨまたはＮａＯＨ溶液内で前記窒化ガリウム基板を介して前記犠牲層に光を照射することによって行うことができる。
一方、前記窒化ガリウム基板を除去した後、前記ｎ型半導体層上に凹凸パターンを有する透明酸化物層を形成することができる。
前記半導体積層構造体は、窒化ガリウム系列のｎ型半導体層、窒化ガリウム系列の活性層及び窒化ガリウム系列のｐ型半導体層を含む。前記発光ダイオードの製造方法は、前記支持基板を形成する前に、前記半導体積層構造体のｐ型半導体層にオーミックコンタクトするｐ型電極層を形成することをさらに含むことができる。
いくつかの実施例において、前記発光ダイオードの製造方法は、前記支持基板を形成する前に、前記溝を充填する充填材を形成することをさらに含むことができる。ｐ電極層は、前記充填材を形成する前に、前記半導体積層構造体上に限定して形成することができ、または、前記充填材を形成した後、前記半導体積層構造体及び前記充填材を覆うように形成することができる。
また、前記発光ダイオードの製造方法は、前記支持基板の下部にボンディングパッドを形成することをさらに含むことができる。
本発明の更に他の態様に係る発光ダイオードは、導電性基板と、前記基板上に位置する窒化ガリウム系列の半導体積層体と、を含む。ここで、前記半導体積層体は半極性半導体層の活性層を含む。
また、前記窒化ガリウム系列の半導体積層体は、半極性窒化ガリウム基板上で成長した各半導体層を含む。さらに、前記半極性窒化ガリウム基板は、Ｃ面に対して１５゜〜８５゜範囲の角度だけ傾斜した主面を有するミスカット（ｍｉｓｃｕｔ）半極性窒化ガリウム基板であり得る。
いくつかの実施例において、前記導電性基板が前記半極性窒化ガリウム基板であり得るが、これに限定されることはない。例えば、前記基板は、半導体積層体に貼りつけられた金属基板であり得る。さらに、反射層は、前記基板と前記半導体積層体との間に位置し得る。
一方、前記発光ダイオードは、前記半導体積層体上に位置する透明酸化層をさらに含むことができ、この透明酸化層は凹凸パターンを有することができる。また、前記透明酸化層と接する前記半導体積層体の上部面は凹凸パターンを有することができる。
本発明の他の態様に係る発光ダイオードの製造方法は、Ｃ面に対して１５゜〜８５゜範囲の角度だけ傾斜した主面を有するミスカット半極性窒化ガリウム基板を準備し、前記基板上に半極性窒化ガリウム系列の各半導体層を成長させることによって半導体積層体を形成することを含む。
さらに、前記方法は、前記半導体積層体上に透明酸化層を形成することをさらに含むことができ、前記透明酸化層は凹凸パターンを有することができる。
いくつかの実施例において、前記方法は、前記半導体積層体上に反射層を形成し、前記反射層上に支持基板を貼りつけ、前記半極性窒化ガリウム基板を除去することをさらに含むことができる。
また、前記半極性窒化ガリウム基板上に半導体積層体を形成する前に、電気化学的エッチング技術を用いて前記基板上に多孔構造の窒化物層を形成することができ、前記半極性窒化ガリウム基板は、前記多孔構造の窒化物層を用いて前記半導体積層体から分離することができる。
前記半極性窒化ガリウム基板を除去した後、前記半導体積層構造体の表面に凹凸パターンを形成することができる。
本発明の更に他の態様に係る半導体素子の製造方法は、支持基板とバルク基板を用意し、前記支持基板の一側表面上に接合層を形成し、前記接合層を用いて前記支持基板の一側表面上に前記バルク基板を接合し、前記バルク基板を前記接合層から一定厚さになるように切断・分離することによってシード層を形成することを含む。
前記バルク基板はＧａＮを含むことができる。
前記バルク基板は、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法、ナトリウムフラックス（Ｎａ ｆｌｕｘ）法またはアモノサーマル（Ａｍｍｏｎｏｔｈｅｒｍａｌ）法で製造することができる。
前記接合層は、Ｚｎ、Ｓｉ、Ｇａ及びＡｌのうち少なくとも一つを含む酸化物またはＳｉ、Ｇａ及びＡｌのうち少なくとも一つを含むことができる。
前記半導体素子の製造方法は、前記支持基板とバルク基板を接合する前に、前記接合層上に金属中間層を形成することをさらに含むことができる。
前記金属中間層は、前記支持基板とバルク基板とを接合するとき、アイランド形態に形成することができる。
前記支持基板は、サファイア基板、ＡｌＮ基板、Ｇｅ基板またはＳｉＣ基板であり得る。
前記支持基板は、その一側表面に凹凸パターンを備えることができる。
前記半導体素子の製造方法は、前記シード層を形成した後、前記シード層上に少なくとも第１の導電型半導体層、活性層及び第２の導電型半導体層を含む複数の半導体層を形成し、前記各半導体層をパターニングし、第１型半導体層の一部が露出した半導体積層構造体を形成し、前記半導体積層構造体の第２の導電型半導体層上にＴＣＯ層を形成し、前記の露出した第１の導電型半導体層上に第１の電極を形成し、前記ＴＣＯ層上に第２の電極を形成することをさらに含むことができる。
前記半導体素子の製造方法は、前記複数の半導体層を形成する前に、前記シード層の表面を平坦化することをさらに含むことができる。
前記ＴＣＯ層は、その表面に凹凸を含むことができる。
前記第２の導電型半導体層上にＴＣＯ層を形成することは、前記半導体積層構造体上に第１のＴＣＯ層を形成し、前記第１のＴＣＯ層上にフォトレジストパターンを形成し、前記フォトレジストパターンが形成された第１のＴＣＯ層上に第２のＴＣＯ層を形成し、前記フォトレジストパターン、及び前記フォトレジストパターン上に形成された前記第２のＴＣＯ層の一部をリフトオフ（ｌｉｆｔ ｏｆｆ）法で除去して形成することを含むことができる。
前記第２の導電型半導体層上にＴＣＯ層を形成することは、前記ＴＣＯ層上に複数のオープン領域を有するフォトレジストパターンを形成し、前記フォトレジストパターンをマスクとして前記ＴＣＯ層の表面を一定の深さにウエットエッチングし、前記ＴＣＯ層の表面に凹凸を形成することを含むことができる。
前記半導体素子の製造方法は、前記シード層を形成した後、前記シード層上に少なくとも第１の導電型半導体層、活性層及び第２の導電型半導体層を含む複数の半導体層を形成し、前記複数の半導体層の第２の導電型半導体層上にエッチングストップパターンを形成し、前記エッチングストップパターンが形成された前記シード層上に金属ボンディング層を形成し、前記金属ボンディング層上に金属基板を形成し、前記支持基板を分離し、前記複数の半導体層をパターニングすることによって半導体積層構造体を形成し、前記支持基板を分離し、露出した表面上にＴＣＯ層を形成し、前記ＴＣＯ層上に電極パッドを形成することをさらに含むことができる。
前記半導体素子の製造方法は、前記支持基板を分離した後、前記ＴＣＯ層を形成する前に、前記シード層を除去することをさらに含むことができる。
前記半導体素子の製造方法は、前記複数の半導体層を形成した後、前記金属ボンディング層を形成する前に、前記複数の半導体層と金属ボンディング層との間にオーミック反射パターンを形成することをさらに含むことができる。
前記オーミック反射パターンは、前記エッチングストップパターンのオープン領域に位置し得る。
前記半導体素子の製造方法は、前記複数の半導体層を形成する前に、前記シード層の表面を平坦化することをさらに含むことができる。
前記ＴＣＯ層は、その表面に凹凸を含むことができる。
前記支持基板が分離された表面上にＴＣＯ層を形成することは、前記支持基板が分離された表面上に第１のＴＣＯ層を形成し、前記第１のＴＣＯ層上にフォトレジストパターンを形成し、前記フォトレジストパターンが形成された第１のＴＣＯ層上に第２のＴＣＯ層を形成し、前記フォトレジストパターン、及び前記フォトレジストパターン上に形成された前記第２のＴＣＯ層の一部をリフトオフ法で除去して形成することを含むことができる。
前記支持基板が分離された表面上にＴＣＯ層を形成することは、前記支持基板が分離された表面上に複数のオープン領域を有するフォトレジストパターンを形成し、前記フォトレジストパターンをマスクとして前記ＴＣＯ層の表面を一定の深さにウエットエッチングし、前記ＴＣＯ層の表面に凹凸を形成することを含むことができる。
本発明によると、窒化ガリウム基板を成長基板として使用して各半導体層を成長させることによって、転位密度の低い半導体積層構造体を形成することができる。さらに、半導体積層構造体から窒化ガリウム基板を除去して垂直型構造の発光ダイオードを製造することによって、高効率発光ダイオードを提供することができる。また、窒化ガリウム基板上に成長した各半導体層は、転位密度が非常に低いので、従来の光強化化学エッチング（ｐｈｏｔｏ−ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ）では粗い表面を提供するのに限界があり、光抽出効率を改善しにくいが、本発明によると、凹凸パターンを有する透明酸化物層を用いて発光ダイオードの光抽出効率を改善することができる。
さらに、犠牲層をエッチングすることによって窒化ガリウム基板を半導体積層構造体から分離するので、窒化ガリウム基板を再使用することができる。
一方、半極性半導体層の活性層を含む発光ダイオードを提供することによって、分極を緩和または除去することができ、発光効率を改善することができる。さらに、ミスカットＧａＮ基板を用いて各半導体層を成長させることによって、半極性半導体層を相対的に容易に成長させることができる。また、電気化学エッチングを用いてＧａＮ基板を分離することによって、ＧａＮ基板を再使用することができ、生産コストを節減することができる。
また、成長させようとする半導体層と同一または類似する格子定数または熱膨張係数の物質を有するシード層を含む半導体素子基板を提供することができ、この半導体素子基板を用いて半導体素子を製造することができる。
本発明の一実施例に係る発光ダイオードを説明するための断面図である。 本発明の一実施例に係る発光ダイオードの製造方法を説明するための断面図である。 本発明の一実施例に係る発光ダイオードの製造方法を説明するための断面図である。 本発明の一実施例に係る発光ダイオードの製造方法を説明するための断面図である。 本発明の一実施例に係る発光ダイオードの製造方法を説明するための断面図である。 本発明の一実施例に係る発光ダイオードの製造方法を説明するための断面図である。 本発明の一実施例に係る窒化ガリウム基板の分離工程を説明するための概略図である。 本発明の他の実施例に係る発光ダイオードを説明するための断面図である。 本発明の他の実施例に係る発光ダイオードの製造方法を説明するための断面図である。 本発明の他の実施例に係る発光ダイオードの製造方法を説明するための断面図である。 本発明の他の実施例に係る発光ダイオードの製造方法を説明するための断面図である。 本発明の他の実施例に係る発光ダイオードの製造方法を説明するための断面図である。 本発明の更に他の実施例に係る発光ダイオードの製造方法を説明するための断面図及び平面図である。 本発明の更に他の実施例に係る発光ダイオードの製造方法を説明するための断面図及び平面図である。 本発明の更に他の実施例に係る発光ダイオードの製造方法を説明するための断面図及び平面図である。 本発明の更に他の実施例に係る発光ダイオードの製造方法を説明するための断面図及び平面図である。 本発明の更に他の実施例に係る発光ダイオードの製造方法を説明するための断面図及び平面図である。 本発明の更に他の実施例に係る発光ダイオードの製造方法を説明するための断面図及び平面図である。 本発明の更に他の実施例に係る発光ダイオードの製造方法を説明するための断面図及び平面図である。 本発明の一実施例に係る窒化ガリウム基板の分離工程を説明するための概略図である。 ミスカット窒化ガリウム基板を説明するための断面図である。 本発明の一実施例に係る発光ダイオードを説明するための断面図である。 本発明の更に他の実施例に係る発光ダイオードを説明するための断面図である。 図２３の発光ダイオードを製造するための方法を説明するための断面図である。 図２３の発光ダイオードを製造するための方法を説明するための断面図である。 図２３の発光ダイオードを製造するための方法を説明するための断面図である。 分離されたＧａＮ基板を説明するための断面図である。 本発明の更に他の実施例に係る半導体素子の製造方法を説明するための断面図である。 本発明の更に他の実施例に係る半導体素子の製造方法を説明するための断面図である。 本発明の更に他の実施例に係る半導体素子の製造方法を説明するための断面図である。 本発明の半導体素子の製造方法で利用可能な他の形態の支持基板を示した断面図である。 本発明の更に他の実施例に係る半導体素子の製造方法を説明するための断面図である。 本発明の更に他の実施例に係る半導体素子の製造方法を説明するための断面図である。 ＴＣＯ層の表面に凹凸を形成する方法を説明するための断面図である。 ＴＣＯ層の表面に凹凸を形成する方法を説明するための断面図である。 本発明の更に他の実施例に係る半導体素子の製造方法を説明するための断面図である。 本発明の更に他の実施例に係る半導体素子の製造方法を説明するための断面図である。
以下では、添付の各図面を参照して本発明の各実施例を詳細に説明する。次に紹介する各実施例は、当業者に本発明の思想を十分に伝達するために例として提供されるものである。したがって、本発明は、以下で説明する各実施例に限定されるものではなく、他の形態に具体化することもできる。そして、各図面において、同一の参照番号は同一の構成要素を示し、構成要素の幅、長さ、厚さなどは、便宜のために誇張して表現する場合がある。
図１は、本発明の一実施例に係る発光ダイオードを説明するための断面図である。
図１を参照すると、発光ダイオードは、支持基板３１、半導体積層構造体３０、ｐ電極層２７、ボンディングメタル３３、透明酸化物層３５及びｎ−電極パッド３７を含む。また、発光ダイオードはボンディングパッド３９を含むことができる。
支持基板３１は、各化合物半導体層を成長させるための成長基板と区分されるものであって、既に成長した各化合物半導体層に貼りつけられた２次基板である。支持基板３１は、導電性基板、例えば、金属基板または半導体基板であり得る。
半導体積層構造体３０は、支持基板３１上に位置し、ｐ型化合物半導体層２５、活性層２３及びｎ型化合物半導体層２１を含む。ここで、半導体積層構造体３０は、ｐ型化合物半導体層２５がｎ型化合物半導体層２１に比べて支持基板３１側の近くに位置する。
ｎ型化合物半導体層２１、活性層２３及びｐ型化合物半導体層２５は、ＩＩＩ−Ｎ系列の化合物半導体、例えば、（Ａｌ，Ｇａ，Ｉｎ）Ｎ半導体で形成することができる。ｎ型化合物半導体層２１及びｐ型化合物半導体層２５はそれぞれ単一層または多重層であり得る。例えば、ｎ型化合物半導体層２１及び／またはｐ型化合物半導体層２５は、コンタクト層及びクラッド層を含むことができ、また、超格子層を含むことができる。また、活性層２３は、単一量子井戸構造または多重量子井戸構造であり得る。
半導体積層構造体３０は、５×１０６／ｃｍ２以下の転位密度を有するように形成することができる。サファイア基板上に成長する各半導体層は、一般に１×１０８／ｃｍ２以上の高い転位密度を有する。その一方、本発明に係る半導体積層構造体３０は、窒化ガリウム基板を成長基板として使用して成長した各半導体層２１、２３、２５を用いることによって、５×１０６／ｃｍ２以下の低い転位密度を有するように形成することができる。転位密度の下限は、特別に限定されないが、１×１０４／ｃｍ２以上または１×１０６／ｃｍ２以上であり得る。半導体積層構造体３０内の転位密度を低下させることによって、電流の増加と共に発生するドループを緩和することができる。
ｐ−電極層２７は、ｐ型化合物半導体層２５と支持基板３１との間に位置する。ｐ−電極層２７は、ｐ型化合物半導体層２５にオーミックコンタクトし、反射金属層及びバリア金属層を含むことができる。反射金属層は、例えば、Ａｇなどの反射層を含むことができる。また、バリア金属層は、反射金属層を覆い、反射金属層の金属物質、例えば、Ａｇの拡散を防止する。バリア金属層は、例えば、Ｎｉ層を含むことができる。
一方、支持基板３１は、ｐ−電極層２７上にボンディングメタル３３を通じてボンディングすることができる。ボンディングメタル３３は、例えば、Ａｕ−Ｓｎであって、共晶ボンディングを用いて形成することができる。その一方、支持基板３１は、例えば、めっき技術を用いてｐ−電極層２７上に形成することもできる。
ボンディングパッド３９は、支持基板３１の下部に形成される。ボンディングパッド３９は、Ａｕ−Ｓｎなどの共晶ボンディングに適した金属物質で形成することができる。ボンディングパッド３９は、発光ダイオードを印刷回路基板やリードフレームなどに実装するときに使用されており、熱伝導率の高い金属物質で形成され、発光ダイオードの放熱特性を改善する。
一方、半導体積層構造体３０上に、すなわち、ｎ型化合物半導体層２１上に透明酸化物層３５が位置し得る。透明酸化物層３５は、その表面に凹凸パターンを有するようにパターニングすることができる。透明酸化物層３５は、例えば、ＺｎＯやＩＴＯなどの導電性酸化物層またはＳｉＯ２などの絶縁性酸化物層に形成することができる。透明酸化物層３５は、凹凸パターンによって半導体積層構造体３０で生成された光を外部に良好に放出することができる。
一方、透明酸化物層３５上にｎ−電極パッド３７が位置し得る。ｎ−電極パッド３７は、透明酸化物層３５を介してｎ型化合物半導体層２１に電気的に接続することができる。その一方、ｎ−電極パッド３７は、ｎ型化合物半導体層２１に直接接触することができ、このために、透明酸化物層３５にｎ型化合物半導体層２１を露出させる開口部を形成することができる。
本実施例において、ｎ型化合物半導体層２１上に凹凸パターンを有する透明酸化物層３５が位置する場合を説明したが、透明酸化物層３５の代わりにまたは透明酸化物層３５に加えて、ｎ型化合物半導体層２１の表面に粗い表面または光抽出のための凹凸パターンを形成することもできる。
図２ないし図６は、本発明の一実施例に係る発光ダイオードを製造する方法を説明するための断面図である。
図２を参照すると、窒化ガリウム基板１１上に第１の窒化ガリウム層１３、犠牲層１５及び第２の窒化ガリウム層１７が成長する。ここで、犠牲層１５は、第１の窒化ガリウム層１３に比べてバンドギャップの狭い窒化ガリウム系の層、例えばＩｎＧａＮで形成することができる。第１の窒化ガリウム層１３は、意図的に不純物をドーピングすることなくアンドープ−ＧａＮで形成し、犠牲層１５は、Ｓｉなどのｎ型不純物をドーピングして形成することができる。第１の窒化ガリウム層１３は、犠牲層１５がエッチングされるときに窒化ガリウム基板１１へのダメージを防止する機能を行う。
一方、第２の窒化ガリウム層１７は、意図的に不純物をドーピングすることなくアンドープ−ＧａＮで形成することができ、今後、エピ層の成長のためのシード層として使用することができる。
図３を参照すると、第２の窒化ガリウム層１７及び犠牲層１５をパターニングすることによって溝１９を形成する。溝１９は、第１の窒化ガリウム層１３を貫通することもできる。溝１９は、ドライエッチング技術またはレーザースクライビング技術を用いて形成することができる。第２の窒化ガリウム層１７及び第１の窒化ガリウム層１３を用いるので、溝１９の深さは犠牲層１５の厚さより大きい。
溝１９は、ストライプ状に配列されるように複数形成することもでき、メッシュ状に互いに連結することもできる。各溝１９の間の間隔は約１ｃｍ以下であることが好ましい。さらに、溝１９は、発光ダイオードのチップサイズに対応するように形成することもでき、より稠密に形成することもできる。
図４を参照すると、第２の窒化ガリウム層１７上には、窒化ガリウム系列のｎ型半導体層２１、窒化ガリウム系列の活性層２３及び窒化ガリウム系列のｐ型半導体層２５を含む半導体積層構造体３０が形成される。ｎ型半導体層２１は、第２の窒化ガリウム層１７上に成長し、横成長（ｌａｔｅｒａｌ ｇｒｏｗｔｈ）によって溝１９を覆う。活性層２３及びｐ型半導体層２５は、ｎ型半導体層２１上で成長する。
ｎ型及びｐ型半導体層２１、２５は、それぞれ単一層または多重層に形成することができる。また、活性層２３は、単一量子井戸構造または多重量子井戸構造に形成することができる。窒化ガリウム基板１１上で成長することによって、半導体層２１、２３、２５は、約５×１０６／ｃｍ２以下の転位密度を有するように形成することができる。
第１及び第２の窒化ガリウム層１３、１７、犠牲層１５及び各化合物半導体層２１、２３、２５は、金属有機化学気相蒸着法（ＭＯＣＶＤ）または分子線蒸着法（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ；ＭＢＥ）などの工程によって成長することができる。
図５を参照すると、半導体積層構造体３０上にｐ電極層２７が形成される。ｐ電極層２７は、ｐ型半導体層２５にオーミックコンタクトする。また、ｐ電極層２７は、反射金属層及びバリア金属層を含むことができる。
続いて、ｐ電極層２７上に支持基板３１が貼りつけられる。支持基板３１は、半導体積層構造体３０と別途に製作した後、ボンディングメタル３３を通じてｐ電極層２７上にボンディングすることができる。その一方、支持基板３１は、ｐ電極層２７上でめっきして形成することができる。支持基板３１は、導電性基板、例えば、金属または半導体基板であり得る。
図６を参照すると、支持基板３１が形成された後、窒化ガリウム基板１１が除去され、第２の窒化ガリウム層１７が除去されることによって半導体積層構造体３０のｎ型半導体層２１の表面が露出する。第２の窒化ガリウム層１７は、ドライエッチング、研磨またはポリッシング技術を用いて除去することができる。
窒化ガリウム基板１１は、光強化化学エッチング（ｐｈｏｔｏ−ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ）技術を用いて半導体積層構造体３０から分離することができる。図７は、窒化ガリウム基板１１の分離工程を説明するための概略図である。
図７を参照すると、まず、図５で説明したように、支持基板３１が形成された後、ＫＯＨまたはＮａＯＨの溶液１１０が入った水槽１００に窒化ガリウム基板１１を含む全体の対象物を入れる。一方、ＵＶランプ４０を用いて窒化ガリウム基板１１を介して光を照射する。このとき、ＵＶランプ４０で発生する光Ｌ１のうち犠牲層１５に吸収される波長の光Ｌ２を除いて、窒化ガリウム基板１１に吸収される波長の光は、フィルター４５を用いて予めフィルタリングする。フィルター４５は、例えば、サファイア基板４１上に窒化ガリウム層４３を成長させて形成することができる。したがって、窒化ガリウム層４３は、窒化ガリウム基板１１に吸収される波長の光を予め遮断する。
これによって、窒化ガリウム基板１１を透過する光Ｌ２が水槽１００内の窒化ガリウム基板１１を介して犠牲層１５に照射される。犠牲層１５は、溝１９の内壁に側面が露出しており、また、光Ｌ２を吸収する。その結果、溝１９内に浸透したＫＯＨまたはＮａＯＨ溶液１１０によって犠牲層１５がエッチングされる。
ＵＶランプ４０の代わりに、特定波長の光、すなわち、窒化ガリウム基板１１を透過し、犠牲層１５に吸収される波長の光を放出するレーザーまたは発光ダイオードを用いて光を照射することもできる。
本実施例によると、基板１１上に溝１９が形成されるので、犠牲層１５が基板１１の縁部領域のみならず、内側領域でもエッチングされる。したがって、基板１１のサイズが相対的に大きい場合にも、窒化ガリウム基板１１を半導体積層構造体３０から容易に分離することができる。さらに、各溝１９の間の間隔を調節することによって、犠牲層１５の各時間を適当に調節することができる。
窒化ガリウム基板１１を除去した後、上述したように、第２の窒化ガリウム層１７を除去することができる。その結果、ｎ型半導体層２１の表面が露出し、このｎ型半導体層２１を部分的にエッチングすることによって、粗い表面または凹凸パターンを形成することもできる。また、ｎ型半導体層２１上に透明酸化物層（図１の３５）を蒸着し、これをパターニングすることによって凹凸パターンを形成することもできる。その後、ｎ電極パッド３７及びボンディングパッド３９を形成することができ、個別の発光ダイオードに分割することによって図１の発光ダイオードが完成する。
従来のサファイア基板を成長基板として使用する場合、サファイア基板は、その上に成長した各半導体層と異なる物性を有するので、基板と各半導体層との間の界面を用いてサファイア基板を容易に分離することができる。しかし、窒化ガリウム基板１１を成長基板として使用した場合、窒化ガリウム基板１１とその上に成長した各半導体層２１、２３、２５は同種の材料であるので、基板１１と各半導体層２１、２３、２５との間の界面を用いて基板１１を分離することが難しい。
これによって、本発明では、犠牲層１５を用いて窒化ガリウム基板１１を分離する。したがって、窒化ガリウム基板１１にダメージを与えずに半導体積層構造体３０から分離することができる。分離された窒化ガリウム基板１１はダメージを受けないので、成長基板として再使用することができる。
図８は、本発明の他の実施例に係る発光ダイオードを説明するための断面図である。
図８を参照すると、発光ダイオードは、支持基板５１、半導体積層構造体３０、ｐ電極層２７ａ、絶縁層２９、ｎ電極層４７、ボンディングメタル５３、透明酸化物層５５及びｐ−電極パッド５７を含む。また、発光ダイオードは、ボンディングパッド５９を含むことができる。
ここで、半導体積層構造体３０、支持基板５１、ボンディングメタル５３、透明酸化物層５５及びボンディングパッド５９は、図１の発光ダイオードと類似するので、それについての詳細な説明は省略する。但し、半導体積層構造体３０は、支持基板５１の一部領域上に位置し得る。すなわち、支持基板５１が半導体積層構造体３０に比べて相対的に広い面積を有し、半導体積層構造体３０は支持基板５１の一部領域上に位置する。さらに、半導体積層構造体３０は、ｐ型半導体層２５及び活性層２３を貫通する貫通ホール３０ａを有する。一つ以上の貫通ホール３０ａを形成することができ、複数の貫通ホール３０ａを均一に分散させて位置させることができる。
一方、ｐ電極層２７ａは、図１を参照して説明したｐ電極層２７と同様に、ｐ型半導体層２５にオーミックコンタクトし、反射金属層及びバリア金属層を含むことができる。ｐ電極層２７ａは、ｐ型半導体層２５にコンタクトし、貫通ホール３０ａを露出させる開口部を有する。
一方、ｎ電極層４７は、半導体積層構造体３０と支持基板５１との間に位置し、貫通ホール３０ａを介してｎ型半導体層２１に電気的に接続する。ｎ電極層４７は、ｐ電極層２７ａ、ｐ型半導体層２５及び活性層２３から絶縁されるように離隔して位置する。
絶縁層２９は、ｎ電極層４７とｐ電極層２７ａとの間に位置し、ｎ電極層４７とｐ電極層２７ａとを離隔させる。例えば、絶縁層２９は、ｐ電極層２７ａの下部面を覆う。さらに、絶縁層２９は、貫通ホール３０ａの内壁を覆い、ｐ型半導体層２５と活性層２３をｎ電極層４７から絶縁させる。
一方、ｐ電極層２７ａは、半導体積層構造体３０の下部領域の外側に延長し、ｐ電極パッド５７は、延長されたｐ電極層２７ａ上に位置する。
本実施例によると、ｎ電極層４７が支持基板５１と半導体積層構造体３０との間に位置する。したがって、活性層２３から透明酸化物層５５を介して放出される光が図１に示したｎ電極パッド３７によって損失されることを防止することができる。さらに、複数の貫通ホール３０ａを用いる場合、ｎ電極層４７がｎ型半導体層２１の多数の地点で接触し得るので、発光ダイオードの内部で電流を均一に分散させることができる。
図９ないし図１２は、本発明の他の実施例に係る発光ダイオードの製造方法を説明するための断面図である。
図９を参照すると、図２ないし図４を参照して説明したように、窒化ガリウム基板１１上に第１の窒化ガリウム層１３、犠牲層１５及び第２の窒化ガリウム層１７を成長させた後、溝１９を形成し、第２の窒化ガリウム層１７上にｎ型半導体層２１、活性層２３及びｐ型半導体層２５を含む半導体積層構造体３０を成長させる。
その後、半導体積層構造体３０上にｐ電極層２７ａを形成する。ｐ電極層２７ａは、開口部を有するように形成される。続いて、半導体積層構造体３０をパターニングすることによって、ｐ型半導体層２５及び活性層２３を貫通する貫通ホール３０ａを形成する。ｐ電極層２７ａは、貫通ホール３０ａを形成した後で形成することもできる。貫通ホール３０ａは、一つの発光ダイオード領域内に一つまたは複数形成することができる。
図１０を参照すると、ｐ電極層２７ａを覆う絶縁層２９が形成される。また、絶縁層２９は、貫通ホール３０ａの内壁を覆うことができる。絶縁層２９は、シリコン酸化膜やシリコン窒化膜で形成することができ、さらに、ＳｉＯ２とＴｉＯ２を交互に蒸着し、分布ブラッグ反射器になるように形成することもできる。絶縁層２９は、貫通ホール３０ａの底でｎ型半導体層２１を露出させる開口部を有する。
絶縁層２９上にｎ電極層４７が形成される。ｎ電極層４７は、貫通ホール３０ａを介してｎ型半導体層２１に電気的に接続される。ｎ電極層４７は、絶縁層２９によってｐ電極層２７ａから電気的に絶縁される。また、ｎ電極層４７は、ｐ型半導体層２５及び活性層２３からも離隔する。
その後、ｎ電極層４７上に支持基板５１が貼りつけられる。支持基板５１は、半導体積層構造体３０と別途に製作した後、ボンディングメタル５３を通じてｎ電極層４７上にボンディングすることができる。その一方、支持基板５１は、ｎ電極層４７上でめっきして形成することができる。支持基板５１は、導電性基板、例えば、金属または半導体基板であり得る。
図１１を参照すると、支持基板５１が形成された後、図６を参照して説明したように、窒化ガリウム基板１１が除去され、第２の窒化ガリウム層１７が除去されることによって半導体積層構造体３０のｎ型半導体層２１の表面が露出する。
窒化ガリウム基板１１は、図７を参照して説明したように、光強化化学エッチング技術を用いて半導体積層構造体３０から分離することができ、重複を避けるために詳細な説明は省略する。
図１２を参照すると、露出したｎ型半導体層２１上に凹凸パターンを有する透明酸化物層５５が形成される。一方、半導体積層構造体３０の一部が除去されることによってｐ電極層２７ａが露出し、露出したｐ電極層２７ａ上に図８に示したようにｐ電極パッド５７が形成される。また、支持基板５１の下部にボンディングパッド５９を形成することができ、個別の発光ダイオードに分割することによって図８の発光ダイオードが完成する。
本実施例によると、半導体積層構造体３０と支持基板５１との間にｎ電極層４７を配置することによって、光放出面での光の損失を防止できる発光ダイオードを提供することができる。
図１３ないし図１９は、本発明の更に他の実施例に係る発光ダイオードを製造する方法を説明するための図面であって、図１５は平面図で、残りの図面は断面図である。
図１３を参照すると、窒化ガリウム基板１１上に窒化ガリウム層１３及び犠牲層１５が成長する。ここで、犠牲層１５は、窒化ガリウム層１３に比べてバンドギャップの狭い窒化ガリウム系層、例えば、ＩｎＧａＮで形成することができる。窒化ガリウム層１３は、意図的に不純物をドーピングすることなくアンドープ−ＧａＮで形成し、犠牲層１５は、Ｓｉなどのｎ型不純物をドーピングして形成することができる。窒化ガリウム層１３は、犠牲層１５がエッチングされるときに窒化ガリウム基板１１へのダメージを防止する機能を行うことができる。
犠牲層１５上に窒化ガリウム系列のｎ型半導体層２１、窒化ガリウム系列の活性層２３及び窒化ガリウム系列のｐ型半導体層２５を含む半導体積層構造体３０が形成される。
ｎ型及びｐ型半導体層２１、２５は、それぞれ単一層または多重層に形成することができる。また、活性層２３は、単一量子井戸構造または多重量子井戸構造に形成することができる。窒化ガリウム基板１１上で成長することによって、半導体層２１、２３、２５は約５×１０６／ｃｍ２以下の転位密度を有するように形成することができる。
窒化ガリウム層１３、犠牲層１５及び各化合物半導体層２１、２３、２５は、金属有機化学気相蒸着法（ＭＯＣＶＤ）または分子線蒸着法（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ；ＭＢＥ）などの工程によって成長させることができる。
図１４を参照すると、半導体積層構造体３０及び犠牲層１５をパターニングすることによって溝３０ａを形成する。溝３０ａは、窒化ガリウム層１３を貫通することもできる。溝３０ａは、ドライエッチング技術またはレーザースクライビング技術を用いて形成することができる。
図１５に示したように、溝３０ａは、ウエハー１０で半導体積層構造体３０を４等分するように形成することができる。しかし、溝３０ａの形状は、図１５の形状に限定されるものではなく、基板１１のサイズに応じて多様に変更することができる。但し、溝３０ａによって定義される各領域または溝３０ａとウエハー１０の縁部によって定義される各領域は、発光ダイオードチップのサイズと同一であるか、それより相対的に大きい。
図１６を参照すると、半導体積層構造体３０上にｐ電極層２７が形成される。ｐ電極層２７は、ｐ型半導体層２５にオーミックコンタクトする。また、ｐ電極層２７は、反射金属層及びバリア金属層を含むことができる。
いくつかの実施例において、ｐ電極層２７を形成する前に、溝３０ａを充填する充填材２９を形成することができる。充填材２９は、例えば、フォトレジストまたはＳＯＧなどをスピンコーティングして形成することができる。
他の実施例において、ｐ電極層２７を半導体積層構造体３０上に限定的に形成した後、充填材２９を形成することもできる。すなわち、ｐ電極層２７が溝３０ａを露出させるように半導体積層構造体３０上に形成され、充填材２９が半導体積層構造体３０とｐ電極層２７によって形成された溝を充填することができる。
図１７を参照すると、続いて、ｐ電極層２７上に支持基板３１が貼りつけられる。支持基板３１は、半導体積層構造体３０と別途に製作した後、ボンディングメタル３３を通じてｐ電極層２７上にボンディングすることができる。支持基板３１は、ｐ電極層２７のめっき工程によって形成することもできる。支持基板３１は、導電性基板、例えば、金属または半導体基板であり得る。支持基板３１は、互いに分割された半導体積層構造体３０上に位置し、これらを結合させる。
図１８を参照すると、ウエットエッチング技術を用いて充填材２９を除去する。充填材２９は、その物質に応じてＢＯＥ、ＨＦまたはアセトンなどの有機溶媒を適宜選択して除去することができる。例えば、充填材がＳＯＧで形成された場合、ＢＯＥやＨＦを使用することができ、充填材がフォトレジストである場合、アセトンなどの有機溶媒を使用することができる。充填材２９を除去することによって、窒化ガリウム基板１１と支持基板３１との間に溝３０ａによる通路が形成される。
図１９を参照すると、その後、半導体積層構造体３０から窒化ガリウム基板１１が分離され、ｎ型半導体層２１の表面が露出する。窒化ガリウム基板１１は、光強化化学エッチング技術を用いて半導体積層構造体３０から分離することができる。図２０は、窒化ガリウム基板１１の分離工程を説明するための概略図である。
図２０を参照すると、まず、図１８を参照して説明したように、溝３０ａによって通路が形成された後、ＫＯＨまたはＮａＯＨの溶液１１０が入った水槽１００に窒化ガリウム基板１１を含む全体の対象物を入れる。一方、ＵＶランプ４０を用いて窒化ガリウム基板１１を介して紫外線を照射する。このとき、ＵＶランプ４０で発生する光Ｌ１のうち犠牲層１５に吸収される波長の光Ｌ２を除いて、窒化ガリウム基板１１に吸収される波長の光はフィルター４５を用いて予めフィルタリングする。フィルター４５は、例えば、サファイア基板４１上に窒化ガリウム層４３を成長させて形成することができる。したがって、窒化ガリウム層４３は、窒化ガリウム基板１１に吸収される波長の光を予め遮断する。
これによって、窒化ガリウム基板１１を透過する光Ｌ２が水槽１００内の窒化ガリウム基板１１を介して犠牲層１５に照射される。犠牲層１５は、溝３０ａの内壁に側面が露出しており、また、光Ｌ２を吸収する。その結果、溝３０ａ内に浸透したＫＯＨまたはＮａＯＨ溶液１１０によって犠牲層１５がエッチングされる。
ＵＶランプ４０の代わりに、特定波長の光、すなわち、窒化ガリウム基板１１を透過し、犠牲層１５に吸収される波長の光を放出するレーザーまたは発光ダイオードを用いて光を照射することもできる。
本実施例によると、基板１１上に溝３０ａが形成されるので、犠牲層１５が基板１１の縁部領域だけでなく、内側領域でもエッチングされる。したがって、基板１１のサイズが相対的に大きい場合にも、窒化ガリウム基板１１を半導体積層構造体３０から容易に分離することができる。
窒化ガリウム基板１１が除去されることによって、ｎ型半導体層２１の表面が露出し、このｎ型半導体層２１を部分的にエッチングすることによって、粗い表面または凹凸パターンを形成することもできる。また、ｎ型半導体層２１上に透明酸化物層（図１の３５）を蒸着し、これをパターニングして凹凸パターンを形成することもできる。その後、ｎ電極パッド３７及びボンディングパッド３９を形成することができ、個別の発光ダイオードに分割することによって図１の発光ダイオードが完成する。
従来のサファイア基板を成長基板として使用する場合、サファイア基板は、その上に成長した各半導体層と異なる物性を有するので、基板と各半導体層との間の界面を用いてサファイア基板を容易に分離することができる。しかし、窒化ガリウム基板１１を成長基板として使用した場合、窒化ガリウム基板１１とその上に成長した各半導体層２１、２３、２５は同種の材料であるので、基板１１と各半導体層２１、２３、２５との間の界面を用いて基板１１を分離することが難しい。
その結果、本発明では、犠牲層１５を用いて窒化ガリウム基板１１を分離する。したがって、窒化ガリウム基板１１にダメージを与えずに半導体積層構造体３０から分離することができる。分離された窒化ガリウム基板１１は、ダメージを受けないので、成長基板として再使用することができる。
図２１は、本発明の各実施例で成長基板として使用可能なミスカット窒化ガリウム基板を説明するための断面図である。
図２１を参照すると、基板２１０は、主面がＣ軸に対して１５゜〜８５゜だけ傾斜した半極性面を有する窒化ガリウム基板である。また、基板２１０は、主面に対して一方向に傾斜したミスカット表面２１０ａを有する。
ミスカット表面２１０ａを形成することによってキンク（ｋｉｎｋ）が形成される。キンクは、窒化ガリウム系列の半導体層の成長時に核生成サイトを提供し、半導体層を容易に成長させる。ミスカット表面２１０ａは、特別に限定されなく、ｃ面であってもよい。
基板２１０の主面は、例えば、（２０−２１）、（２０−２−１）、（１０−１１）、（１０−１−１）、（１１−２２）、（１１−２−２）、（３０−３１）、（３０−３−１）などの半極性面またはこれらのファミリーであり得る。
基板２１０上に窒化ガリウム系列の半導体層を成長させることによって、基板２１０と同じ半極性面を有する各半導体層を成長させることができる。特に、自発分極だけでなく、圧電分極が極性半導体層に比べて相対的に小さいので、発光効率を高めることができる。
図２２は、本発明の一実施例に係る発光ダイオードを説明するための断面図である。
図２２を参照すると、発光ダイオードは、 基板２１０、バッファー層２３０、第１の導電型半導体層２５０、超格子層２７０、活性層２９０、第２の導電型半導体層３１０及び透明酸化層３３０を含む。また、発光ダイオードは、透明酸化層３３０の上部に電極パッド（図示せず）をさらに含むことができる。
基板２１０は、図２１を参照して説明した基板であるので、それについての詳細な説明は省略する。ここで、基板２１０は、導電性基板であって、電極として使用することもでき、基板２１０の下部に電極を形成することもできる。
バッファー層２３０、第１の導電型半導体層２５０、超格子層２７０、活性層２９０及び第２の導電型半導体層３１０は、基板２１０上に成長した各エピ層であって、基板２１０上に成長する。
各エピ層、特に、活性層２９０は、半極性基板２１０上に成長することによって半極性半導体層に成長し、その結果、極性半導体層に比べて分極が相対的に小さくなる。
バッファー層２３０は、基板２１０上で成長するエピ層のストレーンを緩和し、結晶性を向上させるために形成される。バッファー層２３０は、基板２１と同一の組成の窒化ガリウム層であり得るが、必ずしもこれに限定されることはない。バッファー層２３０は省略することもできる。
第１の導電型半導体層２５０は、例えば、ｎ型不純物がドーピングされた窒化ガリウム層に成長させることができ、超格子層２７０は、バンドギャップが互いに異なる各窒化ガリウム系層、例えば、窒化ガリウム層とインジウム窒化ガリウム層を互いに積層して形成することができる。
一方、活性層２９０は、電子と正孔との再結合のために相対的に狭いバンドギャップを有する井戸層を含み、単一量子井戸構造または多重量子井戸構造を有することができる。
一方、第２の導電型半導体層３１０は、例えば、ｐ型不純物がドーピングされた窒化ガリウム層に成長させることができ、さらに、電子ブロック層を含むこともできる。
各エピ層は、ＭＢＥまたはＭＯＣＶＤ技術を用いて成長させることができる。
透明酸化層３３０は、第１の導電型半導体層２５０、活性層２９０及び第２の導電型半導体層３１０を含む半導体積層体上に位置する。透明酸化層３３０は、電流分散のために形成される。また、透明酸化層３３０は、上部表面に凹凸パターン３３０ａを有することができる。電流分散及び凹凸パターン３３０ａを形成するために、透明酸化層３３０の全体厚さは約１μｍ以上であって、凹部の厚さは０．５μｍ以上であり得る。
透明酸化層３３０は、ＩＴＯまたはＺｎＯで形成することができる。例えば、１次的に透明酸化層の一部を形成した後、リフトオフ工程によって凸部を形成することにより、凹凸パターンを有する透明酸化層３３０を形成することができる。
凹凸パターン３３０ａを有する透明酸化層３３０は、活性層２９０で生成された光の抽出効率を向上させ、発光ダイオードの発光効率を改善する。
図２３は、本発明の更に他の実施例に係る発光ダイオードを説明するための断面図である。
図２３を参照すると、本実施例に係る発光ダイオードは、基板５１０、ボンディング金属３７０、反射層３５０、第１の導電型半導体層２５０、超格子層２７０、活性層２９０、第２の導電型半導体層３１０及び透明酸化層５３０を含む。また、発光ダイオードは、透明酸化層５３０の上部に電極パッド５５０をさらに含むことができる。
基板５１０は、導電性基板であって、例えば、金属基板であり得る。基板５１０は、成長基板と区別されるものであって、既に成長が完了した半導体積層体上に貼りつけられた２次基板である。
ボンディング金属３７０は、基板５１０と半導体積層体とを結合するために使用されたものであって、例えば、ＡｕＳｎであり得る。一方、反射層３５０は、活性層２９０から放出されて基板５１０側に進行する光を反射させるために形成されたものであって、Ａｇで形成することができ、Ａｇの拡散を防止するためのバリア金属層を含むことができる。
一方、第１の導電型半導体層２５０、超格子層２７０、活性層２９０及び第２の導電型半導体層３１０は、図２２を参照して説明した半導体積層体の各層と同一の構成要素であって、同一の指示番号を使用して示している。したがって、各層、特に、活性層２９０は半極性半導体層に形成される。但し、本実施例において、半導体積層体は、図２２の実施例と対比すると、ひっくり返った構造を有しており、第１の導電型半導体層２５０は、上部表面に凹凸パターン２５０ａを有することができる。
一方、透明酸化層５３０は、第１の導電型半導体層２５０上に位置し、凹凸パターン５３０ａを有することができる。透明酸化層５３０は、上述した透明酸化層３３０と類似するので、それについての詳細な説明は省略する。
透明酸化層５３０上に電極パッド５５０が位置する。電極パッド５５０は、通常、ボンディングワイヤをボンディングするために提供される。
図２４ないし図２６は、図２３の発光ダイオードを製造するための方法を説明するための断面図である。
図２４を参照すると、まず、Ｃ面に対して１５゜〜８５゜範囲の角度だけ傾斜した主面を有するミスカット半極性窒化ガリウム基板２１０が準備される。基板２１０は、図２１を参照して説明した基板２１０と同一であるので、それについての詳細な説明は省略する。
基板２１０上にバッファー層２３０が成長する。バッファー層２３０は、不純物がドーピングされていない窒化物層、例えば、窒化ガリウム層に成長させることができる。ここで、バッファー層２３０は、その上にエピ層を成長させるための層として使用されるだけでなく、基板２１０を分離するために要求される。
バッファー層２３０上には、各空隙２４０ａを有する多孔構造の窒化物層２４０が形成される。例えば、Ｓｉが１×１０１８／ｃｍ３以上、１０×１０１９／ｃｍ３以下でドーピングされたＧａＮ層を成長させ、窒化物層を、電気化学的エッチングを用いてエッチングすることによって多孔構造の窒化物層２４０を形成することができる。電気化学的エッチングは、例えば、約１０℃のシュウ酸溶液（０．３Ｍのシュウ酸）内に不純物がドーピングされた窒化物層を有する基板２１０とＰｔ電極を浸し、窒化物層に陽極を、Ｐｔに陰極をそれぞれ連結してＤＣ電圧（２５Ｖ〜６０Ｖ）を印加することによって行うことができる。
多孔構造は、図２４に示したように、窒化物層２４０の表面からバッファー層２３０に至るナノスケールのロッド形態の各空隙２４０ａを有することができる。
図２５を参照すると、多孔構造の窒化物層２４上に各エピ層、例えば、第１の導電型半導体層２５０、超格子層２７０、活性層２９０、第２の導電型半導体層３１０を成長させることによって半導体積層体を形成する。これら各エピ層は、図２２を参照して説明した各エピ層と同一であるので、それについての詳細な説明は省略する。
一方、各エピ層を相対的に高温で成長させる間、各空隙２４０ａが成長し、窒化物層２４０内に各ボイド２４０ｂが形成される。併せて、窒化物層２４０内の各ボイド２４０ｂのサイズをさらに増加させるために、約１０００℃の熱工程を追加的に行うことができる。
続いて、半導体積層体上に反射層３５０を形成する。反射層３５０は、Ａｇなどの反射金属で形成することができ、Ａｇの拡散を防止するためにバリア金属層を含むことができる。その後、反射層３５０上にボンディング金属３７０を介在して基板５１０が貼りつけられる。ボンディング金属３７０は、例えば、ＡｕＳｎであって、基板５１０は金属基板であり得る。
図２６を参照すると、基板５１０が貼りつけられた後、各ボイド２４０ｂが形成された窒化物層２４０を用いて半極性窒化ガリウム基板２１０を除去する。例えば、化学的エッチング技術を用いて窒化物層２４０をエッチングすることによって半極性窒化ガリウム基板２１０を分離することもでき、または、機械的な力を加えることによって半極性窒化ガリウム基板２１０を分離することもできる。
その後、露出した半導体積層構造体の表面、例えば、第１の導電型半導体層２５０の表面をパターニングすることによって凹凸パターン（図２３の２５０ａ）を形成することができる。露出した半導体積層構造体の表面は、各ボイド２４０ｂによって相対的に粗い表面を有する。この粗い表面を有する上部部分を化学的にエッチングまたは機械的に研磨した後、ドライエッチングを用いて凹凸パターン２５０ａを形成することができる。また、粗い表面を維持した状態で凹凸パターン２５０ａをさらに形成することもできる。
その後、第１の導電型半導体層２５０上に透明酸化層５３０を形成する。透明酸化層５３０は、図２３を参照して説明したように、凹凸パターン５３０ａを有するように形成することができ、それについての詳細な説明は省略する。
続いて、透明酸化層５３０上に電極パッド５５０が形成され、その結果、垂直構造の発光ダイオードが提供される。
図２７は、図２６で分離された半極性ＧａＮ基板を説明するための断面図である。
図２７を参照すると、半極性ＧａＮ基板２１０は、バッファー層２３０と共に半導体積層構造体から分離される。この半極性ＧａＮ基板２１０は、初期基板と同一の形態を維持し、その結果、再びミスカッティングすることによって成長基板として再使用することができる。
半極性ＧａＮ基板２１０を再使用することによって半極性ＧａＮ基板２１０の製造コストを減少させることができ、その結果、発光ダイオード製造コストを節減することができる。
図２８ないし図３０は、本発明の更に他の実施例に係る半導体素子の製造方法を説明するための断面図である。
図２８を参照すると、本実施例に係る半導体素子の製造方法は、まず、支持基板１１００とバルク基板１２００を準備することを含む。
支持基板１１００は、バルク基板１２００を貼りつけられ得るいずれの基板であっても構わないが、バルク基板１２００の熱膨張係数などを考慮して、サファイア基板、ＡｌＮ基板、Ｇｅ基板またはＳｉＣ基板であることが好ましい。
バルク基板１２００は、（Ａｌ，Ｇａ，Ｉｎ）Ｎ系列のＩＩＩ族窒化物半導体、すなわち、窒化物半導体単結晶基板であり得る。バルク基板１２００はＧａＮを含むことができ、好ましくはＧａＮ単結晶であり得る。
また、バルク基板１２００は、不純物がドーピングされたＰ型またはＮ型ＧａＮ単結晶であり得る。
バルク基板１２００は、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法、ナトリウムフラックス（Ｎａ ｆｌｕｘ）法またはアモノサーマル（Ａｍｍｏｎｏｔｈｅｒｍａｌ）法などを用いて製造されたＧａＮ単結晶であり得る。バルク基板１２００は、少なくとも１００μｍ以上の厚さを有することができる。
続いて、支持基板１１００の一側表面上に接合層１１１０を形成する。接合層１１１０は、Ｚｎ、Ｓｉ、Ｇａ及びＡｌのうち少なくとも一つを含む酸化物であり得る。また、接合層１１１０は、Ｓｉ、Ｇａ及びＡｌのうち少なくとも一つを含む窒化物であり得る。
接合層１１１０は、化学的気相蒸着法（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、電子ビーム法（Ｅ−ｂｅａｍ）または化学溶液法（ｃｈｅｍｉｃａｌ ｓｏｌｕｔｉｏｎ ｍｅｔｈｏｄ）などを用いて形成することができる。また、接合層１１１０は、単層または複数層に形成することができる。接合層１１１０が複数層である場合、各層は、互いに同一の種類の物質であって、組成が異なるか、またはそれぞれ互いに種類が異なる物質であり得る。
このとき、図面には示していないが、接合層１１１０上に金属中間層（図示せず）を形成することができる。金属中間層（図示せず）は、１０００℃以上の融点を有する物質を含むことができる。
このとき、支持基板１１００は、図３１に示したように、その一側表面に凹凸パターン１１２０を備えることができる。凹凸パターン１１２０は、ストライプ形態に形成することもできる。
凹凸パターン１１２０は、支持基板１１００とバルク基板１２００とを接合した後で発生するストレスを解消する役割をすることができる。また、凹凸パターン１１２０は、支持基板１１００を分離するとき、エッチング溶液の浸透通路として使用することができる。
図２９を参照すると、支持基板１１００の一側表面上にバルク基板１２００を接合する。支持基板１１００とバルク基板１２００は高温高圧下で接合することができる。
接合層１１１０上に金属中間層（図示せず）が備えられる場合、金属中間層（図示せず）は、アイランド形態に形成される。金属中間層（図示せず）は、支持基板１１００とバルク基板１２００との接合温度で溶融またはリフローして層形態からアイランド形態に変形しながら、支持基板１１００とバルク基板１２００との間の接合力を高めるのに寄与する。
図３０を参照すると、バルク基板１２００を接合層１１１０から一定厚さになる領域で切断・分離することによって、分離されたバルク基板１２２０と共に、接合層１１１０によって支持基板１１００に貼りつけられたシード層１２１０を形成することができる。
すなわち、バルク基板１２００を一定の厚さに切断・分離することによってシード層１２１０を形成する。そして、分離されたバルク基板１２２０を用いて上述した過程を繰り返すことによって、シード層１２１０が貼りつけられた支持基板１１００を複数形成することができる。
上述した過程を通じて、半導体素子を形成できる半導体素子基板を形成することができる。このとき、シード層１２１０は、非極性（ｎｏｎ−ｐｏｌａｒ）または半極性（ｓｅｍｉ−ｐｏｌａｒ）であり得る。特に、支持基板１１００とは関係なく、シード層１２１０を高価な非極性または半極性に備えることができる。すなわち、シード層１２１０がバルク基板１２００から分離・切断されて形成されるので、バルク基板１２００を成長させる方向または切断する方向を調節することによって、所望の形態のシード層１２１０を得ることができる。
図３２及び図３３は、本発明の更に他の実施例に係る半導体素子の製造方法を説明するための断面図である。
図３２を参照すると、本実施例に係る半導体素子の製造方法、例えば、発光ダイオード素子を製造する方法は、まず、図２８ないし図３０を参照して説明したように、支持基板１１００上にシード層１２１０が形成された半導体素子基板を形成することを含む。
続いて、分離されたシード層１２１０の一側表面を平坦化する工程を進行することができる。これは、シード層１２１０がバルク基板１２００から切断・分離されることによって、シード層１２１０の一側表面は分離面になり、シード層１２１０の一側表面が非常に粗くなり得るためである。もちろん、シード層１２１０の一側表面が粗くない場合、平坦化工程は省略することができ、また、必要に応じて省略することもできる。
続いて、半導体素子基板のシード層１２１０上に少なくとも第１の導電型半導体層１３１０、活性層１３２０及び第２の導電型半導体層１３３０を含む複数の半導体層を形成する。
複数の半導体層は、超格子層（図示せず）または電子ブロッキング層（図示せず）をさらに含むことができる。このとき、複数の半導体層において、活性層１３２０を除外した他の層は省略することができる。
第１の導電型半導体層１３１０は、第１の導電型不純物、例えば、Ｎ型不純物がドーピングされたＩＩＩ−Ｎ系列の化合物半導体、例えば、（Ａｌ，Ｇａ，Ｉｎ）Ｎ系列のＩＩＩ族窒化物半導体層であり得る。第１の導電型半導体層１３１０は、Ｎ型不純物がドーピングされたＧａＮ層、すなわち、Ｎ−ＧａＮ層であり得る。また、第１の導電型半導体層１３１０は、単一層または多重層であって、例えば、第１の導電型半導体層１３１０が多重層からなる場合、超格子構造を含むことができる。
活性層１３２０は、ＩＩＩ−Ｎ系列の化合物半導体、例えば（Ａｌ，Ｇａ，Ｉｎ）Ｎ半導体層からなり、活性層１３２０は、単一層または複数層からなり、少なくとも一定波長の光を発光することができる。また、活性層１３２０は、一つのウェル層（図示せず）を含む単一量子井戸構造で備えることもでき、ウェル層（図示せず）とバリア層（図示せず）とが交互に繰り返されて積層された構造である多重量子井戸構造で備えることもできる。このとき、ウェル層（図示せず）またはバリア層（図示せず）は、それぞれまたは二つとも超格子構造からなり得る。
第２の導電型半導体層１３３０は、第２の導電型不純物、例えば、Ｐ型不純物がドーピングされたＩＩＩ−Ｎ系列の化合物半導体、例えば、（Ａｌ，Ｉｎ，Ｇａ）Ｎ系列のＩＩＩ族窒化物半導体であり得る。第２の導電型半導体層１３３０は、Ｐ型不純物がドーピングされたＧａＮ層、すなわち、Ｐ−ＧａＮ層であり得る。また、第２の導電型半導体層１３３０は、単一層または多重層からなり得る。例えば、第２の導電型半導体層１３３０は超格子構造を含むことができる。
超格子層（図示せず）は、第１の導電型半導体層１３１０と活性層１３２０との間に備えることができ、ＩＩＩ−Ｎ系列の化合物半導体、例えば（Ａｌ，Ｇａ，Ｉｎ）Ｎ半導体層が複数層に積層された層、例えば、ＩｎＮ層とＩｎＧａＮ層が繰り返して積層された構造であり、超格子層（図示せず）は、活性層１３２０を形成する前に形成され、活性層１３２０に転位または欠陥などが伝達されることを防止し、活性層１３２０の転位または欠陥などの形成を緩和させる役割をし、活性層１３２０の結晶性を優秀にする役割をすることができる。
電子ブロッキング層（図示せず）は、活性層１３２０と第２の導電型半導体層１３３０との間に備えることができ、電子及び正孔の再結合効率を高めるために備えることができ、相対的に広いバンドギャップを有する物質で備えることができる。電子ブロッキング層（図示せず）は、（Ａｌ，Ｉｎ，Ｇａ）Ｎ系列のＩＩＩ族窒化物半導体で形成することができ、ＭｇがドーピングされたＰ−ＡｌＧａＮ層からなり得る。
このとき、複数の半導体層は、シード層１２１０から成長することによって、シード層１２１０の特性をそのまま受け継ぐ形態に成長させることができる。
すなわち、シード層１２１０が非極性である場合は、複数の半導体層も非極性に成長させ、シード層１２１０が半極性である場合は、複数の半導体層も半極性に成長させ、シード層１２１０がｃ−面、ａ−面またはｍ−面半導体層である場合は、複数の半導体層も、ｃ−面、ａ−面またはｍ−面半導体層に成長させることができる。
図３３を参照すると、複数の半導体層をパターニングし、第１の導電型半導体層１３１０の一部が露出した半導体積層構造体１３００を形成する。
続いて、半導体積層構造体１３００の第２の導電型半導体層１３３０上に透明導電性酸化物（ＴＣＯ）層１４００を形成する。
続いて、露出した第１の導電型半導体層１３１０上に第１の電極１５１０を形成し、ＴＣＯ層１４００上に第２の電極１５２０を形成することによって発光ダイオード素子を製造することができる。
このとき、ＴＣＯ層１４００は、半導体積層構造体１３００を形成した後で形成する場合を説明しているが、ＴＣＯ層１４００を先に形成し、ＴＣＯ層１４００の一部と複数の半導体層の一部をエッチングし、第１の導電型半導体層１３１０の一部を露出させる工程を進行することによって半導体積層構造体１３００を形成する工程を進行することもできる。
ＴＣＯ層１４００は、ＩＴＯまたはＺｎＯなどの透明な金属酸化物を含んで構成することができ、その厚さは数μｍないし数十μｍになり得る。
このとき、ＴＣＯ層１４００は、その表面に凹凸１４１０を形成することができる。表面に凹凸１４１０が形成されたＴＣＯ層１４００は、図３４及び図３５に示した各方法で形成することができる。
すなわち、ＴＣＯ層１４００は、図３４に示したように、半導体積層構造体１３００上に一定厚さの第１のＴＣＯ層１４２０を形成し、第１のＴＣＯ層１４２０上にフォトレジストパターン１４３０を形成する。
続いて、フォトレジストパターン１４３０が形成された第１のＴＣＯ層１４２０上に一定厚さの第２のＴＣＯ層１４４０を形成した後、リフトオフ法でフォトレジストパターン１４３０及びフォトレジストパターン１４３０上に形成された第２のＴＣＯ層１４４０の一部を除去し、その表面に凹凸１４１０が備えられたＴＣＯ層１４００を形成することができる。
また、ＴＣＯ層１４００は、図３５に示したように、半導体積層構造体１３００上に一定厚さの第３のＴＣＯ層１４５０を形成し、第３のＴＣＯ層１４５０上にフォトレジストパターン１４６０を形成する。
続いて、フォトレジストパターン１４６０をマスクとして第３のＴＣＯ層１４５０の表面を一定の深さにウエットエッチングし、その表面に凹凸１４１０が備えられたＴＣＯ層１４００を形成することができる。このとき、凹凸１４１０は、ウエットエッチングによってＴＣＯ層１４００の表面が結晶面に沿って選択的にエッチングされ、結晶面が露出する形態にエッチングされる結果、凹凸１４１０は多角錐形態に形成することができる。
図３６及び図３７は、本発明の更に他の実施例に係る半導体素子の製造方法を説明するための概略的な断面図である。
図３６を参照すると、本実施例に係る半導体素子の製造方法、例えば、発光ダイオード素子を製造する方法は、図２８ないし図３０を参照して説明したように、支持基板１１００上にシード層１２１０が形成された半導体素子基板を形成することを含む。
続いて、図３２を参照して説明した半導体素子の製造方法と同様に、分離されたシード層１２１０の一側表面を平坦化する工程を行い、半導体素子基板のシード層１２１０上に少なくとも第１の導電型半導体層１３１０、活性層１３２０及び第２の導電型半導体層１３３０を含む複数の半導体層を形成する。このとき、複数の半導体層は、超格子層（図示せず）または電子ブロッキング層（図示せず）をさらに含むことができ、複数の半導体層において、活性層１３２０を除外した他の層は省略することができる。
続いて、第２の導電型半導体層１３３０上にエッチングストップパターン１６１０を形成する。
エッチングストップパターン１６１０は、シリコン酸化膜またはシリコン窒化膜などの絶縁膜で形成することができる。エッチングストップパターン１６１０は、複数の半導体層をパターニングするとき、エッチングの完了時点を知らせる役割をするだけでなく、後で説明する電極パッド１７２０の直下方向に位置し、電極パッド１７２０から注入される電流が分散され、半導体積層構造体１３００、特に活性層１３２０に電流が全体的に均一に供給されるようにする役割をすることができる。
一方、第２の導電型半導体層１３３０上にオーミック反射パターン１６２０を形成することができる。オーミック反射パターン１６２０は、第２の導電型半導体層１３３０とのオーミック接触をするだけでなく、活性層１３２０から発光された光を反射させる反射膜としての役割をするパターンであり得る。
このとき、エッチングストップパターン１６１０は、オープン領域を備えており、エッチングストップパターン１６１０のオープン領域にオーミック反射パターン１６２０が埋め込まれている。すなわち、エッチングストップパターン１６１０とオーミック反射パターン１６２０が一つの層をなすことができる。
続いて、エッチングストップパターン１６１０またはオーミック反射パターン１６２０上に金属ボンディング層１６３０を形成することができる。金属ボンディング層１６３０は、エッチングストップパターン１６１０またはオーミック反射パターン１６２０と後で形成される金属基板１６４０とをボンディングする役割をする。金属ボンディング層１６３０は導電性物質からなり得る。
続いて、金属基板１６４０を形成する。
金属基板１６４０は、導電性の金属基板であって、金属ボンディング層１６３０にボンディングすることによって形成することができる。
一方、金属基板１６４０は、第２の導電型半導体層１３３０上に直接形成することもできる。すなわち、第２の導電型半導体層１３３０上に形成されるエッチングストップパターン１６１０、オーミック反射パターン１６２０及び金属ボンディング層１６３０のうちいずれか一つの形成を省略し、金属基板１６４０を形成することができる。このとき、金属基板１６４０は、めっき法、蒸着法または化学溶液法などを通じて形成することができる。
このとき、金属基板１６４０は導電性物質からなり、好ましくはＣｕ／ＷまたはＣｕ／Ｍｏを含んで構成することができる。
図３７を参照すると、金属基板１６４０を形成した後、支持基板１１００を除去する。
支持基板１１００は、分解を通じて接合層１１１０を除去することができる。すなわち、接合層１１１０が上述したように窒化物または酸化物からなっている場合、接合層１１１０を分解できる溶液、すなわち、ＨＦ、ＢＯＥ（Ｂｕｆｆｅｒ ｏｘｉｄｅ ｅｔｃｈａｎｔ）または硝酸などを用いて分解することができる。
また、支持基板１１００の一側表面に、図３１に示したように凹凸パターン１１２０を備えている場合、凹凸パターン１１２０を通じて接合層１１１０を分解できる溶液がより容易に浸透し、支持基板１１００を容易に分解して除去することができる。
支持基板１１００はレーザーを用いて分離することができる。すなわち、接合層１１１０にレーザーを照射し、支持基板１１００をシード層１２１０から分離することができる。
続いて、シード層１２１０を除去する工程を進行することができる。
このとき、シード層１２１０を除去せずに次の工程を進行することができる。シード層１２１０を除去しない場合、シード層１２１０の表面を平坦化する工程を進行した後、次の工程を進行することができる。
また、シード層１２１０は、ウエットエッチング工程またはドライエッチング工程を用いて一部のみ除去し、他の一部は残留させることができる。
続いて、複数の半導体層をパターニングすることによって半導体積層構造体１３００を形成することができる。このとき、エッチングストップパターン１６１０の露出をエッチング完了時点とし、複数の半導体層をエッチングすることができる。
一方、本実施例において、複数の半導体層をパターニングする工程は、シード層１２１０を除去する工程とその後のＴＣＯ層１７００を形成する工程との間に進行する場合を説明しているが、支持基板１１００を除去した後、電極パッド１７２０を形成する前ならいつでも実施することができる。
続いて、支持基板１１００が分離されて露出した表面、例えば、シード層１２１０の表面または第１の導電型半導体層１３１０の表面上にＴＣＯ層１７００を形成することができる。
このとき、ＴＣＯ層１７００は、その表面に凹凸１７１０を形成することができる。このとき、ＴＣＯ層１７００の凹凸１７１０は、図３４及び図３５を参照して説明した凹凸１４１０が形成されたＴＣＯ層１４００を形成する方法と同一の方法で形成できるので、それについての詳細な説明は省略する。
続いて、ＴＣＯ層１７００上に電極パッド１７２０を形成することによって発光ダイオードを形成することができる。
電極パッド１７２０を形成する前に、ＴＣＯ層１７００を含む半導体積層構造体１３００を保護するためのパッシベーション層（図示せず）を形成する工程をさらに含むことができる。
このとき、電極パッド１７２０が形成されるＴＣＯ層１７００の一定領域には凹凸１７１０が形成されない場合もあり、電極パッド１７２０の直下方向にはエッチングストップパターン１６１０を備えることができる。
電極パッド１７２０のサイズは、電極パッド１７２０の直下方向に位置したエッチングストップパターン１６１０のサイズに比べて小さくなり得る。すなわち、電極パッド１７２０の直下方向に位置したエッチングストップパターン１６１０は、電極パッド１７２０のサイズより大きくなり得る。これは、電極パッド１７２０に供給される電流が、電極パッド１７２０とエッチングストップパターン１６１０との間に位置した半導体積層構造体１３００、特に、活性層１３２０で均一に流れるようにするためである。
以上では、本発明の多様な実施例及び特徴を説明したが、本発明は、以上で説明した実施例及び特徴に限定されるものではなく、本発明の思想を逸脱しない範囲内で多様に変形することができる。

Claims (22)

  1. 支持基板と、
    前記支持基板上に位置し、窒化ガリウム系列のｐ型半導体層、窒化ガリウム系列の活性層及び窒化ガリウム系列のｎ型半導体層を含む半導体積層構造体と、
    前記支持基板と前記半導体積層構造体との間で前記ｐ型半導体層にオーミックコンタクトするｐ電極層と、
    前記半導体積層構造体上に位置し、凹凸パターンを有する透明酸化物層と、を含み、
    前記半導体積層構造体は、５×１０６／ｃｍ２以下の転位密度を有するように形成された発光ダイオード。
  2. 前記半導体積層構造体は、窒化ガリウム基板上に成長した各半導体層で形成された、請求項１に記載の発光ダイオード。
  3. 前記透明酸化物層上に位置し、前記ｎ型半導体層に電気的に接続するｎ電極パッドをさらに含む、請求項１に記載の発光ダイオード。
  4. 前記支持基板と前記半導体積層構造体との間に位置し、前記ｐ型半導体層及び前記活性層を貫通する貫通ホールを介して前記ｎ型半導体層に接続されたｎ電極層と、
    前記ｐ電極層と前記ｎ電極層とを絶縁させる絶縁層と、をさらに含む、請求項１に記載の発光ダイオード。
  5. 前記ｐ電極層に形成されたｐ電極パッドをさらに含む、請求項４に記載の発光ダイオード。
  6. 支持基板と、
    前記支持基板上に位置し、窒化ガリウム系列のｐ型半導体層、窒化ガリウム系列の活性層及び窒化ガリウム系列のｎ型半導体層を含む半導体積層構造体と、
    前記支持基板と前記半導体積層構造体との間で前記ｐ型半導体層にオーミックコンタクトするｐ電極層と、
    前記支持基板と前記半導体積層構造体との間に位置し、前記ｐ型半導体層及び前記活性層を貫通する貫通ホールを介して前記ｎ型半導体層に接続されたｎ電極層と、
    前記ｐ電極層と前記ｎ電極層とを絶縁させる絶縁層と、を含み、
    前記半導体積層構造体は、５×１０６／ｃｍ２以下の転位密度を有するように形成された発光ダイオード。
  7. 前記支持基板の下部に位置するボンディングパッドをさらに含む、請求項６に記載の発光ダイオード。
  8. 前記ｐ電極層上に形成されたｐ電極パッドをさらに含む、請求項６に記載の発光ダイオード。
  9. 前記絶縁層は、前記貫通ホール内で前記ｎ電極層を前記ｐ型半導体層及び前記活性層から絶縁させる、請求項６に記載の発光ダイオード。
  10. 前記半導体積層構造体上に位置し、凹凸パターンを有する透明酸化物層をさらに含む、請求項９に記載の発光ダイオード。
  11. 窒化ガリウム基板上に第１の窒化ガリウム層、前記窒化ガリウム層に比べて狭いバンドギャップを有する犠牲層及び第２の窒化ガリウム層を形成し、
    前記第２の窒化ガリウム層及び前記犠牲層を貫通する溝を形成し、
    前記第２の窒化ガリウム層上に窒化ガリウム系列の各半導体層を成長させることによって半導体積層構造体を形成し、
    前記半導体積層構造体上に支持基板を形成し、
    前記犠牲層をエッチングすることによって前記半導体積層構造体から前記窒化ガリウム基板を除去することを含む発光ダイオードの製造方法。
  12. 前記犠牲層はIｎＧａＮで形成された、請求項１１に記載の発光ダイオードの製造方法。
  13. 前記犠牲層をエッチングすることは、光強化化学エッチング技術を用いて行われる、請求項１１に記載の発光ダイオードの製造方法。
  14. 前記犠牲層をエッチングすることは、ＫＯＨまたはＮａＯＨ溶液内で前記窒化ガリウム基板を介して前記犠牲層に光を照射することによって行われる、請求項１３に記載の発光ダイオードの製造方法。
  15. 前記窒化ガリウム基板が除去された後、前記ｎ型半導体層上に凹凸パターンを有する透明酸化物層を形成することをさらに含む、請求項１１に記載の発光ダイオードの製造方法。
  16. 前記支持基板を形成する前に、前記半導体積層構造体にオーミックコンタクトするｐ型電極層を形成することをさらに含み、
    前記半導体積層構造体は、窒化ガリウム系列のｎ型半導体層、窒化ガリウム系列の活性層及び窒化ガリウム系列のｐ型半導体層を含み、
    前記ｐ電極層は前記ｐ型半導体層にオーミックコンタクトする、請求項１１に記載の発光ダイオードの製造方法。
  17. 前記支持基板を形成する前に、
    前記ｐ型半導体層及び前記活性層を貫通する貫通ホールを形成し、
    前記貫通ホールの内壁及び前記ｐ電極層を覆う絶縁層を形成し、
    前記貫通ホールを介して前記ｎ型半導体層に電気的に接続するｎ電極層を形成することをさらに含む、請求項１６に記載の発光ダイオードの製造方法。
  18. 前記窒化ガリウム基板を除去した後、前記半導体積層構造体の一部を除去することによって前記ｐ電極層を露出させ、
    前記ｐ電極層上にｐ電極パッドを形成することをさらに含む、請求項１７に記載の発光ダイオードの製造方法。
  19. 前記溝は、メッシュ状に形成された溝、または、ストライプ状に形成された複数の溝を含む、請求項１１に記載の発光ダイオードの製造方法。
  20. 前記支持基板の下部にボンディングパッドを形成することをさらに含む、請求項１１に記載の発光ダイオードの製造方法。
  21. 窒化ガリウム基板上に、窒化ガリウム層、及び前記窒化ガリウム層に比べて狭いバンドギャップを有する窒化ガリウム系半導体で形成された犠牲層を形成し、
    前記犠牲層上に窒化ガリウム系列の各半導体層を成長させることによって半導体積層構造体を形成し、
    前記半導体積層構造体及び前記犠牲層を貫通する溝を形成し、
    前記半導体積層構造体上に支持基板を形成し、
    前記犠牲層をエッチングすることによって前記半導体積層構造体から前記窒化ガリウム基板を分離することを含む発光ダイオードの製造方法。
  22. 支持基板とバルク基板を用意し、
    前記支持基板の一側表面上に接合層を形成し、
    前記接合層を用いて前記支持基板の一側表面上に前記バルク基板を接合し、
    前記バルク基板を前記接合層から一定厚さになるように切断・分離することによってシード層を形成することを含む半導体素子の製造方法。
JP2014547101A 2011-12-14 2012-12-13 発光ダイオード Active JP5956604B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
KR1020110134130A KR20130067515A (ko) 2011-12-14 2011-12-14 반도체 소자 제조 방법
KR10-2011-0134130 2011-12-14
KR1020110135513A KR101899479B1 (ko) 2011-12-15 2011-12-15 반극성 발광 다이오드 및 그것을 제조하는 방법
KR10-2011-0135513 2011-12-15
KR10-2012-0026948 2012-03-16
KR10-2012-0026879 2012-03-16
KR1020120026948A KR101899474B1 (ko) 2012-03-16 2012-03-16 고효율 발광 다이오드 제조 방법
KR1020120026879A KR20130104921A (ko) 2012-03-16 2012-03-16 고효율 발광 다이오드 및 그것을 제조하는 방법
PCT/KR2012/010852 WO2013089459A1 (en) 2011-12-14 2012-12-13 Semiconductor device and method of fabricating the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015153856A Division JP6025933B2 (ja) 2011-12-14 2015-08-04 発光ダイオードの製造方法

Publications (2)

Publication Number Publication Date
JP2015500573A true JP2015500573A (ja) 2015-01-05
JP5956604B2 JP5956604B2 (ja) 2016-07-27

Family

ID=48612829

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014547101A Active JP5956604B2 (ja) 2011-12-14 2012-12-13 発光ダイオード
JP2015153856A Expired - Fee Related JP6025933B2 (ja) 2011-12-14 2015-08-04 発光ダイオードの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015153856A Expired - Fee Related JP6025933B2 (ja) 2011-12-14 2015-08-04 発光ダイオードの製造方法

Country Status (4)

Country Link
US (1) US20140339566A1 (ja)
JP (2) JP5956604B2 (ja)
CN (1) CN104025319B (ja)
WO (1) WO2013089459A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219652A (ja) * 2015-05-22 2016-12-22 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
WO2020055091A1 (ko) * 2018-09-14 2020-03-19 서울바이오시스주식회사 발광 소자
JP2021510233A (ja) * 2017-12-21 2021-04-15 廈門三安光電有限公司Ｘｉａｍｅｎ Ｓａｎ’Ａｎ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．， Ｌｔｄ． マイクロ発光素子
JP2022522750A (ja) * 2019-03-01 2022-04-20 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア エピタキシャル側方成長層上の表面を平らにする方法
JP2023519983A (ja) * 2020-03-30 2023-05-15 プレッシー・セミコンダクターズ・リミテッド Ｌｅｄ前駆体

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011094391A1 (en) 2010-01-27 2011-08-04 Yale University Conductivity based selective etch for gan devices and applications thereof
JP2015177030A (ja) * 2014-03-14 2015-10-05 スタンレー電気株式会社 発光装置
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
DE102014106505A1 (de) 2014-05-08 2015-11-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge
KR20160037060A (ko) * 2014-09-26 2016-04-05 서울바이오시스 주식회사 발광소자 및 그 제조 방법
EP3201952B1 (en) * 2014-09-30 2023-03-29 Yale University A method for gan vertical microcavity surface emitting laser
TWM506378U (zh) * 2014-10-15 2015-08-01 Paragon Sc Lighting Tech Co 用於提供照明的發光結構及用於承載發光二極體的電路基板
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
KR20160084570A (ko) * 2015-01-05 2016-07-14 에스케이하이닉스 주식회사 반도체 메모리 소자의 제조방법
US10554017B2 (en) 2015-05-19 2020-02-04 Yale University Method and device concerning III-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer
US11527519B2 (en) * 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11380765B2 (en) * 2018-03-02 2022-07-05 Sciocs Company Limited Structure and intermediate structure
DE102018107293A1 (de) * 2018-03-27 2019-10-02 Osram Opto Semiconductors Gmbh Verfahren zur bearbeitung einer halbleiterschichtenfolge und optoelektronischer halbleiterchip
KR102575569B1 (ko) * 2018-08-13 2023-09-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR20200137540A (ko) * 2019-05-30 2020-12-09 서울바이오시스 주식회사 수직형 발광 다이오드
CN110600435A (zh) * 2019-09-05 2019-12-20 方天琦 多层复合基板结构及其制备方法
CN110600436A (zh) * 2019-09-05 2019-12-20 方天琦 多层复合基板结构及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003065464A1 (fr) * 2002-01-28 2003-08-07 Nichia Corporation Dispositif a semi-conducteur a base de nitrure comprenant un substrat de support, et son procede de realisation
JP2007266571A (ja) * 2006-02-28 2007-10-11 Mitsubishi Cable Ind Ltd Ｌｅｄチップ、その製造方法および発光装置
JP2009016409A (ja) * 2007-07-02 2009-01-22 Nichia Corp 半導体発光素子
JP2009038344A (ja) * 2007-06-05 2009-02-19 Cree Inc 格子整合基板上への窒化物系光電子／電子デバイス構造体の形成
JP2010525585A (ja) * 2007-04-26 2010-07-22 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体ボディおよびその製造方法
JP2011023539A (ja) * 2009-07-15 2011-02-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体光素子
JP2011086909A (ja) * 2009-10-15 2011-04-28 Lg Innotek Co Ltd 半導体発光素子
JP2011138839A (ja) * 2009-12-26 2011-07-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
JP2012019217A (ja) * 2010-07-08 2012-01-26 Samsung Led Co Ltd 半導体発光素子、半導体発光素子の製造方法、照明装置及びバックライト

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
KR100631981B1 (ko) * 2005-04-07 2006-10-11 삼성전기주식회사 수직구조 ３족 질화물 발광 소자 및 그 제조 방법
JP2007214500A (ja) * 2006-02-13 2007-08-23 Mitsubishi Chemicals Corp 半導体部材及びその製造方法
KR100816841B1 (ko) * 2006-08-14 2008-03-26 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US7842963B2 (en) * 2006-10-18 2010-11-30 Koninklijke Philips Electronics N.V. Electrical contacts for a semiconductor light emitting apparatus
US9754926B2 (en) * 2011-01-31 2017-09-05 Cree, Inc. Light emitting diode (LED) arrays including direct die attach and related assemblies
JP5003527B2 (ja) * 2008-02-22 2012-08-15 住友電気工業株式会社 Ｉｉｉ族窒化物発光素子、及びｉｉｉ族窒化物系半導体発光素子を作製する方法
CN101257075B (zh) * 2008-03-13 2010-05-12 鹤山丽得电子实业有限公司 一种发光二极管器件及其制造方法
CN102037575B (zh) * 2008-03-27 2013-04-10 宋俊午 发光元件及其制造方法
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
TWI671811B (zh) * 2009-05-12 2019-09-11 美國伊利諾大學理事會 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成
US8941136B2 (en) * 2009-09-07 2015-01-27 El-Seed Corporation Semiconductor light emitting element
KR101114047B1 (ko) * 2009-10-22 2012-03-09 엘지이노텍 주식회사 발광소자 및 그 제조방법
TW201118946A (en) * 2009-11-24 2011-06-01 Chun-Yen Chang Method for manufacturing free-standing substrate and free-standing light-emitting device
TWI470832B (zh) * 2010-03-08 2015-01-21 Lg Innotek Co Ltd 發光裝置
EP2387081B1 (en) * 2010-05-11 2015-09-30 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method for fabricating the same
JP5582054B2 (ja) * 2011-02-09 2014-09-03 豊田合成株式会社 半導体発光素子

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003065464A1 (fr) * 2002-01-28 2003-08-07 Nichia Corporation Dispositif a semi-conducteur a base de nitrure comprenant un substrat de support, et son procede de realisation
JP2007266571A (ja) * 2006-02-28 2007-10-11 Mitsubishi Cable Ind Ltd Ｌｅｄチップ、その製造方法および発光装置
JP2010525585A (ja) * 2007-04-26 2010-07-22 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体ボディおよびその製造方法
JP2009038344A (ja) * 2007-06-05 2009-02-19 Cree Inc 格子整合基板上への窒化物系光電子／電子デバイス構造体の形成
JP2009016409A (ja) * 2007-07-02 2009-01-22 Nichia Corp 半導体発光素子
JP2011023539A (ja) * 2009-07-15 2011-02-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体光素子
JP2011086909A (ja) * 2009-10-15 2011-04-28 Lg Innotek Co Ltd 半導体発光素子
JP2011138839A (ja) * 2009-12-26 2011-07-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
JP2012019217A (ja) * 2010-07-08 2012-01-26 Samsung Led Co Ltd 半導体発光素子、半導体発光素子の製造方法、照明装置及びバックライト

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219652A (ja) * 2015-05-22 2016-12-22 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
JP2021510233A (ja) * 2017-12-21 2021-04-15 廈門三安光電有限公司Ｘｉａｍｅｎ Ｓａｎ’Ａｎ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．， Ｌｔｄ． マイクロ発光素子
JP7106640B2 (ja) 2017-12-21 2022-07-26 廈門三安光電有限公司 マイクロ発光素子
WO2020055091A1 (ko) * 2018-09-14 2020-03-19 서울바이오시스주식회사 발광 소자
US10886447B2 (en) 2018-09-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting device
US11876156B2 (en) 2018-09-14 2024-01-16 Seoul Viosys Co., Ltd. Light emitting device
JP2022522750A (ja) * 2019-03-01 2022-04-20 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア エピタキシャル側方成長層上の表面を平らにする方法
JP7483269B2 (ja) 2019-03-01 2024-05-15 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア エピタキシャル側方成長層上の表面を平らにする方法
JP2023519983A (ja) * 2020-03-30 2023-05-15 プレッシー・セミコンダクターズ・リミテッド Ｌｅｄ前駆体
JP7407303B2 (ja) 2020-03-30 2023-12-28 プレッシー・セミコンダクターズ・リミテッド Ｌｅｄ前駆体

Also Published As

Publication number Publication date
JP5956604B2 (ja) 2016-07-27
CN104025319A (zh) 2014-09-03
JP6025933B2 (ja) 2016-11-16
WO2013089459A1 (en) 2013-06-20
CN104025319B (zh) 2016-12-14
US20140339566A1 (en) 2014-11-20
JP2016006896A (ja) 2016-01-14

Similar Documents

Publication Publication Date Title
JP6025933B2 (ja) 発光ダイオードの製造方法
US9871164B2 (en) Nanostructure light emitting device and method of manufacturing the same
JP5097532B2 (ja) 化合物半導体発光素子の製造方法
TWI434433B (zh) 形成發光二極體裝置的方法
JP2010205988A (ja) 窒化物半導体素子及びその製造方法
JP6018219B2 (ja) 発光ダイオードの製造方法
JP4804930B2 (ja) 窒化物半導体素子の製造方法
JP2010219310A (ja) 光デバイスおよび光デバイス構造
JP4995053B2 (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
TW201306301A (zh) 製造半導體發光二極體的方法
JP2007200932A5 (ja)
KR100982988B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
KR101134493B1 (ko) 발광 다이오드 및 이의 제조 방법
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
JP5758481B2 (ja) 半導体装置の製造方法
JP2010165983A (ja) 発光チップ集積デバイスおよびその製造方法
JP2009123836A (ja) 窒化物半導体発光素子
JP5051319B2 (ja) 半導体発光素子、半導体発光素子の製造方法、及び半導体発光装置
KR101923671B1 (ko) 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자
KR20130067514A (ko) 반도체 소자 제조 방법
JP2003060233A (ja) 半導体発光素子、半導体発光素子の製造方法、及び半導体発光装置
KR101254520B1 (ko) 반도체 발광 소자
KR101899474B1 (ko) 고효율 발광 다이오드 제조 방법
JP2007300146A (ja) 半導体装置及びその製造方法
KR20130067515A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150414

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160616

R150 Certificate of patent or registration of utility model

Ref document number: 5956604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250