JP2015204458A - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP2015204458A
JP2015204458A JP2015078634A JP2015078634A JP2015204458A JP 2015204458 A JP2015204458 A JP 2015204458A JP 2015078634 A JP2015078634 A JP 2015078634A JP 2015078634 A JP2015078634 A JP 2015078634A JP 2015204458 A JP2015204458 A JP 2015204458A
Authority
JP
Japan
Prior art keywords
pad
pads
point
electronic component
direction axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015078634A
Other languages
English (en)
Other versions
JP6699991B2 (ja
Inventor
漢 成 ▲輩▼
漢 成 ▲輩▼
Baehan-Sung
源 奎 郭
Won-Kyu Kwak
源 奎 郭
徹 根 安
Cheolgeun An
徹 根 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2015204458A publication Critical patent/JP2015204458A/ja
Priority to JP2020080456A priority Critical patent/JP6960500B2/ja
Application granted granted Critical
Publication of JP6699991B2 publication Critical patent/JP6699991B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】製造の時に発生したパッド部の数値誤差、ボンディングの時に発生したパッド部の数値誤差を補償できるパッド部を具備する電子部品を提供する。
【解決手段】電子機器は電気的に結合された第１電子部品及び第２電子部品を含む。前記第１電子部品と前記第２電子部品とは電気的に結合されるパッド部を各々含む。前記パッド部の各々は各々の延長線に沿って延長されたパッドを含む第１パッド行と各々の延長線に沿って延長されたパッドを含む第２パッド行とを含む。前記第１パッド行のパッドは延長線が第１地点に実質的に収斂する第１パッド及び延長線が前記第１地点と異なる第２地点に実質的に収斂する第２パッドを含む。
【選択図】図１６Ａ

Description

本発明は電子部品、これを含む電子機器、及び電子機器のボンディング方法に関し、さらに詳細には電気的結合の信頼性を向上させることができる電子部品、これを有する電子機器、及び電子機器のボンディング方法に関する。
一般的に、電子機器は２つ以上の電子部品を含む。例えば、携帯電話機、ノートブック型コンピューター、テレビジョンのような電子機器は映像を生成する電気光学パネル、メイン配線基板、及びフレキシブル配線基板等を含む。
２つの電子部品は互いに電気的に結合される。パッド部の結合を通じて、前記２つの電子部品は電気的に結合される。２つの電子部品のパッド部を電気的に結合する工程（以下、ボンディング工程）は前記２つの電子部品のパッド部を整列及び結合させる段階を含む。この結合させる段階は熱圧着ツール（ｔｏｏｌ）を利用する。
２つの電子部品のパッド部は製造誤差によって設計寸法と異なる寸法を有してもよい。また、ボンディング工程で発生された熱によって２つの電子部品は収縮又は膨脹していてもよい。上述したような理由から２つの電子部品の電気的結合の信頼性は低くなる。
米国特許第６１７２７３２号明細書 米国特許出願公開第２００７／０１９５７６３号明細書 米国特許出願公開第２００３／０１６０９２９号明細書
本発明の目的は製造時に発生したパッド部の数値誤差、ボンディングの時に発生したパッド部の数値誤差を補償できるパッド部を具備する電子部品を提供することにある。本発明の他の目的は電気的結合の信頼性が向上された電子機器を提供することにある。本発明のその他の目的は電気的結合の信頼性が向上された電子機器のボンディング方法を提供することにある。
本発明の一実施形態に係る電子機器は電気的に結合された第１電子部品及び第２電子部品を含む。前記第１電子部品と前記第２電子部品とは電気的に結合されるパッド部を各々含む。
前記パッド部の中でいずれか１つは、少なくとも１つのパッド行を含む。前記パッド行は、第１方向に配列された複数のパッドを含む。前記複数のパッドは、各々の延長線に沿って延長された形状を有する。前記複数のパッドは、複数の第１パッド及び複数の第２パッドを含む。前記複数の第１パッドの延長線は、第１地点に実質的に収斂し、前記複数の第２パッドの延長線は、前記第１地点と異なる第２地点に実質的に収斂する。
前記複数の第１パッド及び前記複数の第２パッドは、第１方向軸とそれぞれ異なる夾角を有するように前記第１方向軸に対して傾く。前記複数の第１パッドは、第１ピッチを有し、前記第２パッドは、前記第１ピッチと異なる第２ピッチを有する。
前記パッド部の各々は、複数のパッド行を含んでもよい。前記パッド部の中でいずれか１つは、第１パッド行と第２パッド行とを含む。前記第１パッド行のパッドは、延長線が第１地点に実質的に収斂する第１パッド及び延長線が前記第１地点と異なる第２地点に実質的に収斂する第２パッドを含む。前記第２パッド行のパッドは、延長線が第３地点に実質的に収斂する第３パッド及び延長線が前記第３地点と異なる第４地点に実質的に収斂する第４パッドを含む。
前記第１電子部品と前記第２電子部品との中でいずれか１つは、フレキシブル配線基板を含んでもよい。前記フレキシブル配線基板は、前記第１パッド行、前記第２パッド行を含んでもよい。
前記フレキシブル配線基板は、前記第１パッド行のパッド及び前記第２パッド行のパッドが配置される絶縁層、前記絶縁層の一面上に配置され、前記第１パッド行のパッド及び前記第２パッド行のパッドに結合された第１配線、及び前記絶縁層の他面上に配置され、前記絶縁層に定義された第１貫通ホールを通じて前記第１配線一部と結合された第２配線を含む。
前記フレキシブル配線基板は、前記絶縁層の前記一面上に配置され、前記第１配線と離隔された第３配線をさらに含んでもよい。前記第３配線は、前記絶縁層に定義された第２貫通ホールを通じて前記第２配線に結合される。
前記第２配線の各々は、前記第１貫通ホール対応する第１貫通ホールに重畳するランド部及び前記ランド部に結合された配線部を含む。前記ランド部は、前記対応する第１貫通ホールから前記配線部に隣接するほど、幅が減少する形状を有してもよい。
前記フレキシブル配線基板は、前記第１パッド行と前記第２パッド行との間に配置されたダミーパッドをさらに含んでもよい。前記ダミーパッドは、前記第１パッド行のパッド又は前記第２パッド行のパッドの中でいずれか１つのパッドと同一の層上に配置されてもよい。
本発明の一実施形態に係る電子機器のボンディング方法は、前記第１電子部品のパッド部と前記第２電子部品のパッド部戸を整列する段階と、前記第１電子部品の前記パッド部と前記第２電子部品の前記パッド部とのｘ軸変位誤差値を算出する段階と、前記ｘ軸変位誤差値が基準値より大きければ、前記ｘ軸変位誤差値に基づいてｙ軸補正値を算出する段階と，前記ｙ軸補正値に基づいて前記第１電子部品の前記パッド部と前記第２電子部品の前記パッド部との中で少なくとも１つの軸変位を補正する段階と、を含む。
前記ｘ軸変位誤差値が基準値以下であれば、ｙ軸変位を補正する段階は、省略され、前記第１電子部品の前記パッド部と前記第２電子部品の前記パッド部とを結合する。
第１電子部品のパッド部と前記第２電子部品のパッド部とは上述した１つのパッド行を各々含んでもよい。第１パッドと第２パッドとが第１方向軸にそれぞれ異なる夾角（ｂｅｔｗｅｅｎ−ａｎｇｌｅｓ）をなすことによって、第１パッドの延長線と第２パッドの延長線とがそれぞれ異なる地点に収斂する。第１電子部品のパッド部及び／又は第２電子部品のパッド部が製造の時に発生した数値誤差を有しても第１電子部品のパッド部と第２電子部品のパッド部との電気的結合の信頼性が向上する。
第１電子部品のパッドに結合する第２電子部品の第１パッドと第２パッドとはそれぞれ異なるピッチを有してもよい。第２電子部品のパッド部にボンディング工程による数値誤差が発生しても、第１電子部品のパッド部と第２電子部品のパッド部との電気的結合の信頼性が向上する。
第１電子部品のパッド部と第２電子部品のパッド部との各々は複数のパッド行を含んでもよい。したがって、狭い面積内に複数のパッドを配置させることができる。
第２電子部品はフレキシブル配線基板であってもよい。フレキシブル配線基板は複数の配線を含む。複数の配線一部はランド部と配線部とを含む。ランド部が配線部に隣接するほど、幅が減少する形状を有することによって、フレキシブル配線基板がベンディングされる時、ランド部と配線部との境界に印加される応力を減少させることができる。したがって、フレキシブル配線基板がベンディングされる時、配線に発生する亀裂（クラック）を防止することができる。
フレキシブル配線基板はパッド行とパッド行との間に配置されたダミーパッドをさらに含む。ダミーパッドは導電性接着フィルムとフレキシブル配線基板の絶縁層との間隔を維持させる。これにより、導電性接着フィルムと絶縁層との間の浮きあがり不良（Ｌｉｆｔ ｄｅｆｅｃｔ）は防止できる。
本発明の一実施形態に係る電子機器を示した平面図である。 図１のI−I’に沿う断面図である。 本発明の一実施形態に係る第２電子部品の側面図である。 本発明の一実施形態に係る第２電子部品の平面図である。 図１に示した２つの電子部品の分離されたパッド部を示した平面図である。 図１に示した２つの電子部品の結合されたパッド部を示した平面図である。 図４Ｂに示したII−II’に沿う断面図である。 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。 本発明の一実施形態に係る電子部品の結合されたパッド部を示した平面図である。 本発明の一実施形態に係る電子機器のボンディング工程を示したフローチャートである。 本発明の一実施形態に係るボンディング工程の中で整列段階を示した平面図である。 本発明の一実施形態に係るボンディング工程の中でｙ軸補正段階を示した平面図である。 本発明の一実施形態に係るボンディング工程の中で結合段階を示した平面図である。 本発明の一実施形態に係るボンディング工程が完了した電子機器のパッド部を示した平面図である。 本発明の一実施形態に係る２つの電子部品の分離されたパッド部を示した平面図である。 本発明の一実施形態に係る２つの電子部品の結合されたパッド部を示した平面図である。 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。 本発明の一実施形態に係る第２電子部品の側面図である。 本発明の一実施形態に係る第２電子部品の第１平面図である。 本発明の一実施形態に係る第２電子部品の第２平面図である。 図２４Ｂ及び図２４Ｃに示した第１切断線に沿う断面図である。 図２４Ｂ及び図２４Ｃに示した第２切断線に沿う断面図である。 図２４Ｂ及び図２４Ｃに示した配線を部分的に拡大した図面である。 図２４Ｂ及び図２４Ｃに示した配線を部分的に拡大した図面である。 図２４Ｂ及び図２４Ｃに示した配線を部分的に拡大した図面である。 図２４Ｂ及び図２４Ｃに示した配線を部分的に拡大した図面である。 図２４Ｂ及び図２４Ｃに示した配線を部分的に拡大した図面である。 本発明の一実施形態に係る第２電子部品の平面図である。 図２７Ａに示した第３切断線に沿う断面図である。 本発明の一実施形態に係る第２電子部品の平面図である。 図２８Ａの第１ダミーパッドを示した平面図である。 図２８Ａの第２ダミーパッドを示した平面図である。
本発明は多様な変更を加えることができ、様々な形態を有してもよいので、特定の実施形態を図面に例示し、本文で詳細に説明する。しかし、これは本発明を特定の開示形態に限定しようとする意図ではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むものとして理解する必要がある。
各図面の説明においては、類似な参照符号は類似な構成要素について使用した。添付された図面において、寸法は本発明を明確に説明するために実際より拡大して示したことである。第１、第２等の用語は多様な構成要素を説明するために使用されるが、構成要素は用語によって限定されない。用語は１つの構成要素を他の構成要素から区別する目的のみに使用される。例えば、本発明の権利範囲を逸脱しなくて第１構成要素は第２構成要素と称され、類似に第２構成要素も第１構成要素と称される。単数の表現は文脈の上に明確に異なるように意味しない限り、複数の表現を含む。
本出願で、“含む”又は“有する”等の用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品又はこれらを組合したことが存在することを指定しようとすることであるが、１つ又はその以上の他の特徴や数字、段階、動作、構成要素、部分品又はこれらを組合したことの存在又は付加可能性を予め排除しないこととして理解しなければならない。また、層、膜、領域、板等の部分が他の部分“上に”あるとする場合、これは他の部分“直ちに上に”にある場合のみでなく、その中間にその他の部分がある場合も含む。反対に層、膜、領域、板等の部分が他の部分“下に”あるとする場合、これは他の部分“直ちに下に”にある場合のみでなく、その中間にその他の部分がある場合も含む。以下、添付した図面を参照して本発明の望ましい実施形態をより詳細に説明する。
図１は本発明の一実施形態に係る電子機器を示した平面図であり、図２は図１のI−I’に沿う断面図である。図３Ａは本発明の一実施形態に係る本発明の一実施形態に係る第２電子部品の側面図であり、図３Ｂは本発明の一実施形態に係る本発明の一実施形態に係る第２電子部品の平面図である。
本発明の一実施形態に係る本発明の一実施形態に係る電子機器１００は第１乃至第３電子部品１１０、１２０、１３０を含む（図１及び図２）。第１乃至第３電子部品１１０、１２０、１３０は電気的に結合される。本実施形態で、第１電子部品１１０は電気光学パネルであり、第２電子部品１２０は結合配線基板であり、第３電子部品１３０はメイン回路基板である。本実施形態は３つの第２電子部品１２０を含む電子機器１００を例示的に図示したが、本発明はこれに制限されない。用途又は大きさによって電子機器１００は１つ以上の第２電子部品１２０を含んでもよい。
図１に示したように、電気光学パネル１１０（以下、表示パネル）は複数の画素ＰＸに駆動信号を印加することによって望む映像を表示する表示パネルである。複数の画素ＰＸは交差（たとえば、直交）する第１方向軸Ａ１と第２方向軸Ａ２とに沿ってマトリックス形態に配置される。本発明の一実施形態で、画素ＰＸはレッドカラーＲ、グリーンカラーＧ及びブルーカラーＢを各々表示する第１乃至第３画素を含む。本発明の一実施形態で、複数の画素ＰＸはホワイト、シアン、マゼンタを各々表示する画素（図示せず）の中の少なくとも１つを含む。複数の画素ＰＸは表示パネル１１０の表示部として定義される。
複数の画素ＰＸの種類にしたがって表示パネル１１０は液晶表示パネル、有機発光表示パネル、エレクトロ・ウェッティング表示パネル等に区分される。本実施形態で表示パネル１１０は有機発光表示パネルである。
平面上で、表示パネル１１０は複数の画素ＰＸが配置された表示領域ＤＡ、表示領域ＤＡを囲む非表示領域ＢＡ、及び第２電子部品１２０が結合される実装領域ＭＡに区分される。本発明の一実施形態で、非表示領域ＢＡと実装領域ＭＡとは区分されないこともあり得る。非表示領域ＢＡは省略されるか、或いは実装領域ＭＡは非表示領域ＢＡの一部分であってもよい。
図２に示したように、表示パネル１１０は表示基板１１２、表示基板１１２上に配置された表示素子層１１４、及び表示素子層１１４上に配置された封止層１１６を含む。表示基板１１２はベース基板、及びベース基板上に配置された複数の絶縁層、機能層、導電層を含む。導電層はゲート配線（図示せず）、データ配線（図示せず）、及びその他の信号配線を含む。また、導電層は配線に結合されたパッド部（図示せず）を含む。配線は複数の画素ＰＸに駆動信号を提供する。
表示素子層１１４は複数の画素ＰＸを構成する複数の絶縁層、機能層、導電層を含む。機能層は有機発光層を含む。封止層１１６は表示素子層１１４上に配置される。封止層１１６は表示素子層１１４を保護する。具体的に図示しなかったが、本発明の一実施形態で、封止層１１６は表示素子層１１４の側面までカバーすることができる。また、表示パネル１１０の種類にしたがって封止層１１６は省略されるか、或いはその他の表示基板に代替されてもよい。
非表示領域ＢＡには光を遮断するブラックマトリックス（図示せず）が配置される。非表示領域ＢＡには複数の画素ＰＸにゲート信号を供給するためのゲート駆動回路（図示せず）が具備される。本発明の一実施形態で非表示領域ＢＡにはデータ駆動回路（図示せず）がさらに具備されてもよい。実装領域ＭＡには第２電子部品１２０から供給される信号を受信するためのパッド部（図示せず）が配置される。
図１及び図２に示したように、第２電子部品１２０はフレキシブル配線基板１２２及びデータ駆動回路１２５を含む。データ駆動回路１２５は少なくとも１つの駆動チップを含む。データ駆動回路１２５はフレキシブル配線基板１２２の配線に電気的に結合される。
第２電子部品１２０がデータ駆動回路１２５を含む場合、表示パネル１１０のパッド部（図示せず）はデータ配線に電気的に結合されるデータパッド及び制御信号配線と電気的に結合される制御信号パッドを含む。データ配線は画素ＰＸに結合され、制御信号配線はゲート駆動回路に結合される。本実施形態で第２電子部品１２０はチップオンフィルム（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）構造を図示したが、これに制限されない。
図３Ａ及び図３Ｂを参照して、第２電子部品１２０について詳細に説明する。フレキシブル配線基板１２２は絶縁層（図示せず）、複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０、及び複数の配線ＳＬ−１２０を含む。複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０、及び複数の配線ＳＬ−１２０は絶縁層上に配置される。絶縁層はポリイミドを含む。
複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０はデータ駆動回路１２５の接続端子（図示せず）に接続される接続パッドＣＰＤ、第３電子部品１３０に接続される入力パッドＩＰＤ−１２０、及び表示パネル１１０に接続される出力パッドＯＰＤ−１２０を含む。入力パッドＩＰＤ−１２０はフレキシブル配線基板１２２の一側に配置された入力パッド部ＩＰＰ−１２０として定義され、出力パッドＯＰＤ−１２０はフレキシブル配線基板１２２の他側に配置された出力パッド部ＯＰＰ−１２０として定義される。本実施形態で接続パッドＣＰＤはデータ駆動回路１２５の両側に重畳するように整列されてあるが、図３Ｂに図示したことと異なりに接続パッドＣＰＤはデータ駆動回路１２５の接続端子に対応するようにランダムに配列されてもよい。
本実施形態で１つのパッド行を含む入力パッド部ＩＰＰ−１２０及び出力パッド部ＯＰＰ−１２０を例示的に図示した。パッド行は第１方向軸Ａ１に沿って配列された複数のパッドを含む。本発明の一実施形態で、入力パッド部ＩＰＰ−１２０及び出力パッド部ＯＰＰ−１２０の各々は複数のパッド行を含んでもよい。
配線ＳＬ−１２０の中で一部は接続パッドＣＰＤと入力パッドＩＰＤ−１２０とを結合し、他の一部は接続パッドＣＰＤと出力パッドＯＰＤ−１２０とを結合する。図示しなかったが、配線ＳＬ−１２０は入力パッドＩＰＤ−１２０の中で一部と出力パッドＯＰＤ−１２０の中で一部とを直接結合してもよい。
フレキシブル配線基板１２２は絶縁層上に配置されて少なくとも複数の配線ＳＬ−１２０をカバーするソルダレジスト層をさらに含む。ソルダレジスト層は複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０の周辺をさらにカバーするが、少なくとも複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０の各々を露出させる。ソルダレジスト層には複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０に対応する開口部が形成される。
また、フレキシブル配線基板１２２は後述するボンディング工程の時に利用されるアライメントマークＡＭ２、ＡＭ２０を含む。図３Ｂには複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０と離隔された４つの第１アライメントマークＡＭ２と入力パッドＩＰＤ−１２０と出力パッドＯＰＤ−１２０に結合された４つの第２アライメントマークＡＭ２０とを例示的に図示した。第１及び第２アライメントマークＡＭ２、ＡＭ２０の中でいずれか１つ以上は省略されてもよい。
本発明の一実施形態で、入力パッドＩＰＤ−１２０及び出力パッドＯＰＤ−１２０が露出された面はフレキシブル配線基板１２２の結合面ＣＳとして定義され、結合面に対向する面は非結合面ＮＣＳとして定義される。データ駆動回路１２５は結合面ＣＳ上に配置されるように図示しているが、これに限定されず、データ駆動回路１２５は非結合面ＮＣＳ上に配置されてもよい。
図１及び図２を参照すれば、第３電子部品１３０は表示パネル１１０又はデータ駆動回路１２５に映像データ、制御信号、電源電圧等を提供する。第３電子部品１３０はフレキシブル配線基板１２２と異なる配線基板として能動素子及び受動素子を含む。第３電子部品１３０はフレキシブル配線基板又はリジッド配線基板としてフレキシブル配線基板１２２に結合されるパッド部（図示せず）を含む。
図１乃至図３Ｂを参照すれば、フレキシブル配線基板１２２の出力パッド部ＯＰＰ−１２０と表示パネル１１０のパッド部とは導電性接着フィルム１４０によって電気的に結合される。フレキシブル配線基板１２２の入力パッド部ＩＰＰ−１２０と第３電子部品１３０のパッド部とは、また導電性接着フィルム１４０によって電気的に結合される。導電性接着フィルム１４０としては異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＡＣＦ）であってもよい。本発明の一実施形態で、ソルダーバンプが導電性接着フィルム１４０を代替してもよい。
表示パネル１１０のパッド部はフレキシブル配線基板１２２の出力パッドＯＰＤ−１２０に対応するパッドを含む。また、第３電子部品１３０のパッド部はフレキシブル配線基板１２２の入力パッドＩＰＤ−１２０に対応するパッドを含む。
以下、表示パネル１１０のパッド部とフレキシブル配線基板１２２の出力パッド部ＯＰＰ−１２０とを参照して第１乃至第３電子部品１１０、１２０、１３０の電気的結合構造をさらに具体的に説明する。第２電子部品１２０と第３電子部品１３０との電気的結合構造は後述する表示パネル１１０のパッド部とフレキシブル配線基板１２２の出力パッド部ＯＰＰ−１２０との電気的結合構造に対応する。また、本実施形態による電子機器１００は第１乃至第３電子部品１１０、１２０、１３０を含むことと説明されたが、本発明の一実施形態によれば、第１電子部品１１０及び第３電子部品１３０の中でいずれか１つが省略されてもよい。
図４Ａは図１に図示した２つの電子部品の分離されたパッド部を示した平面図である。図４Ｂは図１に図示した２つの電子部品の結合されたパッド部を示した平面図である。図４Ｃは図４Ｂに図示したII−II’に沿う断面図である。
図４Ａに示したように、表示パネル１１０はフレキシブル配線基板１２２の出力パッド部ＯＰＰ−１２０に対応する入力パッド部ＩＰＰ−１１０を含む。入力パッド部ＩＰＰ−１１０はフレキシブル配線基板１２２の出力パッドＯＰＤ−１２０に対応する入力パッドＩＰＤ−１１０を含む。本実施形態で、入力パッドＩＰＤ−１１０と出力パッドＯＰＤ−１２０とは１：１対応されることと図示したが、これに制限されない。本発明の他の実施形態で、入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とはそれぞれ異なる個数のパッド及びそれぞれ異なる個数のパッド行を含んでもよい。
表示パネル１１０はフレキシブル配線基板１２２の第１及び第２アライメントマークＡＭ２、ＡＭ２０に対応する第１及び第２アライメントマークＡＭ１、ＡＭ１０を含む。第１及び第２アライメントマークＡＭ１、ＡＭ１０の中でいずれか１つは省略されてもよい。
図４Ｂに示したように、フレキシブル配線基板１２２の出力パッドＯＰＤ−１２０と表示パネル１１０の入力パッドＩＰＤ−１１０とは電気的に結合される。フレキシブル配線基板１２２の第１及び第２アライメントマークＡＭ２、ＡＭ２０と表示パネル１１０の第１及び第２アライメントマークＡＭ１、ＡＭ１０とを利用して出力パッド部ＯＰＰ−１２０と入力パッド部ＩＰＰ−１１０とを整列させ、第２方向軸Ａ２に沿ってアライメント補正を実施する。以後、ツール（ｔｏｏｌ）を利用して導電性接着フィルム１４０を介して出力パッドＯＰＤ−１２０と入力パッドＩＰＤ−１１０とを結合させる。
図４Ｂでは説明を簡単にするため出力パッドＯＰＤ−１２０と入力パッドＩＰＤ−１１０との対応するパッドが完全に重畳することと図示した。これに制限されなく、製造の時に発生した数値誤差又はボンディングの時に発生した数値誤差によって出力パッドＯＰＤ−１２０と入力パッドＩＰＤ−１１０との対応するパッドは部分的に非重畳されてもよい。これについての詳細な説明は後述する。
図４Ｃに示したように、表示パネル１１０のベース基板１１０−ＢＳ上に信号配線ＳＬ−１１０が配置される。ベース基板１１０−ＢＳ上に絶縁層１１０−ＩＬが配置される。絶縁層１１０−ＩＬはバリアー層、パッシベーション層を含む。入力パッドＩＰＤ−１１０は絶縁層１１０−ＩＬ上に配置され、絶縁層１１０−ＩＬに定義された貫通ホール１１０−ＩＬＯＰを通じて信号配線ＳＬ−１１０に結合される。
フレキシブル配線基板１２２の絶縁層１２０−ＩＬ上に配線ＳＬ−１２０（図４Ｂ参照）及び配線ＳＬ−１２０に結合された出力パッドＯＰＤ−１２０が配置される。配線ＳＬ−１２０と出力パッドＯＰＤ−１２０とは同一の層上に配置されてもよい。本発明の一実施形態で、配線ＳＬ−１２０と出力パッドＯＰＤ−１２０とはその他の絶縁層を介して他の層上に配置されてもよい。この時、配線ＳＬ−１２０と出力パッドＯＰＤ−１２０とはその他の絶縁層に形成された貫通ホールを通じて結合される。
絶縁層１２０−ＩＬ上にソルダレジスト層１２０−ＳＲが配置される。出力パッドＯＰＤ−１２０はソルダレジスト層１２０−ＳＲに形成された貫通ホール１２０−ＳＲＯＰを通じて露出される。本発明の一実施形態で、ソルダレジスト層１２０−ＳＲは配線ＳＬ−１２０のみをカバーし、出力パッドＯＰＤ−１２０はカバーしなくともよい。
導電性接着フィルム１４０を通じて出力パッドＯＰＤ−１２０と入力パッドＩＰＤ−１１０とが電気的に結合される。図示しなかったが、導電性接着フィルム１４０に含まれた複数の導電ボールを通じて複数の出力パッドＯＰＤ−１２０と複数の入力パッドＩＰＤ−１１０との中で対応する出力パッドと入力パッドとが各々電気的に結合されてもよい。
図４Ｂに示したように、フレキシブル配線基板１２２の第１及び第２アライメントマークＡＭ２、ＡＭ２０と表示パネル１１０の第１及び第２アライメントマークＡＭ１、ＡＭ１０とが第２方向軸Ａ２に沿って非整列されたことはボンディング工程の中で第２方向軸Ａ２に沿ってアライメント補正を実施したためである。アライメント補正によって出力パッドＯＰＤ−１２０と入力パッドＩＰＤ−１１０との中で対応する出力パッドと入力パッドとの結合面積（重畳面積）は増加する。アライメント補正によって結合面積が増加することは後述するように、出力パッドＯＰＤ−１２０と入力パッドＩＰＤ−１１０とが第１方向軸Ａ１に対して傾いた方向に延長された形状を有するためである。これについての詳細な説明は後述する。
上述したボンディング工程の中でツールを利用する結合段階で、ツールから放出された熱によって出力パッド部ＯＰＰ−１２０と入力パッド部ＩＰＰ−１１０とは第１方向軸Ａ１に沿って膨脹されてもよい。出力パッド部ＯＰＰ−１２０と入力パッド部ＩＰＰ−１１０とはそれぞれ異なる比率に膨脹されてもよい。また、出力パッド部ＯＰＰ−１２０と入力パッド部ＩＰＰ−１１０との各々は第１方向軸Ａ１に沿う位置にしたがってそれぞれ異なる比率に膨脹されてもよい。
本実施形態によれば、結合段階で出力パッド部ＯＰＰ−１２０と入力パッド部ＩＰＰ−１１０とが第１方向軸Ａ１に沿って膨脹されても、対応する出力パッドと入力パッドとは第１方向軸Ａ１に沿う位置に関わらず、所定の結合面積（重畳面積）を有する。これは後述するように、出力パッドＯＰＤ−１２０及び入力パッドＩＰＤ−１１０の中で少なくともいずれか１つのパッドは第１方向軸Ａ１に沿ってそれぞれ異なるピッチを有するパッド群を含むからである。これについての詳細な説明は後述する。
図５Ａ乃至図５Ｄは本発明の一実施形態に係る本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。図５Ｂは図５Ａに図示した延長線の一部のみを図示した。図５Ｃは第１パッドと第２パッドとを図示し、図５Ｄは多様なパッド形状を図示した。
図５Ａ及び図５Ｂに示したように、表示パネル１１０の入力パッド部ＩＰＰ−１１０は第１方向軸Ａ１に沿って配列された複数の入力パッドを含む。入力パッド部ＩＰＰ−１１０は中心線ＲＬを基準に左側に配置された第１パッド群ＰＧ１及び第２パッド群ＰＧ２、及び右側に配置された第３パッド群ＰＧ３及び第４パッド群ＰＧ４を含む。中心線ＲＬは第２方向軸Ａ２と平行になる仮想軸に入力パッド部ＩＰＰ−１１０の第１方向軸Ａ１に沿う中心に配置される。入力パッド部ＩＰＰ−１１０は中心線ＲＬに重畳し、平行な基準パッドＲＰＤをさらに含む。
本実施形態で、第１パッド群ＰＧ１と第３パッド群ＰＧ３とは中心線ＲＬを基準に対称であり、第２パッド群ＰＧ２と第４パッド群ＰＧ４とは中心線ＲＬを基準に対称である。但し、本発明はこれに制限されなく、第３パッド群ＰＧ３は第１パッド群ＰＧ１と異なる配列のパッドを含み、第４パッド群ＰＧ４は第２パッド群ＰＧ２と異なる配列のパッドを含んでもよい。また、第１パッド群ＰＧ１と第３パッド群ＰＧ３は中心線ＲＬを基準に対称的な配列をなすが、パッドの個数は異なってもよい。また、第２パッド群ＰＧ２と第４パッド群ＰＧ４とは中心線ＲＬを基準に対称的な配列をなすが、パッドの個数は異なってもよい。
入力パッド部ＩＰＰ−１１０は２つ、３つ、又は５つ以上のパッド群を含んでもよいが、本実施形態では説明を簡単にするために４つのパッド群（即ち、第１乃至第４パッド群ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４を含む入力パッド部ＩＰＰ−１１０を一例として図示した。第１パッド群ＰＧ１は複数の第１パッドＰＤ１を含み、第２パッド群ＰＧ２は複数の第２パッドＰＤ２を含む。また、第３パッド群ＰＧ３は複数の第３パッドＰＤ３を含み、第４パッド群ＰＧ４は複数の第４パッドＰＤ４を含む。３つのパッドを各々含む第１乃至第４パッド群ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４を例示的に図示した。実質的に第１乃至第４パッドＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４は図４Ａ及び図４Ｂに図示した入力パッドＩＰＤ−１１０である。
複数の第１パッドＰＤ１、複数の第２パッドＰＤ２、複数の第３パッドＰＤ３、及び複数の第４パッドＰＤ４の各々は中心線ＲＬ及び第１方向軸Ａ１と交差する方向に延長された形状を有する。図５Ａには複数の第１パッドＰＤ１の延長された方向を示す延長線Ｌ１（以下、複数の第１線）、複数の第２パッドＰＤ２の延長された方向を示す延長線Ｌ２（以下、複数の第２線）、複数の第３パッドＰＤ３の延長された方向を示す延長線Ｌ３（以下、複数の第３線）、及び複数の第４パッドＰＤ４の延長された方向を示す延長線Ｌ４（以下、複数の第４線）が図示した。
第１線Ｌ１は複数の第１パッドＰＤ１と同一の条件で定義される。例えば、第１線Ｌ１の各々は対応する第１パッドＰＤ１の面積を２等分する線として定義される。第１パッドＰＤ１が平行四辺形状を有する時、第１線Ｌ１の各々は対応する第１パッドＰＤ１の面積を２等分し、長辺と平行な線として定義される。第１パッドＰＤ１が平行四辺形状を有する時、第１線Ｌ１の各々は対応する第１パッドＰＤ１の面積を２等分する対角線、又は対角線と平行になる線として定義される。
第１線Ｌ１が定義されたのと同様に、第２線Ｌ２は複数の第２パッドＰＤ２に対して定義され、第３線Ｌ３は複数の第３パッドＰＤ３に対して同様に定義され、第４線Ｌ４は複数の第４パッドＰＤ４に対して同様に定義される。
第１線Ｌ１は第１地点Ｐ１に収斂し、第２線Ｌ２は第２地点Ｐ２に収斂する。第１地点Ｐ１は中心線ＲＬ上に位置し、第２地点Ｐ２は中心線ＲＬの外に位置する。
第３線Ｌ３は第３地点Ｐ３に収斂し、第４線Ｌ４は第４地点Ｐ４に収斂する。第１地点Ｐ１と第３地点Ｐ３とは同一の位置にある。第４地点Ｐ４は中心線ＲＬを基準に第２地点Ｐ２に対称である地点に位置する。
複数の第１線Ｌ１、複数の第２線Ｌ２、複数の第３線Ｌ３、及び複数の第４線Ｌ４は中心線ＲＬと所定の夾角をなす。複数の第１線Ｌ１と中心線ＲＬとがなす夾角はそれぞれ異なり、複数の第２線Ｌ２と中心線ＲＬとがなす夾角はそれぞれ異なる。
図５Ｂには複数の第１パッドＰＤ１の中で中心線ＲＬから最も外側に配置された第１パッド（以下、最外側の第１パッド）の第１線Ｌ１−１と中心線ＲＬとがなす夾角θ１１及び複数の第２パッドＰＤ２の中で中心線ＲＬから最も外側に配置された第２パッド（最外側の第２パッド）の第２線Ｌ２−１と中心線ＲＬとがなす夾角θ２１を図示した。
複数の第１パッドＰＤ１の中で第ｎ番目のパッドの第１線と中心線ＲＬとがなす夾角θ１ｎは下の数式（１）を満足する。
Figure 2015204458
 数式（１）中、ｎは２以上の自然数である。αは複数の第１パッドＰＤ１の第１線Ｌ１と中心線ＲＬとがなす夾角の変化量（以下、第１夾角の変化量）である。後述するように、αは複数の第１パッドＰＤ１のピッチ及び第１地点Ｐ１の位置によって決定される。
第１夾角の変化量αは複数の第１パッドＰＤ１の夾角を全て測定した後、その変化量を算出する。また、第１夾角の変化量αは最外側の第１パッドの傾斜角と第ｎ番目の第１パッドの傾斜角とを各々測定した後、その差異値を算出し、差異値を第１パッドの個数に分けて平均変化量を算出することができる。図５Ｂには複数の第１パッドＰＤ１の中で最外側の第１パッドの第１線Ｌ１−１と第１方向軸Ａ１とがなす夾角γ１１及び複数の第２パッドＰＤ２の中で最外側の第２パッドの第２線Ｌ２−１と第１方向軸Ａ１とがなす夾角γ２１を図示した。
複数の第１パッドＰＤ１の中で第ｎ番目のパッドの第１線と第１方向軸Ａ１とがなす夾角γ１ｎは下の数式（２）を満足する。夾角γ１ｎは下の数２のみでなく、数１のようなタイプに表示すこともできる。即ち、最外側の第１パッドの第１線Ｌ１−１と第１方向軸Ａ１とがなす夾角γ１１は９０−θ１１に表示することができる。
Figure 2015204458
複数の第２パッドＰＤ２の中で第ｍ番目のパッドの第２線と中心線ＲＬとがなす夾角θ２ｍは下の数式（３）を満足する。
Figure 2015204458
 数式(3)中、ｍは２以上の自然数である。βは複数の第２パッドＰＤ２の第２線Ｌ２と中心線ＲＬとがなす夾角の変化量（以下、第２夾角の変化量）である。後述するように、βは複数の第２パッドＰＤ２のピッチ及び第２地点Ｐ２の位置によって決定される。βはαと同一であるか、或いは異なる。第２夾角の変化量βもやはり第１夾角の変化量αと同一の方式に測定される。
また、第２パッド群ＰＧ２がＫ個の第２パッドを備える時、第Ｋ番目の第２パッドの第２線と中心線ＲＬとがなす夾角は複数の第１パッドＰＤ１の中で最外側の第１パッドの第１線Ｌ１−１と中心線ＲＬとがなす夾角θ１１とそれぞれ異なり、下の数式（４）を満たす。
Figure 2015204458
数式（５）のように第２パッド群ＰＧ２がＫ個の第２パッドを備える時、第Ｋ番目の第２パッドの第２線と中心線ＲＬとがなす夾角は最外側第１パッドの第１線Ｌ１−１と基準軸ＲＸとがなす夾角θ１１より大きい。第Ｋ番目の第２パッドは第２パッド第１パッド群ＰＧ１に最も隣接するパッドである。
Figure 2015204458
図５Ｃを参照して第１パッドＰＤ１と第２パッドＰＤ２とについてさらに詳細に説明する。第１パッドＰＤ１及び第２パッドＰＤ２の各々は第１方向軸Ａ１に沿う幅Ｗ１、Ｗ２が均一な平行四辺形状を有する。第１パッドＰＤ１は同一の幅Ｗ１を有し、第２パッドＰＤ２は同一の幅Ｗ２を有する。第１パッドＰＤ１の幅Ｗ１と第２パッドＰＤ２の幅Ｗ２とは同一であるか、或いは異なる。
第１パッドＰＤ１及び第２パッドＰＤ２の中心線ＲＬ（図５Ａ及び図５Ｂ参照）に投影された長さは互いに同一である。複数の第１パッドＰＤ１の各々の延長線に沿って測定された長さと複数の第１パッドＰＤ１の各々のコサイン夾角（θ１ｎ、数１参照）の掛け算は実質的に同一である。複数の第２パッドＰＤ２の各々の延長線に沿って測定された長さと複数の第２パッドＰＤ２の各々のコサイン夾角（θ２ｍ、数３参照）の掛け算は実質的に同一である。
図５Ａに示したように、第１線Ｌ１と第２線Ｌ２とがそれぞれ異なる第１地点Ｐ１と第２地点Ｐ２とに収斂することは中心線ＲＬに対して傾いたパッドを含む第１パッド群ＰＧ１及び第２パッド群ＰＧ２が不連続的であるためである。ここで、不連続的であるとうことは第１パッド群ＰＧ１及び第２パッド群ＰＧ２がそれぞれ異なるピッチを有することを意味する。
第１パッド群ＰＧ１のピッチＰＴ１、ＰＴ１０は第１パッドＰＤ１の幅Ｗ１と隣接する第１パッドＰＤ１との間の間隔Ｇ１、Ｇ１０の合計として定義される。第２パッド群ＰＧ２のピッチＰＴ２、ＰＴ２０は第２パッドＰＤ２の幅Ｗ２と隣接する第２パッドＰＤ２との間の間隔Ｇ２、Ｇ２０の合計として定義される。
第１パッド群ＰＧ１のピッチＰＴ１、ＰＴ１０は測定する位置によって異なる値を有する。これは第１パッドＰＤ１間の間隔Ｇ１、Ｇ１０が第２方向軸Ａ２に沿って可変的であるためである。本実施形態で第１パッドＰＤ１間の間隔Ｇ１、Ｇ１０は第１地点Ｐ１（図５Ａ及び図５Ｂ参照）から遠くなるほど、増加する。
第２パッドＰＤ２間の間隔Ｇ２、Ｇ２０は第２地点Ｐ２（図５Ａ及び図５Ｂ参照）から遠くなるほど、増加する。第１パッド群ＰＧ１のピッチＰＴ１、ＰＴ１０と同一の理由から第２パッド群ＰＧ２のピッチＰＴ２、ＰＴ２０は測定する位置によって異なる値を有する。第１パッド群ＰＧ１と第２パッド群ＰＧ２とはそれぞれ異なるピッチＰＴ１／ＰＴ１０、ＰＴ２／ＰＴ２０を有する。第１パッド群ＰＧ１のピッチＰＴ１、ＰＴ１０と第２パッド群ＰＧ２のピッチＰＴ２、ＰＴ２０とは第１方向軸Ａ１と平行になる仮想線上で測定される。図５Ｃに示したようにそれぞれ異なる第１仮想線ＩＬ１と第２仮想線ＩＬ２との上で第１パッド群ＰＧ１と第２パッド群ＰＧ２とのピッチＰＴ１／ＰＴ１０、ＰＴ２／ＰＴ２０が測定される。
第１パッド群ＰＧ１は第１仮想線ＩＬ１上で測定された第１ピッチＰＴ１を有する。第１パッド群ＰＧ１は第２仮想線ＩＬ２上で測定された第２ピッチＰＴ１０を有する。第２パッド群ＰＧ２は第１仮想線ＩＬ１上で測定された第３ピッチＰＴ２を有する。第１パッド群ＰＧ１は第２仮想線ＩＬ２上で測定された第４ピッチＰＴ２０を有する。
第１ピッチＰＴ１は第３ピッチＰＴ２より小さい。第２パッドＰＤ２の幅Ｗ２は第１パッドＰＤ１の幅Ｗ１より大きい。この時、第１仮想線ＩＬ１上で測定された隣接する第２パッドＰＤ２間の間隔Ｇ２は隣接する第１パッドＰＤ１間の間隔Ｇ１より大きいか、或いは同一である。本発明の一実施形態で第２パッドＰＤ２の幅Ｗ２は第１パッドＰＤ１の幅Ｗ１と同一であってもよい。この時、第１仮想線ＩＬ１上で測定された隣接する第２パッドＰＤ２間の間隔Ｇ２は隣接する第１パッドＰＤ１間の間隔Ｇ１より大きい。
第１パッド群ＰＧ１は第２パッド群ＰＧ２より小さいピッチを有する。第２仮想線ＩＬ２上で測定された第２ピッチＰＴ１０は第４ピッチＰＴ２０より小さい。
仮想線ＩＬ１、ＩＬ２上で測定された第１パッド群ＰＧ１と第２パッド群ＰＧ２との間の間隔Ｇ３、Ｇ３０は隣接する第１パッドＰＤ１間の間隔Ｇ１、Ｇ１０と異なる。仮想線ＩＬ１、ＩＬ２上で測定された第１パッド群ＰＧ１と第２パッド群ＰＧ２との間の間隔Ｇ３、Ｇ３０は隣接する第２パッドＰＤ２間の間隔Ｇ２、Ｇ２０と同一であるか、或いは異なる。
別に図示しなかったが、入力パッド部ＩＰＰ−１１０は第２パッド部ＰＧ２の左側に配置されたパッド部群（以下、左側パッド群）及び第４パッド部ＰＧ４の右側に配置されたパッド群（以下、右側パッド群）をさらに含む。左側パッド群各々のパッドの延長線は特定な地点に収斂する。左側パッド群の収斂点はそれぞれ異なる。左側パッド群はそれぞれ異なるピッチを有する。左側パッド群のピッチは左側に行くほど、大きくなる。右側パッド群は左側パッド群と中心線ＲＬを基準に対称である。
図５Ｄは多様なパッド形状を図示した。第１パッドＰＤ１及び第２パッドＰＤ２の各々は平行四辺形状を有する。図５Ｄ（１）は長辺Ｌ−Ｌと短辺Ｌ−Ｓとが各々平行になる典型的な平行四辺形状を図示した。図５Ｄ（２）のように、第１パッドＰＤ１及び第２パッドＰＤ２の各々は長辺Ｌ−Ｌが延長線Ｌと所定の夾角（σ）を有する非等辺台形又は等辺台形状を有する。図５Ｄ（３）のように長辺Ｌ−Ｌの各々は２つの辺を含む。２つの辺は延長線Ｌと同一であるか、或いは異なる所定の夾角（σ）を有する。
図５Ｄ（４）又は図５Ｄ（５）のように第１パッドＰＤ１及び第２パッドＰＤ２の各々は頂点が変形された平行四辺形状を有することもある。第１パッドＰＤ１及び第２パッドＰＤ２の各々は長辺Ｌ−Ｌと短辺Ｌ−Ｓとが結合される頂点領域がテーパーされるか、或いはラウンドされた平行四辺形状を有する。図５Ｄ（４）又は図５Ｄ（５）のようなパッドの形状は典型的な平行四辺形状に設計された後、製造誤差によって発生する。
フレキシブル配線基板１２２の出力パッド部ＯＰＰ−１２０（図４Ａ及び図４ｂ参照）は図５Ａ乃至図５Ｄを参照して説明した表示パネル１１０の入力パッド部ＩＰＰ−１１０のパッドと同様に設計されたパッドを含む（図示せず）。
また、具体的な設計値は異なるが、フレキシブル配線基板１２２の入力パッドＩＰＤ−１２０は図５Ａ乃至図５Ｄを参照して説明した表示パネル１１０の入力パッド部ＩＰＰ−１１０のパッドと類似な配列及び形状のパッドを含む。
図６乃至図１１は本発明の一実施形態に係る本発明の一実施形態に係る電子機器の第１電子部品のパッド部を示した平面図である。以下、図６乃至図１１を参照して本発明の一実施形態に係る本発明の一実施形態に係る第１電子部品のパッド部を説明する。但し、図５Ａ乃至図５Ｄを参照して説明した構成と重複される構成についての詳細な説明は省略する。
図６を参照すれば、第１線Ｌ１は第１地点Ｐ１に収斂し、第２線Ｌ２は第２地点Ｐ２に収斂する。第１地点Ｐ１と第２地点Ｐ２とは中心線ＲＬ上でそれぞれ異なる位置にある。
第３線Ｌ３は第３地点Ｐ３に収斂し、第３地点Ｐ３は中心線ＲＬ上で第１地点Ｐ１と同一の位置にある。また、第４線Ｌ４は第４地点Ｐ４に収斂し、第４地点Ｐ４は中心線ＲＬ上で第２地点Ｐ２と同一の位置にある。
本発明の一実施形態において、第１及び第３地点Ｐ１、Ｐ３から基準パッドＲＰＤまでの離隔距離ｄ１は第２及び第４地点Ｐ２、Ｐ４から基準パッドＲＰＤまでの離隔距離ｄ２より小さい。
図７を参照すれば、第１地点Ｐ１と第３地点Ｐ３は中心線ＲＬ上で同一の位置にあり、第２地点Ｐ２と第４地点Ｐ４は中心線ＲＬ上で同一の位置にある。
本発明の一実施形態において、第１及び第３地点Ｐ１、Ｐ３から基準パッドＲＰＤまでの離隔距離ｄ１は第２及び第４地点Ｐ２、Ｐ４から基準パッドＲＰＤまでの離隔距離ｄ２より大きい。
図８を参照すれば、第１地点Ｐ１と第３地点Ｐ３とは中心線ＲＬ上で同一の位置にある。第２地点Ｐ２及び第４地点Ｐ４は第１方向軸Ａ１と平行になり、第１地点Ｐ１及び第３地点Ｐ３を通過する平行線ＰＬ上に位置する。また、第２地点Ｐ２は中心線ＲＬの左側に位置し、第４地点Ｐ４は中心線ＲＬの右側に位置する。
図９を参照すれば、第１地点Ｐ１と第３地点Ｐ３とは中心線ＲＬ上で同一の位置にある。第２地点Ｐ２及び第４地点Ｐ４は中心線ＲＬと交差（たとえば、直交）し、第１地点Ｐ１と第３地点Ｐ３と交わる平行線ＰＬ上に位置する。また、第２地点Ｐ２は中心線ＲＬの右側に位置し、第４地点Ｐ４は中心線ＲＬの左側に位置する。
図１０を参照すれば、中心線ＲＬと平行なサブ中心線ＲＬ１、ＲＬ２が定義される。サブ中心線ＲＬ１、ＲＬ２の中で第１サブ中心線ＲＬ１は中心線ＲＬと第１パッド群ＰＧ１との間に配置され、第２サブ中心線ＲＬ２は中心線ＲＬと第３パッド群ＰＧ３との間に配置される。
入力パッド部ＩＰＰ−１１０はサブ中心線ＲＬ１、ＲＬ２に重畳し、サブ中心線ＲＬ１、ＲＬ２と平行な方向に延長された第１及び第２基準パッドＲＰＤ１、ＲＰＤ２をさらに含む。第１及び第２基準パッドＲＰＤ１、ＲＰＤ２は第１パッド群ＰＧ１と第３パッド群ＰＧ３との間に配置される。
第１線Ｌ１が収斂する第１地点Ｐ１は第１サブ中心線ＲＬ１上に位置し、第３線Ｌ３が収斂する第３地点Ｐ３は第２サブ中心線ＬＲ２上に位置する。また、第２線Ｌ２は収斂する第２地点Ｐ２は第４線Ｌ４が収斂する第４地点Ｐ４と同一の位置にあり、第２地点Ｐ２及び第４地点Ｐ４は中心線ＲＬに位置する。第２地点Ｐ２及び第４地点Ｐ４は中心線ＲＬの外の第１サブ中心線ＲＬ１と第２サブ中心線ＲＬ２との間に位置する。
図１１を参照すれば、第１パッド群ＰＧ１と第３パッド群ＰＧ３との間には基準パッドが配置されないこともあり得る。第１パッド群ＰＧ１と第３パッド群ＰＧ３との間には中心線ＲＬのみが定義される。
図１２は本発明の一実施形態に係る電子機器の電子部品が結合されたパッド部を示した平面図である。以下、図１２を参照して本発明の一実施形態に係る電子機器を説明する。但し、図１乃至図１１を参照して説明した構成と重複される構成についての詳細な説明は省略する。
フレキシブル配線基板１２２の出力パッドＯＰＤ−１２０は表示パネル１１０の入力パッドＩＰＤ−１１０に電気的に接続される。本実施形態で第２電子部品１２０（図３Ａ及び図３Ｂ参照）はフレキシブル配線基板１２２のみを含む。図示しなかったが、データ駆動回路１２５（図３Ａ及び図３Ｂ参照）は表示パネル１１０の非表示領域ＢＡに配置されてもよい。本実施形態で駆動チップの例としてデータ駆動回路１２５を説明したが、駆動チップの種類は変更してもよい。
表示パネル１１０は非表示領域ＢＡに配置されたデータ駆動回路接続用パッド部ＩＰＰ−１１０’、ＯＰＰ−１１０’をさらに含む。接続用パッド部ＩＰＰ−１１０’、ＯＰＰ−１１０’は入力パッド部ＩＰＰ−１１０’及び出力パッド部ＯＰＰ−１１０’を含む。入力パッド部ＩＰＰ−１１０’は入力パッドＩＰＤ−１１０’を含み、出力パッド部ＯＰＰ−１１０’は出力パッドＯＰＤ−１１０’を含む。
具体的な設計値は異なるが、出力パッド部ＯＰＰ−１１０’は図５Ａ乃至図５Ｄを参照して説明した表示パネル１１０の入力パッド部ＩＰＰ−１１０のパッドと類似な配列及び形状のパッドを含む。また、出力パッド部ＯＰＰ−１１０’は図６乃至図１１に図示した入力パッド部ＩＰＰ−１１０のパッドと類似なパターンのパッドを含む。入力パッド部ＩＰＰ−１１０’は出力パッド部ＯＰＰ−１１０’のパッドと同一であるか、或いは出力パッド部ＯＰＰ−１１０’のパッドと第１方向軸Ａ１に対して対称であるパッドを含む。
表示パネル１１０の入力パッドＩＰＤ−１１０は信号配線ＳＬ−１１０の中で一部を通じてデータ駆動回路接続用入力パッド部ＩＰＰ−１１０’に結合される。図示しなかったが、信号配線ＳＬ−１１０の中で他の一部はデータ駆動回路接続用出力パッド部ＯＰＰ−１１０’に直接結合されてもよい。表示パネル１１０の入力パッドＩＰＤ−１１０は信号配線ＳＬ−１１０の中でその他の一部を通じて未図示したゲート配線又はデータ配線に直接結合されてもよい。
データ駆動回路１２５は入力パッド部ＩＰＰ−１１０’及び出力パッド部ＯＰＰ−１１０’に対応するパッド部を含む。データ駆動回路１２５は入力パッド部ＩＰＰ−１１０’と同様に設計されたパッド部及び出力パッド部ＯＰＰ−１１０’と同様に設計されたパッド部を含む。データ駆動回路１２５のパッド部は未図示した導電性接着フィルムを通じて入力パッド部ＩＰＰ−１１０’及び出力パッド部ＯＰＰ−１１０’に電気的に結合される。即ち、データ駆動回路１２５と入力パッド部ＩＰＰ−１１０’及び出力パッド部ＯＰＰ−１１０’との結合構造は図４Ａ乃至図４Ｃを参照して説明した表示パネル１１０の入力パッド部ＩＰＰ−１１０及びフレキシブル配線基板１２２の出力パッド部ＯＰＰ−１２０の結合構造と実質的に同一である。
図１３は本発明の一実施形態に係る電子機器のボンディング工程を示したフローチャートである。図１４Ａは本発明の一実施形態に係るボンディング工程の中で整列段階を示した平面図である。図１４Ｂは本発明の一実施形態に係るボンディング工程の中でｙ軸補正段階を示した平面図である。図１４Ｃは本発明の一実施形態に係るボンディング工程の中で結合段階を示した平面図である。
図１４Ａ乃至図１４Ｃには第１乃至第４パッド群ＰＧ１乃至ＰＧ４を含む入力パッド部ＩＰＰ−１１０及び第１乃至第４パッド群ＰＧ１０乃至ＰＧ４０を含む出力パッド部ＯＰＰ−１２０を例示的に図示した。入力パッド部ＩＰＰ−１１０のパッド群の各々は２つの入力パッドを含み、出力パッド部ＯＰＰ−１２０のパッド群の各々は２つの出力パッドを含む。本実施形態で入力パッド部ＩＰＰ−１１０の入力パッドの各々の延長線に沿う長さは出力パッド部ＯＰＰ−１２０の出力パッドＯＰＤ−１２０の各々の延長線に沿う長さより大きい。図面を簡略に示すために出力パッド部ＯＰＰ−１２０の出力パッドの延長線は図示していない。
図１３を参照すれば、先ず入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とを整列する（Ｓ６０１）。図１４Ａに示したように、表示パネル１１０の第１及び第２アライメントマークＡＭ１、ＡＭ１０とフレキシブル配線基板１２２の第１及び第２アライメントマークＡＭ２、ＡＭ２０とを利用して整列させる。表示パネル１１０の第１及び第２アライメントマークＡＭ１、ＡＭ１０とフレキシブル配線基板１２２の第１及び第２アライメントマークＡＭ２、ＡＭ２０とを第２方向軸Ａ２の変位を一致させる。ボンディング方法を説明することにおいて、第２方向軸Ａ２はＹ軸を示し、第１方向軸Ａ１はＸ軸を示す。
入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とを同様に設計しても、フレキシブル配線基板１２２又は表示パネル１１０の製造誤差によって、入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とのＸ軸に沿う変位が一致しないこともあり得る。例えば、製造工程の中で温度及び湿度の影響によってフレキシブル配線基板１２２の出力パッド部ＯＰＰ−１２０は設計値よりＸ軸に収斂する。言い換えれば、入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０との各々は設計されたことと異なるピッチを有する。
これにより、入力パッド部ＩＰＰ−１１０の第１及び第３パッド群ＰＧ１、ＰＧ３の入力パッドの延長線は同一の位置に配置された第１地点Ｐ１及び第３地点Ｐ３に収斂し、入力パッド部ＩＰＰ−１１０の第２及び第４パッド群ＰＧ２、ＰＧ４の入力パッドの延長線は同一の位置に配置された第２地点Ｐ２及び第４地点Ｐ４に収斂する。出力パッド部ＯＰＰ−１２０の第１及び第３パッド群ＰＧ１０、ＰＧ３０の出力パッドの延長線は同一の位置に配置された第５地点Ｐ１０及び第７地点Ｐ３０に収斂し、出力パッド部ＯＰＰ−１２０の第２及び第４パッド群ＰＧ２０、ＰＧ４０の出力パッドの延長線は同一の位置に配置された第６地点Ｐ２０及び第８地点Ｐ４０に収斂する。第５地点Ｐ１０及び第７地点Ｐ３０は第１地点Ｐ１及び第３地点Ｐ３と異なる位置に配置される。第６地点Ｐ２０及び第８地点Ｐ４０は第２地点Ｐ２及び第４地点Ｐ４と異なる位置に配置される。
次の、入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とのＸ軸に沿う変位誤差ΔＸを測定する（Ｓ６０２）。図１４Ａに示したように、表示パネル１１０の第１アライメントマークＡＭ１とフレキシブル配線基板１２２の第１アライメントマークＡＭ２との間の変位差ΔＸ１又は表示パネル１１０の第２アライメントマークＡＭ１０とフレキシブル配線基板１２２の第２アライメントマークＡＭ２０との間の変位差ΔＸ２を測定する。
次に、変位誤差ΔＸを判断する（Ｓ６０３）。変位誤差ΔＸが基準値以下、例えば、変位誤差ΔＸが０であれば、製造誤差は発生していないことと判断する。したがって、直ちに入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とを結合する（Ｓ６０４）。基準値は入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０との数値によって所定の範囲で設定される。
変位誤差ΔＸが基準値より大きければ、製造誤差が発生したことと判断する。したがって、ｙ軸補正値ΔＹを算出する（Ｓ６０５）。但し、ｙ軸補正値ΔＹを算出する過程はＸ軸に沿う変位誤差ΔＸが許容範囲内にある場合に実施する。即ち、Ｘ軸に沿う変位誤差ΔＸが基準値より非常に大きい場合、不良として取り扱われる。
ｙ軸補正値ΔＹは下の数式（６）に示す計算式によって算出される。
Figure 2015204458
 数式（６）中、θはサンプリングパッドの延長線と中心線ＲＬとの夾角として定義される。サンプリングパッドは最外側に配置されたパッドである。
図１４Ａに示したように、サンプリングパッドは第２アライメントマークＡＭ１０に結合された入力パッドＩＰＤ−１１０又は第２アライメントマークＡＭ２０に結合された出力パッドＯＰＤ−１２０である。
数式（６）によってｙ軸補正値ΔＹが算出されれば、図１４Ｂに示したように、ｙ軸補正を実施する（Ｓ６０６）。表示パネル１１０とフレキシブル配線基板１２２との中でいずれか１つを第２方向軸Ａ２に沿ってｙ軸補正値ΔＹ程度上／下方向に移動させてｙ軸補正を実施する。これにより、図１４Ｂに示したように、入力パッドＩＰＤ−１１０と出力パッドＯＰＤ−１２０との対応するパッドの重畳面積が増加する。
ｙ軸補正によって、第５地点Ｐ１０及び第７地点Ｐ３０は第１地点Ｐ１及び第３地点Ｐ３と実質的に同一の位置に配置されてもよい。第６地点Ｐ２０及び第８地点Ｐ４０は第２地点Ｐ２及び第４地点Ｐ４と実質的に同一の位置に配置されてもよい。
本発明の一実施形態で、ｙ軸補正値ΔＹ算出とｙ軸補正とは他の方法によって行ってもよい。表示パネル１１０とフレキシブル配線基板１２２との中でいずれか１つを第２方向軸Ａ２に沿って上／下方向に移動させながら、入力パッドＩＰＤ−１１０と出力パッドＯＰＤ−１２０との重畳面積が最大である地点を選定する。
ｙ軸補正を実施した後、入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とを結合する（Ｓ６０４）。ツールを利用して導電性接着フィルム１４０を介して入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とを熱圧着する。
ツールから放出された熱によって出力パッド部ＯＰＰ−１２０と入力パッド部ＩＰＰ−１１０とは第１方向軸Ａ１に沿って膨張していてもよい。実質的にフレキシブル配線基板１２２は表示パネル１１０より熱膨張率が大きいので、出力パッド部ＯＰＰ−１２０は入力パッド部ＩＰＰ−１１０よりさらに多く膨脹することがある。また、出力パッド部ＯＰＰ−１２０は第１方向軸Ａ１に沿う位置にしたがってそれぞれ異なる比率に膨張する。
図１４Ｃに示したように、熱圧着された後に出力パッドＯＰＤ−１２０は対応する入力パッドＩＰＤ−１１０に対して中心線ＲＬから外側にシフトされる。出力パッドＯＰＤ−１２０が第１方向軸Ａ１に沿って膨脹したためである。中心線ＲＬから外側に配置されるほど、出力パッドＯＰＤ−１２０のシフトされた変位は増加する。
これにより、第５地点Ｐ１０及び第７地点Ｐ３０は第１地点Ｐ１及び第３地点Ｐ３と異なる位置に配置される。第６地点Ｐ２０及び第８地点Ｐ４０は第２地点Ｐ２及び第４地点Ｐ４と異なる位置に配置される。
本発明の一実施形態に係る電子機器はツールを利用する熱圧着工程で出力パッド部ＯＰＰ−１２０と入力パッド部ＩＰＰ−１１０とが上述したように変形されても、出力パッド部ＯＰＰ−１２０と入力パッド部ＩＰＰ−１１０との電気的結合の信頼性が向上される。
本発明の一実施形態に係る電子機器は図５Ｃを参照して説明したように、出力パッドＯＰＤ−１２０がピッチが他のパッド群ＰＧ１乃至ＰＧ４を含み、入力パッドＩＰＤ−１１０がピッチが他のパッド群ＰＧ１０乃至ＰＧ４０を含むので、出力パッド部ＯＰＰ−１２０と入力パッド部ＩＰＰ−１１０とが第１方向軸Ａ１に沿って非等方的に膨脹した場合、対応する出力パッドと入力パッドとの結合面積は所定の面積より大きくなる。したがって、対応する出力パッドと入力パッドとは基準値以下のコンタクト抵抗を有する。
相対的に膨脹率が小さい第１パッド群ＰＧ１０の出力パッドＯＰＤ−１２０は相対的に小さい比率に結合面積が減少する。相対的に膨脹率が大きい第２パッド群ＰＧ２０の出力パッドＯＰＤ−１２０は相対的に大きい比率に結合面積が減少する。それにも拘らず、第２パッド群ＰＧ２０の出力パッドＯＰＤ−１２０は第１パッド群ＰＧ１０の出力パッドＯＰＤ−１２０より大きい幅を有するので、所定の面積より大きい結合面積を有する。
また、相対的に膨脹率が大きい第２パッド群ＰＧ２０の出力パッドＯＰＤ−１２０は、第１パッド群ＰＧ１０の出力パッドＯＰＤ−１２０の間隔Ｇ１、Ｇ１０より相対的に大きい間隔Ｇ２、Ｇ２０に離隔されたので、対応する入力パッドＩＰＤ−１１０に隣接する入力パッドに電気的に結合されないことになる。即ち、誤接続が防止される。このような誤接続は第２パッド群ＰＧ２の入力パッドＩＰＤ−１１０が相対的に大きい間隔Ｇ２、Ｇ２０に離隔されたので、さらに減少する。
図１４Ａ乃至図１４Ｃは入力パッド部ＩＰＰ−１１０の第１乃至第４地点Ｐ１、Ｐ２、Ｐ３、Ｐ４が表示パネル１１０側に位置するように設計されたパッド構造を例示的に図示した。この時、出力パッド部ＯＰＰ−１２０の第５乃至第８地点Ｐ１０、Ｐ２０、Ｐ３０、Ｐ４０もやはり表示パネル１１０側に位置するように設計されたパッド構造を有する。しかし、入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とのパッド構造はこれに限定されない。
図１５は本発明の一実施形態に係るボンディング工程が完了した電子機器のパッド部を示した平面図である。入力パッド部ＩＰＰ−１１０の第１乃至第４地点Ｐ１、Ｐ２、Ｐ３、Ｐ４はフレキシブル配線基板１２２側に位置される。この時、出力パッド部ＯＰＰ−１２０の第５乃至第８地点Ｐ１０、Ｐ２０、Ｐ３０、Ｐ４０もやはりフレキシブル配線基板１２２側に位置される。
図１５に図示した電子機器のボンディング工程は図１３乃至図１４Ｃを参照して説明したことと実質的に同一である。図１４Ｂを参照して説明したｙ軸補正段階で、フレキシブル配線基板１２２を図１４Ｂで移動した方向と反対に移動してｙ軸補正を実施することができる。
図１６Ａは本発明の一実施形態に係る２つの電子部品の分離されたパッド部を示した平面図である。図１６Ｂは本発明の一実施形態に係る２つの電子部品の結合されたパッド部を示した平面図である。以下、図１６Ａ及び図１６Ｂを参照して本発明の一実施形態に係る電子機器を説明する。但し、図１乃至図１５を参照して説明した構成と重複される構成についての詳細な説明は省略する。
図１６Ａ及び図１６Ｂに示したように、表示パネル１１０及びフレキシブル配線基板１２２の各々は第２方向軸Ａ２に沿って配列された複数のパッド行を含む。複数のパッド行の各々は第１方向軸Ａ１に沿って配列された複数のパッドを含む。本実施形態は２つのパッド行を各々含む表示パネル１１０及びフレキシブル配線基板１２２を例示的に図示した。表示パネル１１０とフレキシブル配線基板１２２との各々が複数のパッド行を含むことによって第１方向軸Ａ１に沿う狭い範囲内にさらに多いパッドを配置させる。
表示パネル１１０の２つのパッド行は第１入力パッド部ＩＰＰ１−１１０及び第２入力パッド部ＩＰＰ２−１１０として各々定義される。第１入力パッド部ＩＰＰ１−１１０及び第２入力パッド部ＩＰＰ２−１１０の各々は複数の入力パッドＩＰＤ−１１０を含む。第１入力パッド部ＩＰＰ１−１１０の入力パッドＩＰＤ−１１０と及び第２入力パッド部ＩＰＰ２−１１０の入力パッドＩＰＤ−１１０とはそれぞれ異なる信号を受信することができる。本発明の一実施形態で、第１入力パッド部ＩＰＰ１−１１０の入力パッドＩＰＤ−１１０の一部と第２入力パッド部ＩＰＰ２−１１０の入力パッドＩＰＤ−１１０の一部とは同一の信号を受信してもよい。
フレキシブル配線基板１２２の２つのパッド行は第１出力パッド部ＯＰＰ１−１２０及び第２出力パッド部ＯＰＰ２−１２０として各々定義される。第１出力パッド部ＯＰＰ１−１２０及び第２出力パッド部ＯＰＰ２−１２０の各々は複数の出力パッドＯＰＤ−１２０を含む。
図１６Ｂに示したように、第１出力パッド部ＯＰＰ１−１２０及び第２出力パッド部ＯＰＰ２−１２０は第１入力パッド部ＩＰＰ１−１１０及び第２入力パッド部ＩＰＰ２−１１０に各々電気的に結合される。本実施形態で、入力パッドＩＰＤ−１１０と出力パッドＯＰＤ−１２０とは１：１対応されることと図示したが、これに制限されない。本発明の他の実施形態で、入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とはそれぞれ異なる個数のパッド及びそれぞれ異なる個数のパッド行を含んでもよい。
図１７Ａ乃至図１７Ｂは本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。図１７Ａは第１入力パッド部ＩＰＰ１−１１０の入力パッドの延長線を具体的に図示し、図１７Ｂは第２入力パッド部ＩＰＰ２−１１０の入力パッドの延長線を具体的に図示した。
図１７Ａに示したように、第１入力パッド部ＩＰＰ１−１１０は図５Ａ乃至図５Ｄを参照して説明した入力パッド部ＩＰＰ−１１０と同様に配列された複数の入力パッドを含む。第１入力パッド部ＩＰＰ１−１１０は中心線ＲＬを基準に左側に配置された第１パッド群ＰＧ１及び第２パッド群ＰＧ２、右側に配置された第３パッド群ＰＧ３及び第４パッド群ＰＧ４、及び中心線ＲＬに重畳する基準パッドＲＰＤを含む。第１乃至第４パッド群ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４は複数の第１パッドＰＤ１、複数の第２パッドＰＤ２、複数の第３パッドＰＤ３、及び複数の第４パッドＰＤ４を各々含む。
複数の第１パッドＰＤ１の第１線Ｌ１は第１地点Ｐ１−１に収斂し、複数の第２パッドＰＤ２の第２線Ｌ２は第２地点Ｐ２−１に収斂する。第１地点Ｐ１−１は中心線ＲＬ上に位置し、第２地点Ｐ２−１は中心線ＲＬの外に位置する。複数の第３パッドＰＤ３の第３線Ｌ３は第３地点Ｐ３−１に収斂し、複数の第４パッドＰＤ４の第４線Ｌ４は第４地点Ｐ４−１に収斂する。第１地点Ｐ１−１と第３地点Ｐ３−１とは同一の位置にある。第４地点Ｐ４−１は中心線ＲＬを基準に第２地点Ｐ２−１に対称である地点に位置する。
本発明の一実施形態で第１地点Ｐ１−１、第２地点Ｐ２−１、第３地点Ｐ３−１、及び第４地点Ｐ４−１が図６乃至図１１に図示した第１地点Ｐ１、第２地点Ｐ２、第３地点Ｐ３、及び第４地点Ｐ４に対応されるように第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、及び第４パッドＰＤ４のピッチ及び中心線ＲＬに対する勾配等は変更してもよい。
図１７Ｂに示したように、第２入力パッド部ＩＰＰ２−１１０は図５Ａ乃至図５Ｄを参照して説明した入力パッド部ＩＰＰ−１１０と同様に配列された複数の入力パッドを含む。第２入力パッド部ＩＰＰ２−１１０は中心線ＲＬを基準に左側に配置された第１及び第２パッド群ＰＧ１０、ＰＧ２０、右側に配置された第３及び第４パッド群ＰＧ３０、ＰＧ４０、及び中心線ＲＬに重畳する基準パッドＲＰＤを含む。第１乃至第４パッド群ＰＧ１０、ＰＧ２０、ＰＧ３０、ＰＧ４０は複数の第１パッドＰＤ１０、複数の第２パッドＰＤ２０、複数の第３パッドＰＤ３０、及び複数の第４パッドＰＤ４０を各々含む。
複数の第１パッドＰＤ１０の第１線Ｌ１０は第５地点Ｐ１−２に収斂し、複数の第２パッドＰＤ２０第２線Ｌ２０は第６地点Ｐ２−２に収斂する。第５地点Ｐ１−２は中心線ＲＬ上に位置し、第６地点Ｐ２−２は中心線ＲＬの外に位置する。複数の第３パッドＰＤ３０の第３線Ｌ３０は第７地点Ｐ３−２に収斂し、複数の第４パッドＰＤ４０の第４線Ｌ４０は第８地点Ｐ４−２に収斂する。第５地点Ｐ１−２と第７地点Ｐ３−２とは同一の位置にある。第８地点Ｐ４−２は中心線ＲＬを基準に第６地点Ｐ２−２に対称である地点に位置する。
本実施形態で第２入力パッド部ＩＰＰ２−１１０の複数の第１パッドＰＤ１０、複数の第２パッドＰＤ２０、複数の第３パッドＰＤ３０、及び複数の第４パッドＰＤ４０は実質的に第１入力パッド部ＩＰＰ１−１１０の複数の第１パッドＰＤ１、複数の第２パッドＰＤ２、複数の第３パッドＰＤ３、及び複数の第４パッドＰＤ４と各々同一のピッチ及び中心線ＲＬに対する勾配を有する。即ち、第２入力パッド部ＩＰＰ２−１１０のパッドは第１入力パッド部ＩＰＰ１−１１０のパッドが第２方向軸Ａ２に沿って移動されたようなピッチ及び配列を有する。したがって、第１乃至第４地点Ｐ１−１、Ｐ２−１、Ｐ３−１、Ｐ４−１が第２方向軸Ａ２に沿って移動されれば、第５乃至第８地点Ｐ１−２、Ｐ２−２、Ｐ３−２、Ｐ４−２に各々重畳される。
本発明の一実施形態で第５地点Ｐ１−２、第６地点Ｐ２−２、第７地点Ｐ３−２、及び第８地点Ｐ４−２が図６乃至図１１に図示した第１地点Ｐ１、第２地点Ｐ２、第３地点Ｐ３、及び第４地点Ｐ４に対応されるように第１パッドＰＤ１０、第２パッドＰＤ２０、第３パッドＰＤ３０、及び第４パッドＰＤ４０のピッチ及び中心線ＲＬに対する勾配等は変更してもよい。
本発明の一実施形態で第５地点Ｐ１−２、第６地点Ｐ２−２、第７地点Ｐ３−２、及び第８地点Ｐ４−２は第１地点Ｐ１、第２地点Ｐ２、第３地点Ｐ３、及び第４地点Ｐ４に各々重畳するように配置されてもよい。第５地点Ｐ１−２、第６地点Ｐ２−２、第７地点Ｐ３−２、及び第８地点Ｐ４−２が第１地点Ｐ１、第２地点Ｐ２、第３地点Ｐ３、及び第４地点Ｐ４に各々重畳するように第１パッドＰＤ１０、第２パッドＰＤ２０、第３パッドＰＤ３０、及び第４パッドＰＤ４０のピッチ及び中心線ＲＬに対する勾配等は変更してもよい。
図１８乃至図２３は本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。以下、図１８乃至図２３を参照して本発明の一実施形態に係る第１電子部品のパッド部を説明する。但し、図１６Ａ乃至図１７Ｂを参照して説明した構成と重複する構成にについての詳細な説明は省略する。
図１８乃至図２３に図示した第２入力パッド部ＩＰＰ２−１１０のパッドは第１入力パッド部ＩＰＰ１−１１０のパッドが第２方向軸Ａ２に沿って移動されたことと同様である。別に図示しなかったが、本発明の一実施形態で第２入力パッド部ＩＰＰ２−１１０のパッドと第１入力パッド部ＩＰＰ１−１１０とのパッドの中でいずれか１つは図６乃至図１１に図示したパッドのピッチ、ピッチ及び中心線ＲＬに対する勾配等を満足する範囲で変更して実施できる。
図１８を参照すれば、第１地点Ｐ１−１と第２地点Ｐ２−１とは中心線ＲＬ上でそれぞれ異なる位置にある。第３地点Ｐ３−１は中心線ＲＬ上で第１地点Ｐ１−１と同一の位置にある。また、第４地点Ｐ４−１は中心線ＲＬ上で第２地点Ｐ２−１と同一の位置にある。
本発明の一実施形態において、第１及び第３地点Ｐ１−１、Ｐ３−１から基準パッドＲＰＤまでの離隔距離ｄ１は第２及び第４地点Ｐ２−１、Ｐ４−１から基準パッドＲＰＤまでの離隔距離ｄ２より小さい。
第５地点Ｐ１−２と第６地点Ｐ２−２とは中心線ＲＬ上でそれぞれ異なる位置にある。第７地点Ｐ３−２は中心線ＲＬ上で第５地点Ｐ１−２と同一の位置にある。また、第８地点Ｐ４−２は中心線ＲＬ上で第６地点Ｐ２−２と同一の位置にある。
図１９を参照すれば、第１地点Ｐ１−１と第３地点Ｐ３−１とは中心線ＲＬ上で同一の位置にあり、第２地点Ｐ２−１と第４地点Ｐ４−１とは中心線ＲＬ上で同一の位置にある。本発明の一実施形態において、第１地点Ｐ１−１と第３地点Ｐ３−１とから基準パッドＲＰＤまでの離隔距離ｄ１は第２地点Ｐ２−１と第４地点Ｐ４−１とから基準パッドＲＰＤまでの離隔距離ｄ２より大きい。
第５地点Ｐ１−２と第７地点Ｐ３−２とは中心線ＲＬ上で同一の位置にあり、第６地点Ｐ２−２と第８地点Ｐ４−２とは中心線ＲＬ上で同一の位置にある。
図２０を参照すれば、第１地点Ｐ１−１と第３地点Ｐ３−１とは中心線ＲＬ上で同一の位置にある。第２地点Ｐ２−１及び第４地点Ｐ４−１は第１方向軸Ａ１と平行になり、第１地点Ｐ１−１と第３地点Ｐ３−１と交わる第１平行線ＰＬ１上に位置する。また、第２地点Ｐ２−１は中心線ＲＬの左側に位置し、第４地点Ｐ４−１は中心線ＲＬの右側に位置する。
第５地点Ｐ１−２と第７地点Ｐ３−２とは中心線ＲＬ上で同一の位置にある。第６地点Ｐ２−２及び第８地点Ｐ４−２は第１方向軸Ａ１と平行になり、第５地点Ｐ１−２と第７地点Ｐ３−２と交わる第２平行線ＰＬ２上に位置する。また、第６地点Ｐ２−２は中心線ＲＬの左側に位置し、第８地点Ｐ４−２は中心線ＲＬの右側に位置する。
図２１を参照すれば、第１地点Ｐ１−１と第３地点Ｐ３−１とは中心線ＲＬ上で同一の位置にある。第２地点Ｐ２−１及び第４地点Ｐ４−１は中心線ＲＬと交差（たとえば、直交）し、第１地点Ｐ１−１及び第３地点Ｐ３−１を通過する第１平行線ＰＬ１上に位置する。また、第２地点Ｐ２−１は中心線ＲＬの右側に位置し、第４地点Ｐ４−１は中心線ＲＬの左側に位置する。
第５地点Ｐ１−２と第７地点Ｐ３−２とは中心線ＲＬ上で同一の位置にある。第６地点Ｐ２−２及び第８地点Ｐ４−２は中心線ＲＬと交差（たとえば、直交）し、第５地点Ｐ１−２及び第７地点Ｐ３−２を通過する第２平行線ＰＬ２上に位置する。また、第６地点Ｐ２−２は中心線ＲＬの右側に位置し、第８地点Ｐ４−２は中心線ＲＬの左側に位置する。
図２２を参照すれば、中心線ＲＬと平行なサブ中心線ＲＬ１、ＲＬ２が定義される。サブ中心線ＲＬ１、ＲＬ２の中で第１サブ中心線ＲＬ１は中心線ＲＬと第１パッド群ＰＧ１との間に配置され、第２サブ中心線ＲＬ２は中心線ＲＬと第３パッド群ＰＧ３との間に配置される。
第１入力パッド部ＩＰＰ１−１１０はサブ中心線ＲＬ１、ＲＬ２に重畳し、サブ中心線ＲＬ１、ＲＬ２と平行な方向に延長された第１及び第２基準パッドＲＰＤ１、ＲＰＤ２をさらに含む。第１及び第２基準パッドＲＰＤ１、ＲＰＤ２は第１パッド群ＰＧ１と第３パッド群ＰＧ３との間に配置される。
第１地点Ｐ１−１は第１サブ中心線ＲＬ１上に位置し、第３地点Ｐ３−１は第２サブ中心線ＬＲ２上に位置する。また、第２地点Ｐ２−１は第４地点Ｐ４−１と同一の位置にあり、第２地点Ｐ２−１及び第４地点Ｐ４−１は中心線ＲＬに位置する。第２地点Ｐ２−１及び第４地点Ｐ４−１は中心線ＲＬの外の第１サブ中心線ＲＬ１と第２サブ中心線ＲＬ２との間に位置する。
第５地点Ｐ１−２は第１サブ中心線ＲＬ１上に位置し、第７地点Ｐ３−２は第２サブ中心線ＬＲ２上に位置する。また、第６地点Ｐ２−２は第８地点Ｐ４−２と同一の位置にあり、第６地点Ｐ２−２及び第８地点Ｐ４−２は中心線ＲＬに位置する。第６地点Ｐ２−２及び第８地点Ｐ４−２は中心線ＲＬの外の第１サブ中心線ＲＬ１と第２サブ中心線ＲＬ２との間に位置する。
図２３を参照すれば、第１パッド群ＰＧ１と第３パッド群ＰＧ３との間には基準パッドが配置されなくともよい。第１パッド群ＰＧ１と第３パッド群ＰＧ３との間には中心線ＲＬのみが定義される。図２３に図示した第１電子部品のパッド部は基準パッドを除外し、図１７Ａ及び図１７Ｂに図示した第１電子部品のパッド部と実質的に同一である。
図２４Ａは本発明の一実施形態に係る第２電子部品の側面図である。図２４Ｂは本発明の一実施形態に係る第２電子部品の第１平面図である。図２４Ｃは本発明の一実施形態に係る第２電子部品の第２平面図である。図２５Ａは本発明の一実施形態に係る図２４Ｂ及び図２４Ｃの第１切断線ＣＬ１に沿う断面図である。図２５Ｂは本発明の一実施形態に係る図２４Ｂ及び図２４Ｃの第２切断線ＣＬ２に沿う断面図である。
図２４Ｂは第２電子部品１２０の結合面ＣＳの平面図であり、図２４Ｃは第２電子部品１２０の非結合面ＮＣＳの平面図である。図２４Ｂ及び図２４Ｃは後述する配線ＳＬ−１２１、ＳＬ−１２２、ＳＬ−１２３、ＳＬ−１２４の説明をためにソルダレジスト層が省略して図示した。以下、図２４Ａ乃至図２４Ｃを参照して本実施形態による第２電子部品を説明する。
第２電子部品１２０はフレキシブル配線基板１２２及びデータ駆動回路１２５を含む。データ駆動回路１２５は少なくとも１つの駆動チップを含む。データ駆動回路１２５はフレキシブル配線基板１２２の配線に電気的に結合される。本実施形態で第２電子部品１２０はチップオンフィルム（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）構造を図示したが、これに制限されない。本発明の一実施形態でデータ駆動回路１２５は省略されてもよい。また、フレキシブル配線基板１２２に具備されるアライメントマークは図示していない。
フレキシブル配線基板１２２は少なくとも１つの絶縁層１２０−ＩＬ、複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０及び複数の配線ＳＬ−１２１、ＳＬ−１２２、ＳＬ−１２３、ＳＬ−１２４を含む。複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０及び複数の配線ＳＬ−１２１、ＳＬ−１２２、ＳＬ−１２３、ＳＬ−１２４は絶縁層１２０−ＩＬ上に配置される。
複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０はデータ駆動回路１２５の接続端子に接続される接続パッドＣＰＤ、第３電子部品１３０（図１参照）に接続される入力パッドＩＰＤ−１２０、及び表示パネル１１０（図１参照）に接続される出力パッドＯＰＤ−１２０を含む。平面上で入力パッドＩＰＤ−１２０はフレキシブル配線基板１２２の一側に配置された入力パッド部ＩＰＰ１−１２０、ＩＰＰ２−１２０として定義され、出力パッドＯＰＤ−１２０はフレキシブル配線基板１２２の他側に配置された出力パッド部ＯＰＰ１−１２０、ＯＰＰ２−１２０として定義される。
入力パッド部ＩＰＰ１−１２０、ＩＰＰ２−１２０は第１入力パッド部ＩＰＰ１−１２０及び第２入力パッド部ＩＰＰ２−１２０を含む。第１入力パッド部ＩＰＰ１−１２０及び第２入力パッド部ＩＰＰ２−１２０は１つのパッド行を各々含む。パッド行は第１方向軸Ａ１に沿って配列された複数の入力パッドＩＰＤ−１２０を含む。
出力パッド部ＯＰＰ１−１２０、ＯＰＰ２−１２０は第１出力パッド部ＯＰＰ１−１２０及び第２出力パッド部ＯＰＰ２−１２０を含む。第１出力パッド部ＯＰＰ１−１２０及び第２出力パッド部ＯＰＰ２−１２０は１つのパッド行を各々含む。パッド行は第１方向軸Ａ１に沿って配列された複数の出力パッドＯＰＤ−１２０を含む。
入力パッド部ＩＰＰ１−１２０、ＩＰＰ２−１２０の入力パッドＩＰＤ−１２０は第３電子部品１３０の出力パッド部（図示せず）に対応するように配列される。第３電子部品１３０の出力パッド部は図１６Ａ乃至図２３に図示した配列を有する。これにより、入力パッド部ＩＰＰ１−１２０、ＩＰＰ２−１２０の入力パッドＩＰＤ−１２０もやはり図１６Ａ乃至図２３に図示した配列を有する。
出力パッド部ＯＰＰ１−１２０、ＯＰＰ２−１２０の出力パッドＯＰＤ−１２０は表示パネル１１０の入力パッドＩＰＤ−１１０に対応するように配列される。これにより、出力パッド部ＯＰＰ１−１２０、ＯＰＰ２−１２０の出力パッドＯＰＤ−１２０もやはり図１６Ａ乃至図２３に図示した配列を有する。
図２４Ａ乃至図２５Ｂに示したように、絶縁層１２０−ＩＬの一面上に複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０が配置される。複数の配線ＳＬ−１２１、ＳＬ−１２２、ＳＬ−１２３、ＳＬ−１２４の中で一部と他の一部とはそれぞれ異なる層上に配置される。複数の配線ＳＬ−１２１、ＳＬ−１２２、ＳＬ−１２３、ＳＬ−１２４の中で一部は絶縁層１２０−ＩＬの一面上に配置され、他の一部は絶縁層１２０−ＩＬの他面上に配置される。
複数の配線ＳＬ−１２１、ＳＬ−１２２、ＳＬ−１２３、ＳＬ−１２４は第１配線ＳＬ−１２１、第２配線ＳＬ−１２２、第３配線ＳＬ−１２３、及び第４配線ＳＬ−１２４を含む。第２出力パッド部ＯＰＰ２−１２０の出力パッドＯＰＤ−１２０は第１配線ＳＬ−１２１を通じて接続パッドＣＰＤの中で対応するパッドに電気的に結合され、第２入力パッド部ＩＰＰ２−１２０の入力パッドＩＰＤ−１２０は第１配線ＳＬ−１２１を通じて接続パッドＣＰＤの中で対応するパッドに電気的に結合される。本実施形態で接続パッドＣＰＤはデータ駆動回路１２５の両側に重畳するように整列されてあるが、図２４Ｂに図示したことと異なりに接続パッドＣＰＤはデータ駆動回路１２５の接続端子に対応するようにランダムに配列されてもよい。
第１出力パッド部ＯＰＰ１−１２０の出力パッドＯＰＤ−１２０は第２配線ＳＬ−１２２、第３配線ＳＬ−１２３、及び第４配線ＳＬ−１２４を経由して接続パッドＣＰＤの中で対応するパッドに電気的に結合される。第１入力パッド部ＩＰＰ１−１２０の入力パッドＩＰＤ−１２０は第２配線ＳＬ−１２２、第３配線ＳＬ−１２３、及び第４配線ＳＬ−１２４を経由して接続パッドＣＰＤの中で対応するパッドに電気的に結合される。
第２配線ＳＬ−１２２は接続パッドＣＰＤの中で対応するパッドに結合される。第３配線ＳＬ−１２３は第１出力パッド部ＯＰＰ１−１２０の出力パッドＯＰＤ−１２０に結合される。第４配線ＳＬ−１２４は第２配線ＳＬ−１２２と第３配線ＳＬ−１２３とを各々結合する。
第４配線ＳＬ−１２４と第２配線ＳＬ−１２２とは絶縁層１２０−ＩＬを貫通する第１貫通ホールＣＨ１を通じて結合され、第４配線ＳＬ−１２４と第３配線ＳＬ−１２３とは絶縁層１２０−ＩＬを貫通する第２貫通ホールＣＨ２を通じて結合される。
フレキシブル配線基板１２２は絶縁層１２０−ＩＬの一面上に配置され、少なくとも第１配線ＳＬ−１２１、第２配線ＳＬ−１２２、及び第３配線ＳＬ−１２３をカバーする第１ソルダレジスト層１２０−ＳＲ１をさらに含む。少なくとも接続パッドＣＰＤ、入力パッドＩＰＤ−１２０、及び出力パッドＯＰＤ−１２０は第１ソルダレジスト層１２０−ＳＲ１から露出される。また、フレキシブル配線基板１２２は絶縁層１２０−ＩＬの他面上に配置され、少なくとも第４配線ＳＬ−１２４をカバーする第２ソルダレジスト層１２０−ＳＲ２をさらに含む。
図２６Ａ乃至図２６Ｅは図２４Ｂ及び図２４Ｃに図示した配線を部分的に拡大した図面である。図２４Ａ乃至図２５Ｂを参照して説明した構成と重複される構成についての詳細な説明は省略する。
図２６Ａは第２配線ＳＬ−１２２の中でいずれか１つの第１貫通ホールＣＨ１に重畳する部分を拡大図示した。図２６Ａに示したように、第２配線ＳＬ−１２２はランド部ＬＰと配線部ＳＰとを含む。
ランド部ＬＰは第１貫通ホールＣＨ１に重畳し、配線部ＳＰに隣接するほど、幅Ｗ１が減少する形状を有する。図２６Ａには円形状のランド部ＬＰを例示的に図示したが、これに制限されなく、ランド部ＬＰの形状は変更してもよい。
配線部ＳＰはランド部ＬＰと対応する接続パッドＣＰＤを結合する。ランド部ＬＰは可変の第１幅Ｗ１を有し、配線部ＳＰはランド部ＬＰの最小幅Ｗ１より小さいか、或いは同一の第２幅Ｗ２を有する。第１幅Ｗ１と第２幅Ｗ２とは配線部ＳＰの延長された方向に交差（たとえば、直交）する方向で各測定されたものである。
ランド部ＬＰが配線部ＳＰに隣接するほど、幅Ｗ１が減少する形状を有することによって、フレキシブル配線基板１２２がベンディングされる時、ランド部ＬＰと配線部ＳＰとの境界に印加される応力が減少する。ランド部ＬＰと配線部ＳＰとの境界に印加される応力がランド部ＬＰによって分散されたためである。したがって、フレキシブル配線基板１２２がベンディングされる時、第２配線ＳＬ−１２２に発生する亀裂（クラック）を防止することができる。
別に図示しなかったが、第４配線ＳＬ−１２４は第２貫通ホールＣＨ２に重畳する部分に配置され、配線部に隣接するほど、幅が減少する形状の第１ランド部及び第１貫通ホールＣＨ１に重畳する部分に配置され、配線部に隣接するほど、幅が減少する形状の第２ランド部を含んでもよい。
図２６Ｂは第３配線ＳＬ−１２３の中でいずれか１つの第２貫通ホールＣＨ２に重畳する部分を拡大図示した。図２６Ｂに示したように、第３配線ＳＬ−１２３はランド部ＬＰと配線部ＳＰ１、ＳＰ２とを含む。
ランド部ＬＰは第２貫通ホールＣＨ２に重畳し、配線部ＳＰに隣接するほど、幅Ｗ１が減少する形状を有する。図２６Ｂには楕円形状のランド部ＬＰを例示的に図示したが、これに制限されなく、ランド部ＬＰの形状は変更してもよい。
配線部ＳＰ１、ＳＰ２は第１配線部ＳＰ１と第２配線部ＳＰ２とを含む。第１配線部ＳＰ１は第２貫通ホールＣＨ２に重畳するランド部ＬＰと第１出力パッド部ＯＰＰ１−１２０の出力パッドＯＰＤ−１２０とを結合する。第２配線部ＳＰ２は第２貫通ホールＣＨ２に重畳するランド部ＬＰに結合される。図示しなかったが、第２配線部ＳＰ２を通じて第２配線ＳＬ−１２２、第３配線ＳＬ−１２３、及び第４配線ＳＬ−１２４の接続信頼性を検査することができる。
図２６Ｃ乃至図２６Ｅは第３配線ＳＬ−１２３を拡大図示した。図２６Ｃ乃至図２６Ｅに示したように、第３配線ＳＬ−１２３は延長方向と交差（たとえば、直交）する方向に配列される。第２貫通ホールＣＨ２は第１方向軸Ａ１と傾いた方向に配列される。したがって、第３配線ＳＬ−１２３のランド部ＬＰは第１方向軸Ａ１と傾いた方向に配列される。これにより、第１方向軸Ａ１にしたがう狭い範囲内に多い数の第３配線ＳＬ−１２３を配置させることができる。
図２６Ｃ乃至図２６Ｅに示したように、ランド部ＬＰの形状は多様に変更してもよい。別に図示しなかったが、第２配線ＳＬ−１２２もやはり図２６Ａに図示した図２６Ｃ乃至図２６Ｅに示したように配列されてもよい。
図２７Ａは本発明の一実施形態に係る第２電子部品の平面図である。図２７Ｂは図２７Ａの第３切断線に沿う断面図である。図２７Ａで配線は図示していない。図２７Ｂで表示パネル１１０の入力パッドは図示していない。図２４Ａ乃至図２５Ｂを参照して説明した構成と重複される構成についての詳細な説明は省略する。
図２７Ａに示したように、フレキシブル配線基板１２２は第１出力パッド部ＯＰＰ１−１２０と第２出力パッド部ＯＰＰ２−１２０との間に配置されたダミーパッドＤＰＤをさらに含む。本実施形態で第２方向軸Ａ２に沿う第１出力パッド部ＯＰＰ１−１２０と第２出力パッド部ＯＰＰ２−１２０との間の領域は中間領域ＤＰＡとして定義される。
ダミーパッドＤＰＤは第１方向軸Ａ１に沿って配列される。ダミーパッドＤＰＤは一定な間隔に離隔されて配置される。ダミーパッドＤＰＤは出力パッドＯＰＤ−１２０と離隔される。ダミーパッドＤＰＤは図１３を参照して説明したボンディング工程の以後に中間領域ＤＰＡの浮き上がり不良を防止する。
図２７Ｂに示したように、ダミーパッドＤＰＤは出力パッドＯＰＤ−１２０と同一の層上に、即ち絶縁層１２０−ＩＬの一面配置される。ダミーパッドＤＰＤは導電性接着フィルム１４０に接着される。
ダミーパッドＤＰＤによって中間領域ＤＰＡで導電性接着フィルム１４０と絶縁層１２０−ＩＬとの一面が接着されることを防止することができる。図１３を参照してボンディング工程の中でツールを利用する熱圧着段階を説明した。導電性接着フィルム１４０と絶縁層１２０−ＩＬの一面とが直接接着されれば、熱圧着段階以後、絶縁層１２０−ＩＬが熱圧着以前の形状に回復する過程で浮きあがり不良が発生することがある。
浮きあがり不良は導電性接着フィルム１４０と絶縁層１２０−ＩＬとの間又は導電性接着フィルム１４０と表示パネル１１０との間で発生しうる。ダミーパッドＤＰＤが中間領域ＤＰＡで導電性接着フィルム１４０と絶縁層１２０−ＩＬの一面との間の間隔を維持させることによって、浮きあがり不良は防止できる。
図２８Ａは本発明の一実施形態に係る第２電子部品の平面図である。図２８Ｂは図２８Ａの第１ダミーパッドを示した平面図である。図２８Ｃは図２８Ａの第２ダミーパッドを示した平面図である。図２８Ａで配線は図示していない。図２４Ａ乃至図２５Ｂ、図２７Ａ、及び図２７Ｂを参照して説明した構成と重複される構成についての詳細な説明は省略する。
図２８Ａに示したように、フレキシブル配線基板１２２は少なくとも１つの第１ダミーパッドＯＰＤ−１２０Ｄ１と少なくとも１つの第２ダミーパッドＯＰＤ−１２０Ｄ２とをさらに含む。第１ダミーパッドＯＰＤ−１２０Ｄ１と第２ダミーパッドＯＰＤ−１２０Ｄ２との中でいずれか１つは省略されてもよい。第１ダミーパッドＯＰＤ−１２０Ｄ１と第２ダミーパッドＯＰＤ−１２０Ｄ２とは信号が印加されないこともある。この時、第１ダミーパッドＯＰＤ−１２０Ｄ１と第２ダミーパッドＯＰＤ−１２０Ｄ２とは配線に結合されなくともよい。
図２８Ａ及び図２８Ｂに示したように、第１ダミーパッドＯＰＤ−１２０Ｄ１は第１部分ＰＰ１、第２部分ＰＰ２、及び第１部分ＰＰ１と第２部分ＰＰ２とを結合する第３部分ＤＰを含む。第１部分ＰＰ１と第２部分ＰＰ２との各々は隣接する２つの出力パッドＯＰＤ−１２０の中でいずれか１つと同一のピッチを有する。
第３部分ＰＰ３は図２７Ａ及び図２７Ｂに図示したダミーパッドＤＰＤのような原理にしたがって中間領域ＤＰＡで発生する浮きあがり不良を防止することができる。第３部分ＰＰ３が中間領域ＤＰＡで導電性接着フィルム１４０と絶縁層１２０−ＩＬの一面との間の間隔を維持させることによって、浮きあがり不良を防止することができる。
図２８Ａ及び図２８Ｃに示したように、第２ダミーパッドＯＰＤ−１２０Ｄ２は第１部分ＰＰ及び第１部分ＰＰに結合された第２部分ＤＰを含む。第１部分ＰＰ１は隣接する２つの出力パッドＯＰＤ−１２０の中でいずれか１つと同一のピッチを有する。
第２部分ＤＰは図２７Ａ及び図２７Ｂに図示したダミーパッドＤＰＤのような原理にしたがって中間領域ＤＰＡで発生する浮きあがり不良を防止することができる。第２部分ＤＰが中間領域ＤＰＡで導電性接着フィルム１４０と絶縁層１２０−ＩＬの一面との間の間隔を維持させることによって、浮きあがり不良を防止することができる。
以上、実施形態を参照して説明したが、該当技術分野の熟練された当業者は下記の特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させ得る。また、本発明に開示された実施形態は本発明の技術思想を限定するためものでなく、下記の特許請求の範囲及びそれと同等な範囲内にある全て技術思想は本発明の権利範囲に含まれることと理解されなければならない。
１００ 電子機器
１１０ 第１電子部品
１２０ 第２電子部品
１２２ フレキシブル配線基板
１２５ データ駆動チップ
１３０ 第３電子部品
１４０ 異方性導電フィルム

Claims (19)

  1. 複数の第１パッド及び複数の第２パッドを含み、
    前記第１パッド及び前記第２パッドは，第１方向軸に沿って配列されたパッド部と、前記パッド部と電気的に結合された信号配線と、を含み、
    前記第１パッドは、前記第１方向軸と平行になる第１線上で測定された第１ピッチ及び前記第１方向軸と平行になり、前記第１線と異なる第２線上で測定された前記第１ピッチと異なる第２ピッチを有し、
    前記第２パッドは、前記第１線上で測定された前記第１ピッチと異なる第３ピッチ及び前記第２線上で測定された前記第２ピッチと異なる第４ピッチを有し、
    前記第１ピッチ及び前記第２ピッチは、前記第１線及び前記第２線上で各々測定された前記第１パッドの各々の幅と前記第１パッドとの中で隣接する２つの第１パッドとの間の間隔の合計として定義され、
    前記第３ピッチ及び前記第４ピッチは、前記第１線及び前記第２線上で各々測定された前記第２パッドの各々の幅と前記第２パッド隣接する２つの第２パッドとの間の間隔の合計として定義される電子部品。
  2. 前記パッド部の外側に隣接する第１パッドと前記第１方向軸とがなす第１夾角が、
    前記パッド部の中心に隣接する第１パッドと前記第１方向軸とがなす夾角よりも小さいことを特徴とする請求項１に記載の電子部品。
  3. 前記パッド部の外側に隣接する第２パッドと前記第１方向軸とがなす第２夾角は、
    前記パッド部の中心に隣接する第２パッドと前記第１方向軸とがなす夾角よりも小さいことを特徴とする請求項２に記載の電子部品。
  4. 前記第２パッドは、前記第１パッドより前記パッド部の前記中心から前記第１方向軸に沿ってさらに離れて配置され、
    前記第３ピッチは、前記第１ピッチより大きいことを特徴とする請求項２に記載の電子部品。
  5. 各々の延長線に沿って延長されたパッドを含む第１パッド行と各々の延長線に沿って延長されたパッドを含む第２パッド行とを含み駆動信号を受信するパッド部と、
    前記パッド部と電気的に結合された信号配線と、を含み、
    前記第１パッド行のパッドは、延長線が第１地点に実質的に収斂する第１パッド及び延長線が前記第１地点と異なる第２地点に実質的に収斂する第２パッドを含み、
    前記第２パッド行のパッドは、延長線が第３地点に実質的に収斂する第３パッド及び延長線が前記第３地点と異なる第４地点に実質的に収斂する第４パッドを含む電子部品。
  6. 前記第１パッド行の前記パッドは、前記第１方向軸に沿って配列され、
    前記第１パッド行の前記パッドの延長線と前記第１方向軸と交差する前記第２方向軸とがなす夾角が、前記第１パッド行の外側から中心に行くほど、減少することを特徴とする請求項５に記載の電子部品。
  7. 前記第１パッドの延長線と前記第２方向軸とがなす第１夾角は、前記第１パッド行の外側から中心に行くほど、第１値に減少し、
    前記第２パッドの延長線と前記第２方向軸とがなす第２夾角は、前記第１パッド行の外側から中心に行くほど、前記第１値とは異なる第２値に減少することを特徴とする請求項６に記載の電子部品。
  8. 前記第１パッドの中で第ｎ番目の配置された第１パッドの延長線と前記第２方向軸とがなす第１夾角θ１ｎは、下の数式（１）を満足し、
    Figure 2015204458
     ここで、前記θ１１は前記第１パッド最外側に位置する第１パッドの延長線と前記第２方向軸とがなす前記第１夾角であり、ｎは２以上の自然数であり、αは前記第１値であることを特徴とする請求項７に記載の電子部品。
  9. 前記第２パッドの中で第ｍ番目の配置された第２パッドの延長線と前記第２方向軸とがなす第２夾角（θ２ｍ）は、下の数式２を満足し、
    Figure 2015204458
     ここで、前記θ２１は、前記第２パッド最外側に位置する第２パッドの延長線と前記第２方向軸とがなす第２夾角であり、ｍは２以上の自然数であり、βは前記第２値であることを特徴とする請求項８に記載の電子部品。
  10. 前記第１パッドは、前記第２パッドより前記中心から前記第１方向軸に沿ってさらに隣接するように配置され、前記θ１１は、下の数式３を満足し、
    Figure 2015204458
     ここで、前記Ｋは、前記第２パッドの個数であることを特徴とする請求項９に記載の電子部品。
  11. 前記第１パッド行の前記中心に、前記第２方向軸に平行になる中心線が定義され、
    前記第１地点と前記第２地点とは、前記中心線上のそれぞれ異なる地点に位置することを特徴とする請求項６に記載の電子部品。
  12. 前記第１パッド行の前記中心に、前記第２方向軸に平行になる中心線が定義され、
    前記第１地点と前記第２地点との中でいずれか１つは、前記中心線上に位置し、その他の１つは、前記中心線の外に位置することを特徴とする請求項６に記載の電子部品。
  13. 前記第１地点と前記第２地点とは、前記第１方向軸に平行になる平行線上に位置することを特徴とする請求項１２に記載の電子部品。
  14. 前記第１パッド行の前記中心に、前記第２方向軸に平行になる中心線が定義され、
    前記第１パッド行のパッドは、前記中心線を基準に前記第１パッド及び前記第２パッドと各々対称な位置にある第５パッド及び第６パッドをさらに含む請求項６に記載の電子部品。
  15. 前記第２パッド行のパッドは、前記第１方向軸に沿って配列され、
    前記第２パッド行のパッドの延長線と前記第２方向軸とがなす夾角は、前記第２パッド行の外側から前記第２パッド行の中心に行くほど、減少することを特徴とする請求項６に記載の電子部品。
  16. 平面上で前記第２パッド行のパッドの形状及び配列は、前記第１パッド行のパッドの形状及び配列と実質的に同一であることを特徴とする請求項１５に記載の電子部品。
  17. 前記第１パッド行の前記中心に、前記第２方向軸に平行になる第１中心線が定義され、
    前記第２パッド行の前記中心に、前記第２方向軸に平行になる第２中心線が定義され、
    前記第１中心線と前記第２中心線とは、重畳することを特徴とする請求項１５に記載の電子部品。
  18. 前記第１パッド行の前記パッドは、第１方向軸に沿って配列され、
    前記第１パッドの各々は、第１ピッチを有し、前記第２パッドの各々は、前記第１ピッチと異なる第２ピッチを有し、
    前記第１ピッチは、前記第１パッド各々の前記第１方向軸に沿う幅と前記第１パッド隣接する２つの第１パッドとの間の前記第１方向軸に沿う間隔との合計として定義され、
    前記第２ピッチは、前記第２パッドの各々の前記第１方向軸に沿う幅と前記第２パッド隣接する２つの第２パッドとの間の前記第１方向軸に沿う間隔との合計として定義される請求項５に記載の電子部品。
  19. 前記第２パッドは、前記第１パッドより前記中心から前記第１方向軸に沿ってさらに離れて配置され、
    前記第２ピッチは、前記第１ピッチより大きいことを特徴とする請求項５に記載の電子部品。
JP2015078634A 2014-04-10 2015-04-07 電子部品 Active JP6699991B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020080456A JP6960500B2 (ja) 2014-04-10 2020-04-30 電子部品

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20140043134 2014-04-10
KR10-2014-0043136 2014-04-10
KR10-2014-0043134 2014-04-10
KR20140043136 2014-04-10
KR10-2014-0079080 2014-06-26
KR1020140079080A KR102379591B1 (ko) 2014-04-10 2014-06-26 전자부품, 이를 포함하는 전자기기 및 전자기기의 본딩 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020080456A Division JP6960500B2 (ja) 2014-04-10 2020-04-30 電子部品

Publications (2)

Publication Number Publication Date
JP2015204458A true JP2015204458A (ja) 2015-11-16
JP6699991B2 JP6699991B2 (ja) 2020-05-27

Family

ID=54400304

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015078634A Active JP6699991B2 (ja) 2014-04-10 2015-04-07 電子部品
JP2020080456A Active JP6960500B2 (ja) 2014-04-10 2020-04-30 電子部品

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020080456A Active JP6960500B2 (ja) 2014-04-10 2020-04-30 電子部品

Country Status (3)

Country Link
JP (2) JP6699991B2 (ja)
KR (1) KR102379591B1 (ja)
CN (1) CN110246822B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018193927A1 (ja) * 2017-04-19 2018-10-25 凸版印刷株式会社 フレキシブル基板上の接続電極とフレキシブルｉｃの接続電極との接続構造、表示パネル、接続方法
KR20190068194A (ko) * 2017-12-08 2019-06-18 엘지디스플레이 주식회사 표시장치 구동용 필름 소자와 이를 이용한 표시장치
CN110071087A (zh) * 2018-01-22 2019-07-30 三星电子株式会社 半导体芯片以及包括该半导体芯片的半导体封装
JP2019139073A (ja) * 2018-02-09 2019-08-22 株式会社ジャパンディスプレイ 表示装置及び配線基板
JP2019532317A (ja) * 2016-10-31 2019-11-07 クンシャン ニュー フラット パネル ディスプレイ テクノロジー センター カンパニー リミテッド 駆動回路キャリア、ディスプレイパネル、タブレットディスプレイ及び製造方法
JP2019200416A (ja) * 2018-05-15 2019-11-21 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示パネル及びそれを含む表示装置
JP2020042269A (ja) * 2018-09-06 2020-03-19 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 湾入した形状の表示部を含む表示装置
WO2020161829A1 (ja) * 2019-02-06 2020-08-13 シャープ株式会社 表示装置
JP2022547752A (ja) * 2020-08-11 2022-11-16 武漢華星光電技術有限公司 ディスプレイパネルおよびディスプレイ装置
JP7448564B2 (ja) 2019-10-23 2024-03-12 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法、表示装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102562586B1 (ko) * 2015-11-04 2023-08-03 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
KR102638304B1 (ko) * 2016-08-02 2024-02-20 삼성디스플레이 주식회사 표시장치
KR102635951B1 (ko) * 2016-09-02 2024-02-08 엘지디스플레이 주식회사 탭 패키지 및 이를 포함하는 영상 표시장치
KR20180062508A (ko) 2016-11-30 2018-06-11 삼성디스플레이 주식회사 표시 장치
KR102451017B1 (ko) * 2017-08-16 2022-10-04 엘지디스플레이 주식회사 플렉서블 표시 장치
KR102435975B1 (ko) 2017-08-18 2022-08-24 삼성디스플레이 주식회사 표시 장치
KR102481818B1 (ko) * 2017-08-22 2022-12-28 삼성디스플레이 주식회사 전자 부품 및 이를 포함하는 전자 장치
KR102526948B1 (ko) * 2017-12-18 2023-04-28 엘지디스플레이 주식회사 표시 장치
KR102547235B1 (ko) 2018-04-20 2023-06-23 삼성디스플레이 주식회사 표시 장치
CN109451660B (zh) 2018-12-28 2021-04-02 厦门天马微电子有限公司 显示面板、柔性电路板和显示模组
CN111443512A (zh) * 2020-04-17 2020-07-24 业成科技（成都）有限公司 面板组合件、显示面板和静电释放结构
CN113903767A (zh) * 2020-06-22 2022-01-07 上海和辉光电股份有限公司 阵列基板、柔性显示面板及显示装置
TWI790878B (zh) * 2021-12-28 2023-01-21 奇景光電股份有限公司 顯示系統及適用於顯示系統的墊片配置
CN114397786B (zh) * 2022-01-25 2024-05-17 北京京东方显示技术有限公司 一种显示基板和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140872U (ja) * 1988-03-18 1989-09-27
JPH11112119A (ja) * 1997-05-21 1999-04-23 General Electric Co <Ge> 接続パッド配列
JP2000124574A (ja) * 1998-10-21 2000-04-28 Nec Corp アレー状電極およびそれが形成された配線基板
JP2007242942A (ja) * 2006-03-09 2007-09-20 Seiko Epson Corp 電子デバイス及びその製造方法
JP2007240808A (ja) * 2006-03-08 2007-09-20 Epson Imaging Devices Corp 電気光学装置、配線基板、電気光学装置の製造方法及び電子機器
WO2008078427A1 (ja) * 2006-12-26 2008-07-03 Sharp Kabushiki Kaisha フレキシブル配線基板およびこれを用いたｌｃｄモジュール
EP2811337A1 (en) * 2013-04-29 2014-12-10 Samsung Display Co., Ltd. Electronic device and bonding method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140872A (ja) * 1987-11-27 1989-06-02 Toshiba Corp 異種テレビジョン方式映像信号変換方法
JP2001277588A (ja) * 2000-03-31 2001-10-09 Kyocera Corp 光プリンタヘッド
JP3633566B2 (ja) * 2002-02-28 2005-03-30 セイコーエプソン株式会社 電子デバイス及びその製造方法並びに電子機器
KR100520239B1 (ko) * 2003-06-17 2005-10-11 삼성전자주식회사 반도체 장치의 신호버스라인 배치구조 및 방법
KR101051013B1 (ko) * 2003-12-16 2011-07-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
JP4013071B2 (ja) * 2004-09-06 2007-11-28 セイコーエプソン株式会社 半導体装置
US7453142B2 (en) * 2005-12-05 2008-11-18 Texas Instruments Incorporated System and method for implementing transformer on package substrate
JP4665827B2 (ja) * 2006-05-10 2011-04-06 株式会社デンソー 半導体装置及びその実装構造
JP4942020B2 (ja) * 2006-05-12 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
JP2010161295A (ja) * 2009-01-09 2010-07-22 Panasonic Corp プリント基板およびこれを備えた半導体装置
JP2010278318A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置
KR101093120B1 (ko) * 2009-11-16 2011-12-13 서울옵토디바이스주식회사 전류분산을 위한 전극 연장부들을 갖는 발광 다이오드
KR20130022227A (ko) * 2011-08-25 2013-03-06 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140872U (ja) * 1988-03-18 1989-09-27
JPH11112119A (ja) * 1997-05-21 1999-04-23 General Electric Co <Ge> 接続パッド配列
JP2000124574A (ja) * 1998-10-21 2000-04-28 Nec Corp アレー状電極およびそれが形成された配線基板
JP2007240808A (ja) * 2006-03-08 2007-09-20 Epson Imaging Devices Corp 電気光学装置、配線基板、電気光学装置の製造方法及び電子機器
JP2007242942A (ja) * 2006-03-09 2007-09-20 Seiko Epson Corp 電子デバイス及びその製造方法
WO2008078427A1 (ja) * 2006-12-26 2008-07-03 Sharp Kabushiki Kaisha フレキシブル配線基板およびこれを用いたｌｃｄモジュール
EP2811337A1 (en) * 2013-04-29 2014-12-10 Samsung Display Co., Ltd. Electronic device and bonding method thereof

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019532317A (ja) * 2016-10-31 2019-11-07 クンシャン ニュー フラット パネル ディスプレイ テクノロジー センター カンパニー リミテッド 駆動回路キャリア、ディスプレイパネル、タブレットディスプレイ及び製造方法
US10665151B2 (en) 2016-10-31 2020-05-26 Kunshan New Flat Panel Display Technology Center Co., Ltd. Driver circuit carrier, display panel, tablet display, and manufacturing method
WO2018193927A1 (ja) * 2017-04-19 2018-10-25 凸版印刷株式会社 フレキシブル基板上の接続電極とフレキシブルｉｃの接続電極との接続構造、表示パネル、接続方法
KR102465556B1 (ko) * 2017-12-08 2022-11-10 엘지디스플레이 주식회사 표시장치 구동용 필름 소자와 이를 이용한 표시장치
KR20190068194A (ko) * 2017-12-08 2019-06-18 엘지디스플레이 주식회사 표시장치 구동용 필름 소자와 이를 이용한 표시장치
CN110071087A (zh) * 2018-01-22 2019-07-30 三星电子株式会社 半导体芯片以及包括该半导体芯片的半导体封装
CN110071087B (zh) * 2018-01-22 2023-08-15 三星电子株式会社 半导体芯片以及包括该半导体芯片的半导体封装
JP2019139073A (ja) * 2018-02-09 2019-08-22 株式会社ジャパンディスプレイ 表示装置及び配線基板
US11668984B2 (en) 2018-02-09 2023-06-06 Japan Display Inc. Display device and wiring substrate
US11327373B2 (en) 2018-02-09 2022-05-10 Japan Display Inc. Display device and wiring substrate
JP7270438B2 (ja) 2018-05-15 2023-05-10 三星ディスプレイ株式會社 表示パネル及びそれを含む表示装置
JP2019200416A (ja) * 2018-05-15 2019-11-21 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示パネル及びそれを含む表示装置
US11818839B2 (en) 2018-05-15 2023-11-14 Samsung Display Co., Ltd. Display panel and display device including the same having pads with inclinations with respect to reference lines
JP2020042269A (ja) * 2018-09-06 2020-03-19 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 湾入した形状の表示部を含む表示装置
WO2020161829A1 (ja) * 2019-02-06 2020-08-13 シャープ株式会社 表示装置
JP7448564B2 (ja) 2019-10-23 2024-03-12 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法、表示装置
JP2022547752A (ja) * 2020-08-11 2022-11-16 武漢華星光電技術有限公司 ディスプレイパネルおよびディスプレイ装置

Also Published As

Publication number Publication date
CN110246822A (zh) 2019-09-17
JP6960500B2 (ja) 2021-11-05
CN110246822B (zh) 2023-09-26
JP6699991B2 (ja) 2020-05-27
JP2020115592A (ja) 2020-07-30
KR102379591B1 (ko) 2022-03-30
KR20150117999A (ko) 2015-10-21

Similar Documents

Publication Publication Date Title
JP6960500B2 (ja) 電子部品
EP2930557B1 (en) Electric component
US10306763B2 (en) Electronic component, electric device including the same, and bonding method thereof
US11457531B2 (en) Electronic component, electric device including the same, and bonding method thereof
KR102481818B1 (ko) 전자 부품 및 이를 포함하는 전자 장치
TWI617870B (zh) 顯示面板、包含其之電子裝置及電子裝置接合方法
KR102537545B1 (ko) 인쇄회로기판 및 이를 포함하는 표시 장치
US10034367B2 (en) Printed circuit board and display apparatus including same
KR102492104B1 (ko) 인쇄회로기판 및 이를 포함하는 표시 장치
KR20180025411A (ko) 표시 장치
US10201083B2 (en) Printed circuit board and display apparatus including the same
KR20210150649A (ko) 표시장치
KR102438400B1 (ko) 인쇄회로기판 및 이를 포함하는 표시 장치
CN109426040B (zh) 电子设备
TWI666490B (zh) 電子裝置
KR20170066762A (ko) 인쇄회로기판 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180404

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180810

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20181102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200430

R150 Certificate of patent or registration of utility model

Ref document number: 6699991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250