JP2015201557A5 - - Google Patents

Claims (10)

1. 半導体基板と、前記半導体基板の表面に形成されている表面電極と、前記半導体基板の裏面に形成されている裏面電極を有し、前記表面電極と前記裏面電極の間をスイッチングする半導体装置であって、
   前記半導体基板が、
   前記表面電極と接しているｎ型の第１領域と、
   前記表面電極と接しており、前記第１領域と接しているｐ型の第２領域と、
   前記第２領域の下側に配置されており、前記第２領域によって前記第１領域から分離されているｎ型の第３領域と、
   前記表面から前記第１領域及び前記第２領域を貫通して前記第３領域に達するゲートトレンチと、
   前記ゲートトレンチの下端に接するｐ型の第４領域と、
   前記第２領域の外側において前記表面に形成されている終端トレンチと、
   前記終端トレンチの下端に接するｐ型の下端ｐ型領域と、
   前記終端トレンチの外周側の側面に接しており、前記下端ｐ型領域と繋がっており、前記表面に露出しているｐ型の側面ｐ型領域と、
   前記側面ｐ型領域よりも外周側に形成されており、前記表面に露出しているｐ型の複数のガードリング領域と、
   前記終端トレンチよりも外周側に形成されており、前記第３領域と繋がっており、前記側面ｐ型領域を前記複数のガードリング領域から分離しており、前記複数のガードリング領域を互いから分離しているｎ型の外周ｎ型領域、
   を有する半導体装置。
2. 前記終端トレンチの幅が、前記ゲートトレンチの幅よりも広い請求項１の半導体装置。
3. 前記下端ｐ型領域と前記側面ｐ型領域が、Ａｌを含有する請求項１または２の半導体装置。
4. 前記第２領域と前記終端トレンチの間の前記表面に、分離トレンチが形成されており、
   前記分離トレンチの下端に接する位置に、ｐ型の第５領域が形成されており、
   前記終端トレンチと前記分離トレンチの間に、前記終端トレンチの内周側の側面に接しており、前記下端ｐ型領域と繋がっており、前記表面に露出しているｐ型の第６領域が形成されており、
   前記分離トレンチが、前記第２領域と前記第６領域を分離している、
   請求項１〜３のいずれか一項の半導体装置。
5. 前記終端トレンチが、第１トレンチと、前記第１トレンチよりも外周側に形成されている第２トレンチと、前記第１トレンチと前記第２トレンチを接続する第３トレンチを有しており、
   前記側面ｐ型領域が、前記第２トレンチの外周側の側面に接しており、
   前記下端ｐ型領域が、前記第１トレンチ、前記第２トレンチ及び前記第３トレンチの下端に接する、
   請求項１〜４のいずれか一項の半導体装置。
6. 前記終端トレンチの内周側の側面、底面及び外周側の側面を覆う絶縁膜をさらに有し、
   内周側の側面を覆う前記絶縁膜と外周側の側面を覆う前記絶縁膜の間に、絶縁膜が充填されていない領域が形成されている、
   請求項１〜５のいずれか一項の半導体装置。
7. 前記各ガードリング領域の下端が、前記下端ｐ型領域よりも上側に配置されている請求項１〜６のいずれか一項の半導体装置。
8. 前記終端トレンチの内面を覆う絶縁膜をさらに有する請求項１〜５のいずれか一項の半導体装置。
9. 前記終端トレンチが、前記第２領域に隣接しており、
   前記下端ｐ型領域が、前記第２領域から分離されている、
   請求項１〜３のいずれか一項の半導体装置。
10. 請求項１〜９のいずれか一項の半導体装置を製造する方法であって、
    半導体基板に前記終端トレンチを形成する工程と、
    前記半導体基板の表面に対して傾斜する向きに沿って、前記終端トレンチの側面と底面にｐ型不純物を注入することで、前記下端ｐ型領域と前記側面ｐ型領域を形成する工程、
    を有する方法。