JP2015188206A5 - - Google Patents

Claims (8)

1. 第１のロジックエレメントと、
   前記第１のロジックエレメントと電気的に接続された第１のスイッチと、
   前記第１のスイッチと電気的に接続された第２のロジックエレメントと、を有し、
   少なくとも、前記第１のロジックエレメントは、第２のスイッチを有し、
   前記第２のスイッチは、前記第１のロジックエレメントからの出力電位をＬレベルとする機能を有することを特徴とする半導体装置。
2. 第１のロジックエレメントと、
   前記第１のロジックエレメントと電気的に接続された第１のスイッチと、
   前記第１のスイッチと電気的に接続された第２のロジックエレメントと、を有し、
   少なくとも、前記第１のロジックエレメントは、論理積回路を有し、
   前記論理積回路は、前記第１のロジックエレメントからの出力電位をＬレベルとする機能を有することを特徴とする半導体装置。
3. 第１のロジックエレメントと、
   前記第１のロジックエレメントと電気的に接続された第１のスイッチと、
   前記第１のスイッチと電気的に接続された第２のロジックエレメントと、を有し、
   少なくとも、前記第１のロジックエレメントは、ＡＮＤ回路を有し、
   前記ＡＮＤ回路は、前記第１のロジックエレメントからの出力電位をＬレベルとする機能を有することを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれか一において、
   前記第１のスイッチは、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、容量とを有し、
   前記第２のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第２のトランジスタのゲートは、前記容量の第１の電極と電気的に接続され、
   前記第１のトランジスタのゲートは、第１の信号線と電気的に接続され、
   前記第３のトランジスタのゲートは、第２の信号線と電気的に接続され、
   前記第２の信号線からの信号に基づき、複数のコンテキストのうち、いずれか一を選択する機能を有することを特徴とする半導体装置。
5. 第１のロジックエレメントと、
   前記第１のロジックエレメントと電気的に接続された、スイッチと、
   前記スイッチと電気的に接続された、第２のロジックエレメントとを有し、
   少なくとも、前記第１のロジックエレメントは、レジスタと電気的に接続されたメモリを有し、
   前記メモリは、前記レジスタのデータを保持する機能を有し、
   前記レジスタは、前記メモリにデータを保持したあと、出力電位をＬレベルとする機能を有することができることを特徴とする半導体装置。
6. 請求項５において、
   前記メモリは、酸化物半導体膜を有するトランジスタを有することを特徴とする半導体装置。
7. 請求項１乃至請求項６のいずれか一において、
   前記第１のトランジスタは、酸化物半導体膜を有することを特徴とする半導体装置。
8. 請求項１乃至請求項７のいずれか一において、
   前記第２のトランジスタは、酸化物半導体膜を有することを特徴とする半導体装置。