JP2015162215A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2015162215A JP2015162215A JP2014038799A JP2014038799A JP2015162215A JP 2015162215 A JP2015162215 A JP 2015162215A JP 2014038799 A JP2014038799 A JP 2014038799A JP 2014038799 A JP2014038799 A JP 2014038799A JP 2015162215 A JP2015162215 A JP 2015162215A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- semiconductor device
- test
- controller
- main processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2206/00—Indexing scheme related to dedicated interfaces for computers
- G06F2206/10—Indexing scheme related to storage interfaces for computers, indexing schema related to group G06F3/06
- G06F2206/1014—One time programmable [OTP] memory, e.g. PROM, WORM
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stored Programmes (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】MCU200は、CPU11と、フラッシュメモリ15と、フラッシュメモリ15への書き込み及び消去を制御するFPCC48とを備える。FPCC48は、フラッシュメモリ15に対する書き込み等を行うためのプログラムを実行することで、CPU11から発行されるコマンドに従いフラッシュメモリ15への書き込み等を行う。MCU200において、FCU41が、フラッシュメモリ15を評価するためのテストファームを実行するよう構成されている。また、RAM13を、CPU11とFCU41とが使用可能な構成としている。
【選択図】図3
Description
実施の形態にかかる半導体装置と対比するため、関連する技術について説明する。図1は、関連技術における半導体装置であるMCU100の構成を示すブロック図である。関連技術のMCU100は、書き換え可能な不揮発性のメモリ(フラッシュメモリ)を内蔵するシステムである。図1に示すように、関連技術のMCU100は、CPU11と、BSC(Bus State Controller)12と、RAM13と、フラッシュメモリ15と、FCU41とを含む。FCU41は、FLC(フラッシュ書き込み制御回路)42と、FBSC(ローカルバスコントローラ)44と、F−RAM(フラッシュRAM)45と、FCPU(ローカルCPU)46と、FIMC(CPUインタフェースコントローラ)47とを含む。
BSC12は、内部バス21と周辺バス31とを接続し、周辺バス31に接続される各モジュールへのCPU11のアクセスを可能とする。
図3と図4とを参照して実施の形態1の半導体装置について説明する。図3は、実施の形態1の半導体装置であるMCU200の構成を示すブロック図である。
実施の形態1のMCU200において、テストモードで動作する場合、FPCC48がテストファームを読み出して逐次実行することで、フラッシュメモリ15のテストを行う。これにより、テストファームを、CPUに依存することなく開発することができ、CPUにあわせて開発する場合と比べてテストファームの開発が容易となる。
図5と図6とを参照して実施の形態2の半導体装置について説明する。図5は、実施の形態2の半導体装置であるMCU300の構成を示すブロック図である。
実施の形態2のMCU300によると、MCU300がテストモードで動作する場合、FCPU46がテストファームを読み出して逐次実行することで、フラッシュメモリ15のテストを行う。これにより、テストファームを、CPU11に依存することなく開発することができ、CPU11にあわせて開発する場合と比べてテストファームの開発が容易となる。
図7と図8とを参照して実施の形態3の半導体装置について説明する。図7は、実施の形態3の半導体装置であるMCU400の構成を示すブロック図である。
実施の形態3のMCU400によると、MCU400がテストモードで動作する場合、FCPU46がテストファームを読み出して逐次実行することで、フラッシュメモリ15のテストを行う。これにより、テストファームを、CPU11に依存することなく開発することができ、CPU11にあわせて開発する場合と比べてテストファームの開発が容易となる。
図9と図10とを参照して実施の形態4の半導体装置について説明する。
図9に示すように、MCU500は、実施の形態1に示すMCU200と比較すると、FCU41がFlashマクロ82の内部に配置される。また、FCU41のローカルバス43は、RAM13およびFACI51とは接続されない。フラッシュメモリ15は、情報が保持される不揮発性のメモリセルが、複数行複数列にわたってマトリクス状に配置されるメモリセルアレイを有する。制御回路59は、このフラッシュメモリ15のメモリセルアレイに対し、情報の読み出しおよび書き込みを行うための制御回路である。制御回路は、アクセス対象のメモリセルを特定するための行アドレスをデコードする行デコード回路と、列アドレスをデコードする列デコード回路と、行アドレスおよび列アドレスに基づき選択されたメモリセルへの書き込みを行うライトアンプ回路と、選択されたメモリセルから情報を読み出すセンスアンプ回路等を含む。
実施の形態4のMCU500によると、テストモードで動作させるためのプログラムの格納場所に、Flashマクロ82の外部のメモリを使用することができる。また、テストモードで動作させるためのプロセッサを、Flashマクロ82の外部に配置することができる。
図11は、実施の形態4の変形例1の半導体装置であるMCU550の構成を示すブロック図である。
マルチプレクサ16は、テストモードか通常モードかに応じて、CPU11またはFPCC57のいずれかからのメモリアクセスを受け付ける。テストモードでの動作時に、マルチプレクサ16は、FPCC57からの読み出しを受け付ける。実施の形態1の変形例1において、FPCC57は、外部装置(テスター)からの信号入力をテスト用インタフェース(Test I/F)81で受け付けることで起動する。
図9に示す実施の形態4の半導体装置であるMCU500において、Flashマクロ82の外部にFPCC57を実装しているが、このFPCC57に代えて、汎用的なプロセッサであるFCPU46を使用することとしてもよい。すなわち、汎用的なプロセッサであるFCPU46をFlashマクロ82の外部に配置して、このFCPU46がテストファーム26を読み出して逐次実行することで、フラッシュメモリ15のテストを行うこととしてもよい。
また、図11に示す実施の形態4の変形例1の半導体装置であるMCU550において、Flashマクロ82の外部にFPCC57を実装しているが、このFPCC57に代えて、汎用的なプロセッサであるFCPU46を使用することとしてもよい。すなわち、汎用的なプロセッサであるFCPU46をFlashマクロ82の外部に配置して、このFCPU46がテストファーム26を読み出して逐次実行することで、フラッシュメモリ15のテストを行うこととしてもよい。
図13と図14とを参照して実施の形態5の半導体装置について説明する。
図13に示すように、MCU600は、実施の形態2に示すMCU300と比較すると、FCU41がFlashマクロ82の内部に配置される。また、FCU41のローカルバス43は、RAM13およびFACI51とは接続されない。
実施の形態5のMCU600によると、テストモードで動作させるためのプログラムの格納場所に、Flashマクロ82の外部のメモリを使用することができる。また、テストモードで動作させるためのプロセッサを、Flashマクロ82の外部に配置することができる。
図15は、実施の形態5の変形例の半導体装置であるMCU650の構成を示すブロック図である。
テストモードでの動作時に、FCPU46は、CPU11ではなく、外部装置(テスター)からの信号入力をテスト用インタフェース(Test I/F)81で受け付けることで起動する。
Claims (12)
- 半導体装置であって、
前記半導体装置の動作を制御するメインプロセッサと、
書き換え可能な不揮発性メモリと、
前記不揮発性メモリへの書き込み及び消去を制御するメモリコントローラとを備え、
前記メモリコントローラは、前記不揮発性メモリに対する読み出し/書き込み/消去を行うための制御プログラムを記憶するための記憶部を含み、前記制御プログラムを前記記憶部から読み出して実行することで、前記メインプロセッサから発行されるコマンドに従い前記不揮発性メモリへの読み出し/書き込み/消去を行い、
前記メモリコントローラが、前記不揮発性メモリを評価するためのテストファームを実行するよう構成されている、半導体装置。 - 前記メモリコントローラは、
前記不揮発性メモリへの書き込み及び消去を制御する書き換えコントローラと、
汎用プロセッサとを含み、
前記半導体装置の通常動作時は、前記書き換えコントローラが前記制御プログラムを前記記憶部から読み出して実行することで、前記メインプロセッサから発行されるコマンドに従い前記不揮発性メモリへの読み出し/書き込み/消去を行い、
前記不揮発性メモリの特性を評価するテスト動作時は、前記汎用プロセッサが前記テストファームを実行するよう構成されている、請求項1記載の半導体装置。 - 前記半導体装置は、
前記メインプロセッサと、前記メモリコントローラとのインタフェースとして機能し、前記メインプロセッサが発行するコマンドを受け付けて、前記メモリコントローラの仕様に適合するコマンドとして前記メモリコントローラへ発行するインタフェースユニットと、
前記書き換えコントローラ、および、前記汎用プロセッサのいずれかを切り替えて前記インタフェースユニットに接続する第1の選択部とを含み、
前記第1の選択部は、前記半導体装置の通常動作時は、前記書き換えコントローラを前記インタフェースユニットに接続し、前記テスト動作時は、前記汎用プロセッサを前記インタフェースユニットに接続する、請求項2記載の半導体装置。 - 前記メモリコントローラは、
前記テストファームを記憶するための揮発性メモリを含み、
前記汎用プロセッサは、前記テスト動作時に、前記メモリコントローラの前記揮発性メモリから前記テストファームを読み出して、読みだした前記テストファームを実行するよう構成されている、請求項3記載の半導体装置。 - 前記半導体装置は、
前記メインプロセッサと前記メモリコントローラとで共有する揮発性メモリと、
前記メインプロセッサ、および、前記メモリコントローラのいずれかを切り替えて前記揮発性メモリに接続する第2の選択部とを含み、
前記第2の選択部は、前記半導体装置の通常動作時は、前記メインプロセッサを前記揮発性メモリに接続し、前記テスト動作時は、前記メモリコントローラを前記揮発性メモリに接続し、
前記揮発性メモリは、前記テストファームを記憶するよう構成されており、
前記汎用プロセッサは、前記テスト動作時に、前記揮発性メモリから前記テストファームを読み出して、読みだした前記テストファームを実行するよう構成されている、請求項3記載の半導体装置。 - 前記半導体装置は、
前記メインプロセッサと前記メモリコントローラとで共有する揮発性メモリと、
前記メインプロセッサ、および、前記メモリコントローラのいずれかを切り替えて前記揮発性メモリに接続する選択部とを含み、
前記選択部は、前記半導体装置の通常動作時は、前記メインプロセッサを前記揮発性メモリに接続し、前記テスト動作時は、前記メモリコントローラを前記揮発性メモリに接続し、
前記メモリコントローラは、
前記不揮発性メモリへの書き込み及び消去を制御する書き換えコントローラを含み、
前記半導体装置の通常動作時は、前記書き換えコントローラが前記制御プログラムを前記記憶部から読み出して実行することで、前記メインプロセッサから発行されるコマンドに従い前記不揮発性メモリへの読み出し/書き込み/消去を行い、
前記不揮発性メモリの特性を評価するテスト動作時は、前記書き換えコントローラが前記揮発性メモリから前記テストファームを読み出して、読みだした前記テストファームを実行するよう構成されている、請求項1記載の半導体装置。 - 前記メモリコントローラに含まれる前記記憶部は、読み出し専用のメモリにより構成される、請求項1から6のいずれか1項に記載の半導体装置。
- 半導体装置であって、
前記半導体装置の動作を制御するメインプロセッサと、
書き換え可能な不揮発性メモリと、
前記不揮発性メモリへの書き込み及び消去を制御するメモリコントローラと、
前記メインプロセッサと前記メモリコントローラとで共有する揮発性メモリと、
前記メインプロセッサ、および、前記メモリコントローラのいずれかを切り替えて前記揮発性メモリに接続する選択部とを備え、
前記メモリコントローラは、前記不揮発性メモリに対する読み出し/書き込み/消去を行うための制御プログラムを記憶するための記憶部を含み、前記制御プログラムを前記記憶部から読み出して実行することで、前記メインプロセッサから発行されるコマンドに従い前記不揮発性メモリへの読み出し/書き込み/消去を行う、半導体装置。 - 前記選択部は、前記半導体装置の通常動作時は、前記メインプロセッサを前記揮発性メモリに接続し、前記テスト動作時は、前記メモリコントローラを前記揮発性メモリに接続するよう構成されている、請求項8記載の半導体装置。
- 半導体装置であって、
前記半導体装置の動作を制御するメインプロセッサと、
書き換え可能な不揮発性メモリと、
前記不揮発性メモリへの書き込み及び消去を制御するメモリコントローラと、
前記メインプロセッサと前記メモリコントローラとで共有する揮発性メモリと、
前記メインプロセッサ、および、前記メモリコントローラのいずれかを切り替えて前記揮発性メモリに接続する第1の選択部とを備え、
前記メモリコントローラは、
前記不揮発性メモリへの書き込み及び消去を制御する書き換えコントローラと、
汎用プロセッサとを含み、
前記書き換えコントローラが前記制御プログラムを前記記憶部から読み出して実行することで、前記メインプロセッサから発行されるコマンドに従い前記不揮発性メモリへの読み出し/書き込み/消去を行い、
前記半導体装置は、
前記メインプロセッサと、前記メモリコントローラとのインタフェースとして機能し、前記メインプロセッサが発行するコマンドを受け付けて、前記メモリコントローラの仕様に適合するコマンドとして前記メモリコントローラへ発行するインタフェースユニットと、
前記書き換えコントローラ、および、前記汎用プロセッサのいずれかを切り替えて前記インタフェースユニットに接続する第2の選択部とを含む、半導体装置。 - 前記第2の選択部は、前記半導体装置の通常動作時は、前記書き換えコントローラを前記インタフェースユニットに接続し、前記テスト動作時は、前記汎用プロセッサを前記インタフェースユニットに接続し、
前記第1の選択部は、前記半導体装置の通常動作時は、前記メインプロセッサを前記揮発性メモリに接続し、前記テスト動作時は、前記メモリコントローラを前記揮発性メモリに接続する、請求項10記載の半導体装置。 - 半導体装置であって、
前記半導体装置の動作を制御するメインプロセッサと、
書き換え可能な不揮発性メモリ、および、前記不揮発性メモリへの読み出し/書き込み/消去を行うメモリコントローラを含むメモリマクロと、
前記メモリマクロの外部に配置され、前記不揮発性メモリを評価するためのテストファームを記憶するための記憶部と、
前記メモリマクロの外部に配置され、テスト動作時に前記メインプロセッサから発行されるコマンドに従い起動し、前記記憶部に記憶される前記テストファームを読み出して前記不揮発性メモリを評価するためのプロセッサとを備える、半導体装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014038799A JP6255282B2 (ja) | 2014-02-28 | 2014-02-28 | 半導体装置 |
EP15153495.5A EP2913755A1 (en) | 2014-02-28 | 2015-02-02 | Semiconductor device |
TW104104383A TWI616748B (zh) | 2014-02-28 | 2015-02-10 | 半導體裝置 |
KR1020150026310A KR20150102701A (ko) | 2014-02-28 | 2015-02-25 | 반도체 장치 |
US14/633,061 US9710174B2 (en) | 2014-02-28 | 2015-02-26 | Semiconductor device |
CN201510090082.8A CN104881338B (zh) | 2014-02-28 | 2015-02-27 | 半导体设备 |
US15/609,380 US20170262195A1 (en) | 2014-02-28 | 2017-05-31 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014038799A JP6255282B2 (ja) | 2014-02-28 | 2014-02-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015162215A true JP2015162215A (ja) | 2015-09-07 |
JP6255282B2 JP6255282B2 (ja) | 2017-12-27 |
Family
ID=52432750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014038799A Active JP6255282B2 (ja) | 2014-02-28 | 2014-02-28 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US9710174B2 (ja) |
EP (1) | EP2913755A1 (ja) |
JP (1) | JP6255282B2 (ja) |
KR (1) | KR20150102701A (ja) |
CN (1) | CN104881338B (ja) |
TW (1) | TWI616748B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6877265B2 (ja) * | 2017-06-27 | 2021-05-26 | ルネサスエレクトロニクス株式会社 | 半導体装置、及びフラッシュメモリ制御方法 |
KR20220032268A (ko) * | 2020-09-07 | 2022-03-15 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
KR20230069661A (ko) | 2021-11-12 | 2023-05-19 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001148199A (ja) * | 1999-11-19 | 2001-05-29 | Mitsubishi Electric Corp | 自己テスト回路内蔵半導体記憶装置 |
US20020089883A1 (en) * | 2000-10-16 | 2002-07-11 | Stmicroelectronics S.R.L. | Control device for a vehicle engine |
US20020162075A1 (en) * | 2001-04-30 | 2002-10-31 | Talagala Nisha D. | Storage array employing scrubbing operations at the disk-controller level |
US20050060603A1 (en) * | 2003-09-11 | 2005-03-17 | Pomaranski Ken Gary | Memory scrubbing logic |
JP2006085769A (ja) * | 2004-09-14 | 2006-03-30 | Toshiba Corp | 半導体装置及びその自己テスト方法 |
US20070033469A1 (en) * | 2005-06-09 | 2007-02-08 | Ananthakrishnan Ramamurti | ROM-Based Memory Testing |
JP2007034554A (ja) * | 2005-07-26 | 2007-02-08 | Renesas Technology Corp | 半導体集積回路及びマイクロコンピュータ |
US20080022154A1 (en) * | 2005-03-24 | 2008-01-24 | Fujitsu Limited | Information processing device |
JP2008299476A (ja) * | 2007-05-30 | 2008-12-11 | Fujitsu Microelectronics Ltd | 半導体集積回路 |
JP2009252026A (ja) * | 2008-04-08 | 2009-10-29 | Kyocera Mita Corp | メモリ診断装置、及び情報処理装置 |
US20100322024A1 (en) * | 2008-03-19 | 2010-12-23 | Fujitsu Semiconductor Limited | Semiconductor memory, system, operating method of semiconductor memory, and manufacturing method of semiconductor memory |
US20140281154A1 (en) * | 2013-03-14 | 2014-09-18 | Kabushiki Kaisha Toshiba | Memory system |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5687345A (en) * | 1992-03-17 | 1997-11-11 | Hitachi, Ltd. | Microcomputer having CPU and built-in flash memory that is rewritable under control of the CPU analyzing a command supplied from an external device |
US5461718A (en) * | 1992-04-24 | 1995-10-24 | Digital Equipment Corporation | System for sequential read of memory stream buffer detecting page mode cycles availability fetching data into a selected FIFO, and sending data without aceessing memory |
US5388247A (en) * | 1993-05-14 | 1995-02-07 | Digital Equipment Corporation | History buffer control to reduce unnecessary allocations in a memory stream buffer |
AU2521297A (en) * | 1996-04-11 | 1997-10-29 | Hitachi Limited | Disk drive and computer |
US6718407B2 (en) * | 1999-09-30 | 2004-04-06 | Intel Corporation | Multiplexer selecting one of input/output data from a low pin count interface and a program information to update a firmware device from a communication interface |
JP2002025288A (ja) * | 2000-06-30 | 2002-01-25 | Hitachi Ltd | 半導体集積回路 |
JP2002323993A (ja) * | 2001-04-25 | 2002-11-08 | Nec Corp | シングルチップマイクロコンピュータ並びにその試験方法及び試験プログラム |
US7890737B2 (en) * | 2007-07-02 | 2011-02-15 | Denso Corporation | Microcomputer and functional evaluation chip |
US8209465B2 (en) * | 2007-10-30 | 2012-06-26 | Hagiwara Sys-Com Co., Ltd. | Data writing method |
JP2009187159A (ja) * | 2008-02-05 | 2009-08-20 | Toshiba Corp | メモリシステム |
US7821916B2 (en) | 2008-04-04 | 2010-10-26 | Newport Media, Inc. | Timing and frequency acquisition for mediaflo systems |
JP5637041B2 (ja) * | 2011-03-29 | 2014-12-10 | 富士通株式会社 | 半導体記憶装置、及び、半導体記憶装置を含む情報処理装置 |
JP2012252567A (ja) * | 2011-06-03 | 2012-12-20 | Renesas Electronics Corp | データ処理システム |
JP5112566B1 (ja) * | 2011-12-16 | 2013-01-09 | 株式会社東芝 | 半導体記憶装置、不揮発性半導体メモリの検査方法、及びプログラム |
JP5624578B2 (ja) * | 2012-03-23 | 2014-11-12 | 株式会社東芝 | メモリシステム |
-
2014
- 2014-02-28 JP JP2014038799A patent/JP6255282B2/ja active Active
-
2015
- 2015-02-02 EP EP15153495.5A patent/EP2913755A1/en not_active Withdrawn
- 2015-02-10 TW TW104104383A patent/TWI616748B/zh active
- 2015-02-25 KR KR1020150026310A patent/KR20150102701A/ko unknown
- 2015-02-26 US US14/633,061 patent/US9710174B2/en active Active
- 2015-02-27 CN CN201510090082.8A patent/CN104881338B/zh active Active
-
2017
- 2017-05-31 US US15/609,380 patent/US20170262195A1/en not_active Abandoned
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001148199A (ja) * | 1999-11-19 | 2001-05-29 | Mitsubishi Electric Corp | 自己テスト回路内蔵半導体記憶装置 |
US20020089883A1 (en) * | 2000-10-16 | 2002-07-11 | Stmicroelectronics S.R.L. | Control device for a vehicle engine |
US20020162075A1 (en) * | 2001-04-30 | 2002-10-31 | Talagala Nisha D. | Storage array employing scrubbing operations at the disk-controller level |
US20050060603A1 (en) * | 2003-09-11 | 2005-03-17 | Pomaranski Ken Gary | Memory scrubbing logic |
JP2006085769A (ja) * | 2004-09-14 | 2006-03-30 | Toshiba Corp | 半導体装置及びその自己テスト方法 |
US20080022154A1 (en) * | 2005-03-24 | 2008-01-24 | Fujitsu Limited | Information processing device |
US20070033469A1 (en) * | 2005-06-09 | 2007-02-08 | Ananthakrishnan Ramamurti | ROM-Based Memory Testing |
JP2007034554A (ja) * | 2005-07-26 | 2007-02-08 | Renesas Technology Corp | 半導体集積回路及びマイクロコンピュータ |
JP2008299476A (ja) * | 2007-05-30 | 2008-12-11 | Fujitsu Microelectronics Ltd | 半導体集積回路 |
US20100322024A1 (en) * | 2008-03-19 | 2010-12-23 | Fujitsu Semiconductor Limited | Semiconductor memory, system, operating method of semiconductor memory, and manufacturing method of semiconductor memory |
JP2009252026A (ja) * | 2008-04-08 | 2009-10-29 | Kyocera Mita Corp | メモリ診断装置、及び情報処理装置 |
US20140281154A1 (en) * | 2013-03-14 | 2014-09-18 | Kabushiki Kaisha Toshiba | Memory system |
Also Published As
Publication number | Publication date |
---|---|
CN104881338B (zh) | 2019-08-13 |
CN104881338A (zh) | 2015-09-02 |
TW201546613A (zh) | 2015-12-16 |
US20170262195A1 (en) | 2017-09-14 |
TWI616748B (zh) | 2018-03-01 |
JP6255282B2 (ja) | 2017-12-27 |
US20150248246A1 (en) | 2015-09-03 |
KR20150102701A (ko) | 2015-09-07 |
US9710174B2 (en) | 2017-07-18 |
EP2913755A1 (en) | 2015-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7663933B2 (en) | Memory controller | |
US7466600B2 (en) | System and method for initiating a bad block disable process in a non-volatile memory | |
JP2004118826A (ja) | フラッシュメモリを用いてブーティングされるシステム装置及びそのブーティング方法 | |
US7471535B2 (en) | Programable identification circuitry | |
KR20040075051A (ko) | 플래시 메모리 디바이스, 플래시 메모리 명령어 추상화방법 및 컴퓨터 프로그램 제품 | |
JP4936086B2 (ja) | メモリデバイス分散型制御器システム | |
US20220050685A1 (en) | Memory Systems and Memory Control Methods | |
US20170262195A1 (en) | Semiconductor device | |
US5651128A (en) | Programmable integrated circuit memory comprising emulation means | |
JP4177360B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2008108326A (ja) | 記憶装置およびその自己テスト方法 | |
JP5745136B1 (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
JP5744118B2 (ja) | 半導体記憶装置 | |
KR102019567B1 (ko) | 반도체 기억장치 및 이의 동작 설정 방법 | |
US7310277B2 (en) | Non-volatile semiconductor storage device with specific command enable/disable control signal | |
KR102434821B1 (ko) | 프로그램을 업데이트하기 위한 방법 및 장치 | |
JP4491267B2 (ja) | 不揮発性半導体記憶装置 | |
JP2009032313A (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のテスト方法 | |
JP4324149B2 (ja) | エミュレータ及びそれを用いた開発支援システム | |
JP2009176375A (ja) | 不揮発性半導体記憶装置 | |
TWI515566B (zh) | 半導體記憶裝置、系統啓動方法以及電腦程式產品 | |
JP2004220774A5 (ja) | ||
JP3691137B2 (ja) | 不揮発性メモリ内蔵マイクロコンピュータ | |
JP2014086108A (ja) | 半導体集積回路装置 | |
JP2012178221A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6255282 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |