JP2004220774A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2004220774A5 JP2004220774A5 JP2004113845A JP2004113845A JP2004220774A5 JP 2004220774 A5 JP2004220774 A5 JP 2004220774A5 JP 2004113845 A JP2004113845 A JP 2004113845A JP 2004113845 A JP2004113845 A JP 2004113845A JP 2004220774 A5 JP2004220774 A5 JP 2004220774A5
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- nonvolatile memory
- data
- command
- voltage distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (50)
- クロック端子と、
コマンド端子と、
その他の端子と、
クロック発生器と、
複数の不揮発性メモリセルとを有し、
前記クロック端子は第1クロック信号を入力され、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記クロック発生器は第2クロック信号を生成し、
前記読み出しコマンドの入力に応じた処理において、所定の不揮発性メモリセルからデータを読み出し、前記第1クロック信号に応じて外部へデータを出力し、
前記書込コマンドの入力に応じた処理において、前記第1クロック信号に応じて外部からデータを入力され、所定の不揮発性メモリセルへデータの書き込みをし、
前記データの書き込みは前記第2クロック信号を用いて行われる不揮発性メモリ装置。 - 前記書込コマンドの入力に応じた処理は、それぞれの不揮発性メモリセルにおいてデータの書き込みが完了したか否かを判定するベリファイ処理を含むことを特徴とする請求項1の不揮発性メモリ装置。
- 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記書込コマンドの入力に応じた処理において、1つ以上の不揮発性メモリセルのしきい値電圧を書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項2の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドの入力に応じた処理において、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項3の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドの入力に応じた処理において、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項4の不揮発性メモリ装置。 - 前記その他の端子はデータ端子であり、
前記データ端子は、前記書込コマンドの入力に応じた処理において、データを入力され、前記読み出しコマンドの入力に応じた処理において、データを出力することを特徴とする請求項5の不揮発性メモリ装置。 - クロック発生器と、
クロック端子と、
データ端子と、
コマンド端子と、
複数の不揮発性メモリセルとを有し、
前記クロック端子は第1クロック信号を入力され、
前記データ端子は前記第1クロック信号に応じてデータを入力され、又は前記第1クロック信号に応じてデータを出力し、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記クロック発生器は第2クロック信号を生成し、
前記読み出しコマンドの入力に応じた処理において、所定の不揮発性メモリセルからデータを読み出し、前記データ端子を介して外部にシリアルにデータを出力し、
前記書込コマンドの入力に応じた処理において、前記データ端子を介して外部からデータをシリアルに入力され、所定の不揮発性メモリセルへデータの書き込みをし、
前記データの書き込みは前記第2クロック信号を用いて行われることを特徴とする不揮発性メモリ装置。 - 前記書込コマンドの入力に応じた処理は、それぞれの不揮発性メモリセルにおいてデータの書き込みが完了したか否かを判定するベリファイ処理を含むことを特徴とする請求項7の不揮発性メモリ装置。
- 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記書込コマンドの入力に応じた処理において、所定の不揮発性メモリセルのしきい値電圧を書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項8の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドの入力に応じた処理において、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項9の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドの入力に応じた処理において、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項10の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記書込コマンドの入力に応じた処理において、1つ以上の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項2の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドの入力に応じた処理において、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項12の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記書込コマンドの入力に応じた処理において、1つ以上の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項8の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドの入力に応じた処理において、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項14の不揮発性メモリ装置。 - クロック端子と、
コマンド端子と、
その他の端子と、
制御回路と、
複数の不揮発性メモリセルとを有し、
前記クロック端子はクロック信号を入力され、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記制御回路は、入力されたコマンドの処理において、マイクロプログラムを格納したプログラムメモリから読み出して実行し、
前記読み出しコマンドが入力された場合に、前記制御回路は、前記読み出しコマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルからデータを読み出し、前記クロック信号に応じてデータを前記その他の端子を介して出力し、
前記書込コマンドが入力された場合に、前記制御回路は、前記書込コマンドに対応したマイクロプログラムに基づいて、前記クロック信号に応じてデータを前記その他の端子を介して入力し、所定の不揮発性メモリセルへデータを格納することを特徴とする不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドを含み、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されたデータを消去することを特徴とする請求項16の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記消去コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧を書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項17の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドのマイクロプログラムに基づいて、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項18の不揮発性メモリ装置。 - 前記その他の端子はデータ端子であり、
前記データ端子は、前記書込コマンドの入力に応じた処理において、前記クロック信号に応じてデータを入力され、前記読み出しコマンドの入力に応じた処理において、前記クロック信号に応じてデータを出力することを特徴とする請求項19の不揮発性メモリ装置。 - 前記制御回路内に前記マイクロプログラムを実行するシーケンサが含まれていることを特徴とする請求項16の不揮発性メモリ装置。
- 制御回路と、
第1端子と、
第2端子と、
第3端子と、
複数の不揮発性メモリセルとを有し、
前記第1端子はクロック信号を入力され、
前記第2端子は前記クロック信号に応じてデータを入力され、又は前記クロック信号に応じてデータを出力し、
前記第3端子は消去動作、読み出し動作、書き込み動作を含む複数の動作のいずれかを示す信号を入力され、
前記制御回路は、マイクロプログラムを格納したメモリから読み出して実行し、
前記消去動作において、前記制御回路は、前記消去動作に対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されているデータを消去する制御を行い、
前記読み出し動作において、前記制御回路は、前記読み出し動作に対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されているデータを読み出し、前記第2端子を介して外部にシリアルにデータを出力する制御を行い、
前記書き込み動作において、前記制御回路は、前記書き込み動作に対応したマイクロプログラムに基づいて、前記第2端子を介して外部からシリアルにデータを入力され、所定の不揮発性メモリセルにデータを格納する制御を行うことを特徴とする不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記消去動作のマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書き込み動作のマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧をそれぞれのメモリセルへ格納すべきデータに応じて、書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項22の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出し動作のマイクロプログラムに基づいて、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項23の不揮発性メモリ装置。 - 前記制御回路内に前記マイクロプログラムを実行するシーケンサが含まれていることを特徴とする請求項22の不揮発性メモリ装置。
- 制御回路と、
クロック端子と、
データ端子と、
コマンド端子と、
複数の不揮発性メモリセルとを有し、
前記クロック端子はクロック信号を入力され、
前記データ端子は前記クロック信号に応じてデータを入力され、又は前記クロック信号に応じてデータを出力し、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記制御回路は、入力されたコマンドに対応したマイクロプログラムを格納するメモリから読み出して実行し、
前記読み出しコマンドが入力された場合に、前記制御回路は、前記読み出しコマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されているデータを読み出し、前記クロック信号に同期して前記データ端子を介して外部にシリアルにデータを出力する制御を行い、
前記書込コマンドが入力された場合に、前記制御回路は、前記書込コマンドに対応したマイクロプログラムに基づいて、前記クロック信号に同期して前記データ端子を介して外部からシリアルにデータを入力され、所定の不揮発性メモリセルにデータを格納する制御を行うことを特徴とする不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されたデータを消去する制御を行うことを特徴とする請求項26の不揮発性メモリ装置。 - 前記複数のメモリセルのそれぞれは、複数のしきい値電圧分布の1に含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記制御回路は、前記消去動作において、所定のメモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変させ、
前記書き込み動作において、所定のメモリセルのしきい値電圧をそれぞれのメモリセルへ格納すべきデータに応じて、書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項27の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドのマイクロプログラムに基づいて、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項28の不揮発性メモリ装置。 - 前記制御回路内に前記マイクロプログラムを実行するシーケンサが含まれていることを特徴とする請求項29の不揮発性メモリ装置。
- 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記消去コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項17の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記消去コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項22の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記消去コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項27の不揮発性メモリ装置。 - 制御回路と、
クロック端子と、
コマンド端子と、
その他の端子と、
クロック発生器と、
複数の不揮発性メモリセルとを有し、
前記クロック端子は第1クロック信号を入力され、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記クロック発生器は第2クロック信号を生成し、
前記制御回路は、入力されたコマンドの処理において、マイクロプログラムを格納したメモリから読み出して実行し、
前記読み出しコマンドが入力された場合に、前記制御回路は、前記読み出しコマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルからデータを読み出し、前記第1クロック信号に応じて前記他の端子を介してデータを出力し、
前記書込コマンドが入力された場合に、前記制御回路は、前記書込コマンドに対応したマイクロプログラムに基づいて、前記第1クロック信号に応じて前記他の端子を介してデータを入力し、所定の不揮発性メモリセルへデータを格納し、
前記データの書き込みは前記第2クロックを用いて行われる不揮発性メモリ装置。 - 前記書込コマンドが入力された場合に、前記制御回路は、更に、それぞれのメモリセルにおいてデータの書き込みが完了したか否かを判定するベリファイ処理を行うことを特徴とする請求項34の不揮発性メモリ装置。
- 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記書込コマンドのマイクロプログラムに基づいて、1つ以上の不揮発性メモリセルのしきい値電圧をそれぞれの不揮発性メモリセルへ格納すべきデータに応じて、書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項35の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項36の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドのマイクロプログラムに基づいて、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項37の不揮発性メモリ装置。 - 前記その他の端子はデータ端子であり、
前記データ端子は、前記書込コマンドのマイクロプログラムに基づいて、前記第1クロック信号に応じてデータを入力され、前記読み出しコマンドのマイクロプログラムに基づいて、前記第1クロック信号に応じてデータを出力することを特徴とする請求項38の不揮発性メモリ装置。 - 前記制御回路内に前記マイクロプログラムを実行するシーケンサが含まれていることを特徴とする請求項34の不揮発性メモリ装置。
- 制御回路と、
クロック発生器と、
クロック端子と、
データ端子と、
コマンド端子と、
複数の不揮発性メモリセルとを有し、
前記クロック端子は第1クロック信号を入力され、
前記データ端子は前記第1クロック信号に応じてデータを入力され、又は前記第1クロック信号に応じてデータを出力し、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記クロック発生器は第2クロック信号を生成し、
前記制御回路は、入力されたコマンドに対応したマイクロプログラムを格納したメモリから読み出して実行し、
前記読み出しコマンドが入力された場合に、前記制御回路は、前記読み出しコマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルからデータを読み出し、前記第1クロック信号に応じて前記データ端子を介して外部にシリアルにデータを出力する制御を行い、
前記書込コマンドが入力された場合に、前記制御回路は、前記書込コマンドに対応したマイクロプログラムに基づいて、前記第1クロック信号に応じて前記データ端子を介して外部からシリアルにデータを入力し、所定の不揮発性メモリセルへデータを格納する制御を行い、
前記データの書き込みは前記第2クロック信号を用いて行われることを特徴とする不揮発性メモリ装置。 - 前記書込コマンドが入力された場合に、前記制御回路は、それぞれのメモリセルにおいてデータの書き込みが完了したか否かを判定するベリファイ処理を行うことを特徴とする請求項41の不揮発性メモリ装置。
- 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記書込コマンドのマイクロプログラムに基づいて、1つ以上の不揮発性メモリセルのしきい値電圧をそれぞれの不揮発性メモリセルへ格納すべきデータに応じて、書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項42の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項43の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドのマイクロプログラムに基づいて、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項44の不揮発性メモリ装置。 - 前記制御回路内に前記マイクロプログラムを実行するシーケンサが含まれていることを特徴とする請求項41の不揮発性メモリ装置。
- 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記書込コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項35の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項47の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記書込コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項42の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項49の不揮発性メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113845A JP3916082B2 (ja) | 2004-04-08 | 2004-04-08 | 不揮発性メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113845A JP3916082B2 (ja) | 2004-04-08 | 2004-04-08 | 不揮発性メモリ装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002319822A Division JP2003196990A (ja) | 2002-11-01 | 2002-11-01 | 半導体不揮発性メモリ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004220774A JP2004220774A (ja) | 2004-08-05 |
JP2004220774A5 true JP2004220774A5 (ja) | 2006-03-02 |
JP3916082B2 JP3916082B2 (ja) | 2007-05-16 |
Family
ID=32906322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004113845A Expired - Lifetime JP3916082B2 (ja) | 2004-04-08 | 2004-04-08 | 不揮発性メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3916082B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4739940B2 (ja) * | 2005-12-21 | 2011-08-03 | ソリッド ステート ストレージ ソリューションズ エルエルシー | 不揮発性メモリ |
US10878920B2 (en) * | 2018-03-21 | 2020-12-29 | SK Hynix Inc. | Memory controller and memory system having the same |
-
2004
- 2004-04-08 JP JP2004113845A patent/JP3916082B2/ja not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7663933B2 (en) | Memory controller | |
TWI711926B (zh) | 記憶體系統及其操作方法 | |
KR101616097B1 (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
KR101517597B1 (ko) | 불휘발성 메모리 장치 및 그것의 프로그램 전압 생성방법 | |
KR102274280B1 (ko) | 불휘발성 메모리 장치의 동작 방법 | |
US8549214B2 (en) | Protection against data corruption for multi-level memory cell (MLC) flash memory | |
CN103310839A (zh) | 缩短擦除操作的方法与装置 | |
US20140301132A1 (en) | Storage control device, storage device, information processing system, and processing method thereof | |
KR101213982B1 (ko) | 다중 레벨 일회 기록 메모리 셀들을 가지는 재기록 가능한 메모리 장치 | |
US8711610B2 (en) | Non-volatile memory array and device using erase markers | |
KR20100054465A (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
CN103778970A (zh) | 闪存存储器工作性能仿真方法和装置 | |
US8085593B2 (en) | Method of inputting address in nonvolatile memory device and method of operating the nonvolatile memory device | |
JP2004220774A5 (ja) | ||
JP2015162215A (ja) | 半導体装置 | |
CN104217757B (zh) | 非易失性存储器的编程方法 | |
CN106356096B (zh) | 非易失性存储器擦写控制方法及电路 | |
KR20080024370A (ko) | 낸드 플래시 메모리 장치 및 그 초기화 방법 | |
JP2009032313A (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のテスト方法 | |
CN106910520B (zh) | 存储装置的写入方法、存储装置、存储控制器和存储系统 | |
JP2003196990A5 (ja) | ||
JP2004220773A5 (ja) | ||
US10261692B1 (en) | Non-volatile memory and erase controlling method thereof | |
TWI467582B (zh) | Nor型快閃記憶體控制器 | |
JP4170261B2 (ja) | 不揮発性半導体記憶装置及びそのデータ書込み若しくは消去方法 |