JP2004220773A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2004220773A5 JP2004220773A5 JP2004113844A JP2004113844A JP2004220773A5 JP 2004220773 A5 JP2004220773 A5 JP 2004220773A5 JP 2004113844 A JP2004113844 A JP 2004113844A JP 2004113844 A JP2004113844 A JP 2004113844A JP 2004220773 A5 JP2004220773 A5 JP 2004220773A5
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- nonvolatile memory
- data
- command
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (91)
- クロック端子と、
コマンド端子と、
他の端子と、
複数の不揮発性メモリセルと、
第1揮発性メモリと、
第2揮発性メモリとを有し、
前記クロック端子は第1クロック信号を入力され、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記読み出しコマンドの入力に応じた処理において、所定の不揮発性メモリセルから読み出したデータを前記第2揮発性メモリに格納し、前記第2揮発性メモリに格納したデータを前記第1揮発性メモリに転送し、前記第1揮発性メモリから前記第1クロック信号に応じて前記他の端子を介して外部へデータを出力し、
前記書込コマンドの入力に応じた処理において、外部から前記第1クロック信号に応じて前記他の端子を介して入力されたデータを第1揮発性メモリへ格納し、
第1揮発性メモリに格納したデータを前記第2揮発性メモリに転送し、第2揮発性メモリから所定の不揮発性メモリセルへデータの書き込みをすることを特徴とする不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更にクロック発生器を有し、
前記クロック発生器は第2クロック信号を生成し、
前記第2揮発性メモリから所定の不揮発性メモリセルへのデータの書き込みは
前記第2クロック信号を用いて行われることを特徴とする請求項1の不揮発性メモリ装置。 - 前記書込コマンドの入力に応じた処理は、それぞれの不揮発性メモリセルにおいてデータの書き込みが完了したか否かを判定するベリファイ処理を含むことを特徴とする請求項2の不揮発性メモリ装置。
- 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドの入力に応じた処理において、所定の不揮発性メモリセルに格納されたデータを消去することを特徴とする請求項3の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記消去コマンドの入力に応じた処理において、所定のメモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドの入力に応じた処理において、1つ以上の不揮発性メモリセルのしきい値電圧を書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項4の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドの入力に応じた処理において、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項5の不揮発性メモリ装置。 - 前記不揮発性メモリ装置の前記他の端子はデータ端子を有し、
前記データ端子は、前記書込コマンドの入力に応じた処理において、データを入力され、
前記読み出しコマンドの入力に応じた処理において、データを出力することを特徴とする請求項6の不揮発性メモリ装置。 - 第1端子と、
第2端子と、
複数の不揮発性メモリセルを有するメモリアレイとを有し、
前記第1端子はクロック信号を入力され、
前記第2端子は読み出し動作と書き込み動作を含む複数の動作のいずれかを示す信号を入力され、
それぞれの不揮発性メモリセルは多値データを格納され、
前記読み出し動作において、所定の不揮発性メモリセルから多値データを読み出し、多値データを2値データへ変換し、2値データを前記クロック信号に応じて外部へ出力し、
前記書き込み動作において、2値データを前記クロック信号に応じて外部から入力され、2値データを多値データへ変換し、所定の不揮発性メモリセルへ多値データを格納することを特徴とする不揮発性メモリ装置。 - 前記それぞれの不揮発性メモリセルは複数のしきい値電圧分布のうちの1つに含まれるしきい値電圧として多値データを格納し、
前記複数のしきい値電圧分布は、消去状態を示す1つのしきい値電圧分布と書き込み状態を示す複数のしきい値電圧分布とを含み、
前記書き込み動作において、所定のメモリセルのしきい値電圧を書き込み状態を示す複数のしきい値電圧分布のうちの多値データに応じた1つに含まれるように変化させることを特徴とする請求項8の不揮発性メモリ装置。 - 前記複数の動作には消去動作が含まれ、
前記消去動作において、所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項9の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出し動作において、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項10の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第3端子を有し、
前記第3端子は、前記クロック信号に応じて前記2値データを入力され、又は、前記クロック信号に応じて前記2値データを出力することを特徴とする請求項11の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記消去コマンドの処理において、所定のメモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドの処理において、1つ以上の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項4の不揮発性メモリ装置。 - クロック端子と、
コマンド端子と、
他の端子と、
変換回路と、
複数の不揮発性メモリセルとを有し、
前記クロック端子はクロック信号を入力され、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記読み出しコマンドの入力に応じた処理において、所定の不揮発性メモリセルからパラレルにデータを読み出し、前記変換回路によりパラレルデータをシリアルデータに変換し、前記クロック信号に応じて前記他の端子を介して外部へシリアルにデータを出力し、
前記書込コマンドの入力に応じた処理において、前記クロック信号に応じて前記他の端子を介して外部からシリアルにデータを入力され、前記変換回路によりシリアルデータをパラレルデータに変換し、所定の不揮発性メモリセルへパラレルにデータを格納することを特徴とする不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドの入力に応じた処理において、所定の不揮発性メモリセルに格納されているデータを消去することを特徴とする請求項14の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記消去コマンドの処理において、所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドの処理において、1つ以上の不揮発性メモリセルのしきい値電圧を書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項15の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドの入力に応じた処理において、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項16の不揮発性メモリ装置。 - 前記他の端子はデータ端子であり、
前記データ端子は、前記書込コマンドの入力に応じた処理において、データを入力され、前記読み出しコマンドの入力に応じた処理において、データを出力することを特徴とする請求項17の不揮発性メモリ装置。 - 変換回路と、
第1端子と、
第2端子と、
第3端子と、
複数の不揮発性メモリセルとを有し、
前記第1端子はクロック信号を入力され、
前記第2端子は前記クロック信号に応じてデータを入力され、又は前記クロック信号に応じてデータを出力し、
前記第3端子は読み出し動作、書き込み動作及び消去動作を含む複数の動作のいずれかを指定する信号を入力され、
前記消去動作において、所定に不揮発性メモリセルに格納されているデータを消去し、
前記読み出し動作において、所定の不揮発性メモリセルからパラレルにデータを読み出し、前記変換回路によりパラレルデータをシリアルデータに変換し、前記第2端子を介して外部にシリアルデータを出力し、
前記書き込み動作において、前記第2端子を介して外部からシリアルにデータを入力され、前記変換回路によりシリアルデータをパラレルデータに変換し、所定の不揮発性メモリセルへパラレルにデータを格納することを特徴とする不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記消去動作において、所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書き込み動作において、1つ以上の不揮発性メモリセルのしきい値電圧を書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項19の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出し動作において、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項20の不揮発性メモリ装置。 - 変換回路と、
クロック端子と、
データ端子と、
コマンド端子と、
複数の不揮発性メモリセルとを有し、
前記クロック端子はクロック信号を入力され、
前記データ端子は前記クロック信号に応じてデータを入力され、又は前記クロック信号に応じてデータを出力し、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記読み出しコマンドの入力に応じた処理において、所定の不揮発性メモリセルからパラレルにデータを読み出し、前記変換回路によりパラレルデータをシリアルデータに変換し、前記データ端子を介して外部へデータをシリアルに出力し、
前記書込コマンドの入力に応じた処理において、前記データ端子を介して外部からシリアルにデータを入力され、前記変換回路によりシリアルデータをパラレルデータに変換し、所定の不揮発性メモリセルへパラレルにデータを書き込むことを特徴とする不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドの入力に応じた処理において、所定の不揮発性メモリセルに格納されているデータを消去することを特徴とする請求項22の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記消去コマンドの入力に応じた処理において、所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドの入力に応じた処理において、1つ以上の不揮発性メモリセルのしきい値電圧を書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項23の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドの入力に応じた処理において、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項24の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記消去コマンドの入力に応じた処理において、所定のメモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドの入力に応じた処理において、1つ以上の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項15の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記消去コマンドの入力に応じた処理において、所定のメモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドの入力に応じた処理において、1つ以上の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項19の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記消去コマンドの入力に応じた処理において、所定のメモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドの入力に応じた処理において、1つ以上の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項23の不揮発性メモリ装置。 - クロック端子と、
コマンド端子と、
他の端子と、
データレジスタと、
コマンドレジスタと、
複数の不揮発性メモリセルとを有し、
前記クロック端子はクロック信号を入力され、
前記コマンド端子は、前記コマンドレジスタに接続され、読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記データレジスタは、外部からのデータの入力又は外部へのデータの出力のために用いられ、
前記読み出しコマンドの入力に応じた処理において、所定の不揮発性メモリセルからデータを読み出し、前記データレジスタを介して前記他の端子から前記クロック信号に応じて外部へデータを出力し、
前記書き込みコマンドの入力に応じた処理において、前記クロック信号に応じて外部から前記他の端子を介して前記データレジスタへデータを入力され、所定の不揮発性メモリセルへ前記データレジスタに格納されているデータを書き込むことを特徴とする不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更にデコード回路を有し、
前記デコード回路は前記コマンドレジスタに入力されたコマンドをデコードすることを特徴とする請求項29の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記書込コマンドの入力に応じた処理において、1つ以上の不揮発性メモリセルのしきい値電圧を書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項30の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドの入力に応じた処理において、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項31の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドの入力に応じた処理において、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項32の不揮発性メモリ装置。 - 前記他の端子はデータ端子であり、
前記データ端子は、前記書込コマンドの入力に応じた処理において、データを入力され、前記読み出しコマンドの入力に応じた処理において、データを出力することを特徴とする請求項33の不揮発性メモリ装置。 - データレジスタと、
コマンドレジスタと、
クロック端子と、
データ端子と、
コマンド端子と、
複数の不揮発性メモリセルとを有し、
前記クロック端子はクロック信号を入力され、
前記データ端子は前記データレジスタに接続され、
前記コマンド端子は、前記コマンドレジスタに接続され、読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記読み出しコマンドの入力に応じた処理において、所定の不揮発性メモリセルからデータを読み出し、前記データレジスタへ転送し、前記データ端子を介して前記クロック信号に応じて外部へシリアルに出力し、
前記書き込みコマンドの入力に応じた処理において、前記データ端子を介して前記クロック信号に応じて外部からシリアルにデータが入力され前記データレジスタへ格納され、所定の不揮発性メモリセルへデータを書き込むことを特徴とする不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更にデコード回路を有し、
前記デコード回路は前記コマンドレジスタに入力されたコマンドをデコードすることを特徴とする請求項35の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記書込コマンドの入力に応じた処理において、1つ以上の不揮発性メモリセルのしきい値電圧を書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項36の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドの入力に応じた処理において、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項37の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドの入力に応じた処理において、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項38の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記消去コマンドの入力に応じた処理において、所定のメモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドの入力に応じた処理において、1つ以上の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項37の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記消去コマンドの入力に応じた処理において、所定のメモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドの入力に応じた処理において、1つ以上の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項36の不揮発性メモリ装置。 - 制御回路と、
クロック端子と、
コマンド端子と、
他の端子と、
複数の不揮発性メモリセルと、
第1揮発性メモリと、
第2揮発性メモリとを有し、
前記クロック端子は第1クロック信号を入力され、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記制御回路は、入力されたコマンドの処理において、マイクロプログラムをプログラムメモリから読み出して実行し、
前記読み出しコマンドが入力された場合に、前記制御回路は、前記読み出しコマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルから読み出したデータを前記第2揮発性メモリに格納し、前記第2揮発性メモリに格納したデータを前記第1揮発性メモリに転送し、前記第1揮発性メモリから前記第1クロック信号に応じて外部へデータを出力し、
前記書込コマンドが入力された場合に、前記制御回路は、前記書込コマンドに対応したマイクロプログラムに基づいて、外部から前記第1クロック信号に応じて入力されたデータを第1揮発性メモリへ格納し、第1揮発性メモリに格納したデータを前記第2揮発性メモリに転送し、第2揮発性メモリから所定の不揮発性メモリセルへデータの書き込みをすることを特徴とする不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更にクロック発生器を有し、
前記クロック発生器は第2クロック信号を生成し、
前記第2揮発性メモリから所定の不揮発性メモリセルへのデータの書き込みは前記第2クロック信号を用いて行われることを特徴とする請求項42の不揮発性メモリ装置。 - 前記書込コマンドが入力された場合に、前記制御回路は、更に、それぞれの不揮発性メモリセルにおいてデータの書き込みが完了したか否かを判定するベリファイ処理を行うことを特徴とする請求項43の不揮発性メモリ装置。
- 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されたデータを消去することを特徴とする請求項44の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記消去コマンドが入力された場合に、前記消去コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドが入力された場合に、前記書込コマンドのマイクロプログラムに基づいて、1つ以上の不揮発性メモリセルのしきい値電圧を書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項45の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドのマイクロプログラムに基づいて、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項46の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更にデータ端子を有し、
前記データ端子は、前記書込コマンドのマイクロプログラムに基づいて、前記第1クロック信号に応じてデータを入力され、前記読み出しコマンドのマイクロプログラムに基づいて、前記第1クロック信号に応じてデータを出力することを特徴とする請求項47の不揮発性メモリ装置。 - 前記制御回路内に前記マイクロプログラムを実行するシーケンサが含まれていることを特徴とする請求項42の不揮発性メモリ装置。
- 制御回路と、
第1端子と、
第2端子と、
他の端子と、
複数の不揮発性メモリセルを有するメモリアレイとを有し、
前記第1端子はクロック信号を入力され、
前記第2端子は読み出し動作と書き込み動作を含む複数の動作のいずれかを示す信号を入力され、
それぞれの不揮発性メモリセルは多値データを格納され、
前記制御回路は、マイクロプログラムをプログラムメモリから読み出して実行し、
前記読み出し動作において、前記制御回路は、前記読み出し動作に対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルから多値データを読み出し、多値データを2値データへ変換し、2値データを前記クロック信号に応じて前記他の端子を介して外部へ出力する制御を行い、
前記書き込み動作において、前記制御回路は、前記書き込み動作に対応したマイクロプログラムに基づいて、2値データを前記クロック信号に応じて前記他の端子を介して外部から入力され、2値データを多値データへ変換し、所定の不揮発性メモリセルへ多値データを格納する制御を行うことを特徴とする不揮発性メモリ装置。 - 前記それぞれの不揮発性メモリセルは複数のしきい値電圧分布のうちの1つに含まれるしきい値電圧として多値データを格納し、
前記複数のしきい値電圧分布は、消去状態を示す1つのしきい値電圧分布と書き込み状態を示す複数のしきい値電圧分布とを含み、
前記書き込み動作のマイクロプログラムに基づいて、所定のメモリセルのしきい値電圧を書き込み状態を示す複数のしきい値電圧分布のうちの多値データに応じた1つに含まれるように変化させることを特徴とする請求項50の不揮発性メモリ装置。 - 前記複数の動作には消去動作が含まれ、
前記消去動作において、前記制御回路は、前記消去動作に対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項51の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出し動作に対応したマイクロプログラムに基づいて、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項52の不揮発性メモリ装置。 - 前記他の端子はデータ端子であり、
前記データ端子は、前記クロック信号に応じて前記2値データを入力され、又は、前記クロック信号に応じて前記2値データを出力することを特徴とする請求項53の不揮発性メモリ装置。 - 前記制御回路内に前記マイクロプログラムを実行するシーケンサが含まれていることを特徴とする請求項50の不揮発性メモリ装置。
- 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記消去コマンドが入力された場合に、前記消去コマンドのマイクロプログラムに基づいて、所定のメモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドが入力された場合に、前記書込コマンドのマイクロプログラムに基づいて、1つ以上の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項45の不揮発性メモリ装置。 - 制御回路と、
クロック端子と、
コマンド端子と、
他の端子と、
変換回路と、
複数の不揮発性メモリセルとを有し、
前記クロック端子はクロック信号を入力され、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記制御回路は、入力されたコマンドの処理において、マイクロプログラムを格納されたプログラムメモリから読み出して実行し、
前記読み出しコマンドが入力された場合に、前記制御回路は、前記読み出しコマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルからパラレルにデータを読み出し、前記変換回路によりパラレルデータをシリアルデータに変換し、前記クロック信号に応じて前記他の端子を介して外部へシリアルにデータを出力し、
前記書込コマンドが入力された場合に、前記制御回路は、前記書込コマンドに対応したマイクロプログラムに基づいて、前記クロック信号に応じて前記他の端子を介して外部からシリアルにデータを入力され、前記変換回路によりシリアルデータをパラレルデータに変換し、所定の不揮発性メモリセルへパラレルにデータを格納することを特徴とする不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されているデータを消去することを特徴とする請求項57の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記消去コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドのマイクロプログラムに基づいて、1つ以上の不揮発性メモリセルのしきい値電圧を書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項58の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドのマイクロプログラムに基づいて、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項59の不揮発性メモリ装置。 - 前記他の端子はデータ端子であり、
前記データ端子は、前記書込コマンドのマイクロプログラムに基づいて、前記クロック信号に応じてデータを入力され、前記読み出しコマンドのマイクロプログラムに基づいて、前記クロック信号に応じてデータを出力することを特徴とする請求項60の不揮発性メモリ装置。 - 前記制御回路内に前記マイクロプログラムを実行するシーケンサが含まれていることを特徴とする請求項57の不揮発性メモリ装置。
- 制御回路と、
変換回路と、
第1端子と、
第2端子と、
第3端子と、
複数の不揮発性メモリセルとを有し、
前記第1端子はクロック信号を入力され、
前記第2端子は前記クロック信号に応じてデータを入力され、又は前記クロック信号に応じてデータを出力し、
前記第3端子は読み出し動作及び書き込み動作を含む複数の動作のいずれかを指定する信号を入力され、
前記制御回路は、マイクロプログラムを格納したプログラムメモリから読み出し実行し、
前記読み出し動作において、前記制御回路は、前記読み出し動作に対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルからパラレルにデータを読み出し、前記変換回路によりパラレルデータをシリアルデータに変換し、前記第2端子を介して外部にシリアルデータを出力し、
前記書き込み動作において、前記制御回路は、前記書き込み動作に対応したマイクロプログラムに基づいて、前記第2端子を介して外部からシリアルにデータを入力され、前記変換回路によりシリアルデータをパラレルデータに変換し、所定の不揮発性メモリセルへパラレルにデータを格納することを特徴とする不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記書き込み動作のマイクロプログラムに基づいて、1つ以上の不揮発性メモリセルのしきい値電圧を書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項63の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出し動作のマイクロプログラムに基づいて、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか否かによりデータの状態を決定することを特徴とする請求項64の不揮発性メモリ装置。 - 前記制御回路内に前記マイクロプログラムを実行するシーケンサが含まれていることを特徴とする請求項63の不揮発性メモリ装置。
- 制御回路と、
変換回路と、
クロック端子と、
データ端子と、
コマンド端子と、
複数の不揮発性メモリセルとを有し、
前記クロック端子はクロック信号を入力され、
前記データ端子は前記クロック信号に応じてデータを入力され、又は前記クロック信号に応じてデータを出力し、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記制御回路は、入力されたコマンドに対応したマイクロプログラムを格納したメモリから読み出して実行し、
前記読み出しコマンドが入力された場合に、前記制御回路は、前記読み出しコマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルからパラレルにデータを読み出し、前記変換回路によりパラレルデータをシリアルデータに変換し、前記データ端子を介して外部へデータをシリアルに出力し、
前記書込コマンドが入力された場合に、前記制御回路は、前記書込コマンドに対応したマイクロプログラムに基づいて、前記データ端子を介して外部からシリアルにデータを入力され、前記変換回路によりシリアルデータをパラレルデータに変換し、所定の不揮発性メモリセルへパラレルにデータを書き込むことを特徴とする不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されているデータを消去することを特徴とする請求項67の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記消去コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドのマイクロプログラムに基づいて、1つ以上の不揮発性メモリセルのしきい値電圧を書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項68の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドのマイクロプログラムに基づいて、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項69の不揮発性メモリ装置。 - 前記制御回路内に前記マイクロプログラムを実行するシーケンサが含まれていることを特徴とする請求項67の不揮発性メモリ装置。
- 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記消去コマンドのマイクロプログラムに基づいて、所定のメモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドのマイクロプログラムに基づいて、1つ以上の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項58の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記書込コマンドのマイクロプログラムに基づいて、1つ以上の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項63の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記消去コマンドのマイクロプログラムに基づいて、所定のメモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドのマイクロプログラムに基づいて、1つ以上の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項68の不揮発性メモリ装置。 - 制御回路と、
クロック端子と、
コマンド端子と、
他の端子と、
データレジスタと、
コマンドレジスタと、
複数の不揮発性メモリセルとを有し、
前記クロック端子はクロック信号を入力され、
前記コマンド端子は、前記コマンドレジスタに接続され、読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記データレジスタは、外部からのデータの入力又は外部へのデータの出力のために用いられ、
前記制御回路は、入力されたコマンドの処理において、マイクロプログラムを格納したメモリから読み出して実行し、
前記読み出しコマンドが入力された場合に、前記制御回路は、前記読み出しコマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルからデータを読み出し、前記データレジスタを介して前記クロック信号に応じて前記他の端子を介して外部へデータを出力し、
前記書込コマンドが入力された場合に、前記制御回路は、前記書込コマンドに対応したマイクロプログラムに基づいて、前記クロック信号に応じて前記他の端子を介して外部からデータを入力され、前記データレジスタを介して所定の不揮発性メモリセルへデータを書き込むことを特徴とする不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更にデコード回路を有し、
前記デコード回路は前記コマンドレジスタに入力されたコマンドをデコードすることを特徴とする請求項75の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記書込コマンドのマイクロプログラムに基づいて、1つ以上の不揮発性メモリセルのしきい値電圧を書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項76の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項77の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドのマイクロプログラムに基づいて、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項78の不揮発性メモリ装置。 - 前記他の端子はデータ端子であり、
前記データ端子は、前記書込コマンドのマイクロプログラムに基づいて、前記クロック信号に応じてデータを入力され、前記読み出しコマンドのマイクロプログラムに基づいて、前記クロック信号に応じてデータを出力することを特徴とする請求項79の不揮発性メモリ装置。 - 前記制御回路内に前記マイクロプログラムを実行するシーケンサが含まれていることを特徴とする請求項75の不揮発性メモリ装置。
- 制御回路と、
データレジスタと、
コマンドレジスタと、
クロック端子と、
データ端子と、
コマンド端子と、
複数の不揮発性メモリセルとを有し、
前記クロック端子はクロック信号を入力され、
前記データ端子は前記データレジスタに接続され、
前記コマンド端子は、前記コマンドレジスタに接続され、読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記制御回路は、入力されたコマンドに対応したマイクロプログラムを格納したメモリから読み出して実行し、
前記読み出しコマンドが入力された場合に、前記制御回路は、前記読み出しコマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルからデータを読み出し、前記データレジスタへ転送し、前記データレジスタから前記データ端子を介して前記クロック信号に応じて外部へシリアルに出力し、
前記書込コマンドが入力された場合に、前記制御回路は、前記書込コマンドに対応したマイクロプログラムに基づいて、前記データ端子を介して前記クロック信号に応じて外部からシリアルにデータが入力され前記データレジスタへ格納され、所定の不揮発性メモリセルへデータを書き込むことを特徴とする不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更にデコード回路を有し、
前記デコード回路は前記コマンドレジスタに入力されたコマンドをデコードすることを特徴とする請求項82の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記書込コマンドのマイクロプログラムに基づいて、1つ以上の不揮発性メモリセルのしきい値電圧を書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項83の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項84の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドのマイクロプログラムに基づいて、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項85の不揮発性メモリ装置。 - 前記制御回路内に前記マイクロプログラムを実行するシーケンサが含まれていることを特徴とする請求項82の不揮発性メモリ装置。
- 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記書込コマンドのマイクロプログラムに基づいて、1つ以上の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項76の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項88の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記書込コマンドのマイクロプログラムに基づいて、1つ以上の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項83の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項90の不揮発性メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113844A JP3916081B2 (ja) | 2004-04-08 | 2004-04-08 | 不揮発性メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113844A JP3916081B2 (ja) | 2004-04-08 | 2004-04-08 | 不揮発性メモリ装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002319822A Division JP2003196990A (ja) | 2002-11-01 | 2002-11-01 | 半導体不揮発性メモリ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004220773A JP2004220773A (ja) | 2004-08-05 |
JP2004220773A5 true JP2004220773A5 (ja) | 2006-03-02 |
JP3916081B2 JP3916081B2 (ja) | 2007-05-16 |
Family
ID=32906321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004113844A Expired - Lifetime JP3916081B2 (ja) | 2004-04-08 | 2004-04-08 | 不揮発性メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3916081B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113724767B (zh) * | 2020-05-26 | 2024-04-12 | 华邦电子股份有限公司 | 半导体存储装置及快闪存储器运行方法 |
-
2004
- 2004-04-08 JP JP2004113844A patent/JP3916081B2/ja not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101572830B1 (ko) | 비휘발성 메모리 장치의 프로그램 방법, 비휘발성 메모리 장치 및 비휘발성 메모리 시스템 | |
JP6202972B2 (ja) | メモリシステム及びそれの読み出し校正方法 | |
JP5660615B2 (ja) | マルチビットメモリ装置を含んだデータ格納システム及びそれの動作方法 | |
CN1905070B (zh) | 能够存储多比特数据和单比特数据的闪存设备 | |
KR101517597B1 (ko) | 불휘발성 메모리 장치 및 그것의 프로그램 전압 생성방법 | |
US10359944B2 (en) | Memory devices having distributed controller systems | |
US9281068B2 (en) | Nonvolatile memory and related reprogramming method | |
KR101716716B1 (ko) | 플래그 셀들을 갖는 플래시 메모리 장치 및 그것의 프로그램 동작 방법 | |
TWI733706B (zh) | 於規劃記憶體裝置時減少驗證檢查之技術 | |
JP5016841B2 (ja) | 不揮発性半導体記憶装置 | |
ATE386329T1 (de) | Neuartiges verfahren und struktur zur effizienten datenverifizierungsoperation für nichtflüchtige speicher | |
US11720268B2 (en) | Managing a mode to access a memory component or a logic component for machine learning computation in a memory sub-system | |
KR20140132103A (ko) | 메모리 시스템, 반도체 메모리 장치 및 그것들의 동작 방법 | |
KR100874915B1 (ko) | 용도 변환이 가능한 검증 데이터 버퍼를 구비하는 플래시 메모리 장치, 및 이를 이용하는 프로그램 및 검증 방법 | |
JP2009003569A (ja) | 半導体記憶装置 | |
KR101213982B1 (ko) | 다중 레벨 일회 기록 메모리 셀들을 가지는 재기록 가능한 메모리 장치 | |
WO2013108456A1 (ja) | 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 | |
JP2004220773A5 (ja) | ||
TW202038236A (zh) | 半導體儲存裝置 | |
JP2009003995A (ja) | 半導体記憶装置 | |
JP2004220774A5 (ja) | ||
JP2003196990A5 (ja) | ||
JP2009003571A (ja) | 半導体記憶装置 | |
JP2009163652A (ja) | 半導体記憶装置 |