JP2004220774A - 不揮発性メモリ装置 - Google Patents
不揮発性メモリ装置 Download PDFInfo
- Publication number
- JP2004220774A JP2004220774A JP2004113845A JP2004113845A JP2004220774A JP 2004220774 A JP2004220774 A JP 2004220774A JP 2004113845 A JP2004113845 A JP 2004113845A JP 2004113845 A JP2004113845 A JP 2004113845A JP 2004220774 A JP2004220774 A JP 2004220774A
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- data
- nonvolatile memory
- command
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
【解決手段】 読み出しコマンドの入力に応じた処理において、所定の不揮発性メモリセルからデータを読み出し、前記第1クロック信号に応じて外部へデータを出力し、前記書込コマンドの入力に応じた処理において、前記第1クロック信号に応じて外部からデータを入力され、所定の不揮発性メモリセルへデータの書き込みをし、前記データの書き込みは前記第2クロック信号を用いて行われるようにした。
【選択図】 図4
Description
この発明の他の目的は、しきい値のばらつき分布形状を急峻化させる方法およびこれによって低電圧での安定した動作が可能な不揮発性記憶装置を提供することにある。
この発明の前記ならびにほかの目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
(1)しきい値に応じて情報を記憶するようにされたメモリセル(記憶素子)を備えた不揮発性記憶装置において、データ書き込み時には複数ビットのデータをデータ変換論理回路によりそのビットの組合せに応じたデータ(多値データ)に変換して、変換されたデータをメモリアレイのビット線に接続されたラッチ回路に順次転送し、該ラッチ回路に保持されたデータに応じて書き込みパルスを生成して選択状態のメモリセルに印加することで、多値データに対応したしきい値を有する状態にさせるとともに、データ読み出し時には読み出し電圧をそれぞれのしきい値の中間に変化させてメモリセルの状態を読み出して多値データを記憶するレジスタに転送させて保持させ、該レジスタに記憶された多値データに基づいて逆データ変換論理回路により元のデータを復元させるようにしたものである。
(2)メモリアレイ内のメモリセルに対して弱い消去動作を実行した後、ワード線を読み出しレベルよりも低くかつベリファイレベルよりも高いしきい値を有するメモリセルを検出して該メモリセルのしきい値がベリファイ電圧よりも低い値になるように書込みを実行することで、各入力データに対応して書き込まれたメモリセルのしきい値電圧のばらつき分布形状の広がりを狭くするようにしたものである。
すなわち、回路の規模の増大を最少に抑え、かつ短時間で高精度の書込み、読み出し、消去動作が可能な多値記憶型不揮発性記憶装置を実現することができるとともに、記憶素子のしきい値ばらつき分布形状を急峻化させ低電圧での安定した動作が可能な不揮発性記憶装置を実現することができる。
先ず、書込みに先立ち、すべてのメモリセルに対して一括消去が行なわれる。これによって、すべてのメモリセルは、最も高いしきい値(約5V)有するようにされ、書き込みデータとして"11"を記憶した状態となる(図3(1))。一括消去は、図13に示すように、ワード線を立ち上げてメモリセルのコントロールゲートCGに10V、ビット線を介してドレインに0V、基板(半導体領域pwell)に−5Vの電圧を印加して、フローティングゲートFGに電子を注入することにより行なう。上記一括消去は、外部CPUから消去を指令する消去コマンドがコマンドレジスタ16に書き込まれることにより実行される。
(1)当該フラッシュメモリがスタンバイ状態(/RESがハイレベル)にあり一定回数の書込み/消去、読み出し動作が完了後にリフレッシュ動作を実行する。(2)リセット時にリセット信号(/RES)が活性化されると直後にリフレッシュを実行する。
(3)スタンバイ状態から/RESをロウレベルにすることによりリセット状態になった直後にリフレッシュを実行する。
(4)電源をオフする直前に予め/RESをロウレベルにし、それを感知してリフレッシュを実行する。
(3)電源をオンし、/RESをハイレベルにした後、リフレッシュを実行する。などが考えられる。
12 メモリアレイ
13 センスラッチ回路
14 逆変換論理回路
REG1,REG2 レジスタ
XDCR Xアドレスデコーダ
WDRY ワードドライブ回路
LOGS 論理選択回路
VOLS 電圧選択回路
SA センスアンプ
BL ビット線
WL ワード線
MC メモリセル
A "11"データのメモリセル(しきい値約5V)
B "10"データのメモリセル(しきい値約3.6V)
C "10"データのメモリセル(しきい値約3.2V)
Claims (50)
- クロック端子と、
コマンド端子と、
その他の端子と、
クロック発生器と、
複数の不揮発性メモリセルとを有し、
前記クロック端子は第1クロック信号を入力され、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記クロック発生器は第2クロック信号を生成し、
前記読み出しコマンドの入力に応じた処理において、所定の不揮発性メモリセルからデータを読み出し、前記第1クロック信号に応じて外部へデータを出力し、
前記書込コマンドの入力に応じた処理において、前記第1クロック信号に応じて外部からデータを入力され、所定の不揮発性メモリセルへデータの書き込みをし、
前記データの書き込みは前記第2クロック信号を用いて行われる不揮発性メモリ装置。 - 前記書込コマンドの入力に応じた処理は、それぞれの不揮発性メモリセルにおいてデータの書き込みが完了したか否かを判定するベリファイ処理を含むことを特徴とする請求項1の不揮発性メモリ装置。
- 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記書込コマンドの入力に応じた処理において、1つ以上の不揮発性メモリセルのしきい値電圧を書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項2の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドの入力に応じた処理において、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項3の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドの入力に応じた処理において、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項4の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更にデータ端子を有し、
前記データ端子は、前記書込コマンドの入力に応じた処理において、データを入力され、前記読み出しコマンドの入力に応じた処理において、データを出力することを特徴とする請求項5の不揮発性メモリ装置。 - クロック発生器と、
クロック端子と、
データ端子と、
コマンド端子と、
複数の不揮発性メモリセルとを有し、
前記クロック端子は第1クロック信号を入力され、
前記データ端子は前記第1クロック信号に応じてデータを入力され、又は前記第1クロック信号に応じてデータを出力し、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記クロック発生器は第2クロック信号を生成し、
前記読み出しコマンドの入力に応じた処理において、所定の不揮発性メモリセルからデータを読み出し、前記データ端子を介して外部にシリアルにデータを出力し、
前記書込コマンドの入力に応じた処理において、前記データ端子を介して外部からデータをシリアルに入力され、所定の不揮発性メモリセルへデータの書き込みをし、
前記データの書き込みは前記第2クロック信号を用いて行われることを特徴とする不揮発性メモリ装置。 - 前記書込コマンドの入力に応じた処理は、それぞれの不揮発性メモリセルにおいてデータの書き込みが完了したか否かを判定するベリファイ処理を含むことを特徴とする請求項7の不揮発性メモリ装置。
- 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記書込コマンドの入力に応じた処理において、所定の不揮発性メモリセルのしきい値電圧を書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項8の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドの入力に応じた処理において、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項9の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドの入力に応じた処理において、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項10の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記書込コマンドの入力に応じた処理において、1つ以上の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項2の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドの入力に応じた処理において、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項12の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記書込コマンドの入力に応じた処理において、1つ以上の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項8の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドの入力に応じた処理において、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項14の不揮発性メモリ装置。 - クロック端子と、
コマンド端子と、
その他の端子と、
制御回路と、
複数の不揮発性メモリセルとを有し、
前記クロック端子はクロック信号を入力され、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記制御回路は、入力されたコマンドの処理において、マイクロプログラムを格納したメモリから読み出して実行し、
前記読み出しコマンドが入力された場合に、前記制御回路は、前記読み出しコマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルからデータを読み出し、前記クロック信号に応じてデータを前記その他の端子を介して出力し、
前記書込コマンドが入力された場合に、前記制御回路は、前記書込コマンドに対応したマイクロプログラムに基づいて、前記クロック信号に応じてデータを前記その他の端子を介して入力し、所定の不揮発性メモリセルへデータを格納することを特徴とする不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドを含み、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されたデータを消去することを特徴とする請求項16の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記消去コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧を書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項17の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドのマイクロプログラムに基づいて、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項18の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更にデータ端子を有し、
前記データ端子は、前記書込コマンドの入力に応じた処理において、前記クロック信号に応じてデータを入力され、前記読み出しコマンドの入力に応じた処理において、前記クロック信号に応じてデータを出力することを特徴とする請求項19の不揮発性メモリ装置。 - 前記制御回路内に前記マイクロプログラムを実行するシーケンサが含まれていることを特徴とする請求項16の不揮発性メモリ装置。
- 制御回路と、
第1端子と、
第2端子と、
第3端子と、
複数の不揮発性メモリセルとを有し、
前記第1端子はクロック信号を入力され、
前記第2端子は前記クロック信号に応じてデータを入力され、又は前記クロック信号に応じてデータを出力し、
前記第3端子は消去動作、読み出し動作、書き込み動作を含む複数の動作のいずれかを示す信号を入力され、
前記制御回路は、マイクロプログラムを格納したメモリから読み出して実行し、
前記消去動作において、前記制御回路は、前記消去動作に対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されているデータを消去する制御を行い、
前記読み出し動作において、前記制御回路は、前記読み出し動作に対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されているデータを読み出し、前記第2端子を介して外部にシリアルにデータを出力する制御を行い、
前記書き込み動作において、前記制御回路は、前記書き込み動作に対応したマイクロプログラムに基づいて、前記第2端子を介して外部からシリアルにデータを入力され、所定の不揮発性メモリセルにデータを格納する制御を行うことを特徴とする不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記消去動作のマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書き込み動作のマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧をそれぞれのメモリセルへ格納すべきデータに応じて、書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項22の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出し動作のマイクロプログラムに基づいて、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項23の不揮発性メモリ装置。 - 前記制御回路内に前記マイクロプログラムを実行するシーケンサが含まれていることを特徴とする請求項22の不揮発性メモリ装置。
- 制御回路と、
クロック端子と、
データ端子と、
コマンド端子と、
複数の不揮発性メモリセルとを有し、
前記クロック端子はクロック信号を入力され、
前記データ端子は前記クロック信号に応じてデータを入力され、又は前記クロック信号に応じてデータを出力し、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記制御回路は、入力されたコマンドに対応したマイクロプログラムを格納するメモリから読み出して実行し、
前記読み出しコマンドが入力された場合に、前記制御回路は、前記読み出しコマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されているデータを読み出し、前記クロック信号に同期して前記データ端子を介して外部にシリアルにデータを出力する制御を行い、
前記書込コマンドが入力された場合に、前記制御回路は、前記書込コマンドに対応したマイクロプログラムに基づいて、前記クロック信号に同期して前記データ端子を介して外部からシリアルにデータを入力され、所定の不揮発性メモリセルにデータを格納する制御を行うことを特徴とする不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されたデータを消去する制御を行うことを特徴とする請求項26の不揮発性メモリ装置。 - 前記複数のメモリセルのそれぞれは、複数のしきい値電圧分布の1に含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記制御回路は、前記消去動作において、所定のメモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変させ、
前記書き込み動作において、所定のメモリセルのしきい値電圧をそれぞれのメモリセルへ格納すべきデータに応じて、書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項27の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドのマイクロプログラムに基づいて、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項28の不揮発性メモリ装置。 - 前記制御回路内に前記マイクロプログラムを実行するシーケンサが含まれていることを特徴とする請求項29の不揮発性メモリ装置。
- 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記消去コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項17の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記消去コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項22の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記消去コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させ、
前記書込コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項27の不揮発性メモリ装置。 - 制御回路と、
クロック端子と、
コマンド端子と、
その他の端子と、
クロック発生器と、
複数の不揮発性メモリセルとを有し、
前記クロック端子は第1クロック信号を入力され、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記クロック発生器は第2クロック信号を生成し、
前記制御回路は、入力されたコマンドの処理において、マイクロプログラムを格納したメモリから読み出して実行し、
前記読み出しコマンドが入力された場合に、前記制御回路は、前記読み出しコマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルからデータを読み出し、前記第1クロック信号に応じて前記他の端子を介してデータを出力し、
前記書込コマンドが入力された場合に、前記制御回路は、前記書込コマンドに対応したマイクロプログラムに基づいて、前記第1クロック信号に応じて前記他の端子を介してデータを入力し、所定の不揮発性メモリセルへデータを格納し、
前記データの書き込みは前記第2クロックを用いて行われる不揮発性メモリ装置。 - 前記書込コマンドが入力された場合に、前記制御回路は、更に、それぞれのメモリセルにおいてデータの書き込みが完了したか否かを判定するベリファイ処理を行うことを特徴とする請求項34の不揮発性メモリ装置。
- 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記書込コマンドのマイクロプログラムに基づいて、1つ以上の不揮発性メモリセルのしきい値電圧をそれぞれの不揮発性メモリセルへ格納すべきデータに応じて、書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項35の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項36の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドのマイクロプログラムに基づいて、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項37の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更にデータ端子を有し、
前記データ端子は、前記書込コマンドのマイクロプログラムに基づいて、前記第1クロック信号に応じてデータを入力され、前記読み出しコマンドのマイクロプログラムに基づいて、前記第1クロック信号に応じてデータを出力することを特徴とする請求項38の不揮発性メモリ装置。 - 前記制御回路内に前記マイクロプログラムを実行するシーケンサが含まれていることを特徴とする請求項34の不揮発性メモリ装置。
- 制御回路と、
クロック発生器と、
クロック端子と、
データ端子と、
コマンド端子と、
複数の不揮発性メモリセルとを有し、
前記クロック端子は第1クロック信号を入力され、
前記データ端子は前記第1クロック信号に応じてデータを入力され、又は前記第1クロック信号に応じてデータを出力し、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、
前記クロック発生器は第2クロック信号を生成し、
前記制御回路は、入力されたコマンドに対応したマイクロプログラムを格納したメモリから読み出して実行し、
前記読み出しコマンドが入力された場合に、前記制御回路は、前記読み出しコマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルからデータを読み出し、前記第1クロック信号に応じて前記データ端子を介して外部にシリアルにデータを出力する制御を行い、
前記書込コマンドが入力された場合に、前記制御回路は、前記書込コマンドに対応したマイクロプログラムに基づいて、前記第1クロック信号に応じて前記データ端子を介して外部からシリアルにデータを入力し、所定の不揮発性メモリセルへデータを格納する制御を行い、
前記データの書き込みは前記第2クロック信号を用いて行われることを特徴とする不揮発性メモリ装置。 - 前記書込コマンドが入力された場合に、前記制御回路は、それぞれのメモリセルにおいてデータの書き込みが完了したか否かを判定するベリファイ処理を行うことを特徴とする請求項41の不揮発性メモリ装置。
- 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布と書き込み状態を示すしきい値電圧分布とを含み、
前記書込コマンドのマイクロプログラムに基づいて、1つ以上の不揮発性メモリセルのしきい値電圧をそれぞれの不揮発性メモリセルへ格納すべきデータに応じて、書き込み状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項42の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項43の不揮発性メモリ装置。 - 前記不揮発性メモリ装置は更に第1回路を有し、
前記第1回路は、前記読み出しコマンドのマイクロプログラムに基づいて、それぞれの不揮発性メモリセルのしきい値電圧が消去状態を示すしきい値電圧分布に含まれるか、又は書き込み状態を示すしきい値電圧分布に含まれるかによりデータの状態を決定することを特徴とする請求項44の不揮発性メモリ装置。 - 前記制御回路内に前記マイクロプログラムを実行するシーケンサが含まれていることを特徴とする請求項41の不揮発性メモリ装置。
- 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記書込コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項35の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項47の不揮発性メモリ装置。 - 前記複数の不揮発性メモリセルのそれぞれは、複数のしきい値電圧分布の1つに含まれるしきい値電圧を有し、
前記複数のしきい値電圧分布は、消去状態を示すしきい値電圧分布とそれぞれが異なる書き込み状態を示す複数のしきい値電圧分布とを含み、
前記書込コマンドのマイクロプログラムに基づいて、所定の不揮発性メモリセルのしきい値電圧をデータに応じた書き込み状態を示す1つのしきい値電圧分布に含まれるように変化させることを特徴とする請求項42の不揮発性メモリ装置。 - 前記複数のコマンドには消去コマンドが含まれ、
前記消去コマンドが入力された場合に、前記制御回路は、前記消去コマンドに対応したマイクロプログラムに基づいて、所定の不揮発性メモリセルに格納されたデータを消去し、
前記データの消去は、前記所定の不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布に含まれるように変化させることを特徴とする請求項49の不揮発性メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113845A JP3916082B2 (ja) | 2004-04-08 | 2004-04-08 | 不揮発性メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113845A JP3916082B2 (ja) | 2004-04-08 | 2004-04-08 | 不揮発性メモリ装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002319822A Division JP2003196990A (ja) | 2002-11-01 | 2002-11-01 | 半導体不揮発性メモリ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004220774A true JP2004220774A (ja) | 2004-08-05 |
JP2004220774A5 JP2004220774A5 (ja) | 2006-03-02 |
JP3916082B2 JP3916082B2 (ja) | 2007-05-16 |
Family
ID=32906322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004113845A Expired - Lifetime JP3916082B2 (ja) | 2004-04-08 | 2004-04-08 | 不揮発性メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3916082B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110299176A (zh) * | 2018-03-21 | 2019-10-01 | 爱思开海力士有限公司 | 存储器控制器及具有该存储器控制器的存储器系统 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4739940B2 (ja) * | 2005-12-21 | 2011-08-03 | ソリッド ステート ストレージ ソリューションズ エルエルシー | 不揮発性メモリ |
-
2004
- 2004-04-08 JP JP2004113845A patent/JP3916082B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110299176A (zh) * | 2018-03-21 | 2019-10-01 | 爱思开海力士有限公司 | 存储器控制器及具有该存储器控制器的存储器系统 |
Also Published As
Publication number | Publication date |
---|---|
JP3916082B2 (ja) | 2007-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4740283B2 (ja) | 不揮発性メモリ装置 | |
JP2923643B2 (ja) | 多値メモリの記録方法および半導体記憶装置 | |
JP3800466B2 (ja) | 半導体記憶装置 | |
JP4739940B2 (ja) | 不揮発性メモリ | |
JP3916082B2 (ja) | 不揮発性メモリ装置 | |
JP2844393B2 (ja) | 不揮発性記憶装置のリフレッシュ方法 | |
JP3916081B2 (ja) | 不揮発性メモリ装置 | |
JP5179612B6 (ja) | 不揮発性メモリ装置 | |
JPH1173789A (ja) | 半導体不揮発性メモリ | |
JP2003196990A (ja) | 半導体不揮発性メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |