JP3916082B2 - 不揮発性メモリ装置 - Google Patents
不揮発性メモリ装置 Download PDFInfo
- Publication number
- JP3916082B2 JP3916082B2 JP2004113845A JP2004113845A JP3916082B2 JP 3916082 B2 JP3916082 B2 JP 3916082B2 JP 2004113845 A JP2004113845 A JP 2004113845A JP 2004113845 A JP2004113845 A JP 2004113845A JP 3916082 B2 JP3916082 B2 JP 3916082B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- memory device
- data
- nonvolatile
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
この発明の他の目的は、しきい値のばらつき分布形状を急峻化させる方法およびこれによって低電圧での安定した動作が可能な不揮発性記憶装置を提供することにある。
この発明の前記ならびにほかの目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
(1)しきい値に応じて情報を記憶するようにされたメモリセル(記憶素子)を備えた不揮発性記憶装置において、データ書き込み時には複数ビットのデータをデータ変換論理回路によりそのビットの組合せに応じたデータ(多値データ)に変換して、変換されたデータをメモリアレイのビット線に接続されたラッチ回路に順次転送し、該ラッチ回路に保持されたデータに応じて書き込みパルスを生成して選択状態のメモリセルに印加することで、多値データに対応したしきい値を有する状態にさせるとともに、データ読み出し時には読み出し電圧をそれぞれのしきい値の中間に変化させてメモリセルの状態を読み出して多値データを記憶するレジスタに転送させて保持させ、該レジスタに記憶された多値データに基づいて逆データ変換論理回路により元のデータを復元させるようにしたものである。
(2)メモリアレイ内のメモリセルに対して弱い消去動作を実行した後、ワード線を読み出しレベルよりも低くかつベリファイレベルよりも高いしきい値を有するメモリセルを検出して該メモリセルのしきい値がベリファイ電圧よりも低い値になるように書込みを実行することで、各入力データに対応して書き込まれたメモリセルのしきい値電圧のばらつき分布形状の広がりを狭くするようにしたものである。
すなわち、回路の規模の増大を最少に抑え、かつ短時間で高精度の書込み、読み出し、消去動作が可能な多値記憶型不揮発性記憶装置を実現することができるとともに、記憶素子のしきい値ばらつき分布形状を急峻化させ低電圧での安定した動作が可能な不揮発性記憶装置を実現することができる。
先ず、書込みに先立ち、すべてのメモリセルに対して一括消去が行なわれる。これによって、すべてのメモリセルは、最も高いしきい値(約5V)有するようにされ、書き込みデータとして"11"を記憶した状態となる(図3(1))。一括消去は、図13に示すように、ワード線を立ち上げてメモリセルのコントロールゲートCGに10V、ビット線を介してドレインに0V、基板(半導体領域pwell)に−5Vの電圧を印加して、フローティングゲートFGに電子を注入することにより行なう。上記一括消去は、外部CPUから消去を指令する消去コマンドがコマンドレジスタ16に書き込まれることにより実行される。
(1)当該フラッシュメモリがスタンバイ状態(/RESがハイレベル)にあり一定回数の書込み/消去、読み出し動作が完了後にリフレッシュ動作を実行する。(2)リセット時にリセット信号(/RES)が活性化されると直後にリフレッシュを実行する。
(3)スタンバイ状態から/RESをロウレベルにすることによりリセット状態になった直後にリフレッシュを実行する。
(4)電源をオフする直前に予め/RESをロウレベルにし、それを感知してリフレッシュを実行する。
(3)電源をオンし、/RESをハイレベルにした後、リフレッシュを実行する。などが考えられる。
12 メモリアレイ
13 センスラッチ回路
14 逆変換論理回路
REG1,REG2 レジスタ
XDCR Xアドレスデコーダ
WDRY ワードドライブ回路
LOGS 論理選択回路
VOLS 電圧選択回路
SA センスアンプ
BL ビット線
WL ワード線
MC メモリセル
A "11"データのメモリセル(しきい値約5V)
B "10"データのメモリセル(しきい値約3.6V)
C "10"データのメモリセル(しきい値約3.2V)
Claims (17)
- データの消去状態を示す消去レベルと、この消去レベルと異なる第1記録レベルと第2記録レベルとを含み、前記第1記録レベルは前記消去レベルと前記第2記録レベルとの間のレベルであり、これらのレベルに設定可能とされる不揮発性メモリセルがアレイ状に配列された不揮発性メモリセルアレイと、
少なくとも前記不揮発性メモリセルへのデータの書き込みを指示する書込コマンド、および不揮発性半導体記憶装置に書き込まれる書込データが入力される入力端子と、
前記不揮発性半導体記憶装置の外部からのアクセスが可能か否か示すレディービジー信号が出力される端子と、
前記書込コマンドおよび前記書込データの前記入力端子への入力に基づいて、前記書込データを保持するレジスタとを有し、
前記書込データの前記レジスタへの格納後に、前記レジスタに格納された前記書込データを変換して各記録レベルの書き込みを前記不揮発性メモリセルへ行い、
前記第2記録レベルを前記不揮発性メモリセルに書き込む際、前記消去レベルから前記第1記録レベルに遷移させる書き込みを前記不揮発性メモリセルに行ない、その後前記第1記録レベルから前記第2記録レベルに遷移させる書き込みを前記不揮発性メモリセルに行なう不揮発性半導体記憶装置と、
前記不揮発性半導体記憶装置とは別の半導体チップであって、前記不揮発性半導体記憶装置に、前記書込コマンドと前記書込データとを与え、前記不揮発性半導体記憶装置から、前記レディービジー信号を受けとるコントローラと、
を備える不揮発性メモリ装置。 - 前記第1記録レベルのデータを不揮発性メモリセルに書き込む際、前記消去レベルから前記第1記録レベルに遷移させる書き込みを、前記第2記録レベルを不揮発性メモリセルに書き込む際の前記消去レベルから前記第1記録レベルに遷移させる書き込みとともに行なう、請求項1に記載の不揮発性メモリ装置。
- データの消去状態を示す消去レベルと、この消去レベルと異なる第1記録レベルと第2記録レベルとを含み、前記第1記録レベルは前記消去レベルと前記第2記録レベルとの間のレベルであり、これらのレベルに設定可能とされる不揮発性メモリセルがアレイ状に配列された不揮発性メモリセルアレイと、
少なくとも前記不揮発性メモリセルへのデータの書き込みを指示する書込コマンド、および不揮発性半導体記憶装置に書き込まれる書込データが入力される入力端子と、
前記不揮発性半導体記憶装置の外部からのアクセスが可能か否か示すレディービジー信号が出力される端子とを有し、
前記書込コマンドおよび前記書込データの前記入力端子への入力に基づいて、前記書込データを保持するレジスタとを有し、
前記書込データの前記レジスタへの格納後に、前記レジスタに格納された前記書込データを変換して各記録レベルの書き込みを前記不揮発性メモリセルへ行い、
前記第1記録レベルを前記不揮発性メモリセルに書き込む際、前記消去レベルから前記第1記録レベルに遷移させる第1の書き込みを前記不揮発性メモリに行ない、
前記第2記録レベルを前記不揮発性メモリセルに書き込む際、前記消去レベルから前記第2記録レベルに遷移させる第2の書き込みを前記不揮発性メモリセルに行ない、前記第2記録レベルが書き込まれる不揮発性メモリセルには、前記第1の書き込みは行なわない不揮発性半導体記憶装置と、
前記不揮発性半導体記憶装置とは別の半導体チップであって、前記不揮発性半導体記憶装置に、前記書込コマンドと前記書込データとを与え、前記不揮発性半導体記憶装置から、前記レディービジー信号を受けとるコントローラと、
を備える不揮発性メモリ装置。 - 前記不揮発性半導体記憶装置は、前記書込データを前記消去レベル、前記第1記憶レベルおよび前記第2記録レベルのいずれかのレベルに対応するデータにデータ変換する書込データ変換論理回路を備える、請求項1から3のいずれかに記載の不揮発性メモリ装置。
- 前記不揮発性メモリセルは、それぞれフローティングゲートとコントロールゲートとを有するトランジスタを含み、このフローティングゲートの電荷に応じて前記トランジスタのしきい値電圧が変化し、前記消去レベル、前記第1記録レベル、前記第2記録レベルのそれぞれに設定可能であり、
前記不揮発性半導体記憶装置は、前記複数の不揮発性メモリセルの記録レベルを電気的に一括して消去レベルに設定可能なフラッシュメモリであり、前記一括して消去レベルにされた前記不揮発性メモリセルに対し、前記各記録レベルの書き込みが行なわれる、請求項1から4のいずれかに記載の不揮発性メモリ装置。 - データが消去された状態を示す消去レベルと、データが書き込まれた状態を示す第1記録レベルと第2記録レベルとを含み、前記第1記録レベルは前記消去レベルと前記第2記録レベルとの間のレベルであり、これらのレベルに設定可能とされる不揮発性メモリセルがアレイ状に配列された不揮発性メモリセルアレイと、
少なくとも前記不揮発性メモリセルへのデータの書き込みを指示する書込コマンド、および不揮発性半導体記憶装置に与えられるバイナリの書込データが入力される入力端子と、
前記不揮発性半導体記憶装置へのアクセスが可能か否かの状態を示すレディービジー信号が出力される端子と、
前記書込コマンドおよび前記バイナリの書込データの前記入力端子への入力に基づいて、前記バイナリの書込データを保持するレジスタとを有し、
前記バイナリの書込データを前記レジスタへ取り込み、前記レジスタに取り込まれた前記バイナリの書込データを変換して、前記消去レベルにされた前記不揮発性メモリセルに対し、各記録レベルの書き込みを行い、
前記第2記録レベルを前記不揮発性メモリセルに書き込む際、前記消去レベルから前記第1記録レベルに遷移させる書き込みを前記不揮発性メモリセルに行ない、その後前記第1記録レベルから前記第2記録レベルに遷移させる書き込みを前記不揮発性メモリセルに行なう不揮発性半導体記憶装置と、
前記不揮発性半導体記憶装置とは別の半導体チップであって、前記不揮発性半導体記憶装置に、前記書込コマンドと前記バイナリの書込データとを与え、前記不揮発性半導体記憶装置から、前記レディービジー信号を受けとることが可能なコントローラと、
を備える不揮発性メモリ装置。 - 前記第1記録レベルのデータを不揮発性メモリセルに書き込む際、前記消去レベルから前記第1記録レベルに遷移させる書き込みを、前記第2記録レベルを不揮発性メモリセルに書き込む際の前記消去レベルから前記第1記録レベルに遷移させる書き込みと合わせて行なう、請求項6に記載の不揮発性メモリ装置。
- データが消去された状態を示す消去レベルと、データが書き込まれた状態を示す第1記録レベルと第2記録レベルとを含み、前記第1記録レベルは前記消去レベルと前記第2記録レベルとの間のレベルであり、これらのレベルに設定可能とされる不揮発性メモリセルがアレイ状に配列された不揮発性メモリセルアレイと、
少なくとも前記不揮発性メモリセルへのデータの書き込みを指示する書込コマンド、および不揮発性半導体記憶装置に与えられるバイナリの書込データが入力される入力端子と、
前記不揮発性半導体記憶装置へのアクセスが可能か否かの状態を示すレディービジー信号が出力される端子と、
前記書込コマンドおよび前記バイナリの書込データの前記入力端子への入力に基づいて、前記バイナリの書込データを保持するレジスタとを有し、
前記バイナリの書込データを前記レジスタへ取り込み、前記レジスタに取り込まれた前記バイナリの書込データを変換して、前記消去レベルにされた前記不揮発性メモリセルに対し、各記録レベルの書き込みを行い、
前記第1記録レベルを前記不揮発性メモリセルに書き込む際、前記消去レベルから前記第1記録レベルに遷移させる第1の書き込みを前記不揮発性メモリに行ない、
前記第2記録レベルを前記不揮発性メモリセルに書き込む際、前記消去レベルから前記第2記録レベルに遷移させる第2の書き込みを前記不揮発性メモリセルに行ない、
前記第1の書き込みと前記第2の書き込みとは別のステップで行なわれる、不揮発性半導体記憶装置と、
前記不揮発性半導体記憶装置とは別の半導体チップであって、前記不揮発性半導体記憶装置に、前記書込コマンドと前記バイナリの書込データとを与え、前記不揮発性半導体記憶装置から、前記レディービジー信号を受けとることが可能なコントローラと、
を備える不揮発性メモリ装置。 - 前記不揮発性半導体記憶装置は、前記バイナリの書込データを前記消去レベル、前記第1記憶レベルおよび前記第2記録レベルのいずれかのレベルに対応するデータにデータ変換する書込データ変換論理回路を備える、請求項6から8のいずれかに記載の不揮発性メモリ装置。
- 前記不揮発性メモリセルは、それぞれフローティングゲートとコントロールゲートとを有するトランジスタを含み、このフローティングゲートの電荷に応じて前記トランジスタのしきい値電圧が変化し、前記消去レベル、前記第1記録レベル、前記第2記録レベルのそれぞれに設定可能とされ、
前記不揮発性半導体記憶装置は、前記複数の不揮発性メモリセルの記録レベルを電気的に一括して消去レベルに設定可能なフラッシュメモリである、請求項6から9のいずれかに記載の不揮発性メモリ装置。 - 不揮発性半導体記憶装置とコントローラとを備える不揮発性メモリ装置であって、
前記不揮発性半導体記憶装置は、
不揮発性メモリセルがアレイ状に配列された不揮発性メモリセルアレイと、
前記不揮発性半導体記憶装置へのデータの書き込みを指示する書込コマンド、および前記不揮発性半導体記憶装置に転送される書き込みのバイナリデータが入力される入力部と、
前記不揮発性半導体記憶装置の外部からのアクセスが可能か否か示すレディービジー信号が出力される出力部と、
前記書込コマンドおよび前記バイナリデータの入力部への入力に基づいて、前記バイナリデータを保持するレジスタとを有し、
前記バイナリデータを前記レジスタへ取り込み、前記レジスタに取り込まれた前記バイナリデータを変換して各記録レベルの書き込みを不揮発性メモリセル行い、
記憶データが消去状態にある消去レベルの不揮発性メモリセルを、この消去レベルから順次離れるレベルとなる第1記録レベル、第2記録レベルのいずれかのレベルに前記バイナリデータに応じて設定可能であり、
前記第2記録レベルを前記不揮発性メモリセルに設定する場合、前記消去レベルから前記第1記録レベルに移す書き込みを前記不揮発性メモリセルに行ない、その後前記第1記録レベルから前記第2記録レベルに移す書き込みを前記不揮発性メモリセルに行うものであり、
前記コントローラは、
前記不揮発性半導体記憶装置とは別の半導体チップであって、前記不揮発性半導体記憶装置に、前記書込コマンドと前記バイナリデータとを与え、前記不揮発性半導体記憶装置から、前記不揮発性半導体記憶装置の動作状態に応じて前記レディービジー信号を受けとるものである、不揮発性メモリ装置。 - 前記第1記録レベルのデータを不揮発性メモリセルに設定する場合、前記消去レベルから前記第1記録レベルに移す書き込みを、前記第2記録レベルを不揮発性メモリセルに設定する場合の前記消去レベルから前記第1記録レベルに移す書き込みと並行して行なう、
請求項11に記載の不揮発性メモリ装置。 - 不揮発性半導体記憶装置とコントローラとを備える不揮発性メモリ装置であって、
前記不揮発性半導体記憶装置は、
不揮発性メモリセルがアレイ状に配列された不揮発性メモリセルアレイと、
前記不揮発性半導体記憶装置へのデータの書き込みを指示する書込コマンド、および前記不揮発性半導体記憶装置に転送される書き込みのバイナリデータが入力される入力部と、
前記不揮発性半導体記憶装置の外部からのアクセスが可能か否か示すレディービジー信号が出力される出力部と、
前記書込コマンドおよび前記バイナリデータの入力部への入力に基づいて、前記バイナリデータを保持するレジスタとを有し、
前記バイナリデータを前記レジスタへ取り込み、前記レジスタに取り込まれた前記バイナリデータを変換して各記録レベルの書き込みを不揮発性メモリセル行い、
記憶データが消去状態にある消去レベルの不揮発性メモリセルを、この消去レベルから順次離れるレベルとなる第1記録レベル、第2記録レベルのいずれかのレベルに前記バイナリデータに応じて設定可能であり、
前記第1記録レベルを対応の不揮発性メモリセルに設定する場合、前記消去レベルから前記第1記録レベルに移す書き込みを前記不揮発性メモリに行ない、
前記第2記録レベルを対応の不揮発性メモリセルに設定する場合、対応の不揮発性メモリセルに対し、前記消去レベルから前記第1記録レベルに移す書き込みステップを経ず、前記消去レベルから前記第2記録レベルに移す書き込みを行うものであり、
前記コントローラは、
前記不揮発性半導体記憶装置とは別の半導体チップであって、前記不揮発性半導体記憶装置に、前記書込コマンドと前記バイナリデータとを与え、前記不揮発性半導体記憶装置から、前記レディービジー信号を受けとるものである、不揮発性メモリ装置。 - 前記不揮発性半導体記憶装置は、前記バイナリデータを前記消去レベル、前記第1記憶レベルおよび前記第2記録レベルのいずれかのレベルに対応するデータにデータ変換可能な書込データ変換論理回路を備える、請求項11から13のいずれかに記載の不揮発性メモリ装置。
- 前記不揮発性メモリセルは、それぞれフローティングゲートとコントロールゲートとを有するメモリセルトランジスタを含み、このフローティングゲートに蓄積された電荷量に応じて前記メモリセルトランジスタのしきい値電圧が変化することで、前記消去レベル、前記第1記録レベル、前記第2記録レベルのそれぞれのレベルに設定可能とされ、
前記不揮発性半導体記憶装置は、前記複数の不揮発性メモリセルの記録レベルを電気的に一括して消去レベルに設定可能なフラッシュメモリであり、前記一括して消去レベルにされた前記不揮発性メモリセルに対し、前記各記録レベルの書き込みが行なわれる、請求項11から14のいずれかに記載の不揮発性メモリ装置。 - 不揮発性半導体記憶装置とコントローラとを備える不揮発性メモリ装置であって、
前記不揮発性半導体記憶装置は、
データの消去状態を示す消去レベルと、この消去レベルと異なる第1記録レベルと第2記録レベルとを含み、前記第1記録レベルは前記消去レベルと前記第2記録レベルとの間のレベルであり、これらのレベルに設定可能とされる不揮発性メモリセルがアレイ状に配列された不揮発性メモリセルアレイと、
前記不揮発性メモリセルへのデータの書き込みを指示する書込コマンド、および不揮発性半導体記憶装置に書き込まれる2値の書込データが入力される入力端子と、
前記不揮発性半導体記憶装置の外部からのアクセスが可能か否か示すレディービジー信号が出力される端子と、
前記書込コマンドおよび前記2値の書込データの前記入力端子への入力に基づいて、前記2値の書込データを保持するレジスタとを有し、
前記2値の書込データを前記レジスタに取り込み、前記レジスタに取り込まれた前記2値の書込データを変換して各記録レベルの書き込みを前記不揮発性メモリセルへ行い、
前記第2記録レベルを前記不揮発性メモリセルに書き込む際、前記消去レベルから前記第1記録レベルに遷移させる書き込みを前記不揮発性メモリに行ない、その後前記第1記録レベルから前記第2記録レベルに遷移させる書き込みを前記不揮発性メモリに行なう第1の書込みもしくは、
前記消去レベルから前記第1記録レベルに遷移させる書き込みステップを経ず、前記消去レベルから前記第2記録レベルに遷移させる書き込みを行う第2の書込みのいずれかを行うものであり、
前記コントローラは、
前記不揮発性半導体記憶装置とは別の半導体チップであって、前記不揮発性半導体記憶装置に、前記書込コマンドと前記2値の書込データとを与え、前記不揮発性半導体記憶装置から、前記レディービジー信号を受けとるものである、不揮発性メモリ装置。 - 前記第1の書込みが行なわれる不揮発性半導体装置の場合、前記第1記録レベルのデータを不揮発性メモリセルに書き込む際、前記消去レベルから前記第1記録レベルに遷移させる書き込みを、前記第2記録レベルを不揮発性メモリセルに書き込む際の前記消去レベルから前記第1記録レベルに遷移させる書き込みとともに行なう、請求項16に記載の不揮発性メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113845A JP3916082B2 (ja) | 2004-04-08 | 2004-04-08 | 不揮発性メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113845A JP3916082B2 (ja) | 2004-04-08 | 2004-04-08 | 不揮発性メモリ装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002319822A Division JP2003196990A (ja) | 2002-11-01 | 2002-11-01 | 半導体不揮発性メモリ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004220774A JP2004220774A (ja) | 2004-08-05 |
JP2004220774A5 JP2004220774A5 (ja) | 2006-03-02 |
JP3916082B2 true JP3916082B2 (ja) | 2007-05-16 |
Family
ID=32906322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004113845A Expired - Lifetime JP3916082B2 (ja) | 2004-04-08 | 2004-04-08 | 不揮発性メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3916082B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006092744A (ja) * | 2005-12-21 | 2006-04-06 | Renesas Technology Corp | 不揮発性メモリ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10878920B2 (en) * | 2018-03-21 | 2020-12-29 | SK Hynix Inc. | Memory controller and memory system having the same |
-
2004
- 2004-04-08 JP JP2004113845A patent/JP3916082B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006092744A (ja) * | 2005-12-21 | 2006-04-06 | Renesas Technology Corp | 不揮発性メモリ |
Also Published As
Publication number | Publication date |
---|---|
JP2004220774A (ja) | 2004-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4987904B2 (ja) | 不揮発性メモリ | |
JP2923643B2 (ja) | 多値メモリの記録方法および半導体記憶装置 | |
JP3800466B2 (ja) | 半導体記憶装置 | |
JP4739940B2 (ja) | 不揮発性メモリ | |
JP3916082B2 (ja) | 不揮発性メモリ装置 | |
JP3916081B2 (ja) | 不揮発性メモリ装置 | |
JP2844393B2 (ja) | 不揮発性記憶装置のリフレッシュ方法 | |
JP5179612B6 (ja) | 不揮発性メモリ装置 | |
JPH1173789A (ja) | 半導体不揮発性メモリ | |
JP2003196990A (ja) | 半導体不揮発性メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |