JP4739940B2 - 不揮発性メモリ - Google Patents
不揮発性メモリ Download PDFInfo
- Publication number
- JP4739940B2 JP4739940B2 JP2005368275A JP2005368275A JP4739940B2 JP 4739940 B2 JP4739940 B2 JP 4739940B2 JP 2005368275 A JP2005368275 A JP 2005368275A JP 2005368275 A JP2005368275 A JP 2005368275A JP 4739940 B2 JP4739940 B2 JP 4739940B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- nonvolatile memory
- threshold voltage
- command
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
この発明の他の目的は、しきい値のばらつき分布形状を急峻化させる方法およびこれによって低電圧での安定した動作が可能な不揮発性記憶装置を提供することにある。
この発明の前記ならびにほかの目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
(1)しきい値に応じて情報を記憶するようにされたメモリセル(記憶素子)を備えた不揮発性記憶装置において、データ書き込み時には複数ビットのデータをデータ変換論理回路によりそのビットの組合せに応じたデータ(多値データ)に変換して、変換されたデータをメモリアレイのビット線に接続されたラッチ回路に順次転送し、該ラッチ回路に保持されたデータに応じて書き込みパルスを生成して選択状態のメモリセルに印加することで、多値データに対応したしきい値を有する状態にさせるとともに、データ読み出し時には読み出し電圧をそれぞれのしきい値の中間に変化させてメモリセルの状態を読み出して多値データを記憶するレジスタに転送させて保持させ、該レジスタに記憶された多値データに基づいて逆データ変換論理回路により元のデータを復元させるようにしたものである。
(2)メモリアレイ内のメモリセルに対して弱い消去動作を実行した後、ワード線を読み出しレベルよりも低くかつベリファイレベルよりも高いしきい値を有するメモリセルを検出して該メモリセルのしきい値がベリファイ電圧よりも低い値になるように書込みを実行することで、各入力データに対応して書き込まれたメモリセルのしきい値電圧のばらつき分布形状の広がりを狭くするようにしたものである。
すなわち、回路の規模の増大を最少に抑え、かつ短時間で高精度の書込み、読み出し、消去動作が可能な多値記憶型不揮発性記憶装置を実現することができるとともに、記憶素子のしきい値ばらつき分布形状を急峻化させ低電圧での安定した動作が可能な不揮発性記憶装置を実現することができる。
先ず、書込みに先立ち、すべてのメモリセルに対して一括消去が行なわれる。これによって、すべてのメモリセルは、最も高いしきい値(約5V)有するようにされ、書き込みデータとして"11"を記憶した状態となる(図3(1))。一括消去は、図13に示すように、ワード線を立ち上げてメモリセルのコントロールゲートCGに10V、ビット線を介してドレインに0V、基板(半導体領域pwell)に−5Vの電圧を印加して、フローティングゲートFGに電子を注入することにより行なう。上記一括消去は、外部CPUから消去を指令する消去コマンドがコマンドレジスタ16に書き込まれることにより実行される。
(1)当該フラッシュメモリがスタンバイ状態(/RESがハイレベル)にあり一定回数の書込み/消去、読み出し動作が完了後にリフレッシュ動作を実行する。(2)リセット時にリセット信号(/RES)が活性化されると直後にリフレッシュを実行する。
(3)スタンバイ状態から/RESをロウレベルにすることによりリセット状態になった直後にリフレッシュを実行する。
(4)電源をオフする直前に予め/RESをロウレベルにし、それを感知してリフレッシュを実行する。
(3)電源をオンし、/RESをハイレベルにした後、リフレッシュを実行する。などが考えられる。
12 メモリアレイ
13 センスラッチ回路
14 逆変換論理回路
REG1,REG2 レジスタ
XDCR Xアドレスデコーダ
WDRY ワードドライブ回路
LOGS 論理選択回路
VOLS 電圧選択回路
SA センスアンプ
BL ビット線
WL ワード線
MC メモリセル
A "11"データのメモリセル(しきい値約5V)
B "10"データのメモリセル(しきい値約3.6V)
C "10"データのメモリセル(しきい値約3.2V)
Claims (15)
- 不揮発性メモリ装置であって、
クロック端子とコマンド端子と他の端子とを含む複数の端子と、
クロック生成器と、
データバッファと、
3値以上の記憶状態を保持し得る複数の不揮発性メモリセル
とを備え、
前記クロック端子が、第1のクロック信号を受け取ることが可能であり、
読み出しコマンドとプログラムコマンドとを含むコマンドを、前記コマンド端子が、受け取ることが可能であり、
前記クロック生成器が、第2のクロック信号を生成し、
前記コマンド端子から受け取った前記読み出しコマンドに応答する動作において、前記不揮発性メモリ装置が、前記不揮発性メモリセルのうちの幾つかからデータを読み出すことが可能であり、前記データバッファ内に一部の読み出しデータを格納し、該格納されたデータを含む該読み出しデータを逆変換論理回路によって逆変換し、該逆変換されたデータを前記データバッファ内に格納し、及び、前記第1のクロック信号に応答して前記不揮発性メモリ装置の外部に、前記データバッファ内に格納された該データを、前記コマンド端子を除く前記他の端子を介して出力し、
前記コマンド端子から受け取った前記プログラムコマンドに応答する動作において、前記不揮発性メモリ装置が、前記第1のクロック信号に応答して前記不揮発性メモリ装置の外部からのデータを、前記コマンド端子を除く前記他の端子を介して前記データバッファ内に受け取り、データ変換論理回路によって、前記データバッファからのデータを前記不揮発性メモリセル内へ書き込まれる3値以上の値に対応するデータに変換し、及び、前記不揮発性メモリセルのうちの幾つかへと、該変換されたデータを書き込むことが可能であり、及び、
前記不揮発性メモリセルのうちの幾つかへとデータを書き込むことが、前記第2のクロック信号を用いて実施され、
前記不揮発性メモリセルに対するデータの書き込みが、前記第2のクロック信号を用いて実施されることは、該データの各ビット信号を、該第2のクロック信号により1ビットずつ打ち抜いてシリアルに転送させることによって、該データを該不揮発性メモリセルに書き込むことを含むことからなる、不揮発性メモリ装置。 - 前記プログラムコマンドの前記動作が、前記不揮発性メモリセルの各々が、データを書き込むことを完了したか否かの検証を行うためのベリファイ動作を含む、請求項1に記載の不揮発性メモリ装置。
- 前記不揮発性メモリセルの各々が、複数の閾値電圧範囲のうちの任意の1つの中のある閾値電圧を有しており、
消去状態を示す閾値電圧範囲と、対応するプログラム状態を各々が示す複数の閾値電圧範囲とを、前記閾値電圧範囲が含み、
データに従って、1つの不揮発性メモリセルの前記閾値電圧を、前記プログラム状態を示す前記閾値電圧範囲のうちの1つの範囲内において移動させることと、前記不揮発性メモリセルのうちの幾つかのうちの残りのメモリセルの前記閾値電圧を、前記プログラムコマンドに応答する前記動作において、維持することとを、前記不揮発性メモリ装置が制御することからなる、請求項2に記載の不揮発性メモリ装置。 - 前記コマンドが、消去コマンドを更に含み、
前記コマンド端子から受け取った前記消去コマンドに応答する動作において、前記不揮発性メモリ装置が、前記不揮発性メモリセルのうちの幾つかの中に格納されたデータを消去し、
前記消去コマンドに応答する前記動作において、不揮発性メモリセルのうちの幾つかの前記閾値電圧を、前記消去状態を示す前記閾値電圧範囲内において移動させることを、前記不揮発性メモリ装置が制御することかなる、請求項3に記載の不揮発性メモリ装置。 - 前記不揮発性メモリセルの各々が、複数の閾値電圧範囲のうちの任意の1つの中のある閾値電圧を有しており、
消去状態を示す閾値電圧範囲と、プログラム状態を示す閾値電圧範囲とを、前記閾値電圧範囲が含み、
1つの不揮発性メモリセルの前記閾値電圧を、前記プログラム状態を示す前記閾値電圧範囲内において移動させることと、前記プログラムコマンドに応答する前記動作において、前記不揮発性メモリセルのうちの幾つかのうちの残りのメモリセルの前記閾値電圧を、前記消去状態を示す閾値電圧範囲内に維持することとを、前記不揮発性メモリ装置が制御することからなる、請求項2に記載の不揮発性メモリ装置。 - 前記コマンドが、消去コマンドを更に含み、
前記コマンド端子から受け取った前記消去コマンドに応答する動作において、前記不揮発性メモリ装置が、前記不揮発性メモリセルのうちの幾つかの中に格納されたデータを消去し、
前記消去コマンドに応答する前記動作において、前記不揮発性メモリセルのうちの幾つかの前記閾値電圧を、前記消去状態を示す前記閾値電圧範囲内において移動させることを、前記不揮発性メモリ装置が制御することからなる、請求項5に記載の不揮発性メモリ装置。 - ある回路
を更に備え、
前記読み出しコマンドに応答する前記動作において、前記消去状態を示す閾値電圧範囲内であるか或いは前記プログラム状態を示す閾値電圧範囲内であるかどうかという、前記不揮発性メモリセルの閾値電圧に従って、データの状態を前記回路が検知することからなる、請求項6に記載の不揮発性メモリ装置。 - 前記他の端子が、データ端子であり、
前記プログラムコマンドに応答する前記動作において、前記データ端子が、データを受け取ることが可能であり、
前記読み出しコマンドに応答する前記動作において、前記データ端子が、データを出力することが可能であることからなる、請求項7に記載の不揮発性メモリ装置。 - 不揮発性メモリ装置であって、
クロック生成器と、
データバッファと、
クロック端子と、
データ端子と、
コマンド端子と、
3値以上の記憶状態を保持し得る複数の不揮発性メモリセル
とを備え、
前記クロック端子が、第1のクロック信号を受け取ることが可能であり、
前記データ端子は、前記第1のクロック信号に応答してデータを受け取ることが可能であり、前記第1のクロック信号に応答してデータを出力することが可能であり、
前記コマンド端子は、読み出しコマンドとプログラムコマンドとを含むコマンドを受け取ることが可能であり、
前記クロック生成器が、第2のクロック信号を生成し、
前記コマンド端子から受け取った前記読み出しコマンドに応答する動作において、前記不揮発性メモリ装置が、前記不揮発性メモリセルのうちの幾つかからデータを読み出すことが可能であり、前記データバッファ内に一部の読み出しデータを格納し、該格納されたデータを含む該読み出しデータを逆変換論理回路によって逆変換し、該逆変換されたデータを前記データバッファ内に格納し、前記不揮発性メモリ装置の外部に、前記データバッファ内に格納された該データを、前記データ端子を介してシリアルに出力し、
前記コマンド端子から受け取った前記プログラムコマンドに応答する動作において、前記不揮発性メモリ装置が、前記不揮発性メモリ装置の外部からのデータを、前記データ端子を介して前記データバッファ内にシリアルに受け取り、データ変換論理回路によって、該データバッファからのデータを前記不揮発性メモリセル内へ書き込まれる3値以上の値に対応するデータに変換し、及び、前記不揮発性メモリセルのうちの幾つかへと、該変換されたデータを書き込むことが可能であり、
前記不揮発性メモリセルのうちの幾つかへとデータを書き込むことが、前記第2のクロック信号を用いて実施され、
前記不揮発性メモリセルに対するデータの書き込みが、前記第2のクロック信号を用いて実施されることは、該データの各ビット信号を、該第2のクロック信号により1ビットずつ打ち抜いてシリアルに転送させることによって、該データを該不揮発性メモリセルに書き込むことを含むことからなる、不揮発性メモリ装置。 - 前記プログラムコマンドに応答する前記動作が、前記不揮発性メモリセルの幾つかの各々が、データを書き込むことを完了したか否かの検証を行うためのベリファイ動作を含む、請求項9に記載の不揮発性メモリ装置。
- 前記不揮発性メモリセルの各々が、複数の閾値電圧範囲のうちの任意の1つの中のある閾値電圧を有しており、
消去状態を示す閾値電圧範囲と、プログラム状態を示す閾値電圧範囲とを、前記閾値電圧範囲が含み、
1つの不揮発性メモリセルの前記閾値電圧を、前記プログラム状態を示す前記閾値電圧範囲内において移動させることと、前記プログラムコマンドに応答する前記動作において、前記不揮発性メモリセルのうちの幾つかのうちの残りのメモリセルの前記閾値電圧を、前記消去状態示す閾値電圧範囲内において、維持することとを、前記不揮発性メモリ装置が制御することからなる、請求項10に記載の不揮発性メモリ装置。 - 前記コマンドが、消去コマンドを更に含み、
前記消去コマンドに応答する動作において、前記不揮発性メモリ装置が、前記不揮発性メモリセルのうちの幾つかの中に格納されたデータを消去し、
前記消去コマンドに応答する前記動作において、前記不揮発性メモリセルのうちの幾つかの前記閾値電圧を、前記消去状態を示す前記閾値電圧範囲内において移動させることを、前記不揮発性メモリ装置が制御することかなる、請求項11に記載の不揮発性メモリ装置。 - ある回路
を更に備え、
前記読み出しコマンドに応答する前記動作において、前記消去状態を示す閾値電圧範囲内であるか或いは前記プログラム状態を示す閾値電圧範囲であるかどうかという、前記不揮発性メモリセルの閾値電圧に従って、データの状態を前記回路が検知することからなる、請求項12に記載の不揮発性メモリ装置。 - 前記不揮発性メモリセルの各々が、複数の閾値電圧範囲のうちの任意の1つの中のある閾値電圧を有しており、
消去状態を示す閾値電圧範囲と、対応するプログラム状態を各々が示す複数の閾値電圧範囲とを、前記閾値電圧範囲が含み、
データに従って、1つの前記不揮発性メモリセルの前記閾値電圧を、前記プログラム状態を示す前記閾値電圧範囲内において移動させることと、前記不揮発性メモリセルのうちの幾つかのうちの残りのメモリセルの前記閾値電圧を、前記プログラムコマンドに応答する前記動作において、維持することとを、前記不揮発性メモリ装置が制御することからなる、請求項10に記載の不揮発性メモリ装置。 - 前記コマンドが、消去コマンドを更に含み、
前記コマンド端子から受け取った前記消去コマンドに応答する動作において、前記不揮発性メモリ装置が、前記不揮発性メモリセルのうちの幾つかの中に格納されたデータを消去し、
前記消去コマンドに応答する前記動作において、不揮発性メモリセルのうちの幾つかの前記閾値電圧を、前記消去状態を示す前記閾値電圧範囲内において移動させることを、前記不揮発性メモリ装置が制御することからなる、請求項14に記載の不揮発性メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005368275A JP4739940B2 (ja) | 2005-12-21 | 2005-12-21 | 不揮発性メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005368275A JP4739940B2 (ja) | 2005-12-21 | 2005-12-21 | 不揮発性メモリ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18233398A Division JP3800466B2 (ja) | 1998-06-29 | 1998-06-29 | 半導体記憶装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008121277A Division JP4740283B2 (ja) | 1995-01-31 | 2008-05-07 | 不揮発性メモリ装置 |
JP2009098040A Division JP4987904B2 (ja) | 1995-01-31 | 2009-04-14 | 不揮発性メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006092744A JP2006092744A (ja) | 2006-04-06 |
JP4739940B2 true JP4739940B2 (ja) | 2011-08-03 |
Family
ID=36233551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005368275A Expired - Lifetime JP4739940B2 (ja) | 2005-12-21 | 2005-12-21 | 不揮発性メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4739940B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10403358B2 (en) | 2017-09-08 | 2019-09-03 | Toshiba Memory Corporation | Semiconductor memory device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4491000B2 (ja) | 2007-08-17 | 2010-06-30 | 株式会社東芝 | メモリシステム |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3156966B2 (ja) * | 1988-09-30 | 2001-04-16 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
JPH0390952A (ja) * | 1989-09-01 | 1991-04-16 | Asahi Optical Co Ltd | 回路間のデータ通信方法および記憶装置 |
JPH0457294A (ja) * | 1990-06-22 | 1992-02-25 | Ricoh Co Ltd | プログラム可能な不揮発性半導体メモリ装置 |
JP3408552B2 (ja) * | 1991-02-11 | 2003-05-19 | インテル・コーポレーション | 不揮発性半導体メモリをプログラム及び消去する回路とその方法 |
JPH05174584A (ja) * | 1991-06-28 | 1993-07-13 | Sharp Corp | データ記憶装置 |
JPH0581145A (ja) * | 1991-07-30 | 1993-04-02 | Ishikawajima Harima Heavy Ind Co Ltd | Eepromへのデータ書き込み回路 |
JPH05166391A (ja) * | 1991-12-17 | 1993-07-02 | Mitsubishi Electric Corp | メモリ装置 |
JP3594626B2 (ja) * | 1993-03-04 | 2004-12-02 | 株式会社ルネサステクノロジ | 不揮発性メモリ装置 |
JP3581393B2 (ja) * | 1993-04-26 | 2004-10-27 | 新日本製鐵株式会社 | 不揮発性半導体記憶装置 |
JP3181454B2 (ja) * | 1993-12-13 | 2001-07-03 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5440505A (en) * | 1994-01-21 | 1995-08-08 | Intel Corporation | Method and circuitry for storing discrete amounts of charge in a single memory element |
JP3544222B2 (ja) * | 1994-03-18 | 2004-07-21 | 富士通株式会社 | 不揮発性半導体記憶装置 |
JP3980094B2 (ja) * | 1995-09-13 | 2007-09-19 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3916082B2 (ja) * | 2004-04-08 | 2007-05-16 | 株式会社ルネサステクノロジ | 不揮発性メモリ装置 |
-
2005
- 2005-12-21 JP JP2005368275A patent/JP4739940B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10403358B2 (en) | 2017-09-08 | 2019-09-03 | Toshiba Memory Corporation | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
JP2006092744A (ja) | 2006-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4740283B2 (ja) | 不揮発性メモリ装置 | |
JP2923643B2 (ja) | 多値メモリの記録方法および半導体記憶装置 | |
JP3800466B2 (ja) | 半導体記憶装置 | |
JP4739940B2 (ja) | 不揮発性メモリ | |
JP3916082B2 (ja) | 不揮発性メモリ装置 | |
JP3916081B2 (ja) | 不揮発性メモリ装置 | |
JP2844393B2 (ja) | 不揮発性記憶装置のリフレッシュ方法 | |
JP5179612B6 (ja) | 不揮発性メモリ装置 | |
JPH1173789A (ja) | 半導体不揮発性メモリ | |
JP2003196990A (ja) | 半導体不揮発性メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051221 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080418 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080418 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090114 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091007 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100107 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101008 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20101112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110428 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |