JPH0390952A

JPH0390952A - 回路間のデータ通信方法および記憶装置

Info

Publication number: JPH0390952A
Application number: JP1226525A
Authority: JP
Inventors: Masahiro Nakada; 中田　昌広
Original assignee: Asahi Kogaku Kogyo Co Ltd
Current assignee: Pentax Corp
Priority date: 1989-09-01
Filing date: 1989-09-01
Publication date: 1991-04-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「技術分野」本発明は、通信時間を短縮し得る回路間のデータ通信方
法および記憶装置に関する。

「従来技術およびその問題点」近年、カメラは自動化が進み、自動焦点（ＡＦ）装置、
自動露出（ＡＥ）装置を有するものが増えている。しか
し、例えばＡＦ装置の合焦精度を上げたり、ＡＰ処理を
高速で行おうとすると、ＣＣＤＱ数、情報量が増えて、
大きなメモリ容量が必要となるため、メモリ、演算、制
御の各機能をメインマイコンのみに持たせることは困難
になっている。

そこでこの問題を解消するべく、メモリの一部をメイン
マイコンから分離させ、メインマイコンとこのメモリ間
でシリアル通信を行ない、メインマイコンのみが担って
いた各機能を分散させて、処理効率を高めようとする通
信方法がある。この方法をとる場合メモリには、種々の
データ保存とプログラム修正を可能にしてカメラ機能の
向上を図るため、外部からのデータ書き換えができるＥ
”　ＦＲＯＭを使用するのが好ましい。

ところでこの通信方法では、データの読み込み時に、メ
インマイコン側からＥ２ＰＲＯＭ側へ向けて、「読出し
モード」に切換えるためのモード指定コードと、アドレ
スを指定するためのアドレス信号を必ず送らなければな
らない。そして、データをメインマイコンが取り込むと
きは、このコード、アドレス信号の送信に加え、データ
の取り込みをその都度確認し、該確認の後、次のアドレ
ス信号を２ＰＲＯＭ側に出力し、このアドレスに対応す
るデータを取り込まなくてはならない。

したがって、Ｅ２ＰＲＯＭを用いた通信方法が、処理効
率の向上を目的としているにも拘わらず、メインマイコ
ンが所望のデータを要求してがら受信するまでには多く
の時間がかがってしまう。特に、−度に複数のデータを
、Ｅ”　ＰＲＯＭから読み出したり、該Ｅ２ＰＲＯＭに
書き込む場合には、通信時間が長くなったり、通信が複
雑になる等の不具合が顕著となり、これに起因して、種
々の制御に作動遅れを生じる虞れがある。

「発明の目的」本発明は、上述のような課題を解消するためになされた
ものであり、データ通信に要する時間を短縮し得るデー
タ通信方法および記憶装置を得ることを目的とする。

「発明の概要」本発明は、情報伝達を行うべき２つの回路を接続し、一
方の回路からのアドレス信号に対応するデータを、他方
の回路から該一方の回路へ向けて出力する回路間のデー
タ通信方法において、他方の回路に、データを記憶する
記憶手段と；一方の回路から送られる“連続アドレス読
出コード”を識別するコード識別手段と；上記“連続ア
ドレス読出コード”に続くアドレス信号に基づき、該ア
ドレスに対応するデータ、および該アドレスから連続す
るアドレスに対応するデータを、上記記憶手段から連続
して出力させるデータ出力手段とを設け、一方の回路に
、他方の回路から所望数のデータを取り込んだとき、上
記データ出力手段によるデータ出力を停止させる出力停
止手段を設けたことを特徴とする回路間のデータ通信方
法。

本発明は、情報伝達を行うべき２つの回路を接続し、一
方の回路からのアドレス信号に対応するデータを、他方
の回路から該一方の回路へ向けて出力する回路間のデー
タ通信方法において、他方の回路に、データを記憶する
記憶手段と；一方の回路から送られる゛°任意アドレス
読出コード”を識別するコード識別手段と；上記“任意
アドレス読出コード”に続くアドレス信号に基づきそれ
ぞれのアドレス信号に対応するデータを、上記記憶手段
から出力させると同時に、別のアドレス信号を入力し得
るデータ出力手段を設けたことを特徴とする。

本発明は、情報伝達を行うべき２つの回路を接続し、一
方の回路からのアドレス信号に対応するアドレスデータ
を、他方の回路から該一方の回路へ向けて出力する回路
間のデータ通信方法において、他方の回路に、データを
記憶する記憶手段と；一方の回路から送られる“消去コ
ード”および“書込コード”を識別するコード識別手段
と；上記“消去コード”に続くアドレス信号に基づき該
アドレスに対応する上記記憶手段内のデータを消去する
データ消去手段と；該データの消去後、上記”書込コー
ド”が送られた場合、上記データを消去したアドレスに
データを書き込むデータ書込手段とを設けたことを特徴
とする。

本発明は、Ｅ２ＰＲＯＭと；入力ポートに入力される“
連続アドレス読出コード”を識別するコード識別手段と
：該°“連続アドレス読出コード”に続くアドレス信号
に基づき、該アドレスに対応するデータ、および該アド
レスから連続するアドレスに対応するデータを、上記Ｅ
”　ＰＲＯＭから連続して出力させるデータ出力手段と
；このデータ出力手段のデータ出力を停止する信号を受
けるべき出力停止用ポートと；を備えたことを特徴とす
る。

本発明は、Ｅ２ＰＲＯＭと；入力ポートに人力される”
任意アドレス読出コード”を識別するコード識別手段と
；上記“任意アドレス読出コード”に続くアドレス信号
に基づきそれぞれのアドレス信号に対応するデータを、
上記Ｅ”　ＰＲＯＭから出力させると同時に、別のアド
レス信号を入力し得るデータ出力手段と；このデータ出
力手段のデータ出力を停止する信号を受けるべき出力停
止用ポートと；を備えたことを特徴とする。

本発明は、Ｅ２ＰＲＯＭと；入力ポートに入力される“
消去コード”および”書込コード”を識別するコード識
別手段と；上記“消去コード”に続くアドレス信号に基
づき該アドレスに対応するＥ２ＰＲＯＭ内のデータを消
去するデータ消去手段と；該データの消去後、上記”書
込コード”を受信したとき、上記データを消去したアド
レスにデータを書き込むデータ書込手段と；を備えたこ
とを特徴とする。

「実施例の説明」以下、図示実施例について本発明を説明する。

カメラには、メインマイコンｌと、このマイコン１とデ
ータ通信を行なうべきＥ２ＰＲＯＭ５が搭載されている
。これらメインマイコン１およびＥ２ＰＲＯＭ５のハー
ド構成を、第１図に示す。

メインマイコン１には、Ｅ’　ＰＲＯＭ５を中心とする
回路２が複数の通信ラインにより接続されている。この
回路２には、５ｒｐｏシフトレジスタ３、カウンタ４、
Ｅ”　ＰＲＯＭ５、デコーダ回路６、切換回路７、ＰＩ
ＳＯシフトレジスタ８が内蔵されている。

５ＩＰＯシフトレジスタ３とカウンタ４はアドレスバス
９を介して接続されており、該５ＩＰＯシフトレジスタ
３とデコーダ回路６は、アドレスバス１０を介して接続
されている。デコーダ回路６と切換回路７は信号線１１
．１３を介して接続され、かつ切換回路７とＥ”　ＰＲ
ＯＭ５は信号線１４を介して接続されている。また、切
換回路７は信号線１５を介してｐｒｓｏシフトレジスタ
８に接続されており、Ｅ”　ＰＲＯＭ５とＰＩＳＯシフ
トレジスタ８はデータバス２０を介して接続されている
。

上記Ｅ”　ＰＲＯＭ５は、読み出し、書き込みが可能な
ＲＯＭであり、回路内部に発生する電気信号により、書
き込まれているデータを任意に消去することができる。

５ＩＰＯシフトレジスタ３は、メインマイコン１からＳ
Ｉを介して入力される８ビツトのシリアルデータを、８
ビツトのパラレルデータに変換する。

デコーダ回路６は、「連続アドレス読出モード」を意味
する第１のコード、「任意アドレス読出モード」を意味
する第２のコード、「消去モード」を意味する第３のコ
ード、「書込モード」を意味する第４のコードが入力さ
れたとき、これをラッチする。そして、デコーダ回路６
は、送られてくるデータの下位３ビツトをチエツクし、
このチエツクにより、第１〜第４のコードを識別する。

切換回路７は、第１のコード入力時、メインマイコン１
から送られるコードをデコーダ回路６がラッチした際、
このコードに続く入力をアドレス信号に切り換え、さら
に次のアドレス信号を入力し得る状態にモードを切換え
る。また切換回路７は、第２のコード入力時には、デー
タなＰＩＳＯシフトレジスタ８にてラッチするまで第１
のコード入力時と同様に動作するが、このＰＩＳＯシフ
トレジスタ８によるデータラッチ後は、再びアドレス入
力に切り換える。これにより、現在のアドレスデータの
出力と同時に、次なるアドレス信号が取り込まれる。し
たがって、第２のコード入力時は、任意のアドレス信号
を続けて取り込んで、これらのアドレスに対応するデー
タを、出力すると同時に次のものをラッチして、繰り返
し出力することができる。

ＰＩＳＯシフトレジスタ８は、切換回路７がアドレス信
号をラッチした際、Ｅ２ＰＲＯＭ５内のこの信号に対応
するアドレスに書き込まれたデータをラッチし、そして
ＳＯからメインマイコンｌへ出力する。

カウンタ４は、第１のコードの入力時、切換回路７に基
づきＰＩＳＯシフトレジスタ８が最初のアドレス信号に
対応するデータをラッチしたとき、該アドレス信号をカ
ウントアツプし、以後、ダミーのデータが人力される度
にアドレスをカウントアツプして、第１のコード入力に
よる「連続アドレス読出モード」を実現する。カウンタ
４は、第２のコードの入力時には、カウントアツプしな
い、。

カメラの未使用時、メインマイコンｌはクロックを停止
したスタンバイ状態に入っている。この状態から例えば
測光スイッチをＯＮすると、メインマイコンｔは割込み
によって作動し始め、カメラボディ内の各ＩＣ、アクセ
サリ−には電源が供給され、例えば所望のデータをＥ”
　ＰＲＯＭ５からメインマイコンｌ側に読み出すべく、
シリアルデータ通信が行なわれる。

本発明に係るデータ通信には３通りのパターンがあるが
、先ず、第３図により、第１のコード入力に基づく「連
続アドレス読出モード」時の動作を説明する。

メインマイコン１から出力されるＣＥが“ハイ”から”
ロー゛立ち下げられると、これに基づき、ＳＯが出力イ
ネーブルになる。そしてＣＥの立ち下がり（ａ）の後、
ＳＣＫの８ビットに同期して第１のコードＣ１が８ビッ
ト分読み込まれ、その後のＣＬＫの立ち下がりでＬＥが
立ち上がる。該立ち上がり（ｃ）によりＣＬＥが立ち下
がるため、＃１が“ロー”から“ハイ”に立ち上げられ
、第１のコードＣ３がラッチされる。この第１のコード
Ｃ１の読み込みと同時に、ＳＯからは、必要とされない
ダミーデータＤ１がＳＣＫに同期して出力される。

そして、ＬＥが立ち下げられた後に入力されるＳＣＫの
８ビットに同期してアドレス信号Ａ１が読み込まれ、該
アドレス信号Ａ、の８ビット分の読み込みが終了した時
点で、ＬＥには２発パルスが出力される。

この１発目の立ち上がり（ｄ）によりＡＬＥ・が立ち下
げられると共にアドレスがラッチされ、これに続く立ち
下り（ｅ）によりＡＬＥが立ち上がり、カウンタ４をプ
リセットする。

また、２発目の立ち上がり（ｆ）によりＤＬＥが立ち下
がり（ｇ）、アドレス信号Ａ、に対応するＥ”　ＰＲＯ
Ｍ５内のデータをラッチする。そして、２発目の立ち下
がり（ｈ）によりＤＬＥが立ち上がり（ｉ）、該立ち上
がり（ｉ）によりカウンタ４がカウントアツプして、Ｅ
”　ＰＲＯＭ５のアドレスを、次のアドレスに設定する
。このときも、ＳＯからはダミーデータＤ２が出力され
る。

ＤＬＥの立ち上がり（ｉ）の後、ＳＣＫの８ビットに同
期して、アドレス信号Ａ１で指定したアドレスに対応す
るデータＡＤ、が、ＳＯから出力される。同時に、ＳＩ
からはダミーデータＤ３がＳＣＫの８ビットに同期して
Ｅ２ＰＲＯＭＳ側に読み込まれているが、ラッチはしな
い。

この８ビツト出力が完了すると、ＬＥが“ハイ”に立ち
上がり、該立ち上がり（ｊ）によりＤＬＥが立ち下がり
（ｋ）、アドレス信号Ａ、で指定したアドレスの次なる
アドレスに書き込まれているデータがラッチされる。

さらに、ＬＥの立ち下がり（ｆｌ）によりＤＬＥが立ち
上がり（ｍ）、２番目のアドレスなカウントアツプする
。そして、ＤＬＥの立ち上がり（ｍ）の後、ＳＯからは
ＳＣＫに同期して、２番目のデータＡ　Ｄ　’ｘが出力
される。この間もＳＩからはダミーデータＤ４が読み込
まれている。

データＡ　Ｄ　ｚがＳＣＫの８ビットに対応して出力さ
れた時点でＬＥが立ち上がり、該立ち上がり（ｎ）によ
りＤＬＥが立ち下がって（Ｏ）３番目のデータをラッチ
し、ＬＥの立ち下がり（ｐ）によりＤＬＥが立ち上がり
（ｇ）、３番目のアドレスをカウントアツプする。

この時点でメインマイコンｌ側が、必要なデータの取り
込みを完了したと判断すると、ＣＥを”ローから“ハイ
”に立ち上げ（ｒ）、第１のコードＣＩによる「連続ア
ドレス読出モード」を終了する。したがって、ラッチさ
れている３番目のデータの読み込みは行なわれない。

そして、デコーダ回路６は初期状態に戻され、その内容
はすべて「０」にリセットされる。カウンタ４は、後述
する「書込モード」に対応するため、３番目のアドレス
信号をカウントした状態のまま保持される。

したがって、第１のコードＣＩがメインマイコン１から
Ｅ”　ＰＲＯＭ５側に出力されると、モードは「連続ア
ドレス読出モード」にされ、メインマイコンｌが必要と
するデータが、Ｅ”　ＰＲＯＭ５内の所望のアドレスか
ら連続的に読み出される。

また、第４図により、第２のコード入力に基づく「任意
アドレス読出モード」時の動作を説明する。

メインマイコン１から出力されるＧＥが“ハイ”から“
ロー”に立ち下げられる（イ）。すると、これに基づき
、ＳＯが出力イネーブルになる。

ＣＥの立ち下がり（イ）後、ＳＣＫの８ビットに同期し
て、第２のコードＣ２が８ビット分読み込まれ、その後
のＣＬＫの立ち下がりでＬＥが立ち上がる。該立ち上が
り（ハ）によりＣＬＥが立ち下がるため、＃２が“ロー
”から“ハイ”に立ち上げられ、第２のコードＣ２がラ
ッチされる。

そして、ＬＥが立ち下げられた後に人力されるＳＣＫの
８ビットに同期してアドレス信号Ａ２が読み込まれ、該
アドレス信号Ａ２の８ビット分の読み込みが終了した時
点で、ＬＥには２発パルスが出力される。

この１発目の立ち上がり（ニ）によりＡＬＥが立ち下が
り（ホ）、アドレスがラッチされる。さらに、立ち上が
り（ニ）に続く立ち下がり（へ）によりＡＬＥが立ち上
がる（ト）。

また、２発目の“立ち上がり（チ）”によりＤＬＥが立
ち下がり（す）、アドレス信号Ａ２に対応するＥ２ＰＲ
ＯＭ５内のアドレスをラッチする。そして、２発目の立
ち上がり（チ）が立ち下がる際（ヌ）、ＤＬＥが立ち上
がる（ル）。

ＤＬＥの“立ち上がり（ル）”の後、ＳＣＫの８ビット
に同期して、アドレス信号Ａ２で指定したアドレスに対
応するデータＡＤ、が、ＳＯから出力される。同時に、
ＳＩからはアドレス信号Ａ、がＳＣＫの８ビットに同期
してＥ”　ＰＲＯＭ５側に読み込まれる。

そして、データＡＤ、の８ビット分の出力が完了すると
、ＬＥが立ち上がり、前回同様に２発のパルスが出力さ
れる。

この１発目の立ち上がり（ヲ）によりＡＬＥが立ち下が
り（ワ）、アドレスがラッチされる。そして、１発目の
立ち上がり（ヲ）に続く立ち下がり（力）によりＡＬＥ
が立ち上がる（ヨ）。

また、２発目の立ち上がり（夕）によりＤＬＥが立ち下
がり（し）、アドレス信号Ａ３に対応するＥ”　ＰＲＯ
Ｍ５内のアドレスデータをラッチする。そして、２発目
の立ち上がり（夕）が立ち下がる際（ン）、ＤＬＥが立
ち上がる（ツ）。

ＤＬＥの立ち上がり（ツ）の後、ＳＣＫの８ビットに同
期して、アドレス信号Ａ３で指定したアドレスに対応す
るデータＡＤ、が、ＳＯから出力される。同時に、ＳＩ
からはアドレス信号Ａ４がＳＣＫの８ビットに同期して
Ｅ２ＰＲＯＭ５側に読み込まれる。

データＡＤ４の８ビット分の出力が完了すると、ＬＥが
立ち上がり、パルスが２発出力され、前回同様にしてア
ドレス信号Ａ４に対応するアドレスデータを出力しよう
とする。しかし、２発目の立ち下がりで、メインマイコ
ン１側が、必要なデータの取り込みを完了したと判断し
て、ＣＥを“ロー”から“ハイ”に立ち上げるため（ネ
）、第２のコードＣ２による「任意アドレス読出モード
」は終了される。

したがって、ラッチされている３番目のアドレス信号Ａ
４に対応するアドレスデータの読み込みは行なわれない
。そして、デコーダ回路６は初期状態に戻され、その内
容はすべて「０」にリセットされる。

さらに、第５図により、第３．第４のコード入力に基づ
く「消去、書込モード」時の動作を説明する。

メインマイコンｌから出力するＣＥが立ち下げられた後
（Ｅ）、ＳＣＫの８ビットに同期して、第３のコードＣ
３がＳＩからＥ”　ＰＲＯＭ５側に読み込まれる。

第３のコードＣ３が８ビット分読み込まれたとき、ＬＥ
が立ち上がる（Ｇ）。該立ち上がり（Ｇ）によりＣＬＥ
が立ち下がるため、＃３が゛ロー”から“ハイ”に立ち
上がり、第３のコードＣ３がラッチされる。

そして、ＬＥが立ち下がった後に入力されるＳＣＫの８
ビットに同期してアドレス信号Ａ、が読み込まれ、該ア
ドレス信号Ａ５の８ビツト分の読み込みが終了した時点
で、ＬＥには２発パルスが出力される。この１発目の立
ち上がり（Ｈ）によりＡＬＥが立ち下げられると共にア
ドレスがラッチされ、これに続く立ち下り（Ｉ）により
ＡＬＥが立ち上がる。

２発目の立ち上がり（Ｊ）によりＤＬＥが立ち下がる（
Ｋ）。そして、２発目の立ち下がり（Ｌ）によりＤＬＥ
が立ち上がり、このアドレスの消去が開始される。

ＤＬＥの立ち上がり（Ｍ）の後、消去に必要な所定の時
間後にＣＥを立ち上げて（Ｎ）、第３のコードによる「
消去モード」を終了する。

ＣＥの立ち下がり（０）に続き、ＳＣＫに出カ串れる８
ビツトに同期して、「書込モード」を示す第４のコード
Ｃ４がＳＩからＥ２ＰＲＯＭ５側に読み込まれる。

ＳＣＫに同期して、第４のコードが入力されるとＬＥが
立ち上がり（Ｐ）、該立ち上がり（Ｐ）によりＯＬＥが
立ち下がってコードをラッチし、さらに、ＬＥの立ち下
がり（Ｑ）に対応してＣＬＥが立ち上がる。

そして、ＳＣＫの８ビツトに同期して、書き込むべきデ
ータが読み込まれ、「消去モード」時にＡＬＥによりラ
ッチされていたアドレス信号Ａ。

に対応するアドレスに、該データの書き込みが始まる。

さらに、書き込みに必要な所定時間後にＣＥを立ち上げ
ることにより（Ｒ）、第４のコードの「書込モード」は
終了される。

したがって、第３のコードＣ８がメインマイコン１から
Ｅ”　ＰＲＯＭ５側に出力されると、モードは「消去モ
ード」にされて、所定アドレスのデータが消去され、そ
の後、第４コードｃ４が入力されることにより「書込モ
ード」にされ、データを消去した該所定アドレスに新た
なデータが書き込まれる。

「発明の効果」以上説明したように、本発明によれば、“連続アドレス
読出コードに続くアドレス信号に基づき、該アドレスお
よび該アドレスから連続するアドレスに対応するデータ
を連続して出力することができるので、所望のデータ群
の最初のアドレスを指定するだけで、データを、必要な
だけ迅速に読み出すことができる。

また、“任意アドレス読出コード”に続くアドレス信号
に基づきそれぞれのアドレス信号に対応するデータを出
力すると同時に、別の任意のアドレスを入力することが
できるので、互いに離れたアドレスに書き込まれている
データを、ランダムにかつ迅速に読み出すことができる
。

さらに、“消去コード”に基づくデータの消去後、”書
込コード”に基づき該データを消去したアドレスにデー
タを書き込むことができるので、データ書き込みを短時
間で効率良く行なうことができ、アドレス使用時の無駄
をなくすることができる。

【図面の簡単な説明】

第１図は本発明のデータ通信方法に係るハード構成を概
略的に示すブロック図、第２図は該ハード構成を示す等
価回路図、第３図は「連続アドレス読出モード」時の各
出力のタイミングを示すタイミングチャート、第４図は
「任意アドレス読出モード」時の各出力のタイミングを
示すタイミングチャート、第５図は「消去、書込モード
」時の各出力のタイミングを示すタイミングチャートで
ある。ｌ・・・メインマイコン、Ａ１．Ａ２　、Ａｓ　、Ａ４．Ａｓ・・・アドレス信号
、ＡＤ、、ＡＤ、、ＡＤ、、ＡＤ、・・・データ、５・
・・Ｅ２ＰＲＯＭ、６・・・デコーダ回路、８・・・Ｐ
ＩＳＯシフトレジスタ、Ｃ１・・・第１のコード（連続アドレス読出コード）、Ｃ２・・・第２のコード（任意アドレス読出コード）、Ｃ３・・・第３のコード（消去コード）、Ｃ４・・・第
４のコード（書込コード）。

Claims

【特許請求の範囲】

（１）情報伝達を行うべき２つの回路を接続し、一方の
回路からのアドレス信号に対応するデータを、他方の回
路から該一方の回路へ向けて出力する回路間のデータ通
信方法において、他方の回路に、データを記憶する記憶手段と；一方の回路から送られる
“連続アドレス読出コード”を識別するコード識別手段
と；上記“連続アドレス読出コード”に続くアドレス信
号に基づき、該アドレスに対応するデータ、および該ア
ドレスから連続するアドレスに対応するデータを、上記
記憶手段から連続して出力させるデータ出力手段と；を
設け、一方の回路に、他方の回路から所望数のデータを取り込んだとき、上記
データ出力手段によるデータ出力を停止させる出力停止
手段を設けたことを特徴とする回路間のデータ通信方法
。
（２）情報伝達を行うべき２つの回路を接続し、一方の
回路からのアドレス信号に対応するデータを、他方の回
路から該一方の回路へ向けて出力する回路間のデータ通
信方法において、他方の回路に、データを記憶する記憶手段と；一方の回路から送られる
“任意アドレス読出コード”を識別するコード識別手段
と；上記“任意アドレス読出コード”に続くアドレス信
号に基づきそれぞれのアドレス信号に対応するデータを
、上記記憶手段から出力させると同時に、別のアドレス
信号を入力し得るデータ出力手段と；を設けたことを特
徴とする回路間のデータ通信方法。
（３）情報伝達を行うべき２つの回路を接続し、一方の
回路からのアドレス信号に対応するアドレスデータを、
他方の回路から該一方の回路へ向けて出力する回路間の
データ通信方法において、他方の回路に、データを記憶する記憶手段と；一方の回路から送られる
“消去コード”および“書込コード”を識別するコード
識別手段と；上記“消去コード”に続くアドレス信号に
基づき該アドレスに対応する上記記憶手段内のデータを
消去するデータ消去手段と；該データの消去後、上記“
書込コード”が送られた場合、上記データを消去したア
ドレスにデータを書き込むデータ書込手段と；を設けた
ことを特徴とする回路間のデータ通信方法。
（４）請求項１〜３のいずれかにおいて、一方の回路は
メインマイコンであり、記憶手段はＥ＾２ＰＲＯＭであ
る回路間のデータ通信方法。
（５）Ｅ＾２ＰＲＯＭと；入力ポートに入力される“連
続アドレス読出コード”を識別するコード識別手段と；
該“連続アドレス読出コード”に続くアドレス信号に基
づき、該アドレスに対応するデータ、および該アドレス
から連続するアドレスに対応するデータを、上記Ｅ＾２
ＰＲＯＭから連続して出力させるデータ出力手段と；こ
のデータ出力手段のデータ出力を停止する信号を受ける
べき出力停止用ポートと；を備えたことを特徴とする記
憶装置。
（６）Ｅ＾２ＰＲＯＭと；入力ポートに入力される“任
意アドレス読出コード”を識別するコード識別手段と；
上記“任意アドレス読出コード”に続くアドレス信号に
基づきそれぞれのアドレス信号に対応するデータを、上
記＾２ＰＲＯＭから出力させると同時に、別のアドレス
信号を入力し得るデータ出力手段と；このデータ出力手
段のデータ出力を停止する信号を受けるべき出力停止用
ポートと；を備えたことを特徴とする記憶装置。
（７）Ｅ＾２ＰＲＯＭと；入力ポートに入力される“消
去コード”および“書込コード”を識別するコード識別
手段と；上記”消去コード”に続くアドレス信号に基づ
き該アドレスに対応するＥ＾２ＰＲＯＭ内のデータを消
去するデータ消去手段と；該データの消去後、上記“書
込コード”を受信したとき、上記データを消去したアド
レスにデータを書き込むデータ書込手段と；を備えたこ
とを特徴とする記憶装置。