JP2015092605A - レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層 - Google Patents

レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層 Download PDF

Info

Publication number
JP2015092605A
JP2015092605A JP2014257445A JP2014257445A JP2015092605A JP 2015092605 A JP2015092605 A JP 2015092605A JP 2014257445 A JP2014257445 A JP 2014257445A JP 2014257445 A JP2014257445 A JP 2014257445A JP 2015092605 A JP2015092605 A JP 2015092605A
Authority
JP
Japan
Prior art keywords
substrate
mask
plasma
layer
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014257445A
Other languages
English (en)
Other versions
JP6223325B2 (ja
Inventor
マドハバ ラオ ヤラマンチリ
Rao Yalamanchili Madhava
マドハバ ラオ ヤラマンチリ
ウェイシェン リ
Wei-Sheng Lei
ウェイシェン リ
ブラッド イートン
Eaton Brad
ブラッド イートン
サラブジート シン
Singh Saravjeet
サラブジート シン
アジャイ クマー
Kumar Ajay
アジャイ クマー
バンキウ ウー
Banqiu Wu
バンキウ ウー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2015092605A publication Critical patent/JP2015092605A/ja
Application granted granted Critical
Publication of JP6223325B2 publication Critical patent/JP6223325B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】異なる層間における微小亀裂の形成又は層間剥離、無機誘電体層のチッピング防止、厳密なカーフ幅（切り口幅）制御の保持、又は正確なアブレーション深さの制御が行えるシステムを提供する。【解決手段】後続のプラズマエッチングからＩＣのバンプ面を保護するためにプラズマ蒸着されたポリマーの厚さを蓄積することによって、プラズマエッチングチャンバでインサイチューマスクを形成する工程を含み、マスク材料（例えば、水溶性マスク材料）をプラズマ蒸着されたポリマーと共に使用し、マスクの少なくとも一部は、フェムト秒レーザスクライビングプロセスによってパターニングされ、パターニングはＩＣ間の基板の領域を露出させ、基板はその内部でプラズマエッチングされてＩＣを個片化し、水溶性材料層は洗い流される。【選択図】図１Ａ

Description

本発明の実施形態は、半導体処理の分野に関し、特に、各基板が集積回路（ＩＣ）を上
に有する基板をダイシングするための方法に関する。
関連技術の背景説明
半導体基板の処理において、典型的にはシリコン又は他の半導体材料からなる基板（ウ
ェハとも呼ばれる）上にＩＣが形成される。一般的には、半導体、導体又は絶縁体のうち
のいずれかである種々の材料の薄膜層が、ＩＣを形成するために使用される。これらの材
料は、様々な周知のプロセスを用いてドープされ、蒸着（堆積）され、エッチングされ、
これによって同時に複数のＩＣ（例えば、メモリデバイス、論理デバイス、光起電デバイ
スなど）を同一基板上に同時に形成する。
デバイス形成に続いて、基板は、支持部材（例えば、フィルムフレーム全域に亘って引
き伸ばされた接着フィルム）に載置され、基板は梱包等のために互いに各々個々のデバイ
ス又は「ダイ」を分離するために「ダイシング」される。現在、最も人気のある２つのダ
イシング技術は、スクライビングとソーイングである。スクライビングの場合、ダイヤモ
ンドを先端に付けたスクライブが、予め形成されたスクライブラインに沿って基板表面を
横切って移動する。例えば、ローラによって圧力を印加すると、基板はスクライブライン
に沿って分離する。ソーイングの場合は、ダイヤモンドを先端に付けたのこぎりがストリ
ートに沿って基板を切断する。５０〜１５０μｍ厚のバルクシリコンの個片化などの薄い
基板の個片化の場合、従来のアプローチでは、悪いプロセス品質しか得られていない。薄
い基板からダイを個片化する際に直面する可能性のある課題のいくつかは、異なる層間に
おける微小亀裂の形成又は層間剥離、無機誘電体層のチッピング、厳密なカーフ幅（切り
口幅）制御の保持、又は正確なアブレーション深さの制御を含めることができる。
プラズマダイシングも考えられるが、レジストのパターニングのための標準的なリソグ
ラフィ操作は、実行コストが桁違いに高くなる可能性がある。プラズマダイシングの実施
を妨げる可能性のあるもう一つの制限は、一般的に遭遇する金属（例えば、銅）のプラズ
マ処理は、ストリートに沿ってダイシングする際に、製造の問題又はスループットの限界
を作る可能性があることである。最終的に、プラズマダイシングプロセスのマスキングは
、とりわけ、基板の厚さ及び上面のトポグラフィ、プラズマエッチングの選択性、及び基
板の上面上に存在する材料に応じて、問題となる可能性がある。
概要
本発明の実施形態は、レーザスクライビング及びプラズマエッチングの両方を含むハイ
ブリッドダイシングプロセスのために半導体基板をマスキングする方法を含む。
一実施形態では、複数のＩＣを有する半導体基板をダイシングする方法は、ＩＣを覆い
、保護するプラズマ蒸着された材料を含むマスクを半導体基板の上に形成する工程を含む
。ストリート内のマスク厚の少なくとも一部は、レーザスクライビングプロセスによって
パターニングされ、これによってＩＣ間の基板の領域を露出させるギャップ又はトレンチ
を備えたパターニングされたマスクを提供する。その後、基板は、パターニングされたマ
スク内のギャップを貫通してプラズマエッチングされ、ＩＣをチップに個片化する。
別の一実施形態では、半導体基板をダイシングするシステムは、同一プラットフォーム
に結合されたフェムト秒レーザとプラズマエッチングチャンバを含む。プラズマエッチン
グチャンバは、基板のプラズマエッチング用と、ポリマーマスキング材料のインサイチュ
ー堆積用の両方に利用される。
別の一実施形態では、複数のＩＣを有する基板をダイシングする方法は、シリコン基板
の表側の上に水溶性マスク層を形成する工程を含む。水溶性マスク層は、基板の表側の上
に配置されたＩＣ表面の大部分を覆い、保護する。ＩＣは、パッシベーション層（例えば
、ポリイミド（ＰＩ））によって囲まれたバンプを有する銅バンプ形成された上面を含む
。バンプ及びパッシベーションの下の表面下薄膜は、低κ層間誘電体（ＩＬＤ）層と銅配
線層を含む。水溶性材料、パッシベーション層、及び表面下薄膜は、ＩＣ間のシリコン基
板の領域を露出させるフェムト秒レーザスクライビングプロセスによってパターニングさ
れる。水溶性材料の厚さは、基板のエッチングを実行するためのエッチングチャンバで、
インサイチューでプラズマエッチングする前にプラズマ蒸着されたポリマーマスク材料に
よって増える。シリコン基板は、ディープシリコンプラズマエッチングプロセスによって
貫通してエッチングされ、ＩＣを個片化する。その後、水溶性層及びインサイチュー蒸着
されたポリマーマスク材料は、水中又はエッチングポリマー残留物の除去に適した他の溶
媒中で洗い流される。
本発明の実施形態は、添付図面の図において、限定ではなく例として示されている。
本発明の一実施形態に係る、レーザスクライビングの前に形成されたプラズマ蒸着されたマスク材料を有するハイブリッドレーザアブレーション・プラズマエッチング個片化法を示すフロー図である。 本発明の一実施形態に係る、レーザスクライビングの後に形成されたプラズマ蒸着されたマスク材料を有するハイブリッドレーザアブレーション・プラズマエッチング個片化法を示すフロー図である。 本発明の一実施形態に係る、基板のエッチングによって動的に形成されたプラズマ蒸着されたマスク材料を有するハイブリッドレーザアブレーション・プラズマエッチング個片化法を示すフロー図である。 本発明の一実施形態に係る、エクスサイチューマスクとして水溶性マスク層を塗布する方法を示すフロー図である。 本発明の一実施形態に係る、ウェハの薄化前にダイシングされる基板に水溶性マスク層を塗布する方法を示すフロー図である。 本発明の一実施形態に係る、図１Ａに示されるダイシング法の操作１０２に対応する複数のＩＣを含む半導体基板の断面図を示す。 本発明の一実施形態に係る、図１Ａに示されるダイシング法の操作１０３に対応する複数のＩＣを含む半導体基板の断面図を示す。 本発明の一実施形態に係る、図１Ａに示されるダイシング法の操作１０５に対応する複数のＩＣを含む半導体基板の断面図を示す。 本発明の一実施形態に係る、図１Ａに示されるダイシング法の操作１０７に対応する複数のＩＣを含む半導体基板の断面図を示す。 本発明の一実施形態に係る、レーザスクライビングの前に水溶性マスクの上に塗布したプラズマ蒸着されたポリマーマスクの断面図を示す。 本発明の一実施形態に係る、レーザスクライビングの後に水溶性マスクの上に塗布したプラズマ蒸着されたポリマーマスクの断面図を示す。 本発明の一実施形態に係る、マスク除去用の統合ウェットステーションを備えた基板のレーザ・プラズマダイシング用統合プラットフォームレイアウトのブロック図を示す。 本発明の一実施形態に係る、本明細書に記載されるマスキング、レーザスクライビング、プラズマダイシング法における１以上の操作の自動実行を制御する例示的なコンピュータシステムのブロック図を示す。
詳細な説明
各基板が複数のＩＣを上に有する基板をダイシングする方法を説明する。以下の説明で
は、本発明の例示的な実施形態を説明するために、多数の特定の詳細（例えば、フェムト
秒レーザスクライビング条件及びディープシリコンプラズマエッチング条件）が記載され
ている。しかしながら、本発明の実施形態は、これらの特定の詳細なしに実施できること
は当業者には明らかであろう。他の例において、周知の態様（例えば、ＩＣ製造、基板薄
化、テーピング等）は、本発明の実施形態を不必要に不明瞭にすることを避けるために、
詳細には説明されない。本明細書全体を通して、「一実施形態」への参照は、その実施形
態に関連して記載された特定の構成、構造、材料、又は特性が、本発明の少なくとも１つ
の実施形態に含まれることを意味する。したがって、本明細書全体を通して様々な箇所で
「一実施形態では」というフレーズが出現するが、必ずしも本発明の同じ実施形態に言及
しているわけではない。更に、特定の構成、構造、材料、又は特性は、１以上の実施形態
において任意の適切な方法で組み合わせることができる。また、図に示される様々な例示
的実施形態は単なる例示表現であり、必ずしも一定の縮尺で描かれていないことを理解す
べきである。
用語「結合される」、「接続される」及びそれらの派生語は、本明細書内では構成要素
間の構造的関係を記述するために使用することができる。これらの用語は互いに同義語と
して意図されるものではないことを理解すべきである。むしろ、特定の実施形態では、「
接続される」は、２以上の要素が互いに直接物理的又は電気的に接触していることを示す
ために使用される場合がある。「結合される」は、２以上の要素が互いに直接的又は間接
的に（それらの間に他の介在要素を有して）物理的又は電気的に接触していること、及び
／又は２以上の要素が（例えば、因果関係のように）互いに協働又は相互作用することを
示すために使用される場合がある。
本明細書内で使用されるように用語「上に」、「下に」、「間に」、「表面に」は、１
つの材料層の他の材料層に対する相対位置を表す。このように、例えば、１つの層が別の
層の上に又は下に配置されるというのは、直接別の層に接触していてもよく、又は１以上
の介在層を有していてもよい。更に、２つの層の間に配置された１つの層は、２つの層と
直接接触していてもよく、又は１以上の介在層を有していてもよい。対照的に、第１層が
第２層の「表面に」ある場合は、第１層は第２層に接触している。また、１つの層の他の
層に対する相対位置は、基板の絶対的な姿勢を考慮することなく、基板に対して操作が相
対的に行われると仮定して設けられている。
一般的に、初めにレーザスクライブ、その後にプラズマエッチングを伴うハイブリッド
な基板又は基板のダイシングプロセスが、ダイの個片化のために、プラズマ蒸着された材
料層を含むエッチングマスクと共に実施されることが本明細書で説明される。マスク層の
プラズマ蒸着と、個片化のための基板のプラズマエッチングとが、同一のプラズマチャン
バによって実行される／同一のプラズマチャンバ内で起こる特定の実施形態では、マスク
層のプラズマ蒸着を本明細書では「インサイチュー」と呼び、一方、プラズマエッチング
チャンバによって形成されないマスク材料を本明細書では「エクスサイチュー」と呼ぶ。
パターニングされていない（すなわち、ブランケット）マスク層、パッシベーション層、
及び表面下の薄膜デバイス層の少なくとも部分的な厚さをきれいに除去するために使用す
ることができる。その後、レーザエッチングプロセスは、基板の露出又は基板の部分的な
アブレーションによって終了することができる。ハイブリッドダイシングプロセスのプラ
ズマエッチング部分は、その後、チップを個片化又はダイシングするために、基板のバル
クを貫通して（例えば、バルクの単結晶シリコンを貫通して）エッチングするために用い
られる。
本発明の一実施形態によると、フェムト秒レーザスクライビングとプラズマエッチング
の組み合わせを使用して、半導体基板を個別化又は個片化されたＩＣにダイシングする。
一実施形態では、フェムト秒レーザスクライビングは、もしも完全でないならば、本質的
に非平衡プロセスである。例えば、フェムト秒ベースのレーザスクライビングは、無視で
きる程度の熱損傷領域に局所化することができる。一実施形態では、レーザスクライビン
グは、超低κ膜を有する（すなわち、３．０未満の誘電率を有する）ＩＣを個片化するの
に使用される。一実施形態では、レーザによる直接描画は、リソグラフィのパターニング
操作を削減し、マスキング材料を非感光性のものにでき、基板を分割するのに非常に少な
いコストで実施されるプラズマエッチングベースのダイシング処理を可能にする。一実施
形態では、スルーシリコンビア（ＴＳＶ）型のエッチングが使用され、プラズマエッチン
グチャンバ内でダイシングプロセスを完了する。ＴＳＶ型のエッチングは、エッチングマ
スクと実質的に同じ、ＩＣの上面にプラズマ蒸着された材料を、トレンチの側壁上に堆積
させる。
図１Ａは、レーザスクライビングの前にプラズマ蒸着マスク材料が形成された、本発明
の一実施形態に係るハイブリッドレーザアブレーション・プラズマエッチング個片化法を
示すフロー図である。図４Ａ〜図４Ｄは、本発明の一実施形態に係る方法１００の操作に
対応する第１及び第２のＩＣ４２５、４２６を含む基板４０６の断面図を示す。
方法１００は、ＩＣが上に形成された基板を受け取ることから始まる。図４Ａを参照す
ると、基板４０６は、その上に形成される薄膜デバイス層の製造プロセスに耐えるのに適
した任意の材料から構成される。例えば、一実施形態では、基板４０６は、ＩＶ族系材料
（例えば、単結晶シリコン、ゲルマニウム又はシリコン／ゲルマニウムが挙げられるが、
これらに限定されない）である。別の一実施形態では、基板４０６は、ＩＩＩ−Ｖ族材料
（例えば、発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ−Ｖ族材料基板など）で
ある。デバイス製造中に、基板４０６は、典型的には６００μｍ〜８００μｍの厚さであ
るが、図４Ａに示されるように、キャリア４１１（例えば、フレーム（図示せず）全域に
亘って引き伸ばされ、ダイ取り付け膜（ＤＡＦ）４０８によって基板の裏面に付けられた
バッキングテープ４１０）によって薄化された基板を今支持しながら、５０μｍ〜１００
μｍまで薄化されている。
実施形態では、第１及び第２のＩＣ４２５、４２６は、シリコン基板４０６内に製造さ
れ、誘電体スタック内に入れられたメモリデバイス又は相補型金属酸化膜半導体（ＣＭＯ
Ｓ）トランジスタを含む。複数の金属配線（相互接続）をデバイス又はトランジスタの上
方、及び取り囲む誘電体層内に形成することができ、ＩＣ４２５、４２６を形成するため
にデバイス又はトランジスタを電気的に結合するために使用することができる。ストリー
ト４２７を構成する材料は、ＩＣ４２５、４２６を形成するために用いる材料と類似又は
同一であることができる。例えば、ストリート４２７は、誘電体材料、半導体材料、及び
メタライゼーションの薄膜層を含むことができる。一実施形態では、ストリート４２７は
、ＩＣ４２５、４２６と同様のテストデバイスを含む。ストリート４２７の幅は、どこで
も１０μｍ〜１００μｍの間であることが可能である。
操作１０２では、プラズマ蒸着された層が基板４０６上に形成され、ＩＣ４２５、４２
６と、ＩＣ４２５、４２６の間に介在するストリート４２７の両方を覆う。一実施形態で
は、マスク４０２を形成する工程は、基板上にポリマーを堆積させる工程を含む。プラズ
マエッチングが複数の連続するエッチング及び蒸着サイクルを有するディープトレンチエ
ッチングプロセスである特定のインサイチューの実施形態では、エッチング操作１０５の
間の各蒸着サイクルは、マスキング操作１０２間に形成されたポリマーと実質的に同じポ
リマーの追加量を蒸着する。しかしながら、典型的なディープトレンチエッチングプロセ
スは、フォトレジストマスクによって画定されたリソグラフィによって実行され、エッチ
ングの際に、鉛直でない（例えば、水平）面上にポリマーを動的に蓄積しないが、操作１
０２におけるプラズマ蒸着は、フォトレジストマスクに取って代わり、したがって基板エ
ッチングの開始前に十分な期間実行され、これによってＩＣ４２５、４２６の水平面（例
えば、上面）上にポリマーの保護層を蓄積する。
実施形態に応じて、マスク４０２は、操作１０２で形成されたプラズマ蒸着されたポリ
マー層のみから成るか、図４Ａに破線で示されるように、マスク４０２は、少なくとも一
層が操作１０２で形成されたプラズマ蒸着されたポリマー層であり、他層が操作１０１（
図１Ａ）で形成されたエクスサイチューマスク材料である複数の異なる材料層４０２Ａ及
び４０２Ｂを含む。このような多層の実施形態では、プラズマ蒸着されたポリマー層は、
ＩＣ４２５、４２６の上面に接触している（すなわち、蒸着されたポリマー層が４０２Ａ
）か、下地のマスク材料の上に配置される（すなわち、蒸着されたポリマー層が４０２Ｂ
）かのいずれかが可能である。他のより従来的なマスキング材料（例えば、フォトレジス
ト、無機誘電体ハードマスク（例えば、二酸化ケイ素）又はシルセスキオキサン）とは異
なり、プラズマ蒸着されたポリマーを含むマスクは、下地の（しばしば、ポリイミド（Ｐ
Ｉ）である）パッシベーション層及び／又は（しばしば、銅である）バンプに損傷を与え
ることなく容易に除去することができる。このように、マスク４０２は、（それは非常に
ほとんど消費されてもよいが）プラズマエッチングプロセスに耐えるのに十分な厚さであ
る必要があり、基板エッチングプラズマに曝露された場合に、損傷を受け、酸化され、又
はそうでなくとも汚染される可能性のある銅バンプをまさに保護する。
方法１００がエクスサイチューのマスク形成操作１０１を含む多層マスクの一実施形態
において、マスク４０２は、ＩＣ４２５、４２６上に配置された水溶性材料を含む。この
ような実施形態では、操作１０２で形成されたプラズマ蒸着されたポリマー層の下又は上
に配置されるように、ポリマー材料のプラズマ蒸着の前又は後にそれぞれ水溶性材料を塗
布することができる。したがって、図４Ａを参照すると、第１実施形態では、マスク層４
０２Ａは水溶性材料であり、一方マスク層４０２Ｂはインサイチューでプラズマ蒸着され
たポリマーマスク材料である。このような実施形態では、水溶性の層の存在は、後続のレ
ーザスクライビングの際に、ＩＣ４２５、４２６の上面に保護を提供し、及び／又はマス
ク除去プロセスを支援することができる。第２実施形態では、マスク層４０２Ａは、イン
サイチューでプラズマ蒸着されたポリマーマスク材料であり、一方マスク層４０２Ａは、
水溶性材料である
一実施形態では、水溶性マスク層は、材料の温度が上昇されたときに、その後のプラズ
マエッチングプロセスの間の過度の架橋を避けるために、少なくとも６０℃で熱的に安定
であり、好ましくは１００℃で安定であり、理想的には１２０℃で安定である。一般的に
、過度の架橋は、材料の溶解性に悪影響を与え、エッチング後の除去がより困難になる。
実施形態に応じて、水溶性の層は、湿式塗布されるか、又はドライフィルムラミネートと
して塗布されるかのいずれかが可能である。塗布の両モードに対して、例示的な材料は、
ポリ（ビニルアルコール）、ポリ（アクリル酸）、ポリ（メタクリル酸）、ポリ（アクリ
ルアミド）、又はポリ（エチレンオキシド）の少なくとも１つを含み、多数の他の水溶性
材料もまた容易に利用可能である。ラミネーション用のドライフィルムは、水溶性材料の
みを含むことが可能であり、又は、水溶性であってもなくてもよい接着層を更に含むこと
も可能である。特定の一実施形態では、ドライフィルムは、ＵＶ露光により接着結合強度
を減少させるＵＶ感応性接着層を含む。このようなＵＶ露光は、その後のプラズマストリ
ートエッチング中に行ってもよい。
図２は、本発明の実施形態に係る、操作１０１で実行されるダイシングされる基板上に
水溶性エクスサイチューマスク層をスピンコーティングするための方法２００を示すフロ
ー図である。方法２００は、スピンコートシステム上に基板をロードする又は統合プラッ
トフォームのスピンコートモジュール内に基板を搬送することから始まる。操作２０４で
は、水溶性ポリマーの水溶液を基板４０６上で回転させる。本発明において、水溶液の設
計は、最大膜厚に制限され、熱安定性が懸案事項である。ストリートでは、マスク４０２
の最大厚さは、特に水溶性の層では、アブレーションによってレーザがマスキングを貫通
してパターニングできる能力によって制限される。マスク４０２は、アブレーションによ
ってストリートパターンが全く形成されない、ＩＣ４２５、４２６の上及び／又はストリ
ート４２７の端部の上では、はるかに厚くなる可能性がある。
図５は、本発明の例示的一実施形態に係る、ＩＣ４２６及びストリート４２７の上面と
接触している水溶性マスク層４０２Ａを備え、水溶性マスク層４０２Ａの上に塗布された
、プラズマ蒸着されたポリマーマスク層４０２Ｂの拡大断面図５００を示す。図５Ａに示
されるように、基板４０６は、薄膜デバイス層が上に配置され、ＤＡＦ４０８（図４Ａ）
と界面接続する底面５０２の反対側にある上面５０３を有する。一般に、薄膜デバイス層
材料としては、有機材料（例えば、ポリマー）、金属、又は無機誘電体（例えば、二酸化
ケイ素、窒化ケイ素）を含むことができるが、これらに限定されない。図５に示される例
示的な薄膜デバイス層は、二酸化ケイ素層５０４、窒化ケイ素層５０５、銅配線層５０８
と共に、それらの間に配置される低κ（例えば、３．５未満）又は超低κ（例えば、３．
０未満）の層間誘電体層（ＩＬＤ）（例えば、それらの間に配置された炭素ドープ酸化物
（ＣＤＯ））を含む。ＩＣ４２６の上面は、パッシベーション層５１１（典型的には、ポ
リイミド（ＰＩ）又は類似のポリマー）によって囲まれたバンプ５１２（典型的には、銅
）を含む。したがって、バンプ５１２及びパッシベーション層５１１は、表面下のＩＣ層
を形成する薄膜デバイス層でＩＣの上面を構成している。バンプ５１２は、パッシベーシ
ョン層５１１の上面からバンプ高さＨＢ延びており、例示的な実施形態では１０μｍ〜５
０μｍの間の範囲である。
ストリート内のマスク４０２の最大厚さＴｍａｘは、一般的に、レーザ出力と、レーザ
波長に関連する光変換効率との関数である。Ｔｍａｘがストリート４２７と関連している
ので、ストリートの構造トポグラフィ、ストリート幅、及び水溶性の層を塗布する方法は
、所望のＴｍａｘを達成するように設計することができる。特定の実施形態では、マスク
４０２は、複数のレーザパスを要求するより厚いエッチングマスクと共に、３０μｍ未満
、有利には２０μｍ未満のストリート厚さＴｍａｘを有する。
マスク４０２の最小厚さは、その後のプラズマエッチング（例えば、図１の操作１０５
）によって達成される選択性の関数である。（一実施形態では、少なくとも５０μｍのＨ
Ｂを有する）バンプの上面が、（水溶性マスク材料層へのエッチングの選択性の関数であ
る）最小マスク厚さＴｍｉｎによって覆われながら、スピンコーティング２０４のための
スピン及びディスペンスパラメータは、ストリートでのＴｍａｘが２０μｍ未満に維持さ
れる小さなプロセスウィンドウのみを有することができる。本明細書の他の箇所で説明さ
れた例示的なシリコンのプラズマエッチングプロセスにおいて、例えば、ポリ（ビニルア
ルコール）（ＰＶＡ）が、約１：２０（ＰＶＡ：シリコン）のエッチング速度選択性に対
して、１μｍ／分〜１．５μｍ／分の間のエッチング速度を提供することが見出されてい
る。このように、ＩＣの上部バンプ面の上の最小厚さ（例えば、図５のＴｍｉｎ）は、基
板の厚さＴｓｕｂとレーザスクライブ深さＤＬの両方の関数であるプラズマエッチング深
さＤＥによって決定することができる。例えば、ＤＥが少なくとも５０μｍである例示的
な実施形態では、Ｔｍｉｎは、少なくとも３μｍであり、有利には少なくとも６μｍであ
り、これによって少なくとも１００μｍのＤＥに対して十分なマージンを提供する。この
ようなＴＭＩＮの値は、ＴＭＡＸの制約と一致しない場合がある。
ＴＭＡＸ未満の厚さに水溶性の層（図２、操作２０４）のスピンコーティングが、後続
のプラズマエッチングの全期間を通して、銅バンプ５１２の上面にバンプ５１２を保護す
るには不十分なＴｍｉｎのマスク厚を残す（又は更に図５Ａに示されるようにバンプ５１
２を覆うことができない）実施形態では、インサイチュープラズマ蒸着されたポリマーマ
スク層４０２Ｂは、バンプ５１２を保護するために必要なＴｍｉｎを達成するのに十分な
厚さまで蒸着される。
スピンコート法２００を続けると、操作２０８では、水溶液を、例えば、ホットプレー
ト上で乾燥させる。乾燥温度及び時間は、後続のマスク除去を困難にする可能性のある過
度の架橋を回避するように選択されるべきである。典型的な乾燥温度は、材料に応じて、
６０℃〜１５０℃の範囲である。例えば、ＰＶＡは、６０℃では可溶性を維持するが、温
度が範囲限界の１５０℃に近づくにつれて、より不溶性になることが見出されている。ス
ピンコート法２００を完了し、基板はアンロードされるか、又は、第２マスク材料のイン
サイチュープラズマ蒸着のためにプラズマエッチングチャンバへ又はレーザスクライブモ
ジュールへ基板は真空中を搬送される（図１Ａに図示される方法１００又は図１Ｂに図示
される方法１５０へとそれぞれ戻る）。水溶性の層が吸湿性である特定の実施形態では、
真空中の搬送は、基板のエッチング中におけるマスクの層間剥離を回避するために、特に
有利である。
図１Ａに戻って、マスク４０２がプラズマ蒸着された材料のみを含む（操作１０１をス
キップした場合の）又は第２マスク材料を含む（例えば、操作１０１で水溶性材料層が形
成された場合の）実施形態では、ポリマー材料のプラズマ蒸着は当該技術分野で公知の方
法で進めることができる。インサイチュー蒸着の一実施形態では、操作１０２でのプラズ
マ蒸着プロセスは、後続の基板エッチングプロセスの間に使用される蒸着サイクル中に使
用されるものと実質的に同じ原料ガス及びプラズマ条件で進められる。例示的な原料ガス
はフルオロカーボン（例えば、Ｃ４Ｆ８及びＣ４Ｆ６が挙げられるが、これらに限定され
ない）を含み、これによって基板表面上にＣｘＦｙポリマーを堆積させる。あるいはまた
、原料ガスは、様々なｘ及びｙを有するフッ素化炭化水素（ＣＨｘＦｙ）であり、例示的
な実施形態はＣＨ２Ｆ２であり、これによって基板表面上にＣｘＨｙＦｚポリマーを堆積
させることができる。プロセス圧力及びプラズマ電力は両方とも、より高い圧力で蒸着速
度が増大する原料ガスの関数としての設計上の選択事項として変化させることができる。
例示的なプロセス圧力は、２０ミリトール〜２００ミリトールの間の範囲である。プラズ
マ電力は、２ｋＷ〜６ｋＷのソース（上部）電力の範囲であり、典型的にはバイアス（下
部）電力は印加されないことが可能である。
ポリマー蒸着がエッチングチャンバ内で実行されるので、基板温度、より具体的には基
板上に配置された任意の水溶性の層は、水溶性材料の水溶性を保持するのに十分に低い温
度に維持することができる。例示的な実施形態では、操作１０２でのポリマーのプラズマ
蒸着の間、−１０℃〜−１５℃に冷却された静電チャック（ＥＳＣ）を介して冷却電力が
印加され、これによって水溶性マスク材料層をプラズマ蒸着プロセスの期間を通して１０
０℃未満の温度に維持するが、好ましくは、７０℃〜８０℃である。
一般的に、プラズマ蒸着されたポリマーは、１：２０〜１：３０（ポリマー：基板）の
エッチング選択性を提供するだろう。比較では、例えばフォトレジストによって同様のエ
ッチング耐性を実現するためには、１５０℃を超える温度でハードベークが必要となる場
合があり、このような高いベーク温度は、ＩＣ４２５、４２６と接触して水溶性の層を使
用する実施形態に対しては（例えば、過度の架橋を引きおこすので）不利となるだろう。
このように、ＩＣの上部バンプ面の上の最小厚さ（例えば、図５のＴｍｉｎ）は、基板の
厚さＴｓｕｂとレーザスクライブ深さＤＬの両方の関数であるプラズマエッチング深さＤ
Ｅによって決定することができる。ＤＥが少なくとも５０μｍである例示的な実施形態で
は、Ｔｍｉｎは、少なくとも２μｍであり、有利には少なくとも４μｍであり、これによ
って少なくとも１００μｍのＤＥに対して十分なマージンを提供する。実行されるプラズ
マエッチングの継続時間（すなわち、エッチング深さＤＥ）に応じて、マスキングポリマ
ーは、１０μｍ又はそれ以上の厚さ（Ｔｍｉｎ）にプラズマ蒸着することができる。理想
的には、プラズマ蒸着されるポリマーの厚さは、エッチング後のマスク除去を簡素化する
ために、後続の基板エッチングプロセス中にほとんど完全に消費されるような厚さである
。
方法１００において、プラズマ蒸着された層を含むマスク４０２は、レーザスクライブ
によるレーザスクライビング操作１０３の前にはパターニングされておらず、ストリート
４２７上に配置されたマスク４０２の部分（例えば、水溶性の層４０２Ａ及びプラズマ蒸
着された層４０２Ｂ）をアブレーション加工することによってスクライブラインの直接描
画を行う。方法１００の操作１０３及び対応する図４Ｂでは、マスク４０２は、トレンチ
４１２を形成するレーザスクライビングプロセスによってアブレーション加工することに
よってパターニングされ、トレンチ４１２は、表面化の薄膜デバイス層へと延び、ＩＣ４
２５、４２６間の基板４０６の領域を露出させる。このように、レーザスクライビングプ
ロセスは、もともとＩＣ４２５、４２６間に形成されたストリート４２７の薄膜材料をア
ブレーション加工するために使用される。本発明の一実施形態によると、レーザベースの
スクライビングプロセスによってマスク４０２をパターニングすることは、図４Ｂに示さ
れるように、ＩＣ４２５、４２６間の基板４０６の領域内に部分的にトレンチ４１４を形
成することを含む。
図５に示される例示的な実施形態では、レーザスクライビングの深さＤＬは、パッシベ
ーション層５１１及び表面下の薄膜デバイス層の厚さＴＦ、及びプラズマ蒸着されたポリ
マーマスク材料及びマスク４０２（例えば、水溶性層）の一部として含まれる任意の追加
材料層の厚さＴｍａｘに応じて、約５μｍ〜５０μｍの深さの範囲内にあり、有利には１
０μｍ〜２０μｍの深さの範囲内にある。
一実施形態では、マスク４０２は、本明細書内でフェムト秒レーザと呼ぶフェムト秒範
囲（つまり、１０−１５秒）のパルス幅（持続時間）を有するレーザによってパターニン
グされる。パルス幅などのレーザパラメータの選択は、クリーンなレーザスクライブによ
る切り口を達成するために、チッピング、微小亀裂、及び層間剥離を最小限にする成功し
たレーザスクライビング・ダイシングプロセスの開発には重要である可能性がある。フェ
ムト秒域のレーザパルス幅は、有利なことに、より長いパルス幅（例えば、ピコ秒又はナ
ノ秒）に対して熱損傷の問題を軽減する。理論に縛られないが、現在理解されているよう
に、フェムト秒エネルギー源は、ピコ秒光源に存在する低エネルギー再結合メカニズムを
回避し、ナノ秒光源よりも大きな熱非平衡性を提供する。ナノ秒又はピコ秒レーザ光源を
使用すると、ストリート４２７内に存在する様々な薄膜デバイス層材料は、光学吸収及び
アブレーションメカニズムの面で、かなり異なって振る舞う。例えば、二酸化ケイ素など
の誘電体層は、通常の条件下で市販されているレーザのすべての波長に対して基本的に透
明である。対照的に、金属、有機物（例えば、低κ材料）及びシリコンは、非常に容易に
光子に結合可能である（特に、ナノ秒ベース又はピコ秒ベースのレーザ照射）。最適でな
いレーザパラメータが選択されている場合は、無機誘電体、有機誘電体、半導体、又は金
属のうちの２以上を含む積層構造において、ストリート４２７のレーザ照射は、不利なこ
とに層間剥離を引き起こす可能性がある。例えば、測定可能な吸収がなく、高バンドギャ
ップエネルギーの誘電体（例えば、約９ｅＶのバンドギャップを有する二酸化ケイ素）を
貫通するレーザは、下地の金属又はシリコン層に吸収され、金属層又はシリコン層のかな
りの蒸発を引き起こす可能性がある。蒸発は高い圧力を発生させ、潜在的に深刻な層間剥
離及び微小亀裂を引き起こす可能性がある。フェムト秒ベースのレーザ照射プロセスは、
このような材料スタックのこのような微小亀裂又は層間剥離を回避又は軽減することが実
証されている。
フェムト秒レーザベースのプロセス用のパラメータは、無機・有機誘電体、金属、及び
半導体に対して実質的に同一のアブレーション特性を有するように選択することができる
。例えば、二酸化ケイ素の吸収係数／吸収率は非線形であり、有機誘電体、半導体、及び
金属の吸収係数／吸収率によって、より直線的になる場合がある。一実施形態では、高強
度及び短パルス幅フェムト秒ベースのレーザプロセスが、二酸化ケイ素層及び１以上の有
機誘電体、半導体、又は金属を含む薄膜層のスタックをアブレーション加工するために使
用される。本発明の一実施形態によると、適切なフェムト秒ベースのレーザプロセスは、
通常、様々な材料に非線形相互作用をもたらす高いピーク強度（照度）によって特徴付け
られる。このような一実施形態では、フェムト秒レーザ光源は、約５０フェムト秒〜５０
０フェムト秒の範囲内のパルス幅を有するが、好ましくは、１００フェムト秒〜４００フ
ェムト秒の範囲内である。
特定の実施形態では、レーザ放射は、広帯域又は狭帯域の発光スペクトルに対して、可
視スペクトル、紫外線（ＵＶ）スペクトル、及び／又は赤外線（ＩＲ）スペクトルの任意
の組み合わせに及ぶ。更にフェムト秒レーザアブレーションに対しては、特定の波長が他
よりも優れたパフォーマンスを提供する場合がある。例えば、一実施形態では、近紫外又
は紫外範囲内の波長を有するフェムト秒ベースのレーザプロセスは、近赤外又は赤外範囲
内の波長を有するフェムト秒ベースのレーザプロセスよりもクリーンなアブレーションプ
ロセスを提供する。特定の一実施形態では、半導体基板又は基板のスクライビングに適し
たフェムト秒レーザは、約２００ナノメートル〜１５７０ナノメートルの波長を有するレ
ーザに基づくが、好ましくは、２５０ナノメートル〜５４０ナノメートルの範囲内である
。特定の一実施形態では、５４０ナノメートル以下の波長を有するレーザに対して、パル
ス幅は５００フェムト秒以下である。しかしながら、代替の一実施形態では、デュアルレ
ーザ波長（例えば、赤外線レーザと紫外線レーザの組み合わせ）が使用される。
一実施形態では、レーザ及び関連する光経路は、作業面で約３μｍ〜１５μｍの範囲内
の焦点を提供するが、有利には、５μｍ〜１０μｍの範囲内である。作業面での空間ビー
ムプロファイルは、シングルモード（ガウシアン）であるか、又はトップハットプロファ
イルの形をしたビームであることができる。一実施形態では、レーザ光源は、約２００ｋ
Ｈｚ〜１０ＭＨｚの範囲内のパルス繰り返しレートを有するが、好ましくは、約５００ｋ
Ｈｚ〜５ＭＨｚの範囲内である。一実施形態では、レーザ光源は、作業面で約０．５μＪ
〜１００μＪの範囲内のパルスエネルギーを送出するが、好ましくは約１μＪ〜５μＪの
範囲内である。一実施形態では、レーザスクライビングプロセスは、ワークピース表面に
沿って約３００ｍｍ／秒〜５ｍ／秒の範囲内の速度で走るが、好ましくは、約６００ｍｍ
／秒〜２ｍ／秒の範囲内である。
スクライビングプロセスは、単一のパスのみ、又は複数のパスで実行可能であるが、有
利なことには２パスを超えない。レーザは、特定のパルス繰り返しレートの単一パルス列
又はパルスバーストの列のいずれかで印加することができる。一実施形態では、生成され
たレーザ光のカーフ幅は、約２μｍ〜１５μｍの範囲内であるが、シリコン基板のスクラ
イビング／ダイシングでは、デバイス／シリコン界面で測定されたときに、好ましくは約
６μｍ〜１０μｍの範囲内である。
図１及び図４Ｃに進むと、基板４０６はプラズマ４１６に曝露され、マスク４０２内の
トレンチ４１２を貫通してエッチングされ、操作１０５でＩＣ４２６を個片化する。例示
的なインサイチューマスク蒸着の実施形態では、基板は、プラズママスク蒸着操作１０２
を実行した同一チャンバ内でエッチングされる。本発明の一実施形態によると、操作１０
５で基板４０６をエッチングすることは、図４Ｃに示されるように、フェムト秒ベースの
レーザスクライビングプロセスによって形成されたトレンチ４１２をエッチングして、最
終的に基板４０６を完全に貫通してエッチングすることを含む。
一実施形態では、エッチング操作１０５は、スルービアエッチングプロセスを伴う。例
えば、特定の一実施形態では、基板４０６の材料のエッチング速度は、毎分２５μｍより
も大きい。高電力で動作する高密度プラズマ源を、プラズマエッチング操作１０５に対し
て使用することができる。典型的な電力は、３ｋＷ〜６ｋＷ、又はそれ以上の範囲である
。
例示的な一実施形態では、基本的に正確なプロファイル制御と事実上スカラップの無い
側壁を維持しながら、従来のシリコンのエッチングレートを約４０％上回るエッチングレ
ートで単結晶シリコン基板又は基板４０６をエッチングするのに、ディープシリコンエッ
チング（すなわち、スルーシリコンビア（ＴＳＶ）エッチング）が使用される。マスク４
０２内に存在する任意の水溶性材料層における高出力の効果は、−１０℃〜−１５℃に冷
却された静電チャック（ＥＳＣ）を介して冷却電力を印加することを通して制御され、こ
れによって水溶性マスク材料層をプラズマエッチングプロセスの期間を通して１００℃未
満の温度に維持し、好ましくは、７０℃〜８０℃に維持する。このような温度では、水溶
性は有利に維持される。
特定の一実施形態では、プラズマエッチング操作１０５は更に、複数のエッチングサイ
クルと時間の経過と共に交互に配置された複数の保護ポリマー堆積サイクルを伴う。堆積
時間のエッチング時間に対する比は、典型的には１：１〜１：1.４である。例えば、エッ
チングプロセスは、２５０ｍｓ〜７５０ｍｓの持続時間を有する堆積サイクルと、２５０
ｍｓ〜７５０ｍｓのエッチングサイクルを有することができる。図４Ｃに示されるように
、このような堆積時間のエッチング時間に対する比によって、ポリマーは垂直面（例えば
、トレンチの側壁）の表面上にのみ蓄積し、一方、操作１０２で水平面上に堆積されたポ
リマーマスク材料は、基板エッチング操作１０５の間に消費又は侵食される。堆積サイク
ルとエッチングサイクルの間に、エッチングプロセスの化学物質（例えば、例示的なシリ
コンエッチングの実施形態用にはＳＦ６を用いる）を、堆積プロセスの化学物質（重合フ
ルオロカーボン（ＣｘＦｙ）ガス（例えば、Ｃ４Ｆ６又はＣ４Ｆ８又はフッ素化炭化水素
（ｘ＞１のＣＨｘＦｙ）が挙げられるが、これらに限定されない）を用いる）と入れ替え
る。このような一実施形態では、同一の重合ガス化学物質は、マスキング操作１０２用の
ものと同じである。例えば、図４Ｃに示されるように、操作１０２でポリマーマスク層４
０２ＢがＩＣ上の上部水平面上に形成される場合、エッチング操作１０５は、エッチング
されたトレンチの側壁の表面に同じポリマーマスク層４０２Ｂを形成し、（図４Ａに比べ
て薄いものとして示されている）ポリマーマスク層４０２Ｂもまたエッチング除去する。
当該技術分野で知られているように、更にプロセス圧力を、エッチングサイクルと堆積サ
イクルの間に、特定のサイクルで各々が有利に働くように変更することができる。
操作１０７で、方法３００は、インサイチュー堆積層を含むマスク４０２の除去によっ
て完了する。一実施形態では、水溶性マスク層は水によって、例えば、脱イオン水の加圧
されたジェットによって、又は周囲温度又は加熱された水浴中への浸漬を介して洗い流さ
れる。代替の実施形態では、マスク４０２は、エッチングポリマーの除去に有効である当
該技術分野で公知の水溶液で洗い流すことができる。更に、図４Ｄに示されるように、プ
ラズマ個片化操作１０５又は操作１０７におけるマスク除去プロセスのいずれも、ダイ取
り付け膜９０８を更にパターニングして、バッキングテープ９１０の上部を露出させるこ
とができる。
図１Ｂは、本発明の一実施形態に係る、レーザスクライビング操作１０３に続いて操作
１０２でプラズマ蒸着されたマスク材料が形成されるハイブリッドレーザアブレーション
・プラズマエッチング個片化法１５０を示すフロー図である。図５Ｂは、本発明の一実施
形態に係る、レーザスクライビングに続いて水溶性マスク上に塗布されたプラズマ蒸着さ
れたポリマーマスクの断面図５５０を示す。方法１５０を実施する実施形態では、エクス
サイチューマスク材料層（例えば、図５Ｂにおける層４０２Ａ）は、汚染保護層として役
立ち、ＩＣの上面と基板を露出させるレーザスクライビングされたトレンチの底面との間
のプラズマ蒸着されたポリマーの厚さに顕著な差がある十分に高いアスペクト（ＡＲ）の
アブレーションされたトレンチのための基礎としても役立つ。その後、プラズマ蒸着され
たポリマー内のこの差によって、ＩＣをマスクするのに十分な堆積されたポリマーを維持
しながら、ブレークスルーエッチング（エッチングを介した破断）は、トレンチの底部か
ら堆積されたポリマーを一掃できる。
図１Ｂによって示される例示的な実施形態では、操作１０１で、エクスサイチューマス
ク（例えば、水溶性材料又は本明細書の他の箇所に記載される材料のいずれか）は、前述
の技術のいずれかによって形成される。特定の一実施形態では、ＰＶＡが、厚さ２μｍ〜
１２μｍで基板上にスピンコートされる。操作１０３では、図１Ａの文脈で前述したよう
に、エクスサイチューマスク層が、ストリート４２７内の薄膜デバイス層５０４、５０５
、５０６、５０７、５０８及び５１１と共にレーザによってアブレーション加工される。
スクライビングされたトレンチのアスペクト比（ＡＲ）は、レーザスクライビングされ
た深さＤＬをトレンチ４１２の幅で割ったものである。トレンチ幅が６μｍ〜１０μｍの
例示的な実施形態では、ＡＲはどこでも１．５：１〜５：１の間であることが可能である
。図１Ｂを進めると、操作１０２では、基板はエッチングチャンバ内にロードされ、ポリ
マーのインサイチュープラズマ蒸着が、実質的に本明細書の他の箇所に記載されるように
実施される。図５Ｂを参照すると、スクライビングされたトレンチのＡＲは、バンプ５１
２の上面でプラズマ蒸着されたポリマーの厚さ（Ｔｍｉｎ）と、レーザスクライビングさ
れたトレンチ４１２の底面でプラズマ蒸着されたポリマーの厚さ（Ｔｂａｒｒｉｅｒ）で
、顕著な差を作る。その後、プラズマ蒸着されたポリマーにおけるこの差（Ｔｍｉｎ−Ｔ
ｂａｒｒｉｅｒ）によって、ＩＣをマスクするのに十分な堆積されたポリマーをトレンチ
の外側に維持しながら、ブレークスルーエッチングは、トレンチの底部から堆積されたポ
リマーを一掃できる。プラズマ蒸着操作１０２が３μｍのＴｍｉｎを蒸着する例示的な一
実施形態では、Ｔｂａｒｒｉｅｒは０．５μｍ未満である。
方法１５０を進めて、操作１０５では、基板はまず、スクライビングされたトレンチ内
に堆積されたポリマーを（トレンチの外側に堆積されたより厚いポリマー層を一掃するこ
となく）一掃するポリマーのブレークスルーによって、次に、方法１００に対して本明細
書の他の箇所に記載された技術及び条件のいずれかを用いた基板のエッチングによって、
（例えば、マスク蒸着操作１０２を実行したのと同一チャンバ内で）プラズマエッチング
される。一実施形態では、ポリマーのブレークスルー工程は、メインのエッチング／堆積
の順序立てて並べられた異方性エッチングプロセスの間に使用されるよりも高いバイアス
電力を伴う。
図１Ｃは、本発明の一実施形態に係る、基板のエッチングによって動的に形成されたプ
ラズマ蒸着されたマスク材料を有するハイブリッドレーザアブレーション・プラズマエッ
チング個片化法１９０を示すフロー図である。操作１０１では、エクスサイチューマスク
（例えば、水溶性材料又は本明細書の他の箇所に説明される材料のいずれか）が、前述の
技術のいずれかによって形成される。特定の一実施形態では、ＰＶＡが基板上に２μｍ〜
１２μｍの厚さでスピンコートされる。操作１０３では、図１Ａの文脈で前述されたよう
に、エクスサイチューマスクが、ストリート４２７内の薄膜デバイス層５０４、５０５、
５０６、５０７、５０８及び５１１と共にレーザによってアブレーション加工される。
図１Ｃを進めると、操作１０５では、基板がエッチングチャンバ内にロードされ、基板
はプラズマエッチングされる。図１Ａ〜図１Ｂに示されるエッチング前のポリマー堆積技
術（例えば、レーザスクライブ前後両方のマスク堆積）の代替として、ポリマーマスク（
例えば、図４Ｃにおける層４０２Ｂ）が、操作１０５の間に基板のエッチングを進行させ
ながら、動的に堆積される。この同時にインサイチューで堆積されたマスクは、下地のマ
スク層４０２Ａ（例えば、水溶性マスク材料）に対して非常に高い選択性をもつ高アスペ
クトトレンチエッチングを、基板エッチング速度のわずかな減少を犠牲にすることで実現
することができる。しかしながら、基板をエッチングチャンバ内外へ複数回動かす必要が
無いので、依然として方法１００及び１５０に対してスループットを向上させることがで
きる。
基板エッチング操作１０５は、一般的に、方法１００及び１５０の文脈で説明したもの
と同様の反復的又は循環的な堆積／エッチングプロセス（例えば、同一のソースガス）を
用いる。しかしながら、方法１９０の一実施形態では、操作１０５は、（エッチングサイ
クルではなく）堆積サイクルで開始する。更なる一実施形態では、エッチング時間に対す
る堆積時間の割合は、相対的により高い（例えば、堆積時間：エッチング時間の比は、１
：１よりも大きく、より具体的には１．２：１〜２：１のである）。例えば、堆積時間が
４００〜５００ｍｓでエッチング時間が３００ｍｓである例示的な一実施形態では、銅バ
ンプ５１２の上にたった２μｍのＴｍｉｎを有する水溶性マスクが、１００μｍの深さＤ
Ｅを有するエッチングに耐えることができる（例えば、５０：１の選択性）。また、循環
的な堆積／エッチングプロセスにおいて、各エッチング工程は、典型的には、１００〜２
００Ｗのバイアス電力を印加することによって、トレンチ底部上で堆積されたポリマー及
びシリコンをエッチングする指向性のあるエッチングである第１サブエッチング工程と、
バイアス電力が印加されず等方的にポリマー及びシリコンをエッチングする等方性エッチ
ングである第２サブエッチング工程を備えた２つのサブステップに分割される。エッチン
グに対する堆積の一定の時間比率では、第２サブエッチング工程時間に対する第１サブエ
ッチング工程時間の比率も調整して、これによってウェハ表面の上部の上におけるマスク
層の消費をより良好に制御することができる。
なお、水溶性の層を含むマスクの実施形態では、裏面研削（ＢＳＧ）の前又は後に、ス
ピンコーティング法２００を実行してもよいことに留意すべきである。スピンコーティン
グは、一般的に、従来の７５０μｍの厚さを有する基板に対しては完成した技術であるの
で、スピンコーティング法２００を裏面研削の前に有利に実行することができる。しかし
ながら、代替的に、スピンコーティング法２００は、例えば、回転可能なチャック上に薄
化基板及びテープ付けされたフレームの両方を支持することによって、裏面研削の後に実
行することができる。
図３は、ウェハの薄化前にダイシングされる基板に水溶性の層を塗布するための方法３
００を示すフロー図である。方法３００は、バンプ形成され、パッシベートされた基板を
受け取ることから始まる。操作３０４では、水溶性マスク層（例えば、マスク層４０２Ａ
）が形成される。したがって、操作３０４は、本明細書の他の箇所に記載されるように、
スピンコーティング法２００を伴うことができる。操作３６０では、前面テープは、水溶
性マスク層の上に形成される。任意の従来の前面テープ（例えば、ＵＶテープが挙げられ
るが、これに限定されない）を水溶性マスク層の上に塗布することができる。操作３７０
では、例えば、図５に図示された基板４０６の下面５０１を研削することによって、基板
は裏面から薄化される。操作３７５では、裏面支持体４１１が薄化された基板に追加され
る。例えば、裏面テープ４１０が塗布され、その後前面テープが除去されて、これによっ
て水溶性マスク層を露出させることができる。その後、方法３００は、本発明の一実施形
態に係る方法１００を完了するために操作１０３（図１）に戻る。
単一のプロセスツール６００は、ハイブリッドレーザアブレーション・プラズマエッチ
ング個片化プロセス１００内の多くの又はすべての操作を実行するように構成することが
できる。例えば、図６は、本発明の一実施形態に係る、基板のレーザ・プラズマダイシン
グ用レーザスクライブ装置６１０と結合されたクラスタツール６０６のブロック図を示す
。図６を参照すると、クラスタツール６０６は、複数のロードロック６０４を有するファ
クトリインターフェース６０２（ＦＩ）に結合される。ファクトリインターフェース６０
２は、レーザスクライブ装置６１０を有する外部製造施設とクラスタツール６０６との間
をインターフェース接続するのに適した大気ポートであることが可能である。ファクトリ
インターフェース６０２は、基板（又はそのキャリア）を格納ユニット（例えば、正面開
口式カセット一体型搬送・保管箱（ＦＯＵＰ））からクラスタツール６０６又はレーザス
クライブ装置６１０のいずれか又はその両方へ搬送するためのアーム又はブレードを備え
たロボットを含むことができる。
レーザスクライブ装置６１０はまた、ＦＩ６０２に結合される。一実施形態では、レー
ザスクライブ装置６１０は、フェムト秒レーザを含む。フェムト秒レーザは、ハイブリッ
ドレーザ・エッチング個片化プロセス１００のレーザアブレーション部を実行する。一実
施形態では、可動ステージもまた、レーザスクライブ装置６１０に含まれ、可動ステージ
は、フェムト秒ベースのレーザに対して基板又は基板（又はそのキャリア）を移動させる
ために構成されている。特定の一実施形態では、フェムト秒レーザも移動可能である。
クラスタツール６０６は、基板の真空中での搬送のためのロボットアームを収容したロ
ボット搬送チャンバ６５０によってＦＩに結合された１以上のプラズマエッチングチャン
バ６０８を含む。プラズマエッチングチャンバ６０８は、ハイブリッドレーザ・エッチン
グ個片化プロセス１００のプラズマエッチング部分と、基板上でポリマーマスクを堆積す
ることの両方に対して適している。例示的な一実施形態では、プラズマエッチングチャン
バ６０８は更に、ＳＦ６ガス源と、Ｃ４Ｆ８、Ｃ４Ｆ６、又はＣＨ２Ｆ２源の少なくとも
１つとに結合される。特定の一実施形態では、１以上のプラズマエッチングチャンバ６０
８は、米国カリフォルニア州サニーベールのアプライドマテリアルズ（Ａｐｐｌｉｅｄ
Ｍａｔｅｒｉａｌｓ）から入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉ
ｌｖｉａ（商標名） Ｅｔｃｈシステムであるが、他の適当なエッチングシステムも市販
されている。一実施形態では、複数のプラズマエッチングチャンバ６０８が統合プラット
フォーム６００のクラスタツール６０６部に含まれ、これによって個片化又はダイシング
プロセスの高い製造スループットを可能にする。
クラスタツール６０６は、ハイブリッドレーザアブレーション・プラズマエッチング個
片化プロセス１００内の機能を実行するのに適した他のチャンバを含むことができる。図
６に示される例示的な実施形態では、ウェットプロセスモジュール６１４がロボット搬送
モジュール６５０に結合され、これによって基板のプラズマエッチング後の水溶性マスク
及び／又はプラズマ蒸着されたポリマーの残りを洗い流す。ウェットプロセスモジュール
６１４は、例えば、加圧されたウォータースプレージェット又は他の溶媒ディスペンサを
含むことができる。
更なる他の実施形態では、堆積モジュール６１２は、本明細書に記載される水溶性マス
ク層を塗布するためのスピンコーティングモジュールである。スピンコーティングモジュ
ールとして、堆積モジュール６１２は、キャリア（例えば、フレーム上に取り付けられた
バッキングテープ）上に取り付けられた薄化された基板を、真空又はその他によってクラ
ンプするように構成された回転可能なチャックを含むことができる。
図７は、例えば、少なくとも１つのマイクロマシンアーチファクトを識別するタグから
の反射光を分析するために、本明細書内で議論された１以上のスクライビング法をマシン
に実行させるための命令セットを内部で実行することができるコンピュータシステム７０
０を示す。例示的なコンピュータシステム７００は、プロセッサ７０２、メインメモリ７
０４（例えば、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、ダイナミックラン
ダムアクセスメモリ（ＤＲＡＭ）（例えば、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）又はラ
ムバスＤＲＡＭ（ＲＤＲＡＭ）など）、スタティックメモリ７０６（例えば、フラッシュ
メモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）など）、及び二次メモリ７１
８（例えば、データ記憶装置）を含み、これらはバス７３０を介して互いに通信する。
プロセッサ７０２は、１以上の汎用処理装置（例えば、マイクロプロセッサ、中央処理
装置など）を表す。より具体的には、プロセッサ７０２は、複合命令セットコンピューテ
ィング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ
）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ等であることができ
る。プロセッサ７０２は、１以上の特殊目的処理装置（例えば、特定用途向け集積回路（
ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセ
ッサ（ＤＳＰ）、ネットワークプロセッサなど）であることも可能である。プロセッサ７
０２は、本明細書に記載の操作及び手順を実行するための処理ロジック７２６を実行する
ように構成される。
コンピュータシステム７００は更に、ネットワークインターフェースデバイス７０８を
含むことができる。コンピュータシステム７００は、ビデオディスプレイユニット７１０
（例えば、液晶ディスプレイ（ＬＣＤ）又は陰極線管（ＣＲＴ））、英数字入力装置７１
２（例えば、キーボード）、カーソル制御装置７１４（例えば、マウス）、及び信号生成
装置７１６（例えば、スピーカ）も含むことができる。
二次メモリ７１８は、本明細書に記載の１以上の方法又は機能の何れかを具現化する１
以上の命令セット（例えば、ソフトウェア７２２）を格納するマシンアクセス可能な記憶
媒体（又は、より具体的には、コンピュータ可読記憶媒体）７３１を含むことができる。
ソフトウェア７２２はまた、コンピュータシステム７００、メインメモリ７０４及びプロ
セッサ７０２（これらもまたマシン可読記憶媒体を構成している）によるその実行中に、
メインメモリ７０４内及び／又はプロセッサ７０２内に、完全に又は少なくとも部分的に
常駐することもできる。ソフトウェア７２２は更に、ネットワークインターフェースデバ
イス７０８を介してネットワーク７２０上で送信又は受信されることができる。
マシンアクセス可能な記憶媒体７３１は、パターン認識アルゴリズム、アーチファクト
形状データ、アーチファクト位置データ、又は粒子の輝きデータを格納するためにも使用
することができる。マシンアクセス可能な記憶媒体７３１は、例示的な一実施形態では単
一の媒体であることが示されているが、用語「マシン可読記憶媒体」は、１以上の命令セ
ットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及
び／又は関連するキャッシュ及びサーバ）を含むように解釈されるべきである。用語「マ
シン可読記憶媒体」はまた、マシンによる実行用命令セットを格納又はエンコードするこ
とができ、本発明の１以上の方法の何れかをマシンに実行させる任意の媒体を含むように
も解釈されるべきである。したがって、用語「マシン可読記憶媒体」は、固体メモリ、光
・磁気メディアを含むが、これらに限定されないように解釈されるべきである。
このように、各基板が複数のＩＣを有する半導体基板をダイシングする方法が開示され
た。要約書に記載されていることを含む本発明の例示的な実施形態の上記説明は、網羅的
であること又は開示された正確な形態に本発明を限定することを意図していない。本発明
の特定の実施及び本発明に対する実施例は、例示の目的で本明細書内に記載されているが
、当業者が認識すると思われるように、様々な等価な修正形態が本発明の範囲内で可能で
ある。したがって、本発明の範囲は、請求項解釈の確立された原則に従って解釈されるべ
きである以下の特許請求の範囲によって完全に決定されるべきである。

Claims (2)

  1. 複数のＩＣを含む半導体基板をダイシングするシステムであって、
    水溶性材料の層を含むマスクをパターニングし、ＩＣ間の基板の領域を露出させるレーザスクライブモジュールと、
    レーザスクライブモジュールに物理的に結合されたプラズマエッチングモジュールであって、基板上にポリマーマスクをプラズマ蒸着させ、基板のプラズマエッチングによってＩＣを個片化させるプラズマエッチングモジュールと、
    レーザスクライブされた基板をレーザスクライブモジュールとプラズマエッチングモジュールの間で搬送するロボット搬送チャンバを含むシステム。
  2. レーザスクライブは、５４０ナノメートル以下の波長と４００フェムト秒以下のパルス幅を有するフェムト秒レーザを含む請求項１記載のシステム。
JP2014257445A 2011-06-15 2014-12-19 レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層 Expired - Fee Related JP6223325B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/160,973 2011-06-15
US13/160,973 US8598016B2 (en) 2011-06-15 2011-06-15 In-situ deposited mask layer for device singulation by laser scribing and plasma etch

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014515839A Division JP2014523110A (ja) 2011-06-15 2012-05-23 レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層

Publications (2)

Publication Number Publication Date
JP2015092605A true JP2015092605A (ja) 2015-05-14
JP6223325B2 JP6223325B2 (ja) 2017-11-01

Family

ID=47353991

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014515839A Pending JP2014523110A (ja) 2011-06-15 2012-05-23 レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層
JP2014257445A Expired - Fee Related JP6223325B2 (ja) 2011-06-15 2014-12-19 レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014515839A Pending JP2014523110A (ja) 2011-06-15 2012-05-23 レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層

Country Status (6)

Country Link
US (2) US8598016B2 (ja)
JP (2) JP2014523110A (ja)
KR (2) KR102060024B1 (ja)
CN (1) CN103608900A (ja)
TW (2) TWI469843B (ja)
WO (1) WO2012173759A2 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343365B2 (en) * 2011-03-14 2016-05-17 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8993414B2 (en) 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US8845854B2 (en) * 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
US8980726B2 (en) * 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
TWI619165B (zh) * 2013-03-14 2018-03-21 應用材料股份有限公司 以雷射及電漿蝕刻進行的基板切割所用的含非光可界定雷射能量吸收層的多層遮罩
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
US20150037915A1 (en) * 2013-07-31 2015-02-05 Wei-Sheng Lei Method and system for laser focus plane determination in a laser scribing process
WO2015023287A1 (en) * 2013-08-15 2015-02-19 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9646951B2 (en) * 2013-12-10 2017-05-09 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
US8927393B1 (en) * 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US9130030B1 (en) * 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
JP6101227B2 (ja) * 2014-03-17 2017-03-22 株式会社東芝 プラズマダイシング方法およびプラズマダイシング装置
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8932939B1 (en) * 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US9472458B2 (en) 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
KR101650076B1 (ko) * 2014-06-10 2016-08-22 한국미쯔보시다이아몬드공업(주) 취성 재료 기판의 가공방법
US9142459B1 (en) * 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
CN104384722A (zh) * 2014-10-28 2015-03-04 北京理工大学 一种基于n型掺杂的飞秒激光加工半导体的方法
DE102015100686A1 (de) 2015-01-19 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
US9793129B2 (en) 2015-05-20 2017-10-17 Infineon Technologies Ag Segmented edge protection shield
KR20170122185A (ko) * 2015-11-09 2017-11-03 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조방법 및 이것에 이용하는 마스크 일체형 표면 보호 테이프
JP6587911B2 (ja) * 2015-11-16 2019-10-09 株式会社ディスコ ウエーハの分割方法
JP6604476B2 (ja) * 2016-03-11 2019-11-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US9793132B1 (en) * 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
US9725302B1 (en) * 2016-08-25 2017-08-08 Applied Materials, Inc. Wafer processing equipment having exposable sensing layers
JP6899252B2 (ja) * 2017-05-10 2021-07-07 株式会社ディスコ 加工方法
JP7042437B2 (ja) * 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
CN109904110B (zh) * 2017-12-08 2021-06-04 中芯长电半导体（江阴）有限公司 形成垂直孔的刻蚀方法及其结构
US11127599B2 (en) * 2018-01-12 2021-09-21 Applied Materials, Inc. Methods for etching a hardmask layer
JP6994646B2 (ja) * 2018-01-17 2022-01-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
TWI825080B (zh) * 2018-03-30 2023-12-11 日商琳得科股份有限公司 半導體晶片的製造方法
TWI776026B (zh) * 2018-06-04 2022-09-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
US10916474B2 (en) 2018-06-25 2021-02-09 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
JP7109862B2 (ja) * 2018-07-10 2022-08-01 株式会社ディスコ 半導体ウェーハの加工方法
KR20200054389A (ko) 2018-11-09 2020-05-20 삼성전자주식회사 자기 기억 소자
US10886136B2 (en) * 2019-01-31 2021-01-05 Tokyo Electron Limited Method for processing substrates
CN109848565A (zh) * 2019-04-02 2019-06-07 西安交通大学 基于等离子体纳米结构辅助的飞秒激光纳米加工方法及系统
US11476123B2 (en) * 2019-09-13 2022-10-18 Tokyo Electron Limited Etching method, plasma processing apparatus, and substrate processing system
KR20210055164A (ko) 2019-11-07 2021-05-17 삼성전자주식회사 반도체 소자 및 이를 구비한 반도체 패키지
CN113178382A (zh) * 2020-12-30 2021-07-27 集美大学 一种晶圆级金刚石衬底的抛光方法和晶圆级金刚石衬底
US11705365B2 (en) * 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
CN113649709A (zh) * 2021-08-16 2021-11-16 湖北三维半导体集成创新中心有限责任公司 晶圆切割方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09511688A (ja) * 1994-04-08 1997-11-25 ザ リージェンツ オブ ザ ユニバーシティー オブ ミシガン レーザー誘起破壊及び切断形状を制御する方法
WO2003071591A1 (fr) * 2002-02-25 2003-08-28 Disco Corporation Procede de subdivision de plaquettes semi-conductrices
JP2004090534A (ja) * 2002-09-02 2004-03-25 Tokyo Electron Ltd 基板の加工装置および加工方法
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP2009141276A (ja) * 2007-12-10 2009-06-25 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2010016324A (ja) * 2008-07-02 2010-01-21 Powertech Technology Inc 大尺寸ウェハの切割方法、及び、その設備
US20100120230A1 (en) * 2007-08-07 2010-05-13 Grivna Gordon M Semiconductor die singulation method
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2691794A (en) * 1954-01-28 1954-10-19 Alexander H Gonyea Clam opener
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
JPS5868930A (ja) * 1981-10-20 1983-04-25 Fujitsu Ltd 半導体装置の製造方法
US4684437A (en) * 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPH0364758A (ja) * 1989-08-02 1991-03-20 Hitachi Ltd フォトレジスト剥離方法
JP3165304B2 (ja) * 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
EP0609809B8 (en) * 1993-02-01 2001-11-21 Canon Kabushiki Kaisha Liquid crystal display device
US6897100B2 (en) * 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
JPH1027971A (ja) 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
DE69725245T2 (de) * 1996-08-01 2004-08-12 Surface Technoloy Systems Plc Verfahren zur Ätzung von Substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2000294523A (ja) * 1999-04-01 2000-10-20 Sony Corp 半導体製造装置および半導体装置の製造方法
US6562698B2 (en) 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
JP5123456B2 (ja) 2000-01-10 2013-01-23 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 導電性リンクのレーザ切断方法およびレーザシステム
US6383931B1 (en) 2000-02-11 2002-05-07 Lam Research Corporation Convertible hot edge ring to improve low-K dielectric etch
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
EP1162794B1 (en) 2000-06-09 2014-02-26 Broadcom Corporation Gigabit switch with fast filtering processor
JP2002016123A (ja) * 2000-06-29 2002-01-18 Hitachi Ltd 試料処理装置および処理方法
JP5033296B2 (ja) 2000-07-12 2012-09-26 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド Ｉｃヒューズ切断用シングルパルスのためのｕｖレーザシステムおよびその方法
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
JP4109823B2 (ja) 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
JP2002141259A (ja) * 2000-10-30 2002-05-17 Sharp Corp 半導体装置の製法
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US8048774B2 (en) 2001-10-01 2011-11-01 Electro Scientific Industries, Inc. Methods and systems for laser machining a substrate
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
JP4006994B2 (ja) 2001-12-18 2007-11-14 株式会社リコー 立体構造体の加工方法、立体形状品の製造方法及び立体構造体
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
WO2003090258A2 (en) 2002-04-19 2003-10-30 Xsil Technology Limited Laser machining
JP4544811B2 (ja) * 2002-05-09 2010-09-15 大日本印刷株式会社 エレクトロルミネッセント素子の製造方法
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20050023260A1 (en) 2003-01-10 2005-02-03 Shinya Takyu Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
US20040157457A1 (en) * 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) * 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006248191A (ja) * 2005-03-14 2006-09-21 Asahi Kasei Chemicals Corp シート状あるいは円筒状の樹脂製印刷基材の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
TWI295816B (en) * 2005-07-19 2008-04-11 Applied Materials Inc Hybrid pvd-cvd system
WO2007019487A2 (en) * 2005-08-05 2007-02-15 Reveo, Inc. Method and system for fabricating thin devices
US9138913B2 (en) 2005-09-08 2015-09-22 Imra America, Inc. Transparent material processing with an ultrashort pulse laser
US20070079866A1 (en) 2005-10-07 2007-04-12 Applied Materials, Inc. System and method for making an improved thin film solar cell interconnect
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
US8198566B2 (en) 2006-05-24 2012-06-12 Electro Scientific Industries, Inc. Laser processing of workpieces containing low-k dielectric material
US20070272666A1 (en) 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
KR101262386B1 (ko) 2006-09-25 2013-05-08 엘지이노텍 주식회사 질화물 반도체 발광소자의 제조 방법
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
KR101634970B1 (ko) 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
JP4488037B2 (ja) 2007-07-24 2010-06-23 パナソニック株式会社 半導体ウェハの処理方法
JP2009034694A (ja) 2007-07-31 2009-02-19 Disco Abrasive Syst Ltd レーザ加工方法
US8012857B2 (en) 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
US8614151B2 (en) * 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US20090255911A1 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser scribing platform and hybrid writing strategy
KR101026010B1 (ko) 2008-08-13 2011-03-30 삼성전기주식회사 레이저 가공장치 및 레이저 가공방법
US8426250B2 (en) 2008-10-22 2013-04-23 Intel Corporation Laser-assisted chemical singulation of a wafer
US10307862B2 (en) 2009-03-27 2019-06-04 Electro Scientific Industries, Inc Laser micromachining with tailored bursts of short laser pulses
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8845854B2 (en) * 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09511688A (ja) * 1994-04-08 1997-11-25 ザ リージェンツ オブ ザ ユニバーシティー オブ ミシガン レーザー誘起破壊及び切断形状を制御する方法
WO2003071591A1 (fr) * 2002-02-25 2003-08-28 Disco Corporation Procede de subdivision de plaquettes semi-conductrices
JP2004090534A (ja) * 2002-09-02 2004-03-25 Tokyo Electron Ltd 基板の加工装置および加工方法
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US20100120230A1 (en) * 2007-08-07 2010-05-13 Grivna Gordon M Semiconductor die singulation method
JP2009141276A (ja) * 2007-12-10 2009-06-25 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2010016324A (ja) * 2008-07-02 2010-01-21 Powertech Technology Inc 大尺寸ウェハの切割方法、及び、その設備
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法

Also Published As

Publication number Publication date
JP6223325B2 (ja) 2017-11-01
US8598016B2 (en) 2013-12-03
US20140065797A1 (en) 2014-03-06
JP2014523110A (ja) 2014-09-08
KR20140041751A (ko) 2014-04-04
TWI520205B (zh) 2016-02-01
WO2012173759A2 (en) 2012-12-20
TW201432805A (zh) 2014-08-16
TWI469843B (zh) 2015-01-21
TW201302362A (zh) 2013-01-16
WO2012173759A3 (en) 2013-02-28
CN103608900A (zh) 2014-02-26
US20120322234A1 (en) 2012-12-20
KR102060024B1 (ko) 2019-12-27
KR20140067175A (ko) 2014-06-03
KR101463152B1 (ko) 2014-11-20

Similar Documents

Publication Publication Date Title
JP6223325B2 (ja) レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層
JP6207496B2 (ja) レーザによる基板のダイシング及びプラズマエッチング用の多層マスク
JP6113214B2 (ja) レーザ・プラズマエッチングによる基板のダイシング用水溶性マスク
KR102303143B1 (ko) 레이저 및 플라즈마 에칭에 의한 기판 다이싱을 위한 마스크 잔류물 제거
US20140273401A1 (en) Substrate laser dicing mask including laser energy absorbing water-soluble film
US20140246153A1 (en) Multi-step and asymmetrically shaped laser beam scribing
US9620379B2 (en) Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160628

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170526

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171003

R150 Certificate of patent or registration of utility model

Ref document number: 6223325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees