JP2015062252A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015062252A
JP2015062252A JP2014243057A JP2014243057A JP2015062252A JP 2015062252 A JP2015062252 A JP 2015062252A JP 2014243057 A JP2014243057 A JP 2014243057A JP 2014243057 A JP2014243057 A JP 2014243057A JP 2015062252 A JP2015062252 A JP 2015062252A
Authority
JP
Japan
Prior art keywords
film
transistor
substrate
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014243057A
Other languages
English (en)
Other versions
JP5918837B2 (ja
Inventor
小山　潤
Jun Koyama
潤 小山
大力　浩二
Koji Oriki
浩二 大力
奨 岡崎
Susumu Okazaki
奨 岡崎
芳隆 守屋
Yoshitaka Moriya
芳隆 守屋
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014243057A priority Critical patent/JP5918837B2/ja
Publication of JP2015062252A publication Critical patent/JP2015062252A/ja
Application granted granted Critical
Publication of JP5918837B2 publication Critical patent/JP5918837B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】可撓性を有し、曲げ等の物理的変化に対して耐性を有する半導体装置および当該半導体装置の作製方法を提供することを目的とする。【解決手段】可撓性を有する基板上に設けられた、半導体膜、半導体膜上にゲート絶縁膜を介して設けられたゲート電極およびゲート電極を覆って設けられた層間絶縁膜とを有する複数のトランジスタと、複数のトランジスタの間に設けられた屈折部分とを有し、屈折部分は、層間絶縁膜に設けられた開口部に層間絶縁膜より弾性率が低い物質が充填されて設けられている。また、本発明では、開口部に充填する物質として他にも、層間絶縁膜よりガラス転移点が低い物質や塑性を有する物質を設けることができる。【選択図】図１

Description

本発明は、可撓性を有する半導体装置および当該半導体装置の作製方法に関する。
近年、プラスチック等の可撓性を有する基板上にトランジスタ等で構成される集積回路
を設ける技術が注目されている。可撓性を有する基板上に集積回路を設けることによって
形成された半導体装置は、半導体基板やガラス基板等の基板を用いる場合に比べ、軽量化
やコストダウン等を達成することが可能となる。また、可撓性を有する半導体装置は折り
曲げ等が可能となるため、様々な分野、場所への適用が期待されている。
しかしながら、可撓性を有する基板上にトランジスタ等の素子を具備する集積回路を設
けることによって形成された半導体装置に、外部から曲げ等の物理的な力（外力）を加え
た場合、半導体装置に生じる応力によって、当該半導体装置に含まれるトランジスタ等の
素子が損傷し、トランジスタ等の素子の特性に影響を及ぼす恐れがある。
本発明は上記問題を鑑み、可撓性を有し、曲げ等の物理的変化に対して耐性を有する半
導体装置および当該半導体装置の作製方法を提供することを目的とする。
上記目的を達成するために本発明は以下の手段を講じる。
本発明の半導体装置は、可撓性を有する基板上に設けられた、半導体膜、半導体膜上に
ゲート絶縁膜を介して設けられたゲート電極およびゲート電極を覆って設けられた層間絶
縁膜とを有する複数のトランジスタと、複数のトランジスタの間に設けられた屈折部分と
を有していることを特徴とする。屈折部分は、例えば、層間絶縁膜に開口部等の空間を形
成することにより設けることができる。なお、屈折部分とは、曲げ等の物理的な力を半導
体装置に加えた場合に、半導体装置の内部において、他の部分に比べて選択的に大きいひ
ずみ（物体の形や体積の変化）が生じる部分のことをいう。
本発明の半導体装置の他の構成として、可撓性を有する基板上に設けられた、半導体膜
、半導体膜上にゲート絶縁膜を介して設けられたゲート電極およびゲート電極を覆って設
けられた層間絶縁膜とを有する複数のトランジスタと、複数のトランジスタの間に設けら
れた屈折部分とを有し、屈折部分は、層間絶縁膜に設けられた開口部に層間絶縁膜より弾
性率が低い物質が充填されて設けられていることを特徴としている。また、本発明では、
開口部に充填する物質として他にも、層間絶縁膜よりガラス転移点が低い物質や塑性を有
する物質を設けることができる。
また、上記構成において、トランジスタとして、薄膜トランジスタ（ＴＦＴ）、単結晶
の半導体膜にチャネル領域を設けた電界効果型トランジスタ（ＦＥＴ）または有機トラン
ジスタ等を用いることができる。また、トランジスタに限られず、半導体装置にダイオー
ドや容量素子等の素子が含まれる場合には、それらの素子の間に屈折部分を設けることが
可能である。
本発明の半導体装置の作製方法は、第１の基板上に剥離層を形成し、剥離層上に第１の
絶縁膜を形成し、第１の絶縁膜上に薄膜トランジスタを形成し、薄膜トランジスタを覆う
ように第２の絶縁膜を形成し、第２の絶縁膜上に薄膜トランジスタと電気的に接続する導
電膜を形成し、第２の絶縁膜および導電膜を覆うように第３の絶縁膜を形成し、第２の絶
縁膜および第３の絶縁膜に選択的に第１の開口部を形成し、第１の開口部に第２の絶縁膜
および第３の絶縁膜より弾性率が低い物質を設け、第１の絶縁膜、第２の絶縁膜および第
３の絶縁膜に選択的に第２の開口部を形成して剥離層を露出させ、第３の絶縁膜の表面に
接着面を有するフィルムを接着させて、第１の絶縁膜から剥離層および第１の基板を剥離
し、第２の基板上に第１の絶縁膜を固着することを特徴としている。また上記構成におい
て、第１の開口部に第２の絶縁膜および第３の絶縁膜より弾性率が低い物質の代わりに、
第２の絶縁膜および第３の絶縁膜よりガラス転移点が低い物質や塑性を有する物質等を設
けることができる。
また、本発明の半導体装置の他の作製方法として、導電膜のパターンが形成された基板
上にトランジスタを含む複数の集積回路を導電膜のパターンと電気的に接続するように貼
り合わせて設け、複数の集積回路を覆うように絶縁膜を形成し、複数の集積回路の間に位
置する絶縁膜に凹部を形成することを特徴としている。また、絶縁膜に凹部を形成した後
に、凹部に絶縁膜より弾性率が低い物質、絶縁膜よりガラス転移点が低い物質または絶縁
膜より塑性を有する物質等を設けることも可能である。
また、本発明の半導体装置の他の作製方法として、基板上にトランジスタを含む複数の
集積回路を貼り合わせて設け、複数の集積回路を電気的に接続する導電膜を形成し、複数
の集積回路を覆うように絶縁膜を形成し、複数の集積回路の間に位置する絶縁膜に凹部を
形成することを特徴としている。また、絶縁膜に凹部を形成した後に、凹部に絶縁膜より
弾性率が低い物質、絶縁膜よりガラス転移点が低い物質または絶縁膜より塑性を有する物
質等を設けることも可能である。集積回路を電気的に接続する導電膜は、液滴吐出法やス
クリーン印刷等の印刷法を用いて形成することができる。なお、液滴吐出法とは、導電性
や絶縁性等を有する材料を含んだ組成物の液滴（ドットともいう）を選択的に吐出（噴射
）して任意の場所に形成する方法であり、その方式によってはインクジェット法とも呼ば
れている。
可撓性を有する基板上に設けられた複数の集積回路を有する半導体装置を形成する場合
に、複数の集積回路間や当該集積回路に含まれるトランジスタ等の素子間に屈折部分を形
成することによって、半導体装置に曲げ等の外力を加えた場合であっても、屈折部分に選
択的にひずみが生じて曲がるため、トランジスタ等の素子に加わる応力を低減させ、当該
トランジスタ等の素子が破損する割合を低減することができる。また、トランジスタ等の
素子の特性へ影響を及ぼすことを防止することができる。また、半導体装置の内部に選択
的に屈折部分を設けることによって、より小さい力によって当該半導体装置を曲げること
が可能となる。
本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。 本発明の半導体装置を表示装置に適用した一例を示す図。 本発明の半導体装置を表示装置に適用した一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説
明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の
構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
（実施の形態１）
本実施の形態では、本発明の半導体装置の一構成例について図面を参照して説明する。
一般的に、物体に応力が加えられることによって、物体の形や体積の変化（「ひずみ」
ともいう）が生じる。可撓性基板上に設けられた集積回路を有する半導体装置に曲げ等の
物理的な力により応力が加えられることにより、集積回路に含まれるトランジスタ等の素
子にひずみが生じて破損し、当該トランジスタ等の素子の特性に影響が生じる恐れがある
。そのため、本実施の形態で示す半導体装置１５０は、プラスチック等の可撓性を有する
基板上に設けられた集積回路１５２ａ〜１５２ｄの間に屈折部分１５３が設けられている
（図１（Ａ））。屈折部分１５３は、集積回路１５２ａ〜１５２ｄ間であればどのように
設けてもよく、例えば、屈折部分を図１（Ａ）に示すように集積回路１５２ａおよび集積
回路１５２ｂと集積回路１５２ｃおよび集積回路１５２ｄの間に連続して配置するように
設けてもよいし、集積回路１５２ａと集積回路１５２ｂの間または集積回路１５２ｃと集
積回路１５２ｄの間に部分的に配置するように設けてもよい。
なお、屈折部分とは、曲げる等の物理的な力が半導体装置に加えられた場合に、半導体
装置の内部において、他の部分に比べて選択的に大きいひずみ（物体の形や体積の変化）
が生じる部分をいう。例えば、半導体装置のある部分に屈折部分を設けて、半導体装置を
湾曲させた場合、半導体装置の内部に応力が生じるが、当該応力によって生じるひずみは
選択的に屈折部分に発生し、当該屈折部分が屈折することによって半導体装置が曲がる。
また、半導体装置の内部に選択的に屈折部分を設けることにより屈折部分に選択的に大き
いひずみが生じるため、当該屈折部分を設けない場合に比べて、より弱い力で曲率半径が
小さくなるように曲げることが可能となる。従って、集積回路に設けられたトランジスタ
等の素子に加わる応力を低減させて当該トランジスタ等の素子が破損することを防止する
ことができる。
屈折部分１５３は、他の部分に比べて曲がりやすい物質を形成することによって設ける
。なお、本明細書において、屈折部分に設ける物質を便宜上屈折物質と記載することがあ
る。
屈折部分に設ける物質としては、屈折部分以外の部分に設ける物質と比較して曲がりや
すい性質を有する物質であればよく、例えば、弾性を示す物質や塑性を有する物質を用い
ることができる。なお、弾性を示す物質を用いる場合には、屈折部分に設ける物質の弾性
率（応力／ひずみの比）を他の領域に設ける物質の弾性率より低くなるように設ける。ま
た、塑性を有する物質を用いる場合には、屈折部分に設ける物質を他の領域に設ける物質
より塑性を有するように設けることが好ましい。なお、ここでいう弾性とは、外力によっ
て形や体積に変化を生じた物体が、力を取り去ると再びもとの状態に回復する性質をいう
。また、ここでいう塑性とは、外力によって変形しやすく、力を取り去ってもひずみが残
る性質をいう。
弾性を示す物質としては、弾性限界が高い物質が好ましく、例えば、ゴムのように力を
加えると大きく変形し、その力を除くと元の形状に戻る性質を有する物質を用いることが
できる。具体的には、ゴム弾性を示す高分子化合物等が挙げられる。他にも、弾性と同時
に粘性も兼ね備えた性質（粘弾性）を示す高分子化合物等を用いることも可能である。
塑性を有する物質としては、外力によって変形しやすく、力を取り去ってもひずみが残
る性質を有する高分子化合物等の絶縁物を用いることができる。また、他にも、延性や展
性を示すＡｕ、Ａｇ、Ａｌ、Ｃｕ等の金属等を用いて設けることも可能である。従って、
本発明において、屈折部分に塑性を有する物質を設けた場合には、物理的な力を加えて半
導体装置を湾曲させた際に、物理的な力を取り除いた後でも湾曲させたまま保持すること
ができる。
また、屈折部分にガラス転移温度を有する高分子等の有機化合物を用いる場合には、屈
折部分に設ける物質のガラス転移点を他の領域に設ける物質のガラス転移点より低くする
ように設ける。ガラス転移点が低い物質は、ガラス転移点が高い物質と比較して粘弾性が
高くなるため、ガラス転移点が低い物質とガラス転移点が高い物質とを設けた場合、応力
が加わった際にガラス転移点が低い物質に選択的に大きいひずみが生じる。このように、
ガラス転移点を変化させることによって、屈折部分と他の領域を同様の物質で設けること
ができる。
また、屈折部分に設ける物質は、他の領域に設ける物質より硬度が低くなるように設け
てもよい。また、トランジスタ等を含む曲げたくない領域の上方に硬度の大きい材料を用
いた保護膜を設けてもよい。なお、物質の硬度は、ビッカース硬度試験等で評価すればよ
い。
また、応力が加えられた際に選択的に大きいひずみが生じるため、曲げ耐性の高い物質
を屈折部分に設けることが好ましい。弾性体を用いる場合には弾性限界が高い物質を用い
ることが好ましい。高い曲げ耐性を有する物質を用いることによって半導体装置の耐性を
向上させることが可能となる。
次に、図１（Ａ）におけるａ−ｂ間の断面構造の模式図を図１（Ｂ）に示す。
図１（Ｂ）において、半導体装置１５０は、可撓性を有する基板１５１に設けられた集
積回路１５２ａ〜１５２ｄを有しており、ここでは、集積回路１５２ａ〜１５２ｄが絶縁
膜１５４、１５６〜１５８とトランジスタ１５５と屈折物質１６３からなる素子形成層１
８０とを有している場合を示している。より具体的には、可撓性を有する基板１５１上に
絶縁膜１５４を介してトランジスタ１５５が設けられ、トランジスタ１５５を覆うように
絶縁膜１５６〜１５８が設けられ、絶縁膜１５６〜１５８に形成された開口部１３１に屈
折物質１６３が設けられている。
基板１５１としては、可撓性を有するフィルム状の基板等を用いることができ、例えば
、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる
フィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸
着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成
樹脂等）との積層フィルム等を利用することができる。また、可撓性を有する金属基板を
用いてもよい。例えば、ステンレス基板等を用いることができる。
集積回路１５２ａ〜１５２ｄは、トランジスタ、ダイオード等の素子を有している。例
えば、ダイオードとしては、可変容量ダイオード、ショットキーダイオードまたはトンネ
ルダイオード等の各種ダイオードを適用することができる。本発明では、これらのトラン
ジスタやダイオード等を用いることよって、ＣＰＵ、メモリまたはマイクロプロセッサ等
のありとあらゆる集積回路を設けることができる。
絶縁膜１５４としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素
（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または
窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。例えば
、絶縁膜１５４を２層構造で設ける場合、１層目の絶縁膜として窒化酸化珪素膜で設け、
２層目の絶縁膜として酸化窒化珪素膜を設けるとよい。また、絶縁膜１５４を２層構造で
設ける場合に代えて、３層構造で設ける場合、１層目の絶縁膜として酸化窒化珪素膜を設
け、２層目の絶縁膜として窒化酸化珪素膜を設け、３層目の絶縁膜として酸化窒化珪素膜
を設けるとよい。
絶縁膜１５６としては、スパッタ法やプラズマＣＶＤ法等により、酸化珪素（ＳｉＯｘ
）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（
ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドラ
イクカーボン）等の炭素を含む膜の単層構造、またはこれらの積層構造で設けることがで
きる。
絶縁膜１５７、１５８としては、上記酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、
酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等
の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含
む膜はもちろん、その他にもエポキシ、ポリイミド、ポリアミド、ポリビニルフェノール
、ベンゾシクロブテン、アクリル等の有機材料、シロキサン系材料等の単層または積層構
造で設けることができる。
トランジスタ１５５としては、例えば、薄膜トランジスタ（ＴＦＴ）で設けてもよいし
、Ｓｉ等の半導体基板上に当該基板をチャネルとして形成した電界効果型トランジスタ（
ＦＥＴ）で設けてもよいし、チャネル領域を有機化合物材料により形成した有機ＴＦＴで
設けてもよい。また、トランジスタ１５５によって、ＣＰＵ、メモリまたはマイクロプロ
セッサ等のありとあらゆる集積回路を設けることができる。ここでは、トランジスタ１５
５として、ｎチャネル型半導体とｐチャネル型半導体とを組み合わせたＣＭＯＳ回路を有
する薄膜トランジスタを設けた例を示している。また、半導体膜に不純物領域（ソース領
域、ドレイン領域、ＬＤＤ領域を含む）設け、ゲート電極の側面と接するように絶縁膜（
サイドウォール）を設けている。また、ｎチャネル型の半導体膜にＬＤＤを形成し、ｐチ
ャネル型の半導体膜にはＬＤＤを設けていない例を示しているが、もちろんｐチャネル型
の半導体膜にもｎチャネル型半導体膜と同様にＬＤＤ領域を設けてもよい。また、ソース
領域およびドレイン領域とゲート電極の一方または両方に、ニッケル、モリブデンまたは
コバルト等のシリサイド層を設けた構成としてもよい。薄膜トランジスタや有機ＴＦＴで
設けた場合、半導体膜を島状に設けるため、半導体装置に曲げ等の外力を加えた場合であ
っても、半導体膜に加わる応力を低減させて破損等を防止することができる。
屈折物質１６３としては、ここでは、絶縁膜１５７および絶縁膜１５８との積層体また
は絶縁膜１５６〜１５８の積層体と比較して曲がりやすい物質を設ける。例えば、ポリエ
チレン、酢酸ビニル、エチレン酢酸ビニル、ポリスチレン、ポリウレタン、ポリプロピレ
ン、ポリフッ化ビニル、塩化ビニル、ポリエステル、ポリアミドまたはポリイミド等の有
機材料やＡｕ、Ａｇ、ＣｕまたはＡｌ等の延性や展性に富んだ金属等を用いて設けること
ができる。また、上記材料を用いる場合、絶縁膜１５６、絶縁膜１５７および絶縁膜１５
８に用いる物質より弾性率が低くなるように設ける。また、屈折物質１６３として、高分
子化合物を用いる場合は、絶縁膜１５６、絶縁膜１５７および絶縁膜１５８に用いる物質
よりガラス転移点が低くなるように設ける。屈折物質１６３に用いる材料として、絶縁膜
１５６〜１５８のうち少なくとも一つと同様の材料を用いて形成してもよく、この場合に
は、絶縁膜１５６〜１５８のうち少なくとも一つに用いる材料と屈折物質１６３として用
いる材料におけるそれぞれのガラス転移点が異なるように形成し、屈折物質１６３として
用いる材料のガラス転移点が絶縁膜１５６〜１５８のうち少なくとも一つに用いる材料の
ガラス転移点より低くなるように設ける。例えば、絶縁膜１５６、絶縁膜１５７または絶
縁膜１５８に有機材料を用いる場合、絶縁膜１５６、絶縁膜１５７または絶縁膜１５８に
設ける有機材料のガラス転移点を室温より高くなるように設け、屈折物質１６３として用
いる有機材料のガラス転移点を室温より低くなるように設けることができる。
なお、上記図１（Ｂ）では、屈折部分１５３として、絶縁膜１５６〜１５８形成された
開口部１３１に屈折物質１６３を充填することによって設ける例を示したが、屈折物質１
６３を設ける代わりに絶縁膜１５６、１５７または１５８に切込みをいれたり、開口部に
何も設けずに空間１６０としたりすることによって、屈折部分１５３を設けることもでき
る（図１（Ｃ））。このように、絶縁膜１５６〜１５８の積層体の一部または全部に切込
みや空間を設けることによって、半導体装置に応力が加えられた時に、当該切込みや空間
の部分に応力を集中させトランジスタ等に加わる応力を低減させることができる。
なお、図１においては、基板１５１に設けられたＣＰＵやメモリ等の各種機能を有する
集積回路１５２ａ〜１５２ｄの間に屈折部分１５３を設ける構造としたが、これに限られ
ず、応力が加わるのを避けたい部分以外であればどこに設けても構わない。例えば、集積
回路１５２ａ〜１５２ｄの領域内に設けることも可能である。この場合の一例を図２に示
す。
図２（Ａ）においては、集積回路１５２ａ〜１５２ｄをそれぞれ複数のブロックに分割
して、各ブロックの間に屈折部分を設けた場合を示している。より具体的には、集積回路
１５２ｂを例に挙げると、集積回路１５２ｂがブロック１６１ａ〜１６１ｆの６つの領域
に分割され、それぞれのブロックの間に、応力が加えられた際に選択的にひずみが生じる
屈折部分１６２ａ、１６２ｂ、１６２ｃ等が設けられている。各ブロック間に設けられる
屈折部分１６２ａ〜１６２ｃは、トランジスタを避けて設けられている。
図２（Ａ）におけるｃ−ｄ間の断面構造の模式図を図２（Ｂ）に示す。
可撓性を有する基板１５１上に絶縁膜１５４を介してブロック１６１ａ〜１６１ｃの各
領域に含まれるトランジスタ１５５が設けられ、トランジスタ１５５を覆うように絶縁膜
１５６〜１５８が設けられ、絶縁膜１５６〜１５８に形成された開口部１３２ａ、１３２
ｂにそれぞれ屈折物質１６４ａ、１６４ｂが設けられている。また、開口部１３２ａはブ
ロック１６１ａと１６１ｂの間に設けられ、開口部１３２ｂはブロック１６１ｂと１６１
ｃの間に設けられている。
また、図２（Ｃ）に示すように、屈折物質１６４ａ、１６４ｂを設ける代わりに絶縁膜
１５６、１５７または１５８に切込みをいれたり、開口部に何も設けずに空間１６５ａ、
１６５ｂを設けたりする構造とすることも可能である。
なお、屈折部分はトランジスタとトランジスタの間ごとに設けることもできる。
以上のように、半導体装置に屈折部分を設けることによって、半導体装置を曲げた場合
に当該屈折部分に選択的にひずみが生じて曲がるため、屈折部分以外の領域に設けられた
トランジスタ等の素子の破損等を防止することができる。また、半導体装置をある曲率半
径を有するように曲げる場合、屈折部分を設けた半導体装置は当該屈折部分を設けない半
導体装置に比べて、より小さい力を加えることによって曲げることができるため、トラン
ジスタ等に加わる応力を低減することができる。
（実施の形態２）
本実施の形態では、本発明の半導体装置の作製方法の一例について図面を参照して説明
する。
本実施の形態では、一旦ガラス等の剛性を有する基板上にトランジスタ等の素子を含む
素子形成層を設けた後に、剥離法を用いて当該剛性を有する基板上にから素子形成層を分
離させ、可撓性を有する基板上に素子形成層を設けることによって半導体装置を作製する
例を示す。
ここでは、１枚の基板１７０上に剥離層１７１を介して１２個の素子形成層１８０を設
けた後に当該基板１７０から素子形成層１８０の剥離を行う例を示す（図３（Ａ））。
まず、基板１７０上に剥離層１７１を形成し、当該剥離層１７１上に、絶縁膜１５４、
薄膜トランジスタ（ＴＦＴ）１７５、絶縁膜１５６、絶縁膜１５７、導電膜１９４および
絶縁膜１５８からなる素子形成層１８０を形成する（図４（Ａ））。具体的には、剥離層
１７１上に絶縁膜１５４を介して薄膜トランジスタ１７５を形成し、当該トランジスタを
覆うように絶縁膜１５６、１５７を形成し、絶縁膜１５７上に薄膜トランジスタ１７５の
不純物領域と接続するように導電膜１９４を形成し、当該導電膜１９４を覆うように絶縁
膜１５８を形成する。また、基板１７０と剥離層１７１との間に下地膜として絶縁膜を形
成してもよい。基板１７０と剥離層１７１との間に絶縁膜を設けることによって、基板１
７０から剥離層１７１への汚染等を防止することができる。
次に、絶縁膜１５６〜１５８を選択的に除去することによって開口部１７２ａ、１７２
ｂを設ける（図４（Ｂ））。開口部１７２ａ、１７２ｂは、線状、円状等どのような形状
に設けてもよく、トランジスタ１７５を避けた部分に設ける。また、開口部１７２ａ、１
７２ｂは、フォトリソグラフィ法やレーザ光の照射により設けることができる。
次に、開口部１７２ａ、１７２ｂにそれぞれ屈折物質１７３ａ、１７３ｂを設ける（図
４（Ｃ））。
次に、基板１７０から素子形成層１８０の剥離を行う。ここでは、素子形成層１８０に
選択的にレーザ光を照射して開口部１７６を形成後、物理的な力を用いて基板１７０から
素子形成層１８０を剥離する。また他の剥離法として、開口部１７６を形成して剥離層１
７１を露出させた後、開口部１７６にエッチング剤を導入することによって、剥離層１７
１を除去した後に、剥離を行っても良い（図５（Ａ））。この場合、剥離層１７１を全て
除去してもよいし、エッチングの条件を制御することによって剥離層１７１の一部を残す
ように除去を行ってもよい。ここでは、剥離層１７１の一部を残すように剥離層１７１の
除去を行う。剥離層１７１の一部を残すように除去を行うことによって、剥離層１７１を
除去した後も素子形成層１８０が基板１７０から完全に剥離せず、バラバラになることを
防ぐことができる。さらに、エッチング時間の短縮やエッチング剤の使用量の低減を図る
ことができるため作業効率の向上および低コスト化を達成することができる。
次に、絶縁膜１５８の表面に粘着性を有するフィルム１７７を貼り合わせて設け、素子
形成層１８０を基板１７０から剥離させる（図５（Ｂ））。ここでは、基板１７０と素子
形成層１８０における絶縁膜１５４とが、残存した剥離層によって一部つながれているた
め、物理的手段を用いて基板１７０から素子形成層１８０を剥離させる。
次に、素子形成層１８０を、可撓性を有する基板１５１および基板１５９で封止する（
図３（Ｂ）、図５（Ｃ））。封止の具体例を図６（Ａ）に示す。基板１７０から剥離した
側の素子形成層１８０の表面をフィルム状の基板１５１に接着させて、フィルム１７７を
剥離させ、その後フィルム１７７から剥離した側の素子形成層１８０の表面をフィルム状
の基板１５９に接着させて封止を行う。この際、加熱処理及び加圧処理の一方又は両方を
行う封止ロール１９２、フィルム状の基板１５９が巻き付けられた供給ロール１９１及び
ベルトコンベア１９０を用いると、順次、基板１５１、１５９に封止された半導体装置を
形成することができる。次に、切断手段１９３により、基板１５１、１５９を切断する。
以上の工程によって、可撓性を有する半導体装置を設けることができる（図６（Ｂ））
。なお、素子形成層１８０を基板１５９で封止せずに、可撓性を有する基板１５１上に設
け段階で完成としてもよい。以下に、上記工程において用いる材料等についての具体的な
説明を行う。
基板１７０としては、ガラス基板、石英基板、金属基板、半導体基板やステンレス基板
の一表面に絶縁膜を形成したもの等を用いることができる。このような基板であれば、そ
の面積や形状に大きな制限はないため、基板１７０として、例えば、１辺が１メートル以
上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このよ
うな利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。また
、本実施の形態では、剥離された基板１７０は再利用することができため、より低コスト
で半導体装置を作製することができる。例えば、原価の高い石英基板を用いた場合であっ
ても、繰り返し石英基板を利用することにより、低コストで半導体装置を作製することが
できるといった利点を有している。
基板１７０と剥離層１７１の間に下地膜として絶縁膜を設ける場合には、酸化珪素（Ｓ
ｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化
珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜の単層構造、または
これらの積層構造を用いることができる。これらの絶縁膜は、スパッタ法やプラズマＣＶ
Ｄ法等の各種ＣＶＤ法を用いて形成することができる。
剥離層１７１としては、金属膜や金属膜と金属酸化膜の積層構造やＳｉ等の半導体膜や
酸化珪素膜等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン
（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｄ）、ニッケル（Ｎｉ）、コ
バルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム
（Ｒｈ）、鉛（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素ま
たは前記元素を主成分とする合金材料若しくは化合物材料からなる膜を、単層又は積層し
て形成する。また、これらの材料からなる膜は、スパッタ法やプラズマＣＶＤ法等の各種
ＣＶＤ法を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上記
金属膜を形成した後に、酸素雰囲気下におけるプラズマ処理、酸素雰囲気下における加熱
処理を行うことによって、金属膜表面に当該金属膜の酸化物を設けることができる。例え
ば、金属膜としてスパッタ法により形成したタングステン膜を設けた場合、タングステン
膜にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からな
る金属酸化膜を形成することができる。また、この場合、タングステンの酸化物は、ＷＯ
ｘで表され、Ｘは２〜３であり、Ｘが２の場合（ＷＯ２）、Ｘが２．５の場合（Ｗ２Ｏ５
）、Ｘが２．７５の場合（Ｗ４Ｏ１１）、Ｘが３の場合（ＷＯ３）などがある。タングス
テンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、エッチングレ
ート等を基に、どの酸化物を形成するかを決めるとよい。また、金属酸化膜の他にも、金
属窒化物や金属酸化窒化物を用いてもよい。この場合、上記金属膜に窒素雰囲気下または
Ｎ２Ｏ雰囲気下でプラズマ処理や加熱処理を行えばよい。また、他の方法として金属膜を
形成した後に、絶縁膜１５４を酸素雰囲気下でスパッタ法を用いて形成することによって
金属膜表面に金属酸化膜を設けることができる。また、金属膜を形成した後に、金属をタ
ーゲットとして酸素雰囲気下でスパッタを行うことにより金属膜表面に金属酸化膜を設け
ることも可能である。この場合、金属膜と金属酸化膜は異なる金属元素で設けることが可
能となる。なお、これらの方法も窒素雰囲気下または窒素と酸素雰囲気下でスパッタを行
うことにより金属膜上に金属窒化物や金属酸化窒化物を形成することができる。
素子形成層１８０は、少なくとも絶縁膜１５４、薄膜トランジスタ１７５、絶縁膜１５
６、絶縁膜１５７および絶縁膜１５８を有している。素子形成層１８０によってＣＰＵ、
メモリまたはマイクロプロセッサ等のありとあらゆる集積回路を設けることができる。ま
た、素子形成層１８０は、薄膜トランジスタ１７５に加えてアンテナを有した形態もとり
うる。例えば、薄膜トランジスタで構成される集積回路は、アンテナで発生した交流の電
圧を用いて動作を行い、アンテナに印可する交流の電圧を変調することにより、リーダ／
ライタへの送信を行うことができる。なお、アンテナは、薄膜トランジスタとともに形成
してもよいし、薄膜トランジスタとは別個に形成し、後に電気的に接続するようにして設
けてもよい。
絶縁膜１５４としては、スパッタ法やプラズマＣＶＤ法等により、酸化珪素（ＳｉＯｘ
）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（
ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜の単層構造、またはこれら
の積層構造を用いて形成することができる。例えば、絶縁膜１５４を２層構造で設ける場
合、１層目の絶縁膜として窒化酸化珪素膜を形成し、２層目の絶縁膜として酸化窒化珪素
膜を形成するとよい。また、絶縁膜１５４を３層構造で設ける場合、１層目の絶縁膜とし
て酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶
縁膜として酸化窒化珪素膜を形成するとよい。
薄膜トランジスタ１７５としては、どのような構造としてもよく、例えば不純物領域（
ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型、ｎ
チャネル型またはｐチャネル型とｎチャネル型の半導体を組み合わせたＣＭＯＳ回路で設
けてもよい。また、半導体膜の上方に設けられるゲート電極の側面と接するように絶縁膜
（サイドウォール）を形成してもよいし、ソース領域およびドレイン領域とゲート電極の
一方または両方に、ニッケル、モリブデンまたはコバルト等のシリサイド層を形成しても
よい。薄膜トランジスタ１７５における半導体として、非晶質半導体または結晶質半導体
を用いることができるが、より特性の高い薄膜トランジスタを用いる場合には、結晶質半
導体を用いて薄膜トランジスタを設けることが好ましい。この場合、絶縁膜１５４上にス
パッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により非晶質半導体膜を形成し、続いて、
非晶質半導体膜を結晶化法（レーザ結晶化、ＲＴＡまたはファーネスアニール炉を用いる
熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素
を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等）により結晶化して、結晶質
半導体膜を形成する。
絶縁膜１５６としては、上記実施の形態で示した材料と同様の材料を用いて形成するこ
とができる。
絶縁膜１５７、１５８としては、上記実施の形態で示した材料と同様の材料を用いて形
成することができる。特にエポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、
ベンゾシクロブテン、アクリル等の有機材料、シロキサン系材料等の材料は、スピンコー
ティング法、液滴吐出法または印刷法等を用いることによって形成することができるため
、平坦化や処理時間の効率化を図ることができる。また、絶縁膜１５７、１５８は、同じ
材料を用いて形成してもよいし、別々の材料を用いて形成してもよい。
導電膜１９４としては、Ａｌ、Ｎｉ、Ｃ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、
Ｍｎから選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造
を用いることができる。例えば、当該元素を複数含む合金からなる導電膜として、例えば
ＣとＴｉを含有したＡｌ合金（Ａｌ−Ｔｉ−Ｃ）、Ｎｉを含有したＡｌ合金（Ａｌ−Ｎｉ
）、ＣとＮｉを含有したＡｌ合金（Ａｌ−Ｎｉ−Ｃ）、ＣとＭｎを含有したＡｌ合金（Ａ
ｌ−Ｍｎ−Ｃ）等を用いることができる。
屈折物質１７３ａ、１７３ｂとしては、上記実施の形態で示した屈折物質１６３に示し
た材料と同様の材料を用いて形成することができる。また、屈折物質１７３ａ、１７３ｂ
は、液滴吐出法、スクリーン印刷等の印刷法またはスピンコート法等を用いることによっ
て設けることができる。
エッチング剤としては、ハロゲン化物を含む気体又は液体を用いることができ、例えば
ＣｌＦ３（三フッ化塩素）、ＮＦ３（三フッ化窒素）、ＢｒＦ３（三フッ化臭素）、ＨＦ
（フッ化水素）を使用することができる。なお、ＨＦを使用する場合には、剥離層として
酸化珪素膜を用いる。
フィルム１７７としては、可撓性のフィルムを利用することができ、少なくとも一方の
面に粘着剤を有する面が設けてある。例えば、ポリエステル等の基材として用いるベース
フィルム上に粘着剤が設けてあるシート材を利用することができる。粘着剤としては、ア
クリル樹脂等を含んだ樹脂材料または合成ゴム材料からなる材料を用いることができる。
基板１５１、１５９としては、可撓性のフィルムを利用することができ、例えば、ポリ
プロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィル
ム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィ
ルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等
）との積層フィルム等を利用することができる。また、フィルムは、加熱処理と加圧処理
により、被処理体と熱圧着されるものであり、加熱処理と加圧処理を行う際には、フィル
ムの最表面に設けられた接着層か、または最外層に設けられた層（接着層ではない）を加
熱処理によって溶かし、加圧により接着する。なお、フィルム１７７と基板１５９とを用
いて素子形成層１８０の封止を行ってもよい。
また、本発明の半導体装置は上記構成に限られず、他の構成で設けることも可能である
。その具体例に関して図７〜図１０を参照して説明する。
上述した半導体装置の構成では、屈折部分に絶縁膜１５６〜１５８より曲がりやすい物
質を充填した例を示したが、図７（Ａ）に示すように、屈折部分に何も充填せずに空間１
７８ａ、１７８ｂとして設けることも可能である。空間１７８ａ、１７８ｂは、フォトリ
ソグラフィ法やレーザ光の照射等によって設けることができる。また、物理的な手段を用
いて切込み等を形成してもよい。
このように、絶縁膜１５６〜１５８を選択的に除去して空間を設けることによって、半
導体装置に曲げる等の外力を加えた場合、空間１７８ａ、１７８ｂで設けた屈折部分に選
択的にひずみを集中させることが可能となる。その結果、トランジスタに応力が加わるこ
とによるひずみを低減させすることができるため、トランジスタの損傷等を防止すること
ができる。また、屈折部分を空間で設けることによって、材料を充填する工程を省くこと
ができるため、作製工程の効率化を達成することが可能となる。
また、図７（Ｂ）、図７（Ｃ）に示すように、屈折部分としては、素子形成層１８０を
貫通するように屈折物質１８１ａ、１８１ｂを設けて（図７（Ｃ））もよいし、貫通させ
ずに素子形成層の内部に設けて（図７（Ｂ））もよい。それぞれの作製工程について、図
８、図９を参照して説明する。
はじめに、図７（Ｂ）に示した半導体装置の作製工程について、図８に示す。
まず、基板１７０上に剥離層１７１を形成し、剥離層１７１上に絶縁膜１５４、薄膜ト
ランジスタ１５５、絶縁膜１５６、絶縁膜１５７を形成する（図８（Ａ））。
次に、薄膜トランジスタ１５５の半導体膜の不純物領域と電気的に接続する導電層を設
けるために、絶縁膜１５６および絶縁膜１５７に選択的に開口部１９５を形成し、薄膜ト
ランジスタ１５５の半導体膜を露出させる。なお、このとき同時に開口部１８２ａ、１８
２ｂを形成する（図８（Ｂ））。
次に、開口部１８２ａ、１８２ｂに屈折物質１７９ａ、１７９ｂを設け、開口部１９５
に導電膜１９４を設ける（図８（Ｃ））。
次に、導電膜１９４を覆うように絶縁膜１５８を形成し、絶縁膜１５４、１５６〜１５
８に開口部１８３を形成して剥離層１７１を露出させる（図８（Ｄ））。
その後、上記図５（Ｂ）、（Ｃ）に示した工程と同様に行うことによって半導体装置が
完成する（図７（Ｂ））。図８に示した方法を用いることによって、開口部１９５と同時
に開口部１８２ａ、１８２ｂを設けることが可能となるため、作製工程を簡略化すること
ができる。
次に、図７（Ｃ）に示した半導体装置の作製工程について、図９に示す。
まず、基板１７０上に剥離層１７１を形成し、剥離層１７１上に絶縁膜１５４、薄膜ト
ランジスタ（ＴＦＴ）１５５、絶縁膜１５６、絶縁膜１５７、導電膜１９４および絶縁膜
１５８からなる素子形成層１８０を形成する（図９（Ａ））。
次に、絶縁膜１５４、１５６〜１５８を選択的に除去することによって開口部１８４ａ
、１８４ｂ、１８５を設ける（図９（Ｂ））。また、開口部１８４ａ、１８４ｂは、フォ
トリソグラフィ法やレーザ光の照射により設けることができる。
次に、開口部１８４ａ、１８４ｂに屈折物質１８１ａ、１８１ｂを設ける（図９（Ｃ）
）。
その後、上記図５（Ｂ）、（Ｃ）に示した工程と同様に行うことによって半導体装置が
完成する図７（Ｃ）。図９に示した方法を用いることによって、開口部１８４ａ、１８４
ｂ、１８５を同時に設けた場合には、作製工程を簡略化することができる。また、素子形
成層１８０を貫通するように屈折部分を設けることによって、半導体装置に曲げる等の力
を加えた場合であっても、薄膜トランジスタ等の破損を効果的に防止することができる。
また、図９（Ｂ）において、開口部１８４ａ、１８４ｂに何も設けずに屈折部分を空間
として設けることも可能である。この場合、開口部１８４ａ、１８４ｂからもエッチング
剤を導入することが可能となるため、剥離層１７１を効率的に除去することができる。
また、図９において、絶縁膜１５４、１５６〜１５８および剥離層１７１を除去するこ
とによって開口部１８６ａ、１８６ｂ、１８７設けてもよい（図１０（Ａ））。この場合
、開口部１８６ａ、１８６ｂに設けられた屈折物質１８８ａ、１８８ｂは、基板１７０と
接続している。そのため、剥離層１７１を完全に除去した場合であっても、基板１７０と
素子形成層１８０が屈折物質１８８ａ、１８８ｂによって接続されているため、バラバラ
になることを防止することができる。その後、物理的手段を用いて基板１７０から素子形
成層１８０を剥離し、封止処理を行うことによって半導体装置を作製することができる。
また、図２９（Ａ）に示すようにトランジスタ１７５等を含む曲げたくない領域に保護
膜１９６を設けた構成としてもよい。保護膜１９６は、少なくともトランジスタ間に設け
られる物質（ここでは屈折物質１７３ａ、１７３ｂ）より曲がりにくい物質で設ける。例
えば、保護膜１９６としては、屈折物質１７３ａ、１７３ｂより弾性率が高い物質、ガラ
ス転移点が高い物質、硬度が高い物質または塑性を有さない物質等を用いることができる
。また、保護膜１９６は、トランジスタ１７５の上方だけでなく下方に設けることも可能
である。保護膜１９６としては、Ｗ、Ｔｉ、Ｍｏ、Ｎｉ、Ｔａ、Ｍｎ等の金属やフェノー
ル樹脂、尿素樹脂、メラミン樹脂、不飽和ポリエステル樹脂、アクリル樹脂、エポキシ樹
脂、ケイ素樹脂等の熱硬化性樹脂等を用いることができる。他にも、いわゆるセラミック
ス等の硬度の高い物質を用いることができる。また、屈折物質１７３ａ、１７３ｂと同様
の材料を用いることも可能であるが、その場合であっても屈折物質１７３ａ、１７３ｂに
用いる材料より弾性率が高い物質、ガラス転移点が高い物質、硬度が高い物質または塑性
を有さない材料で形成する。
また、図２９（Ｂ）に示すように図２９（Ａ）の構成に加えて、当該保護膜が設けられ
ていない部分の基板１５１と基板１５９の一方または両方に凹部１９７を設けた構成とし
てもよい。なお、図２９（Ｂ）では、トランジスタの上方と下方に保護膜１９６を設けた
例を示している。また、図２９（Ｂ）における保護膜１９６は、トランジスタ間に位置す
る部分１９８における絶縁膜等の積層体より曲がりにくい物質で設ければよく、部分１９
８に屈折物質を設けることも可能である。このように、素子形成層を封止するフィルム状
の基板に凹部を設けることによって、半導体装置に応力が加わった場合、当該凹部に応力
が集中するため、トランジスタに加わる応力を低減し破損を防止することができる。
なお、本実施の形態では、半導体装置の作製方法として、ガラス等の剛性を有する基板
上に素子形成層を設けた後に、素子形成層を剥離して可撓性を有する基板上に設ける方法
を示したが本発明の半導体装置の作製方法はこれに限られない。例えば、ガラス基板やＳ
ｉ等の半導体基板上に素子形成層を設けた後に、当該ガラス基板やＳｉ等の半導体基板を
研削処理や研磨処理によって薄膜化してもよい。この場合、剥離を行わなくとも可撓性を
有する半導体装置を作製することが可能となる。また、集積回路に設ける素子として薄膜
トランジスタを設けた例を示したが、これに限られずダイオードや容量素子等を設ける場
合であっても同様にダイオードや容量素子間に屈折部分を設けることができる。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
（実施の形態３）
本実施の形態では、上記実施の形態で示した半導体装置とは異なる構成について図面を
参照して説明する。
半導体装置に設けられる集積回路において、トランジスタが単体または単体に近い状態
で配置された場合、静電気による破壊や外部からの応力による破壊等が起こりやすくなる
。そこで、図１１に示すように、トランジスタの周囲にシリコン等の半導体や金属等から
なるダミーパターンまたはダミートランジスタを設けることによって、静電気や応力によ
るトランジスタの破壊を低減することができる。以下に図１１を参照して説明する。
図１１（Ａ）は、トランジスタ２５１のソースドレイン方向に隣接してダミートランジ
スタ２５２ａ、２５２ｂを配置した例を示している。図１１（Ｂ）は、図１１（Ａ）にお
けるｇ−ｈ間の断面図を示している。ダミートランジスタ２５２ａ、２５２ｂは、トラン
ジスタ２５１と同様に設けることができる。
また、図１１（Ｃ）に示すように、トランジスタ２５１のソースドレイン方向に垂直な
方向に隣接してダミートランジスタ２５３ａ、２５３ｂを設けることもできる。もちろん
、図１１（Ｄ）に示すように、トランジスタ２５１の四方にダミートランジスタ２５４ａ
〜２５４ｈを設けてもよい。このように、単体または単体に近い状態で配置されているト
ランジスタの周囲にダミートランジスタを設けることによって、静電気や応力等によって
トランジスタ２５１が破壊されることを防止することができる。
また、図１１（Ｅ）に示すように、トランジスタ２５１の周囲に半導体、金属または絶
縁膜等を用いてダミーパターン２５５を設けてもよい。ダミーパターン２５５は、上記実
施の形態で示したような曲がりやすい物質を適用することによって、半導体装置を曲げた
場合に選択的にダミーパターン２５５にひずみが生じて曲がるため、トランジスタ２５１
に生じるひずみを抑制し当該トランジスタの破壊を防止することができる。
なお、図１１に示したダミートランジスタやダミーパターンとあわせて、上記実施の形
態に示した屈折部分を設けることによって、半導体装置に曲げ等の物理的な力を加えた場
合であっても、より効果的に半導体装置におけるトランジスタ等の破壊を防止することが
できる。
また、半導体装置に加わる応力によって生じるひずみを考慮してトランジスタを設ける
ことによって、トランジスタ等の破壊を効果的に防止することができる。例えば、半導体
装置を曲面に貼り合わせて設ける場合、曲面の母線の方向とトランジスタのキャリアが移
動する方向とがそろうように設けることが望ましい（図１９）。このように設けることに
よって、錐面、柱面等の母線の移動によって描かれる曲面を有するように曲がってしまう
場合でも、トランジスタに影響が生じることを抑制することができる。
また、応力等によるトランジスタ等の素子の破壊を防止するためには、トランジスタ等
の素子の活性領域（シリコンアイランド部分）の面積の全体の面積に対して占める割合を
５〜５０％とすることが好ましい。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
（実施の形態４）
上記実施の形態で示した半導体装置の作製方法とは異なる例について図面を参照して説
明する。
本実施の形態では、基板上に集積回路を貼り合わせて設ける例を示す。
図１２（Ａ）に示すように、基板２６０上に集積回路２６１ａ〜２６１ｄを貼り合わせ
ることによって設ける（図１２（Ａ））。基板２６０上に設けられた集積回路２６１ａ〜
２６１ｄはそれぞれ配線２６２により電気的に接続されている。図１２（Ａ）におけるｉ
−ｊ間の断面構造の模式図を図１２（Ｂ）に示す。
図１２（Ｂ）において、集積回路２６１ａ、２６１ｂの端子部２７２ａ、２７２ｂと配
線２６２とが電気的に接続されている。ここでは、接着剤として機能する樹脂２６６に含
まれる導電性粒子２６７を介して端子部２７２ａ、２７２ｂと配線２６２との接続を行っ
ている。また、集積回路を構成するトランジスタとしては、薄膜トランジスタ（ＴＦＴ）
、半導体基板にチャネル領域を形成して設ける電界効果型トランジスタ（ＦＥＴ）または
有機トランジスタ等を用いることができる。ここでは、単結晶シリコン基板２７０をチャ
ネル領域として設けた電界効果型トランジスタ２７１を用いた例を示す。単結晶シリコン
等の半導体基板を用いてトランジスタのチャネル領域を形成することによって、高い特性
を有するトランジスタを形成することができる。
図１２に示したように、基板２６０上に集積回路２６１ａ〜２６１ｄを貼り合わせるこ
とによって半導体装置を形成する場合、あらかじめ配線２６２が設けられている基板２６
０上に集積回路２６１ａ〜２６１ｄを設ける方法（図１３（Ａ））と、基板２６０上に集
積回路２６１ａ〜２６１ｄを貼り合わせて設けた後に配線２６２を形成する方法（図１３
（Ｂ））がある。以下に、それぞれの方法に関して、図面を参照して説明する。
図１３（Ａ）に示すように、あらかじめ配線が形成されている基板上に集積回路を設け
る場合は、集積回路に設けられた端子部と基板上に設けられた配線とを電気的に接続する
ように貼り合わせる。ここでは、基板２６０上にあらかじめ形成されている配線２６２と
集積回路２６１ａ、２６１ｂに露出するように設けられた端子部２７２ａ、２７２ｂとを
電気的に接続する（図１４（Ａ））。ここでは、接着剤として機能する樹脂２６６に含ま
れる導電性粒子２６７を介して端子部２７２ａ、２７２ｂと配線２６２とを接続する（図
１４（Ｂ））。
一方、図１３（Ｂ）に示すように、基板上に集積回路を設けた後に配線を形成する場合
は、集積回路に設けられた端子部と基板上に設けられた導電膜とを電気的に接続するよう
に貼り合わせた後に、配線として機能する導電膜を形成する。ここでは、基板２６０上に
あらかじめ形成されている導電膜２６３と集積回路２６１ａ、２６１ｂに露出するように
設けられた端子部２７２ａ、２７２ｂとを電気的に接続した（図１５（Ａ））後に、液滴
吐出法やスクリーン印刷等の印刷法により配線として機能する導電膜２６５を形成する（
図１５（Ｂ））。なお、ここでは、基板２６０上にあらかじめ形成されている導電膜２６
３をアライメントマーカーとして利用することにより、基板２６０上に集積回路を精確に
貼り合わせて設けることができる。なお、液滴吐出法とは、導電性や絶縁性等を有する材
料を含んだ組成物の液滴（ドットともいう）を選択的に吐出（噴射）して任意の場所に形
成する方法であり、その方式によってはインクジェット法とも呼ばれている。
配線２６２、導電膜２６３、導電膜２６５として、金（Ａｕ）、銀（Ａｇ）、白金（Ｐ
ｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、
鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミ
ニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等から選ばれた
一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることがで
きる。
また、液滴吐出法やスクリーン印刷法等を用いて導電膜２６５を形成する場合には、あ
らかじめ基板２６０に配線として機能する導電膜２６５を設ける部分に凹部２７３を設け
ておくことにより、より的確に導電膜２６５を基板２６０上に形成することができる（図
１６（Ａ）、（Ｂ））。基板２６０に設ける凹部２７３は、基板２６０に配線パターンを
有するニッケル（Ｎｉ）、コバルト（Ｃｏ）、銅（Ｃｕ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）等
の金属またはこれらの合金からなる金属製の金型やシリコンを加工した型等をプレスする
ことにより設けることができる。また、他にも、基板２６０にレーザ光を照射することに
よって、配線パターンを有する凹部を形成することができる。また、レーザ光等の照射に
より、凹部を設けるのではなく、基板２６０における表面の性質（親水性や疎水性等）を
変化させることによって、選択的に吐出された液滴が着弾するようにすることも可能であ
る。
また、基板２６０上に形成される配線として機能する２つの導電膜２６５と導電膜２７
５が交叉する場合には、２つの導電膜が電気的に接続しないように導電膜２６５と導電膜
２７５の交叉する部分にのみ液滴吐出法により絶縁膜２７４を設ける（図１６（Ｃ））。
導電膜が交叉する部分にのみ絶縁膜を形成することによって、材料の利用効率や工程の効
率化を達成することができる。
次に、基板２６０上に設けられた複数の集積回路を封止する場合について、図１７を参
照して説明する。
図１７（Ａ）に示すように、基板２６０上に複数の集積回路を設ける場合、半導体装置
に応力が加わることにより生じたゆがみによって集積回路が破損しないように封止を行う
ことが好ましい。そのため、半導体装置に応力が加えられた場合に集積回路と集積回路の
間に、選択的にゆがみが生じて曲がる屈折部分を設ける。さらに、より微細な集積回路を
多数設けることによって、集積回路間に形成される屈折部分が増加するため半導体装置を
曲げた場合に集積回路の破損を防止することができる。図１７（Ａ）のｋ−ｌ間の断面図
の一例を図１７（Ｂ）、（Ｃ）に示す。
図１７（Ｂ）において、基板２６０上に設けられた集積回路間に選択的にひずみが生じ
て曲がりやすい物質２８２が設けられ、当該集積回路を覆うように可撓性を有するフィル
ム２８１が設けられている。物質２８２は、集積回路やフィルム２８１より曲がりやすけ
ればよく、例えば集積回路やフィルム２８１より、弾性率が低い物質、塑性を示す物質ま
たはフィルム２８１よりガラス転移温度が低い物質等を用いることができる。
また、図１７（Ｃ）に示すように、集積回路を可撓性を有するフィルム２８１等で覆う
場合に、集積回路間に空間２８４を形成するように封止を行うことによって集積回路間に
屈折部分を設けることもできる。また、屈折部分における基板２６０に凹凸のパターン２
８３を設けることによって、屈折部分に応力を集中させて半導体装置を曲げることにより
、集積回路に応力が加わることを防止することが可能となる。また、図１７（Ｂ）、（Ｃ
）において、上記図２９で示したようにフィルム２８１を設ける前にトランジスタの上方
に保護膜を設けた構成とすることもできる。
なお、本実施の形態では、フェイスダウン型の半導体装置の例を示したが、もちろんフ
ェイスアップ型の半導体装置とすることも可能である（図１８（Ａ））。ここでは、基板
２６０上に導電膜２８５を有する集積回路を貼り合わせた後に液滴吐出法や印刷法等を用
いて導電膜２６５を形成することにより導電膜２８５と導電膜２６５とを接続している。
他にも、ワイヤボンディング法等により実装することによってフェイスアップ型の半導体
装置を設けることも可能である。
また、本実施の形態では、集積回路として半導体基板にチャネル領域を形成して設ける
電界効果型トランジスタ（ＦＥＴ）を用いた例を示したが、これに限られず、例えば薄膜
トランジスタ（ＴＦＴ）を用いることも可能である（図１８（Ｂ））。この場合、上記実
施の形態で示したように薄膜トランジスタ１７５間においても屈折部分２８６を設けるこ
とによって、半導体装置を曲げる場合により小さい力で大きく曲げることができ且つトラ
ンジスタの破損を防止することができる。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
（実施の形態５）
本実施の形態では、上記実施の形態で示した可撓性を有する半導体装置にアンテナを設
けることによって、非接触でデータのやりとりができる半導体装置を作製することができ
る。非接触でデータのやりとりが可能である半導体装置は、一般的にＲＦＩＤ（Ｒａｄｉ
ｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ（ＩＣタグ、ＩＣチップ
、ＲＦタグ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグ、無線チップとも
いう）と呼ばれることもある。以下に、非接触でデータのやりとりが可能である半導体装
置の一例について図面を参照して説明する。
一般的に非接触でデータのやりとりが可能である半導体装置（以下、ＲＦＩＤタグとも
よぶ）は、集積回路とアンテナとを有しており、アンテナを介して非接触で外部の機器（
リーダ／ライタ）間とデータのやりとりを行うことができる。そのため、上記実施の形態
で示した半導体装置にアンテナとして機能する導電膜を設けることによって、非接触でデ
ータのやりとりが可能である半導体装置を作製することができる。例えば、図１に示した
半導体装置１５０にアンテナとして機能する導電膜を設けることができる。この場合、図
１における集積回路１５２ａ〜１５２ｄとしては、例えば、電源回路、クロック発生回路
、復調回路、変調回路、記憶回路、他の回路の制御を行う制御回路のうち少なくとも一つ
等が含まれている。次に、アンテナを設けた具体的な構成例を図２０、図２１に示す。
図２０（Ａ）は、上記実施の形態１で示した半導体装置にアンテナとして機能する導電
膜２９１を設けた例を示している。導電膜２９１は、上記実施の形態２の図４において、
絶縁膜１５８上に形成することによって設けることができる。また、導電膜２９１を覆う
ように絶縁膜２９２を形成した後に、屈折部分となる部分に開口部を形成し、当該開口部
に屈折物質１７３ａ、１７３ｂを充填して設ける。
導電膜２９１としては、銅（Ｃｕ）、アルミニウム（Ａｌ）や銀（Ａｇ）や金（Ａｕ）
、クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングス
テン（Ｗ）、ニッケル（Ｎｉ）等の金属、金属化合物を１つまたは複数有する導電材料を
用いて形成することができる。また、絶縁膜２９２は、酸化珪素（ＳｉＯｘ）、窒化珪素
（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ
）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜、ＤＬＣ（ダイヤモンドライクカーボン
）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベン
ゾシクロブテン、アクリル等の有機材料、シロキサン系材料等の単層または積層構造を用
いて形成することができる。
もちろん、図７に示す構造に、アンテナとして機能する導電膜を設けることによって、
非接触でデータのやりとりが可能な半導体装置を作製することも可能である。
図２０（Ｂ）は、アンテナとして機能する導電膜２９３が設けられたアンテナ用基板２
９４を上記実施の形態１で示した半導体装置の素子形成層と貼り合わせて設けた例を示し
ている。この場合、素子形成層とアンテナ用基板は別途作製したものを用いる。
素子形成層とアンテナ用基板は、接着剤として機能する樹脂２９５によって貼り合わさ
れており、絶縁膜１５８上に形成された導電膜２９９とアンテナとして機能する導電膜２
９３が樹脂２９５に含まれる導電性粒子２９６を介して電気的に接続されている。
このように、アンテナは、素子形成層にアンテナとして機能する導電膜を直接形成して
設けてもよいし、アンテナ用基板にアンテナとして機能する導電膜を別途形成した後に素
子形成層と貼り合わせることによって設けてもよい。
図２１は、上記実施の形態４で示した半導体装置にアンテナを設けた例を示している。
ここでは、アンテナとして機能する導電膜２９７があらかじめ設けられた基板２６０上に
、集積回路２６１ａ〜２６１ｄを設けることによって非接触でデータのやりとりが可能な
半導体装置を作製している（図２１（Ａ））。この場合、集積回路２６１ａ〜２６１ｄに
は、例えば、電源回路、クロック発生回路、復調回路、変調回路、記憶回路、他の回路の
制御を行う制御回路のうち少なくとも一つ等が含まれている。
また、アンテナとして機能する導電膜２９７は配線２６２と同様に設けておくことがで
きる。この場合、アンテナとして機能する導電膜２９７と集積回路との接続は、上記実施
の形態４と同様に、導電膜２９８と集積回路の端子部２７２とが接着剤として機能する樹
脂２６６に含まれる導電性粒子２６７を介して行うことができる（図２１（Ｂ））。
なお、上記図１５に示したように、基板２６０に集積回路２６１ａ〜２６１ｂを形成し
た後に、配線となる導電膜と共にアンテナとして機能する導電膜２９７を液滴吐出法や印
刷法等を用いて形成することも可能である。
また、本実施の形態は、上記図２０、図２１の構成に限られず、上記実施の形態に示し
た半導体装置にアンテナを設けた構成であればどのように組み合わせて設けてもよい。
次に、非接触でデータのやりとりが可能である半導体装置の適用例に関して図面を参照
して以下に説明する。
ＲＦＩＤタグ８０は、非接触でデータを交信する機能を有し、電源回路８１、クロック
発生回路８２、データ復調回路８３、データ変調回路８４、他の回路を制御する制御回路
８５、記憶回路８６およびアンテナ８７を有している（図２２（Ａ））。なお、記憶回路
は１つに限定されず、複数であっても良く、ＳＲＡＭ、フラッシュメモリ、ＲＯＭまたは
ＦｅＲＡＭ等や有機化合物層を記憶素子部に用いたものを用いることができる。
リーダ／ライタ８８から電波として送られてきた信号は、アンテナ８７において電磁誘
導により交流の電気信号に変換される。電源回路８１では、交流の電気信号を用いて電源
電圧を生成し、電源配線を用いて各回路へ電源電圧を供給する。クロック発生回路８２は
、アンテナ８７から入力された交流信号を基に、各種クロック信号を生成し、制御回路８
５に供給する。復調回路８３では、当該交流の電気信号を復調し、制御回路８５に供給す
る。制御回路８５では、入力された信号に従って各種演算処理を行う。記憶回路８６では
、制御回路８５において用いられるプログラムやデータ等が記憶されている他、演算処理
時の作業エリアとしても用いることができる。そして、制御回路８５から変調回路８４に
データが送られ、変調回路８４から当該データに従ってアンテナ８７に負荷変調を加える
ことができる。リーダ／ライタ８８は、アンテナ８７に加えられた負荷変調を電波で受け
取ることにより、結果的にデータを読み取ることが可能となる。
また、ＲＦＩＤタグは、各回路への電源電圧の供給を電源（バッテリ）を搭載せず電波
により行うタイプとしてもよいし、電源（バッテリ）を搭載して電波と電源（バッテリ）
により各回路に電源電圧を供給するタイプとしてもよい。
上記実施の形態で示した構成を用いることによって、折り曲げることが可能なＲＦＩＤ
タグを作製することが可能となるため、曲面を有する物体に貼り付けて設けることが可能
となる。
次に、可撓性を有するＲＦＩＤタグの使用形態の一例について説明する。表示部３２１
を含む携帯端末の側面には、リーダ／ライタ３２０が設けられ、品物３２２の側面にはＲ
ＦＩＤタグ３２３が設けられる（図２２（Ｂ））。品物３２２が含むＲＦＩＤタグ３２３
にリーダ／ライタ３２０をかざすと、表示部３２１に品物３２２の原材料や原産地、生産
工程ごとの検査結果や流通過程の履歴等、更に品物３２２の説明等の商品に関する情報が
表示される。また、商品３２６をベルトコンベアにより搬送する際に、リーダ／ライタ３
２４と、商品３２６に設けられたＲＦＩＤタグ３２５を用いて、該商品３２６の検品を行
うことができる（図２２（Ｃ））。このように、システムにＲＦＩＤを活用することで、
情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、上記実
施の形態で示したように、曲面を有する物体に貼り付けた場合であっても、ＲＦＩＤタグ
に含まれるトランジスタ等の損傷を防止し、信頼性の高いＲＦＩＤタグを提供することが
可能となる。
また、上述した非接触データのやりとりが可能である半導体装置における信号の伝送方
式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送
方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアン
テナを設ければよい。
例えば、半導体装置における信号の伝送方式として、電磁結合方式または電磁誘導方式
（例えば１３．５６ＭＨｚ帯）を適用する場合には、磁界密度の変化による電磁誘導を利
用するため、アンテナとして機能する導電膜を輪状（例えば、ループアンテナ）、らせん
状（例えば、スパイラルアンテナ）に形成する。
また、半導体装置における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯
（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に
用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定
すればよく、例えば、アンテナとして機能する導電膜を線状（例えば、ダイポールアンテ
ナ）、平坦な形状（例えば、パッチアンテナ）またはリボン型の形状等に形成することが
できる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を
考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
次にＲＦＩＤタグを実装した商品の管理方法の一例に関して図面を参照して説明する。
図３０は、セット商品の受注生産管理システムの一例を示すブロック図である。図３０
に示すシステムでは、消費者等である複数の個人がセット商品を注文した場合に、当該セ
ット商品の管理センターが商品の受注データに従って製造元Ａおよび製造元Ｂから商品を
調達した後に、個人へセット商品を発送する一例を示している。なお、ここでは便宜上、
個人１〜個人３が商品を注文する場合を示す。
個人１〜個人３は、ＬＡＮ等のネットワークを介して、管理センターが提供するセット
商品の内容に関して閲覧し、希望するセット商品を注文することができる。なお、ここで
は、商品Ａと商品Ｂとの組み合わせたものをセット商品とする。なお、商品Ａは、ａ１、
ａ２、ａ３・・・ａｎの複数の商品を有しており、商品Ｂは、ｂ１、ｂ２、ｂ３・・・ｂ
ｎの複数の商品を有している。個人は商品Ａおよび商品Ｂからそれぞれ希望の商品を組み
合わせてセット商品とすることができる。
例えば、商品Ａ（例えば茶器）と商品Ｂ（例えば茶葉）からなるセット商品を考えた場
合、商品Ａは、茶器の形状等が異なる複数の商品ａ１、ａ２、ａ３・・・ａｎを有してお
り、商品Ｂは、茶葉の種類が異なる複数の商品ｂ１、ｂ２、ｂ３・・・ｂｎを有しており
、個人１〜個人３は、商品Ａおよび商品Ｂから希望の商品の組み合わせをセット商品とし
て注文する。なお、ここでは、個人１がａ１とｂ１の組み合わせからなるセット商品１を
、個人２がａ２とｂ２の組み合わせからなるセット商品２を、個人３がａ３とｂ３の組み
合わせからなるセット商品３を注文する場合を示している。
個人１〜３から注文があった場合、管理センターは、受注データに従って製造元Ａおよ
び製造元Ｂに当該商品の発注を行う。製造元Ａは、管理センターから送られてきた受注デ
ータＡに従って商品ａ１、ａ２、ａ３を製造する。また、商品を製造する際に受注データ
Ａに従ってそれぞれの商品にＲＦＩＤタグを設ける。また、製造元Ｂも同様に、管理セン
ターから送られてきた受注データＢに従って、ＲＦＩＤタグを備えた商品ｂ１、ｂ２、ｂ
３の製造を行う。なお、ＲＦＩＤタグの識別番号等は、あらかじめ管理センターで注文の
あった商品に割り当てて管理されている。その後、製造元Ａおよび製造元Ｂから、それぞ
れＲＦＩＤタグが設けられた商品（ａ１、ａ２、ａ３）および商品（ｂ１、ｂ２、ｂ３）
が管理センターに送られる。
管理センターでは、製造元Ａおよび製造元Ｂから送られてきた商品を個別受注品データ
に従って、ａ１〜ａ３およびｂ１〜ｂ３を組み合わせることによって、セット商品１（ａ
１＋ｂ１）、セット商品２（ａ２＋ｂ２）およびセット商品３（ａ３＋ｂ３）とする。な
お、ここではａ１〜ａ３およびｂ１〜ｂ３に設けられたＲＦＩＤタグを用いることによっ
て、中身等を確認せずに容易に複数の商品を識別して、セット商品１〜セット商品３とす
ることができる。その後、管理センターは、当該セット商品１〜セット商品３をそれぞれ
個人１〜個人３に発送する。
このように、複数の商品を組み合わせて一つのセット商品とする場合、あらかじめ組み
合わせられる商品にＲＦＩＤタグを設けることによって、異なる製造元に発注した場合で
あっても、ＲＦＩＤタグを用いて識別を行うことによって少ない労力で容易に複数の商品
を識別して所望のセット商品とすることが可能となる。また、製造する商品に管理された
ＲＦＩＤタグをあらかじめ設けることによって、製造から販売までの期間の商品の紛失や
盗難等を効果的に抑制し、コストを低減することができる。また、本実施の形態で示した
ように可撓性を有するＲＦＩＤタグを用いることによって、曲面を有する商品など様々な
商品に設けることが可能となる。
また、上述した以外にも可撓性を有するＲＦＩＤタグの用途は広範にわたり、非接触で
対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなもの
にも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、
包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生
活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図
２３を用いて説明する。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用する
もの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す
（図２３（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図２３（Ｂ）参照）
。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図２３（Ｃ）参照）。包
装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図２３（Ｄ）参照）。書籍
類とは、書物、本等を指す（図２３（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオ
テープ等を指す（図２３（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図
２３（Ｇ）参照）。身の回り品とは、鞄、眼鏡等を指す（図２３（Ｈ）参照）。食品類と
は、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具
、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、
農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ
受像機、薄型テレビ受像機）、携帯電話等を指す。
紙幣、硬貨、有価証券類、証書類、無記名債券類等にＲＦＩＤタグを設けることにより
、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品
、食品類、生活用品類、電子機器等にＲＦＩＤタグを設けることにより、検品システムや
レンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等
にＲＦＩＤタグを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違
いを防止することができる。ＲＦＩＤタグの設け方としては、物品の表面に貼ったり、物
品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパ
ッケージなら当該有機樹脂に埋め込んだりするとよい。上記実施の形態で示した構造を有
する可撓性を有するＲＦＩＤタグを用いることによって、紙等に設けた場合であっても、
半導体装置を用いてＲＦＩＤタグを設けることにより、当該ＲＦＩＤタグに含まれる素子
の破損等を防止することができる。
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子
機器等にＲＦＩＤタグを設けることにより、検品システムやレンタル店のシステムなどの
効率化を図ることができる。また乗物類にＲＦＩＤタグを設けることにより、偽造や盗難
を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物
の識別を容易に行うことができる。例えば、家畜等の生き物にセンサを備えたＲＦＩＤタ
グを埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健
康状態を容易に管理することが可能となる。
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
（実施の形態６）
本実施の形態では、上記実施の形態で示した半導体装置を表示装置に適用した場合の一
例について図面を参照して説明する。
ここでは、一例として、可撓性を有する基板４００上に画素領域４０１と駆動回路４０
２、４０３とが設けられた表示装置について示す（図２４（Ａ））。
画素領域４０１は、信号線として機能する配線４０５ａ、４０５ｂと電源線として機能
する配線４０６ａ、４０６ｂと配線４０５ａ、４０５ｂ、４０６ａ、４０６ｂと垂直方向
に延びた走査線として機能する配線４２３とを有しており、当該信号線として機能する配
線、電源線として機能する配線および走査線として機能する配線に囲まれるように薄膜ト
ランジスタ（ＴＦＴ）４２１、４２２および画素部４０７とが設けられている。また、画
素部と画素部の間に、屈折部分４０４が設けられている（図２４（Ｂ））。屈折部分４０
４を設けることによって、表示装置を曲げた場合（表示装置に応力が加えられた場合）、
屈折部分に選択的にひずみが生じ、当該屈折部分４０４が選択的に曲がる。
ここでは、ＴＦＴ４２１のソースまたはドレイン領域の一方が配線４０５ｂに接続され
他方がＴＦＴ４２２のゲート電極に接続されている。また、ＴＦＴ４２２のソースまたは
ドレイン領域の一方が配線４０６ｂに接続され他方が画素部４０７に接続されている。さ
らに、配線４０６ａと配線４０５ｂとの間に屈折部分４０４が設けられている。
次に、図２４（Ｂ）におけるｏ−ｐ間の断面構造を図２５に示す。
基板４００上にＴＦＴ４２２が設けられ、ＴＦＴ４２２のソースまたはドレイン領域の
一方が配線４０６ｂに接続され、他方が画素部４０７に接続されている。画素部４０７は
、画素電極４１１、発光層４１２および対向電極４１３とを有しており、ＴＦＴ４２２の
ソースまたはドレイン電極の他方が画素電極４１１に接続されている。また、画素部と画
素部の間に屈折部分４０４として、開口部４４１に屈折物質４４２が設けられている。屈
折物質４４２は、絶縁膜４３１〜４３５の積層体より曲がりやすい物質を充填することに
よって設けられている（図２５（Ａ））。例えば、屈折物質４４２は、絶縁膜４３１〜４
３５の積層体より弾性率が低い物質、塑性を有する物質またはガラス転移点が低い物質等
を用いて設けることができる。また、４１０は対向基板である。
なお、屈折物質４４２は、上記構成に限られず絶縁膜４３１〜４３５のいずれかを除去
して設けることができる。例えば、図２５（Ｂ）に示すように、絶縁膜４３１〜４３４を
除去して設けられた開口部４４３に絶縁膜４３１〜４３４の積層体より曲がりやすい物質
からなる屈折物質４４４を設け、その上に絶縁膜４３５を設けた構成としてもよい。なお
、開口部４４１、４４３に屈折物質４４２、４４４を設けずに空間としてもよい。
次に、上述した表示装置の作製方法の一例に関して、図面を用いて簡単に説明する。
まず、基板１７０上に剥離層１７１を形成し、当該剥離層１７１上に、絶縁膜４３１、
トランジスタ４２２、絶縁膜４３２、４３３、配線４０５ａ、４０５ｂ、トランジスタ４
２２のソースまたはドレイン領域に接続する配線、画素電極４１１および絶縁膜４３４か
らなる素子形成層４４５を形成する（図２６（Ａ））。具体的には、剥離層１７１上に絶
縁膜４３１を介して薄膜トランジスタ４２２を形成し、当該トランジスタ４２２を覆うよ
うに絶縁膜４３３を形成し、当該絶縁膜４３３上に配線４０５ａ、４０５ｂ、画素電極４
１１および薄膜トランジスタ４２２の不純物領域と接続する導電膜を形成し、画素電極４
１１の端部を覆うように絶縁膜４３４を形成する。
次に、基板１７０から素子形成層４４５の剥離を行う。ここでは、素子形成層４４５に
選択的にレーザ光を照射して開口部４４６ａ〜４４６ｃを形成後、物理的な力を用いて基
板１７０から素子形成層４４５を剥離する。また、他の剥離法として、絶縁膜４３１〜４
３４を選択的に除去して開口部４４６ａ〜４４６ｃを形成することにより、剥離層１７１
を露出させた後、開口部４４６ａ〜４４６ｃにエッチング剤を導入することにより、剥離
層１７１を除去する（図２６（Ｂ））。剥離層１７１を全て除去してもよいが、ここでは
、剥離層１７１の一部を残すように除去を行う。
次に、絶縁膜４３４の表面に粘着性を有するフィルム１７７を貼り合わせて設け、素子
形成層４４５を基板１７０から剥離させる（図２６（Ｃ））。ここでは、基板１７０と素
子形成層４４５における絶縁膜４３１とが、残存した剥離層によって一部つながれている
ため、物理的手段を用いて基板１７０から素子形成層４４５を剥離させる。
次に、基板１７０から剥離した側の素子形成層４４５の表面をフィルム状の基板１５１
に接着させて、フィルム１７７を剥離させる（図２７（Ａ））。
次に、画素電極４１１上に発光層４１２、対向電極４１３および屈折物質４４４ａ〜４
４４ｃをそれぞれ選択的に形成する（図２７（Ｂ））。発光層４１２および対向電極４１
３の形成は、屈折物質４４４ａ〜４４４ｃを形成した後に行ってもよいし形成前に行って
もよい。また、開口部４４６ａ〜４４６ｃに屈折物質４４４ａ〜４４４ｃを設けずに空間
とすることも可能である。また、発光層４１２および対向電極４１３は、液滴吐出法を用
いて選択的に形成してもよいし、スクリーン印刷やグラビア印刷法等の印刷法を用いて形
成してもよい。ここでは、液滴吐出法を用いることによって選択的に発光層４１２および
対向電極４１３を形成する。また、カラー表示可能な表示装置を形成する場合には、Ｒ、
Ｇ、Ｂの３色を発光する発光層をそれぞれ選択的に形成する。このように、液滴吐出法や
印刷法を用いて発光層を形成することによって、無駄な材料を減らすことができるためコ
ストを削減することが可能となる。
発光層４１２としては、低分子系材料、中分子材料（オリゴマー、デンドリマーを含む
）、または高分子系材料等の有機化合物材料を単層または積層構造を、蒸着マスクを用い
た蒸着法、インクジェット法、スピンコート法等によって形成することができる。また、
他にも、発光層４１２として、無機化合物材料を用いて単層または積層構造で設けること
も可能である。一般的に、発光層に用いられる発光材料が有機化合物であるか、無機化合
物であるかによって、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれており、本実施
の形態ではどちらを適用してもよい。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに
分類される。前者は、発光材料の粒子をバインダ中に分散させた発光層を有し、後者は、
蛍光材料の薄膜からなる発光層を有している点に違いがある。しかし、そのメカニズムは
共通しており、高電界で加速された電子による母体材料又は発光中心の衝突励起により発
光が得られる。本実施の形態において、無機ＥＬ素子を適用する場合には、分散型無機Ｅ
Ｌ素子又は薄膜型無機ＥＬ素子のいずれかを適用すればよい。
次に、対向電極４１３を覆うように絶縁膜４３５を形成した後に、基板１５１と基板１
５９を用いることによって封止を行う（図２７（Ｃ））。
以上の工程により、可撓性を有する表示装置を形成することができる。なお、図２７（
Ｂ）において、屈折物質４４４ａ〜４４４ｃを設けずに、図２７（Ｃ）において、絶縁膜
４３５を形成した後に形成することによって、図２５（Ａ）に示す表示装置を作製するこ
とができる。
なお、ここでは、表示装置の作製方法として、ガラス等の剛性を有する基板上に素子形
成層を設けた後に、素子形成層を剥離して可撓性を有する基板上に設ける方法を示したが
本発明の表示装置の作製方法はこれに限られない。例えば、ガラス基板やＳｉ等の半導体
基板上に素子形成層を設けた後に、当該ガラス基板やＳｉ等の半導体基板を研削処理や研
磨処理によって薄膜化してもよい。この場合、剥離を行わなくとも可撓性を有する表示装
置を作製することが可能となる。
次に、上述した可撓性を有する半導体装置を用いて作製した表示装置の用途に関して図
面を参照して説明する。
図２８（Ａ）はディスプレイであり、本体４１０１、支持台４１０２、表示部４１０３
を含む。表示部４１０３は可撓性を有する基板を用いて形成されており、軽量で薄型のデ
ィスプレイを実現できる。また、表示部４１０３を湾曲させることも可能であり、支持台
４１０２から取り外して壁に掛けることも可能である。本実施の形態または上記実施の形
態で示した可撓性を有する半導体装置を表示部４１０３や回路等に用いることによって、
可撓性を有するディスプレイを作製することができる。
図２８（Ｂ）は巻き取り可能な大型ディスプレイであり、本体４２０１、表示部４２０
２を含む。本体４２０１および表示部４２０２は可撓性を有する基板を用いて形成されて
いるため、ディスプレイを折り畳んだり、巻き取ったりして持ち運ぶことが可能である。
本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部４２０２
や回路等に用いることによって、可撓性を有し、軽量、薄型の大型のディスプレイを作製
することができる。
図２８（Ｃ）は、シート型のコンピュータであり、本体４４０１、表示部４４０２、キ
ーボード４４０３、タッチパッド４４０４、外部接続ポート４４０５、電源プラグ４４０
６等を含んでいる。表示部４４０２は可撓性を有する基板を用いて形成されており、軽量
で薄型のコンピュータを実現できる。また、電源プラグ４４０６の部分に収納スペースを
設けることによって表示部２４０２を巻き取って収納することが可能である。本実施の形
態または上記実施の形態で示した可撓性を有する半導体装置を表示部４４０２や回路等に
用いることによって、可撓性を有し、軽量、薄型のコンピュータを作製することができる
。
図２８（Ｄ）は、２０〜８０インチの大型の表示部を有する表示装置であり、本体４３
００、操作部であるキーボード４３０１、表示部４３０２、スピーカー４３０３等を含む
。また、表示部４３０２は可撓性を有する基板を用いて形成されており、キーボード４３
０１を取り外して本体４３００を折り畳んだり巻き取ったりして持ち運ぶことが可能であ
る。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部４３
０２や回路等に用いることによって、可撓性を有し、軽量、薄型の大型表示装置を作製す
ることができる。
図２８（Ｅ）は電子ブックであり、本体４５０１、表示部４５０２、操作キー４５０３
等を含む。またモデムが本体４５０１に内蔵されていても良い。表示部４５０２は可撓性
基板を用いて形成されており、折り曲げることができる。さらに、表示部４５０２は文字
等の静止画像はもちろん動画も表示することが可能となっている。本実施の形態または上
記実施の形態で示した可撓性を有する半導体装置を表示部４５０２や回路等に用いること
によって、可撓性を有し、軽量、薄型の電子ブックを作製することができる。
図２８（Ｆ）はＩＣカードであり、本体４６０１、表示部４６０２、接続端子４６０３
等を含む。表示部４６０２は可撓性基板を用いて軽量、薄型のシート状になっているため
、カードの表面に張り付けて形成することができる。また、ＩＣカードを非接触でデータ
の受信が行える場合に外部から取得した情報を表示部４６０２に表示することが可能とな
っている。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示
部４６０２や回路等に用いることによって、可撓性を有し、軽量、薄型のＩＣカードを作
製することができる。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器や情報表示手段
に用いることが可能である。なお、本実施の形態は上記実施の形態と自由に組み合わせて
行うことができる。
１３１ 開口部
１３２ａ 開口部
１３２ｂ 開口部
１５０ 半導体装置
１５１ 基板
１５２ａ 集積回路
１５２ｂ 集積回路
１５２ｃ 集積回路
１５２ｄ 集積回路
１５３ 屈折部分
１５４ 絶縁膜
１５５ トランジスタ
１５６ 絶縁膜
１５７ 絶縁膜
１５８ 絶縁膜
１５９ 基板
１６１ａ ブロック
１６１ｂ ブロック
１６１ｃ ブロック
１６１ｄ ブロック
１６１ｅ ブロック
１６１ｆ ブロック
１６２ａ 屈折部分
１６２ｂ 屈折部分
１６２ｃ 屈折部分
１６３ 屈折物質
１６４ａ 屈折物質
１６４ｂ 屈折物質
１６５ａ 空間
１６５ｂ 空間
１７０ 基板
１７１ 剥離層
１７２ａ 開口部
１７２ｂ 開口部
１７３ａ 屈折物質
１７３ｂ 屈折物質
１７５ 薄膜トランジスタ
１７６ 開口部
１７７ フィルム
１７８ａ 空間
１７８ｂ 空間
１７９ａ 屈折物質
１７９ｂ 屈折物質
１８０ 素子形成層
１８１ａ 屈折物質
１８１ｂ 屈折物質
１８２ａ 開口部
１８２ｂ 開口部
１８３ 開口部
１８４ａ 開口部
１８４ｂ 開口部
１８５ 開口部
１８６ａ 開口部
１８６ｂ 開口部
１８７ 開口部
１８８ａ 屈折物質
１８８ｂ 屈折物質
１８９ａ 屈折物質
１８９ｂ 屈折物質
１９０ ベルトコンベア
１９１ 供給ロール
１９２ 封止ロール
１９３ 切断手段
１９４ 導電膜
１９５ 開口部
１９６ 保護膜
１９７ 凹部
１９８ 部分
２５１ トランジスタ
２５２ａ ダミートランジスタ
２５２ｂ ダミートランジスタ
２５３ａ ダミートランジスタ
２５３ｂ ダミートランジスタ
２５４ａ ダミートランジスタ
２５４ｂ ダミートランジスタ
２５４ｃ ダミートランジスタ
２５４ｄ ダミートランジスタ
２５４ｅ ダミートランジスタ
２５４ｆ ダミートランジスタ
２５４ｇ ダミートランジスタ
２５４ｈ ダミートランジスタ
２５５ ダミーパターン
２６０ 基板
２６１ａ 集積回路
２６１ｂ 集積回路
２６１ｃ 集積回路
２６１ｄ 集積回路
２６２ 配線
２６３ 導電膜
２６５ 導電膜
２６６ 樹脂
２６７ 導電性粒子
２７０ 単結晶シリコン基板
２７１ 電界効果型トランジスタ
２７２ 端子部
２７２ａ 端子部
２７２ｂ 端子部
２７３ 凹部
２７４ 絶縁膜
２７５ 導電膜
２８１ フィルム
２８２ 物質
２８３ 凹凸パターン
２８４ 空間
２８５ 導電膜
２８６ 屈折部分
２９１ 導電膜
２９２ 絶縁膜
２９３ 導電膜
２９４ 基板
２９５ 樹脂
２９６ 導電膜
２９７ 導電膜
２９８ 導電膜
８０ ＲＦＩＤ
８１ 電源回路
８２ クロック発生回路
８３ データ復調回路
８４ データ変調回路
８５ 制御回路
８６ 記憶回路
８７ アンテナ
８８ リーダ／ライタ
３２０ リーダ／ライタ
３２１ 表示部
３２２ 品物
３２３ ＲＦＩＤ
３２５ ＲＦＩＤ
３２６ 商品
４００ 基板
４０１ 画素領域
４０２ 駆動回路
４０３ 駆動回路
４０４ 屈折部分
４０５ａ 配線
４０５ｂ 配線
４０６ａ 配線
４０６ｂ 配線
４０７ 画素部
４１０
４１１ 画素電極
４１２ 発光層
４１３ 対向電極
４２１ 薄膜トランジスタ
４２２ 薄膜トランジスタ
４２３ 配線
４３１ 絶縁膜
４３２ 絶縁膜
４３３ 絶縁膜
４３４ 絶縁膜
４３５ 絶縁膜
４４１ 開口部
４４２ 屈折物質
４４３ 開口部
４４４ 屈折物質
４４４ａ 屈折物質
４４４ｂ 屈折物質
４４４ｃ 屈折物質
４４５ 素子形成層
４４６ａ 開口部
４４６ｂ 開口部
４４６ｃ 開口部
４１０１ 本体
４１０２ 支持台
４１０３ 表示部
４２０１ 本体
４２０２ 表示部
４３００ 本体
４３０１ キーボード
４３０２ 表示部
４３０３ スピーカー
４４０１ 本体
４４０２ 表示部
４４０３ キーボード
４４０４ タッチパッド
４４０５ 外部接続ポート
４４０６ 電源プラグ
４５０１ 本体
４５０２ 表示部
４５０３ 操作キー
４６０１ 本体
４６０２ 表示部
４６０３ 接続端子

Claims (4)

  1. 可撓性を有する基板と、
    前記基板上の、第１のトランジスタと、
    前記基板上の、第２のトランジスタと、を有し、
    前記第１のトランジスタは、第１の半導体層を有し、
    前記第２のトランジスタは、第２の半導体層を有し、
    前記第１の半導体層は、島形状を有し、
    前記第２の半導体層は、島形状を有し、
    前記第１の半導体層は、第１のチャネル形成領域を有し、
    前記第２の半導体層は、第２のチャネル形成領域を有し、
    前記第１のトランジスタと、前記第２のトランジスタとの間に、屈折部分を有し、
    前記基板は、前記屈折部分と重なる領域に、凹部を有することを特徴とする半導体装置。
  2. 第１の基板と、
    前記第１の基板上の、第１のトランジスタと、
    前記第１の基板上の、第２のトランジスタと、
    前記第１の基板と対向して配置された、第２の基板と、を有し、
    前記第１の基板は、可撓性を有し、
    前記第２の基板は、可撓性を有し、
    前記第１のトランジスタは、第１の半導体層を有し、
    前記第２のトランジスタは、第２の半導体層を有し、
    前記第１の半導体層は、島形状を有し、
    前記第２の半導体層は、島形状を有し、
    前記第１の半導体層は、第１のチャネル形成領域を有し、
    前記第２の半導体層は、第２のチャネル形成領域を有し、
    前記第１のトランジスタと、前記第２のトランジスタとの間に、屈折部分を有し、
    前記第１の基板及び前記第２の基板はそれぞれ、前記屈折部分と重なる領域に、凹部を有することを特徴とする半導体装置。
  3. フィルムと、
    前記フィルム上の、第１のトランジスタと、
    前記フィルム上の、第２のトランジスタと、を有し、
    前記第１のトランジスタは、第１の半導体層を有し、
    前記第２のトランジスタは、第２の半導体層を有し、
    前記第１の半導体層は、島形状を有し、
    前記第２の半導体層は、島形状を有し、
    前記第１の半導体層は、第１のチャネル形成領域を有し、
    前記第２の半導体層は、第２のチャネル形成領域を有し、
    前記第１のトランジスタと、前記第２のトランジスタとの間に、屈折部分を有し、
    前記フィルムは、前記屈折部分と重なる領域に、凹部を有することを特徴とする半導体装置。
  4. 第１のフィルムと、
    前記第１のフィルム上の、第１のトランジスタと、
    前記第１のフィルム上の、第２のトランジスタと、
    前記第１のフィルムと対向して配置された、第２のフィルムと、を有し、
    前記第１のトランジスタは、第１の半導体層を有し、
    前記第２のトランジスタは、第２の半導体層を有し、
    前記第１の半導体層は、島形状を有し、
    前記第２の半導体層は、島形状を有し、
    前記第１の半導体層は、第１のチャネル形成領域を有し、
    前記第２の半導体層は、第２のチャネル形成領域を有し、
    前記第１のトランジスタと、前記第２のトランジスタとの間に、屈折部分を有し、
    前記第１のフィルム及び前記第２のフィルムはそれぞれ、前記屈折部分と重なる領域に、凹部を有することを特徴とする半導体装置。
JP2014243057A 2005-02-25 2014-12-01 半導体装置 Expired - Fee Related JP5918837B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014243057A JP5918837B2 (ja) 2005-02-25 2014-12-01 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005051867 2005-02-25
JP2005051867 2005-02-25
JP2014243057A JP5918837B2 (ja) 2005-02-25 2014-12-01 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013238724A Division JP5732514B2 (ja) 2005-02-25 2013-11-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2015062252A true JP2015062252A (ja) 2015-04-02
JP5918837B2 JP5918837B2 (ja) 2016-05-18

Family

ID=36969892

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2012122742A Expired - Fee Related JP5509259B2 (ja) 2005-02-25 2012-05-30 電子機器
JP2013238724A Active JP5732514B2 (ja) 2005-02-25 2013-11-19 半導体装置
JP2013239445A Expired - Fee Related JP5703362B2 (ja) 2005-02-25 2013-11-20 半導体装置
JP2014243057A Expired - Fee Related JP5918837B2 (ja) 2005-02-25 2014-12-01 半導体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2012122742A Expired - Fee Related JP5509259B2 (ja) 2005-02-25 2012-05-30 電子機器
JP2013238724A Active JP5732514B2 (ja) 2005-02-25 2013-11-19 半導体装置
JP2013239445A Expired - Fee Related JP5703362B2 (ja) 2005-02-25 2013-11-20 半導体装置

Country Status (3)

Country Link
US (2) US7566633B2 (ja)
JP (4) JP5509259B2 (ja)
CN (1) CN100573881C (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226260B1 (ko) * 2004-06-02 2013-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7651932B2 (en) * 2005-05-31 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing antenna and method for manufacturing semiconductor device
EP1886355A4 (en) * 2005-05-31 2015-04-01 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7652214B2 (en) * 2005-11-02 2010-01-26 Panasonic Corporation Electronic component package
JP2007256914A (ja) * 2006-02-21 2007-10-04 Seiko Epson Corp アクティブマトリクス基板、電気光学装置、電子機器
JP2008066567A (ja) * 2006-09-08 2008-03-21 Ricoh Co Ltd 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板
US8137417B2 (en) * 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
TWI450387B (zh) 2006-09-29 2014-08-21 Semiconductor Energy Lab 半導體裝置的製造方法
US7941919B2 (en) * 2007-01-29 2011-05-17 Board Of Regents, The University Of Texas System Method of assembling an electronic textile
EP2372756A1 (en) * 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US7973316B2 (en) 2007-03-26 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US7851804B2 (en) * 2007-05-17 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI423519B (zh) * 2007-09-04 2014-01-11 Mitsubishi Electric Corp Radio frequency identification tag
WO2010035627A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2178133B1 (en) 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
TWI574423B (zh) * 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN102422338B (zh) 2009-05-02 2015-04-01 株式会社半导体能源研究所 显示设备
KR102575653B1 (ko) 2009-05-02 2023-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8766269B2 (en) 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
KR102480780B1 (ko) 2009-09-16 2022-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
TWI589042B (zh) * 2010-01-20 2017-06-21 半導體能源研究所股份有限公司 發光裝置，撓性發光裝置，電子裝置，照明設備，以及發光裝置和撓性發光裝置的製造方法
KR101174834B1 (ko) 2012-04-05 2012-08-17 주식회사 다보씨앤엠 공정필름을 이용한 필름형 디스플레이 기판의 제조방법 및 이에 사용되는 필름형 디스플레이 기판 제조용 공정필름
KR102133158B1 (ko) 2012-08-10 2020-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치의 제작 방법
TWI613709B (zh) * 2013-02-20 2018-02-01 財團法人工業技術研究院 半導體元件結構及其製造方法與應用其之畫素結構
JP2014182306A (ja) * 2013-03-19 2014-09-29 Japan Display Inc 表示装置、電子機器及び表示装置の製造方法
US9209207B2 (en) 2013-04-09 2015-12-08 Apple Inc. Flexible display with bent edge regions
KR102415221B1 (ko) 2013-04-15 2022-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US11145838B2 (en) 2013-05-21 2021-10-12 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
US9203050B2 (en) 2013-05-21 2015-12-01 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
US9472507B2 (en) 2013-06-17 2016-10-18 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
US9269914B2 (en) 2013-08-01 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, and lighting device
TWI685026B (zh) 2013-08-06 2020-02-11 日商半導體能源研究所股份有限公司 剝離方法
TWI777433B (zh) 2013-09-06 2022-09-11 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
CN103545321B (zh) * 2013-11-11 2017-03-15 京东方科技集团股份有限公司 显示基板和含有该显示基板的柔性显示装置
TWI732735B (zh) 2013-12-03 2021-07-11 日商半導體能源研究所股份有限公司 剝離裝置以及疊層體製造裝置
KR102107456B1 (ko) * 2013-12-10 2020-05-08 삼성디스플레이 주식회사 플렉시블 표시 장치 및 이의 제조 방법
CN104752365A (zh) * 2013-12-27 2015-07-01 昆山国显光电有限公司 一种柔性显示器及其制备方法
EP3092661A4 (en) * 2014-01-06 2017-09-27 Mc10, Inc. Encapsulated conformal electronic systems and devices, and methods of making and using the same
JP6603486B2 (ja) 2014-06-27 2019-11-06 株式会社半導体エネルギー研究所 発光装置の作製方法
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
KR102603895B1 (ko) 2014-10-17 2023-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 및 발광 장치의 제작 방법
KR102524983B1 (ko) * 2014-11-28 2023-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
KR102343656B1 (ko) 2015-01-15 2021-12-27 삼성디스플레이 주식회사 유기 발광 표시 장치
CN107710313B (zh) * 2015-06-18 2020-01-10 夏普株式会社 柔性电子器件和柔性电子器件的制造方法
WO2017017553A1 (en) 2015-07-30 2017-02-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of light-emitting device, light-emitting device, module, and electronic device
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
JP2017147044A (ja) * 2016-02-15 2017-08-24 株式会社ジャパンディスプレイ 表示装置、および表示装置の作製方法
JP6715708B2 (ja) * 2016-07-08 2020-07-01 株式会社ジャパンディスプレイ 表示装置
US10217957B2 (en) 2016-10-13 2019-02-26 Sharp Kabushiki Kaisha Organic EL display device and method of manufacturing organic EL display device
CN106585069A (zh) * 2016-12-23 2017-04-26 武汉华星光电技术有限公司 柔性基板、面板及丝网印刷机制作柔性基板、面板的方法
US11152580B2 (en) 2017-03-30 2021-10-19 Sharp Kabushiki Kaisha Flexible display device
TWI645389B (zh) * 2017-11-15 2018-12-21 友達光電股份有限公司 可撓性電子裝置
JP7209692B2 (ja) * 2018-03-06 2023-01-20 株式会社半導体エネルギー研究所 半導体装置
CN108847134B (zh) * 2018-06-13 2021-05-14 云谷（固安）科技有限公司 一种可拉伸显示屏装置及其制造方法
CN109378327B (zh) * 2018-09-26 2021-02-12 云谷（固安）科技有限公司 显示面板及显示装置
CN110028908A (zh) * 2018-12-25 2019-07-19 瑞声科技(新加坡)有限公司 玻璃软膜结构及其制作方法
CN109686251B (zh) * 2018-12-25 2021-12-31 厦门天马微电子有限公司 一种柔性显示面板及显示装置
CN110028909A (zh) * 2018-12-25 2019-07-19 瑞声科技(新加坡)有限公司 玻璃软膜结构及其制作方法
CN114137754B (zh) * 2021-11-30 2022-10-21 绵阳惠科光电科技有限公司 曲面屏及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004519866A (ja) * 2001-04-03 2004-07-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ フレキシブルな基板を有するマトリクスアレイデバイス
JP2004531753A (ja) * 2001-02-16 2004-10-14 イグニス イノベーション インコーポレーテッド 可撓性表示装置
JP2004328002A (ja) * 2004-05-26 2004-11-18 Semiconductor Energy Lab Co Ltd 携帯型コンピュータ

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360919B2 (ja) * 1993-06-11 2003-01-07 三菱電機株式会社 薄膜太陽電池の製造方法，及び薄膜太陽電池
EP1758169A3 (en) * 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
US6199533B1 (en) * 1999-02-01 2001-03-13 Cummins Engine Company, Inc. Pilot valve controlled three-way fuel injection control valve assembly
DE60036496T2 (de) 1999-02-24 2008-06-19 Hitachi Maxell, Ltd., Ibaraki Verfahren zum Herstellen eines IC-Elements mit Spule
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP4748859B2 (ja) 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
JP4495295B2 (ja) 2000-03-15 2010-06-30 株式会社日立製作所 有価証券類の不正利用防止方法および有価証券類の不正利用防止システム
JP2002083866A (ja) * 2000-09-07 2002-03-22 Sanyo Electric Co Ltd 半導体装置及びその製造方法
DE10122324A1 (de) * 2001-05-08 2002-11-14 Philips Corp Intellectual Pty Flexible integrierte monolithische Schaltung
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
WO2003010825A1 (en) 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP3956697B2 (ja) 2001-12-28 2007-08-08 セイコーエプソン株式会社 半導体集積回路の製造方法
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4566578B2 (ja) * 2003-02-24 2010-10-20 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
TWI328837B (en) * 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4748943B2 (ja) * 2003-02-28 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005032979A (ja) * 2003-07-14 2005-02-03 Canon Inc 有機薄膜トランジスタおよびその製造方法
KR101207442B1 (ko) 2003-12-15 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막 집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로 장치를 가지는 아이디 태그 및 동전
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004531753A (ja) * 2001-02-16 2004-10-14 イグニス イノベーション インコーポレーテッド 可撓性表示装置
JP2004519866A (ja) * 2001-04-03 2004-07-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ フレキシブルな基板を有するマトリクスアレイデバイス
JP2004328002A (ja) * 2004-05-26 2004-11-18 Semiconductor Energy Lab Co Ltd 携帯型コンピュータ

Also Published As

Publication number Publication date
CN1832179A (zh) 2006-09-13
US7566633B2 (en) 2009-07-28
JP2012227530A (ja) 2012-11-15
JP2014068028A (ja) 2014-04-17
JP5703362B2 (ja) 2015-04-15
JP5732514B2 (ja) 2015-06-10
JP2014068029A (ja) 2014-04-17
US7906784B2 (en) 2011-03-15
US20060202206A1 (en) 2006-09-14
US20090194771A1 (en) 2009-08-06
CN100573881C (zh) 2009-12-23
JP5918837B2 (ja) 2016-05-18
JP5509259B2 (ja) 2014-06-04

Similar Documents

Publication Publication Date Title
JP5918837B2 (ja) 半導体装置
JP5046529B2 (ja) 半導体装置
JP7250882B2 (ja) 半導体装置、電子機器
US8373172B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5350616B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160408

R150 Certificate of patent or registration of utility model

Ref document number: 5918837

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees