JP2015046592A5 - - Google Patents

Claims (4)

1. 半導体基板にチャネル形成領域が設けられたトランジスタを有する制御回路と、
   前記制御回路と重ねて設けられたスイッチングトランジスタと、を有し、
   前記制御回路は、パルス幅変調信号を出力する機能を有し、
   前記パルス幅変調信号は、前記スイッチングトランジスタの第１のゲートに入力され、
   前記スイッチングトランジスタは、酸化物半導体層をチャネル形成領域に有し、
   前記スイッチングトランジスタは、第２のゲートを有し、
   前記第１のゲートは、前記第２のゲートと重なるように設けられ、
   前記第２のゲートは、導電性材料を介して、前記半導体基板に接続されることを特徴とする半導体装置。
2. 請求項１において、
   前記制御回路は、三角波発生回路と、誤差増幅器と、比較器と、タイマーと、を有し、
   前記三角波発生回路、前記誤差増幅回路および前記比較器は、それぞれバイアス回路、および前記バイアス回路で生成される定電位を保持するための電位保持部を有し、
   前記電位保持部は、容量素子とトランジスタとを有し、
   前記トランジスタは、前記タイマーによってオンまたはオフが間欠的に制御されることを特徴とする半導体装置。
3. 請求項２において、
   前記タイマーは、前記トランジスタをオフにする期間において、前記バイアス回路への電圧の供給を停止するよう制御する回路であることを特徴とする半導体装置。
4. 請求項２または請求項３において、
   前記制御回路は、バンドギャップリファレンス回路、基準バイアス生成回路および基準電圧源を有し、
   前記タイマーは、前記トランジスタをオフにする期間において、前記バンドギャップリファレンス回路、前記基準バイアス生成回路および前記参照電圧生成回路への電圧の供給を停止するよう制御する回路であることを特徴とする半導体装置。