JP2015034731A - 試験装置、試験方法 - Google Patents

試験装置、試験方法 Download PDF

Info

Publication number
JP2015034731A
JP2015034731A JP2013165108A JP2013165108A JP2015034731A JP 2015034731 A JP2015034731 A JP 2015034731A JP 2013165108 A JP2013165108 A JP 2013165108A JP 2013165108 A JP2013165108 A JP 2013165108A JP 2015034731 A JP2015034731 A JP 2015034731A
Authority
JP
Japan
Prior art keywords
slope
semiconductor chip
foreign matter
test apparatus
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013165108A
Other languages
English (en)
Other versions
JP2015034731A5 (ja
JP6064831B2 (ja
Inventor
岡田 章
Akira Okada
章 岡田
貴也 野口
Takaya Noguchi
貴也 野口
竹迫 憲浩
Norihiro Takesako
憲浩 竹迫
欽也 山下
Kinya Yamashita
欽也 山下
肇 秋山
Hajime Akiyama
肇 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013165108A priority Critical patent/JP6064831B2/ja
Priority to US14/256,276 priority patent/US8980655B2/en
Priority to CN201410389845.4A priority patent/CN104347355B/zh
Publication of JP2015034731A publication Critical patent/JP2015034731A/ja
Publication of JP2015034731A5 publication Critical patent/JP2015034731A5/ja
Application granted granted Critical
Publication of JP6064831B2 publication Critical patent/JP6064831B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02076Cleaning after the substrates have been singulated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】本発明は、簡単な方法で半導体チップの異物を除去して試験の信頼性を高めることができる試験装置と試験方法を提供することを目的とする。
【解決手段】砥粒又は粘着シートが設けられた第1斜面32aと、砥粒又は粘着シートが設けられ、上方で該第1斜面との距離が遠く、下方で該第1斜面との距離が近くなるように該第1斜面と対向する第2斜面32bと、を有する異物除去部14と、半導体チップ20の電気的特性を試験する試験部16と、該半導体チップを該第1斜面と該第2斜面の上方にて脱着させ、該半導体チップを該試験部へ輸送する移動部18と、を備えたことを特徴とする。
【選択図】図2

Description

本発明は、半導体チップの異物を除去した後に半導体チップの電気的特性を試験する試験装置及び試験方法に関する。
特許文献1には、半導体ウエハに付着した異物をパージガス吹き付けによって除去する技術が開示されている。特許文献2には、半導体ウエハをダイシングしたことで生じる異物を低減する技術が開示されている。この技術は、ダイシングライン上に金属電極を形成しないことで、ダイシングによる異物発生を抑制するものである。
特開2010−165943号公報 特開2008−141135号公報
ダイシングされた半導体チップの側面に異物が存在していることがある。異物が存在したまま半導体チップの電気的特性を試験すると、異物が試験結果に悪影響を与える問題があった。この場合、試験の信頼性を確保することができない。そのため、半導体チップの電気的特性を試験する前に、半導体チップの異物を除去しておくべきである。
ところが、特許文献1に開示のように異物にパージガスを吹き付けただけでは異物の除去は困難である。また、特許文献2に開示の技術ではダイシングラインから金属電極を除去する工程が必要となるので高コストとなる問題があった。
本発明は、上述のような課題を解決するためになされたもので、簡単な方法で半導体チップの異物を除去して試験の信頼性を高めることができる試験装置と試験方法を提供することを目的とする。
本願の発明に係る試験装置は、砥粒又は粘着シートが設けられた第1斜面と、砥粒又は粘着シートが設けられ、上方で該第1斜面との距離が遠く、下方で該第1斜面との距離が近くなるように該第1斜面と対向する第2斜面と、を有する異物除去部と、半導体チップの電気的特性を試験する試験部と、該半導体チップを該第1斜面と該第2斜面の上方にて脱着させ、該半導体チップを該試験部へ輸送する移動部と、を備えたことを特徴とする。
本願の発明に係る試験方法は、ダイシングされた半導体チップの側面を、砥粒又は粘着シートが設けられた斜面にあてて該半導体チップの側面の異物を除去する異物除去工程と、該異物除去工程の後に、該半導体チップの電気的特性を試験する試験工程と、を備えたことを特徴とする。
本発明によれば、簡単な方法で半導体チップの異物を除去して試験の信頼性を高めることができる。
本発明の実施の形態1に係る試験装置のブロック図である。 異物除去部の正面図である。 本体部の斜視図である。 移動部の正面図である。 移動部により半導体チップをピックアップした状態を示す正面図である。 第1斜面と第2斜面の上方へ半導体チップを移動したことを示す正面図である。 半導体チップの側面が第1斜面及び第2斜面にあたることを示す正面図である。 突き上げ部で半導体チップを保持することを示す正面図である。 本発明の実施の形態2に係る異物除去部の正面図である。 半導体チップの側面が斜面と接触した直後の異物除去部を示す正面図である。 部材を上方(Z軸正方向)に移動させたことを示す正面図である。 本発明の実施の形態3に係る追加異物除去部等の正面図である。
本発明の実施の形態に係る試験装置と試験方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係る試験装置10のブロック図である。試験装置10は、ダイシングされた半導体チップ20を一時保管するピックアップ部12を備えている。ピックアップ部12の隣には半導体チップ20の異物を除去する異物除去部14が設けられている。異物除去部14の隣には半導体チップ20の電気的特性を試験する試験部16が設けられている。試験装置10には、半導体チップ20をピックアップ部12から異物除去部14へ移動させ、異物除去部14から試験部16へ移動させる移動部18が設けられている。
図2は、異物除去部14の正面図である。異物除去部14は基板30を備えている。基板30には本体部32がのせられている。本体部32は、第1斜面32aと第2斜面32bを備えている。第1斜面32aには砥粒又は粘着シートが設けられている。第2斜面32bにも砥粒又は粘着シートが設けられている。砥粒を設ける場合、大きな砥粒により半導体チップ20にダメージを与えないように、砥粒の粒度は例えば♯4000程度とすることが望ましい。
第1斜面32aと第2斜面32bは対向している。第1斜面32aと第2斜面32bは、上方では第1斜面32aと第2斜面32bの距離が遠く、下方では第1斜面32aと第2斜面32bの距離が近くなっている。本体部32の第1斜面32aの下方には振動装置34が埋め込まれている。本体部32の第2斜面32bの下方には振動装置36が埋め込まれている。図2において、振動装置34、36は破線で示す。
振動装置34、36は、例えば圧電素子又は偏心モータで形成することができる。振動装置34、36はそれぞれ第1斜面32aと第2斜面32bを振動させるために設けられている。なお、振動装置34、36の振動で第1斜面32aと第2斜面32bを効率的に振動させるために、本体部32は振動を吸収しにくい剛体で形成することが望ましい。
本体部32の第1斜面32aには開口32cが形成されている。また、本体部32の第2斜面32bには開口32dが形成されている。開口32c、32dは半導体チップ20から脱落した異物を回収するために形成されている。図3は、異物除去部14の本体部32の斜視図である。開口32c、32dは、本体部32の短手方向に沿って形成されている。
図2の説明に戻る。開口32c、32dは配管38に通じている。この配管38は開口32c、32d内を吸気する吸気装置40に通じている。本体部32の第1斜面32aと第2斜面32bに挟まれた部分32eには、開口32fが形成されている。開口32fには突き上げ部42が設けられている。突き上げ部42には移動制御部44が固定されている。移動制御部44は、突き上げ部42をZ方向に移動させたりZ軸周りに回転させたりするものである。従って、突き上げ部42は、Z方向に移動することで、第1斜面32aと第2斜面32bの間を上下動することができる。
図4は、移動部18の正面図である。移動部18は基板50を備えている。基板50には内部に空洞を有する吸着部52が固定されている。吸着部52の先端にはコレット54が固定されている。吸着部52は吸気装置56と接続されている。そして、吸気装置56によって吸着部52の内部を吸気することで、コレット54に半導体チップを真空吸着させることができるようになっている。
基板50には、半導体チップの異物を除電する除電装置58、60が固定されている。除電装置58、60は、半導体チップに付着した帯電している異物を除電するために設けられている。除電装置58、60は、特に限定されないが、例えばイオナイザー、加湿手段、又は過熱手段で形成されている。
本発明の実施の形態1に係る試験装置10を用いた試験方法を説明する。まず、移動部18により、ピックアップ部12に保管された半導体チップ20をピックアップする。半導体チップ20は、ウエハをダイシングして平面視で四角形に形成されたものである。図5は、移動部により半導体チップ20をピックアップした状態を示す正面図である。移動部で半導体チップ20をピックアップした後、除電装置58、60によって半導体チップ20に付着した帯電している異物を除電する。
次いで、半導体チップ20を吸着した移動部18を移動させて、半導体チップ20を第1斜面32aと第2斜面32bの上方へ移動させる。図6は、第1斜面32aと第2斜面32bの上方へ半導体チップ20を移動したことを示す正面図である。半導体チップ20は、第1斜面32aと第2斜面の中間に位置させる。
次いで、吸気装置56による半導体チップ20のコレット54への真空吸着を解除する。そうすると、半導体チップ20が自重で下方へ落ち、図7に示すように、半導体チップ20側面が第1斜面32a及び第2斜面32bにあたる。
第1斜面32aと第2斜面32bには砥粒又は粘着シートが設けられているので、半導体チップ20の側面に存在する異物は砥粒又は粘着シートによって除去される。砥粒を設けた場合は、砥粒が異物を噛みこむことで異物に引っ張り応力がかかり、異物が半導体チップ20から除去される。粘着シートを設けた場合は、粘着シートに異物が付着することで半導体チップ20から異物が除去される。
さらに、振動装置34、36を稼動させることで第1斜面32aと第2斜面32bを振動させて、砥粒又は粘着シートと異物を積極的に接触させる。これにより、異物除去を促進する。また、吸気装置40を稼動させて開口32c、32dを吸気することで、半導体チップ20から除去された異物を回収する。よって異物が半導体チップ20に再付着することを抑制できる。
次いで、移動制御部44により突き上げ部42を上方(Z軸正方向)に移動させ、突き上げ部42で半導体チップ20を保持する。図8は、突き上げ部42で半導体チップを保持することを示す正面図である。こうすると、半導体チップ20と第1斜面32a及び第2斜面32bが離れる。そして、移動制御部44により突き上げ部をZ軸周りに90度回転させる。その後、突き上げ部42を下方(Z軸負方向)に移動させ、半導体チップ20の側面のうち、これまでに第1斜面32aにも第2斜面32bにも接しなかった側面を第1斜面32aと第2斜面32bにあてる。
この状態で、振動装置34、36と吸気装置40を稼動させつつ、半導体チップ20側面の異物を除去する。このようにして半導体チップ20の側面の異物を除去する工程を異物除去工程と称する。
異物除去工程を終えると、再び、突き上げ部42を上方に移動させて、突き上げ部42で半導体チップ20を保持する。そして、移動部18のコレット54で半導体チップ20を吸着し、半導体チップ20を試験部16へ移動する。試験部16では、半導体チップ20の電気的特性を試験する。この工程を試験工程と称する。その後、半導体チップ20を試験装置10の外に輸送して処理を終える。
ところで、半導体ウエハをダイシングすると半導体チップの側面から半導体ウエハ材料の小片又は屑等が多数生じ、それらが異物となって半導体チップの側面及び側面近傍に付着する。このような異物を付着異物という。
また、半導体チップの表面電極又は裏面電極となるべき金属電極が、ダイシングによって一部剥がれて半導体チップにぶら下がるようにして残留する異物が生じることがある。この異物をぶら下がり異物という。ぶら下がり異物は半導体チップの側面に生じる。
さらに、半導体ウエハの製造工程中に帯電した異物などが、半導体チップの側面及び側面近傍に付着することがある。この異物を工程異物という。付着異物、ぶら下がり異物、及び工程異物(これらをまとめて異物という)は、いずれも、半導体チップの試験結果に悪影響を与えたり、半導体チップにダメージを与えたりするので、試験工程前に除去しておかなければならない。
本発明の実施の形態1に係る試験方法によれば、異物除去工程で半導体チップの側面の異物を除去する。つまり、半導体チップの側面を第1斜面32aと第2斜面32bにあてることで、主として付着異物とぶら下がり異物を除去することができる。さらに、振動装置34、36によって第1斜面32a、第2斜面32bを振動させることで、これらの異物の除去を促進できる。
さらに、除電装置58、60によって主として工程異物を除電することができる。帯電したままの異物を除去するのは困難であるが、除電装置58、60によって帯電した異物(工程異物)を除電することで、当該異物を容易に除去できる。例えば、除電された工程異物は、振動装置34、36からの振動によって容易に除去できる。
このように、異物除去工程で異物を除去した後に試験工程を実施するので、試験の信頼性を高めることができる。しかも、異物除去部14は非常にシンプルな構造であり、簡単に異物を除去できる。
移動部18の構造は、半導体チップ20を第1斜面32aと第2斜面32bの上方にて脱着させ、その後半導体チップ20を試験部16へ輸送するものであれば特に限定されない。例えば、工程異物が殆ど無視できるほど少数であれば、除電装置58、60は省略しても良い。
異物の除電は、異物除去工程の前に限らず、異物除去工程中に行っても良い、異物の除去を促進するために、異物除去工程の前、又は異物除去工程で半導体チップ20に超音波を印加してもよい。異物に超音波振動を付与することで異物の半導体チップへの付着力を弱めることができる。超音波振動を発生する超音波印加装置は、例えば移動部に固定することができる。
第1斜面32aと第2斜面32bには、砥粒が付着した巻き取り式の研磨シートを設けてもよい。あるいは、第1斜面32aと第2斜面32bには、巻き取り式の粘着シートを設けても良い。研磨シート又は粘着シートを巻き取り可能な形態としておくことで、容易に清浄なシートと交換可能となる。例えば、異物除去部14にて1つの半導体チップの処理を終える毎に研磨シート又は粘着シートを巻き取り、清浄面に交換すると、ある半導体チップから除去された異物が別の半導体チップに付着することを防止できる。
異物除去部14は、半導体チップ20から脱落した異物を収容する凹部を備えてもよい。この場合、配管38及び吸気装置40が不要となる利点がある。異物除去工程では、第1斜面32aと第2斜面32bを振動させることとしたが、そのような振動を要しない場合は、振動装置34、36を省略しても良い。
第1斜面32aと第2斜面32bに加えて、これらが接する半導体チップ側面とは別の側面にあたる第3斜面と第4斜面を設けても良い。つまり、第1−第4斜面を設けて、各斜面を、半導体チップの各側面(4つの側面)にあてることで処理を迅速にすることができる。なお、これらの変形は、以下の実施の形態に係る試験装置と試験方法に対して応用することもできる。
実施の形態2.
本発明の実施の形態2に係る試験装置と試験方法は、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。図9は、本発明の実施の形態2に係る異物除去部の正面図である。この異物除去部は基板30を貫通してZ方向に移動する棒状の部材70、80を備えている。部材70、80の動きは制御装置90によって制御される。
部材70の先端には回転軸72を介して本体部74が接続されている。本体部74は砥粒又は粘着シートが設けられた第1斜面74aを備えている。本体部74の先端にはX方向に転がることができるローラ76が設けられている。本体部74はローラ76を介して基板30にのせられている。部材70をZ方向に移動させることで、本体部74が回転軸72を中心に回転し第1斜面74aの基板30に対する角度が変わる。
部材80の先端には回転軸82を介して本体部84が接続されている。本体部84は砥粒又は粘着シートが設けられた第2斜面84aを備えている。本体部84の先端にはX方向に転がることができるローラ86が設けられている。本体部84はローラ86を介して基板30にのせられている。部材80をZ方向に移動させることで、本体部84が回転軸82を中心に回転し第2斜面74aの基板30に対する角度が変わる。
このように、本発明の実施の形態2に係る異物除去部は、第1斜面74aと第2斜面84aの基板30に対する角度を変更させる角度変更機構として、部材70、80、回転軸72、82、ローラ76、86及び、制御装置90を備えている。
本発明の実施の形態2に係る試験方法のうち異物除去工程を説明する。まず、半導体チップ20のコレット54への真空吸着を解除し、斜面(対向する第1斜面74aと第2斜面84aをいう、以下同じ)に半導体チップ20の側面をあてる。図10は、半導体チップ20の側面が斜面と接触した直後の異物除去部を示す正面図である。
次いで、制御装置90を駆使して、図11に示すように、部材70、80を上方(Z軸正方向)に移動させる。そうすると、回転軸72、82の下方においては第1斜面74aと第2斜面84aの間隔が広がるので、半導体チップ20は自重により第1斜面74aと第2斜面84aに沿って滑る。このとき半導体チップ20の側面が第1斜面74aと第2斜面84aに擦られるので異物に摩擦力を与え、異物を除去することができる。その後、半導体チップの別の側面についても同様の処理を施して異物除去工程を終える。
上記のように、本発明の実施の形態2の異物除去工程では、第1斜面74aと第2斜面84aの間隔を変化させ、半導体チップ20を第1斜面74aと第2斜面84aに沿って滑らせる。半導体チップ20の側面が斜面を滑ることで、当該側面の異物を砥粒によって除去、又は粘着シートに付着させることができる。従って、半導体チップ20の側面の異物除去を促進できる。
角度変更機構は、第1斜面74aと第2斜面84aの基板30に対する角度を変更させるものであればよく、上述の構成に限定されない。斜面に振動を付与して異物の除去を促進したり、半導体チップに超音波振動を付与して異物の除去を促進したり、異物を除電したりしてもよい。また、本体部74、84に異物を回収する開口を形成しても良い。
実施の形態3.
本発明の実施の形態3に係る試験装置と試験方法は、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。本発明の実施の形態3に係る試験装置及び試験方法は、上記のように半導体チップの側面の異物を除去するとともに、半導体チップの上面と下面の異物を除去するものである。
図12は、本発明の実施の形態3に係る追加異物除去部100等の正面図である。追加異物除去部100は、基板102と基板102の上に設けられた研磨シート104を備えている。研磨シート104の表面は平坦面104aとなっている。なお、研磨シート104に代えて粘着シートを用いても良い。
追加異物除去部100により異物を除去する追加異物除去工程を説明する。まず、移動部18が半導体チップ20を追加異物除去部100へ輸送する。そして、コレット54で半導体チップ20を保持したままで、半導体チップ20の下面を平坦面104aにあてて半導体チップ20の下面の異物を除去する。
次いで、半導体チップ20の上面が研磨シート104と対向するようにコレット54で半導体チップ20を保持し、当該上面を平坦面104aにあてて当該上面の異物を除去する。その後、移動部18で半導体チップ20を試験部16へ輸送する。なお、追加異物除去工程は試験工程前に実施する。
異物除去工程で半導体チップの側面の異物を除去できるので、追加異物除去工程を実施して半導体チップ20の上面と下面の異物を除去することで、半導体チップの全ての面の異物を除去することができる。よって、試験の信頼性を高めることができる。
半導体チップ20を平坦面104aに強く押し付けるために、移動部18又は追加異物除去部100に加圧機構を設けても良い。移動部18に設ける加圧機構としては、例えば、Z方向に伸縮するばねがある。
追加異物除去工程では、半導体チップ20又は平坦面104aに振動を付加して、異物除去を促進しても良い。また、追加異物除去工程の前、又は追加異物除去工程で異物を除電したり、半導体チップに超音波を印加したりしても良い。巻き取り式の研磨シート又は粘着シートを利用してもよい。
また、半導体チップ20と平坦面104aが接触した状態で研磨シート104をZ軸と垂直方向に移動させても良い。例えば、半導体チップ20と平坦面104aが接触した状態で巻き取り式の研磨シートを巻き取る。これにより、異物に摩擦力が加わり異物の半導体チップからの除去を促進できる。
実施の形態1−3に係る試験装置と試験方法の特徴は適宜に組み合わせることができる。
10 試験装置、 12 ピックアップ部、 14 異物除去部、 16 試験部、 18 移動部、 20 半導体チップ、 30 基板、 32 本体部、 32a 第1斜面、 32b 第2斜面、 32c,32d 開口、 40,56 吸気装置、 42 突き上げ部、 44 移動制御部、 50 基板、 52 吸着部、 54 コレット、 58,60 除電装置、 70,80 部材、 72,82 回転軸、 74,84 本体部、 74a 第1斜面、 84a 第2斜面、 76,86 ローラ、 90 制御装置、 100 追加異物除去部

Claims (20)

  1. 砥粒又は粘着シートが設けられた第1斜面と、
    砥粒又は粘着シートが設けられ、上方で前記第1斜面との距離が遠く、下方で前記第1斜面との距離が近くなるように前記第1斜面と対向する第2斜面と、を有する異物除去部と、
    半導体チップの電気的特性を試験する試験部と、
    前記半導体チップを前記第1斜面と前記第2斜面の上方にて脱着させ、前記半導体チップを前記試験部へ輸送する移動部と、を備えたことを特徴とする試験装置。
  2. 前記異物除去部は、
    前記第1斜面と前記第2斜面が形成された本体部と、
    前記本体部をのせる基板と、
    前記第1斜面と前記第2斜面の前記基板に対する角度を変更させる角度変更機構と、を備えたことを特徴とする請求項1に記載の試験装置。
  3. 前記第1斜面と前記第2斜面を振動させる振動装置を備えたことを特徴とする請求項1又は2に記載の試験装置。
  4. 前記半導体チップの異物を除電する除電装置を備えたことを特徴とする請求項1乃至3のいずれか1項に記載の試験装置。
  5. 前記除電装置はイオナイザーであることを特徴とする請求項4に記載の試験装置。
  6. 前記半導体チップに超音波を印加する超音波印加装置を備えたことを特徴とする請求項1乃至5のいずれか1項に記載の試験装置。
  7. 前記第1斜面と前記第2斜面の間を上下動する突き上げ部を備えたことを特徴とする請求項1乃至6のいずれか1項に記載の試験装置。
  8. 前記突き上げ部を回転させる移動制御部を備えたことを特徴とする請求項7に記載の試験装置。
  9. 前記第1斜面と前記第2斜面には、砥粒が付着した巻き取り式の研磨シートが設けられたことを特徴とする請求項1乃至8のいずれか1項に記載の試験装置。
  10. 前記第1斜面と前記第2斜面には、巻き取り式の粘着シートが設けられたことを特徴とする請求項1乃至8のいずれか1項に記載の試験装置。
  11. 前記第1斜面と前記第2斜面には、前記半導体チップから脱落した異物を回収する開口が形成されたことを特徴とする請求項1乃至10のいずれか1項に記載の試験装置。
  12. 前記開口内を吸気する吸気装置を備えたことを特徴とする請求項11に記載の試験装置。
  13. 前記異物除去部は、前記半導体チップから脱落した異物を収容する凹部を備えたことを特徴とする請求項1乃至10のいずれか1項に記載の試験装置。
  14. 砥粒又は粘着シートが設けられた平坦面を有する追加異物除去部を備えたことを特徴とする請求項1乃至13のいずれか1項に記載の試験装置。
  15. ダイシングされた半導体チップの側面を、砥粒又は粘着シートが設けられた斜面にあてて前記半導体チップの側面の異物を除去する異物除去工程と、
    前記異物除去工程の後に、前記半導体チップの電気的特性を試験する試験工程と、を備えたことを特徴とする試験方法。
  16. 前記斜面は、対向する第1斜面と第2斜面を備え、
    前記異物除去工程では、前記第1斜面と前記第2斜面に前記半導体チップの側面をあて、
    前記異物除去工程では、前記第1斜面と前記第2斜面の間隔を変化させ、前記半導体チップを前記第1斜面と前記第2斜面に沿って滑らせることを特徴とする請求項15に記載の試験方法。
  17. 前記異物除去工程では、前記斜面を振動させることを特徴とする請求項15又は16に記載の試験方法。
  18. 前記異物除去工程の前、又は前記異物除去工程で前記半導体チップに付着した異物を除電することを特徴とする請求項15乃至17のいずれか1項に記載の試験方法。
  19. 前記異物除去工程の前、又は前記異物除去工程で前記半導体チップに超音波を印加することを特徴とする請求項15乃至18のいずれか1項に記載の試験方法。
  20. 前記試験工程の前に、前記半導体チップの上面及び下面を砥粒又は粘着シートが設けられた平坦面にあてて前記半導体チップの上面及び下面の異物を除去する追加異物除去工程を備えたことを特徴とする請求項15乃至19のいずれか1項に記載の試験方法。
JP2013165108A 2013-08-08 2013-08-08 試験装置、試験方法 Active JP6064831B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013165108A JP6064831B2 (ja) 2013-08-08 2013-08-08 試験装置、試験方法
US14/256,276 US8980655B2 (en) 2013-08-08 2014-04-18 Test apparatus and test method
CN201410389845.4A CN104347355B (zh) 2013-08-08 2014-08-08 试验装置、试验方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013165108A JP6064831B2 (ja) 2013-08-08 2013-08-08 試験装置、試験方法

Publications (3)

Publication Number Publication Date
JP2015034731A true JP2015034731A (ja) 2015-02-19
JP2015034731A5 JP2015034731A5 (ja) 2016-03-10
JP6064831B2 JP6064831B2 (ja) 2017-01-25

Family

ID=52448988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013165108A Active JP6064831B2 (ja) 2013-08-08 2013-08-08 試験装置、試験方法

Country Status (3)

Country Link
US (1) US8980655B2 (ja)
JP (1) JP6064831B2 (ja)
CN (1) CN104347355B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI614840B (zh) * 2016-10-14 2018-02-11 電子元件之移載裝置及其應用之測試設備
CN111837299B (zh) * 2018-03-15 2023-08-08 三菱电机株式会社 半导体模块及其制造方法
KR102093641B1 (ko) * 2018-06-22 2020-04-23 주식회사 로보스타 파티클제거팁 및 그것을 이용한 인덱스형 파티클 제거장치
KR102653165B1 (ko) 2018-11-22 2024-04-01 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법
CN113608107B (zh) * 2021-08-06 2024-05-10 深圳市鸿发鑫科技有限公司 具有双通道的电路板测试设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172337A (ja) * 1985-01-26 1986-08-04 Nec Kansai Ltd 異物除去方法
JPH01171235A (ja) * 1987-12-25 1989-07-06 Tokyo Electron Ltd テープキャリヤの検査方法
JPH06124928A (ja) * 1992-10-13 1994-05-06 Rohm Co Ltd 半導体装置の製法
JPH07159487A (ja) * 1993-12-07 1995-06-23 Mitsubishi Electric Corp 半導体試験装置及び半導体試験方法
JPH08115931A (ja) * 1994-10-19 1996-05-07 Hitachi Ltd ペレットボンディング装置
JPH091440A (ja) * 1995-06-20 1997-01-07 Fuji Electric Co Ltd 精密加工物のバリ取り方法
JP2001237598A (ja) * 2000-02-23 2001-08-31 Sony Corp 半導体装置の位置決め装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182826A (ja) 1982-04-20 1983-10-25 Nippon Kogaku Kk <Nikon> 異物の自動除去装置
JPH04206848A (ja) 1990-11-30 1992-07-28 Mitsubishi Electric Corp 半導体評価装置
JPH0794563A (ja) 1993-09-20 1995-04-07 Fujitsu Ltd 半導体基板の異物除去装置
US5967882A (en) * 1997-03-06 1999-10-19 Keltech Engineering Lapping apparatus and process with two opposed lapping platens
JPH10261605A (ja) 1997-03-18 1998-09-29 Toshiba Corp 半導体処理装置
TW436635B (en) * 1998-07-24 2001-05-28 Makoto Matsumura Polishing plate
JP3702668B2 (ja) * 1998-09-28 2005-10-05 株式会社村田製作所 電子部品チップ供給装置
US6267650B1 (en) * 1999-08-09 2001-07-31 Micron Technology, Inc. Apparatus and methods for substantial planarization of solder bumps
JP4530966B2 (ja) 2005-10-21 2010-08-25 株式会社新川 ボンディング装置及びボンディング方法
JP2007163159A (ja) 2005-12-09 2007-06-28 Japan Electronic Materials Corp プローブのクリーニング方法及びプローブのクリーニング装置
JP4867627B2 (ja) 2006-12-05 2012-02-01 富士電機株式会社 半導体装置の製造方法
JP4312805B2 (ja) 2007-03-27 2009-08-12 Okiセミコンダクタ株式会社 半導体製造装置とそれを用いた半導体ウェハの製造方法およびそのプログラムを記録した記録媒体
JP2009018363A (ja) * 2007-07-11 2009-01-29 Ebara Corp 研磨装置
JP5039468B2 (ja) * 2007-07-26 2012-10-03 株式会社Sokudo 基板洗浄装置およびそれを備えた基板処理装置
JP5401089B2 (ja) * 2008-12-15 2014-01-29 東京エレクトロン株式会社 異物除去方法及び記憶媒体
JP2010161211A (ja) 2009-01-08 2010-07-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置の製造装置
JP2010165943A (ja) 2009-01-16 2010-07-29 Renesas Electronics Corp 半導体装置の製造方法およびウェハ処理システム
JP2010245332A (ja) 2009-04-07 2010-10-28 Canon Inc 半導体露光装置
JP5889537B2 (ja) * 2011-03-23 2016-03-22 ファスフォードテクノロジ株式会社 ダイボンダ
JP5523436B2 (ja) * 2011-12-19 2014-06-18 三菱電機株式会社 半導体清浄装置および半導体清浄方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172337A (ja) * 1985-01-26 1986-08-04 Nec Kansai Ltd 異物除去方法
JPH01171235A (ja) * 1987-12-25 1989-07-06 Tokyo Electron Ltd テープキャリヤの検査方法
JPH06124928A (ja) * 1992-10-13 1994-05-06 Rohm Co Ltd 半導体装置の製法
JPH07159487A (ja) * 1993-12-07 1995-06-23 Mitsubishi Electric Corp 半導体試験装置及び半導体試験方法
JPH08115931A (ja) * 1994-10-19 1996-05-07 Hitachi Ltd ペレットボンディング装置
JPH091440A (ja) * 1995-06-20 1997-01-07 Fuji Electric Co Ltd 精密加工物のバリ取り方法
JP2001237598A (ja) * 2000-02-23 2001-08-31 Sony Corp 半導体装置の位置決め装置

Also Published As

Publication number Publication date
US8980655B2 (en) 2015-03-17
JP6064831B2 (ja) 2017-01-25
CN104347355B (zh) 2018-06-19
US20150044788A1 (en) 2015-02-12
CN104347355A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
JP6064831B2 (ja) 試験装置、試験方法
JP2007067278A (ja) エキスパンド方法及びエキスパンド装置
TW201628075A (zh) 保持裝置
TW200620528A (en) Method for processing stuck object and electrostatic sticking method
TW201901781A (zh) 晶圓的加工方法
JP2004221469A (ja) 粘着テープ貼付け方法およびその装置
JP2014067873A (ja) 保護テープ剥離方法および保護テープ剥離装置
JP2015188968A (ja) 樹脂シートの分断方法及び分断装置
JP2018060905A (ja) 静電チャックプレート及び静電チャックプレートの製造方法
JP2015065355A (ja) 基板洗浄装置および基板洗浄方法
JP2009117440A (ja) クリーニングウエハ
US10549324B2 (en) Method and apparatus for backside cleaning of substrates
JP5551418B2 (ja) シート貼付装置およびシート貼付方法
TW201115669A (en) Automatic nozzle cleaning/wiping device and method thereof
TW200830398A (en) Treatment device and surface treatment jig
JP2010123858A (ja) スピンナ式洗浄方法およびスピンナ式洗浄装置
KR101513226B1 (ko) 저주파 진동을 이용한 반도체 칩의 픽업 방법
JP2012250316A (ja) ガラス研磨方法及びガラス研磨装置
JP2014165302A (ja) 半導体チップのピックアップ装置
KR20180115083A (ko) 웨이퍼 세정장치 및 바이브레이션 유닛
JP5600997B2 (ja) 半導体装置の製造装置、及び半導体装置の製造方法
JP2014146730A (ja) パーティクル除去用シート、パーティクル除去方法、基板処理装置
JP2510024B2 (ja) 半導体製造装置
JP2016102024A (ja) 半導体チップの整列方法およびその装置
JP2007141997A (ja) 半導体基板の分断装置及び半導体基板の分断方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161205

R150 Certificate of patent or registration of utility model

Ref document number: 6064831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250