JP2010161211A - 半導体装置の製造方法および半導体装置の製造装置 - Google Patents

半導体装置の製造方法および半導体装置の製造装置 Download PDF

Info

Publication number
JP2010161211A
JP2010161211A JP2009002540A JP2009002540A JP2010161211A JP 2010161211 A JP2010161211 A JP 2010161211A JP 2009002540 A JP2009002540 A JP 2009002540A JP 2009002540 A JP2009002540 A JP 2009002540A JP 2010161211 A JP2010161211 A JP 2010161211A
Authority
JP
Japan
Prior art keywords
collet
semiconductor chip
suction
chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009002540A
Other languages
English (en)
Inventor
Kiyuki Sako
記之 迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2009002540A priority Critical patent/JP2010161211A/ja
Publication of JP2010161211A publication Critical patent/JP2010161211A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】コレットの先端部が変形しても、コレットを交換することなく、ダイボンディング工程を行うことのできる技術を提供する。
【解決手段】半導体チップのピックアップと基材のチップ搭載部への半導体チップの接着とを繰り返した後、コレット5をダイボンディング装置1に備わるコレット加工治具へ移動させ、コレット5の先端部の吸着面を研磨ステージ上に装着したラッピングペーパで研磨して平坦に加工し、さらにコレット5の吸着面に付着した研磨粉を異物除去ステージ上に装着されたシリコンチューブ、またはシリコンシートおよびシリコンチューブで除去する。
【選択図】図1

Description

本発明は、ダイボンディング装置およびダイボンディング装置を用いた半導体装置の製造技術に関し、特に、ダイボンディング装置に備わるコレットを使用して半導体チップを基材に搭載するダイボンディング工程に適用して有効な技術に関するものである。
例えば特開2006−13466号公報(特許文献1)には、実装ノズルの吸着面をクリーニングするための研磨手段として、セラミック構造体からなり、実装ノズルの吸着面と接触する接触面の粒度がP1,000〜P5,000の範囲内の研磨手段を備えるクリーニング装置、およびクリーニング方法が開示されている。
また、特開2002−313837号公報(特許文献2)には、半導体チップの超音波振動の変化を検出し、チップ接触面の汚れ有りと判断されたときには、その汚れを洗浄することにより、半導体チップと回路基板との接合品質の均一化を図ることができる半導体チップ装着装置および方法が開示されている。
また、特開平10−64958号公報(特許文献3)には、加圧ヘッドの1回のボンディング動作毎に、支持台の支持面と加圧ヘッドの加圧面との両者の掃除をそれぞれ少なくとも1回行うことにより、ギャングボンディングの高信頼度化および高能率化を図ることのできるボンディング方法および装置が開示されている。
特開2006−13466号公報 特開2002−313837号公報 特開平10−64958号公報
半導体チップの製造工程のうち、半導体チップを基材に搭載するダイボンディング工程では、図11(a)に示すコレット54を備えたダイボンディング装置が使用される。コレット54は、例えば半導体チップの主面と接触する吸着面(接触面)52をその先端部に有し、この吸着面52に繋がる吸着孔53を介して半導体チップを吸着することができる。また、コレット54は、上記吸着面52を有する合成樹脂から成る吸着部54aと、この吸着部54aを保持するステンレス(SUS)から成る支持部54bとによって構成される。
本願発明者は、図11(a)に示すような、半導体チップの外形サイズよりも大きい外形サイズから成る吸着面52を有するコレット54を用いて、ダイボンディング工程を行うことについて検討した。その結果、吸着した半導体チップがコレット54から離れず、基材に搭載されない問題(持ち帰り不良)が発生した。
この問題について、本願発明者が検討したところ、以下のことがわかった。すなわち、図11(b)に示すように、コレット54の吸着面52が、吸着した半導体チップ51の形状にならって変形している(凹む)ことがわかった。そして、この凹んだ部分に半導体チップ51が固定されると、半導体チップ51を固定する力が半導体チップ51と基材との接合力よりも勝るため、コレット54を基材から移動したときに、一度は基材に接合していた半導体チップ51が基材から引き離されて、持ち帰り不良が発生していた。
そこで、本願発明者は、コレット54の吸着面52が変形する原因について検討した。その結果、半導体チップ51の主面と接触するコレット54の吸着部54aの材質に、シリコンから成る半導体チップ51の硬度よりも低い、例えばフッ素系の樹脂材を使用したことに原因があることがわかった。
詳細に説明すると、例えばAu−Sn共晶接続により半導体チップ51を基材と接合するような半導体装置の場合、半導体チップ51の裏面(主面と反対側の面)を基材のチップ搭載部に接触させる。そして、半導体チップ51の裏面が基材のチップ搭載部に接触した後も、金属間結合が完了するまで、コレット54に超音波を印加し、半導体チップ51に荷重をかけ、半導体チップ51の裏面と基材のチップ搭載部との結合を促進させる。このとき、図12に示すように、コレット54から下向き(基材側)に印加される荷重に対して、半導体チップ51から上向き(コレット側)に働く反発作用が生じる。そのため、コレット54の吸着部54aよりも硬い半導体チップ51を介して、コレット54の吸着面52に反発作用が働くことから、コレット54の吸着面52が変形してしまう。
また、金属間結合を促進させるために、超音波だけでなく、熱(例えば300℃程度)も併用すると、この熱の影響によりコレット54の吸着部54aが柔らなくなり(硬度が低くなり)、コレット54の吸着面52が変形し易くなる。
ここで、コレット54の吸着面52の変形を防止するために、本願発明者は、シリコンから成る半導体チップ51の硬度よりも高い材質として、例えばアルミニウムから成るコレットの吸着部について検討した。しかしながら、半導体チップ51に荷重がかかると、コレットの吸着部の硬度が半導体チップ51よりも高くなったことで半導体チップ51にクラックが発生することがわかった。
他にも、本願発明者は、図13に示すような、半導体チップ51の周縁部で保持する角錐コレット55について検討した。
しかしながら、角錐コレット55は半導体チップ51の周縁部を保持する構成のため、角錐コレット55を用いて半導体チップ51をピックアップする場合は、図13に示すように、隣り合う半導体チップ51の間隔を、例えば図11に示したコレット54よりも広げなければならない。
そこで、本願発明者は、前記特許文献1乃至3に示すように、変形したコレット54の吸着面52を研磨する方法についても検討したが、研磨工程により発生した研磨粉がコレット54の吸着面52に付着したり、吸着孔53の内部に詰まったりする恐れがあることがわかった。さらに、単に研磨工程を行うと、コレット54の吸着部54aの形状が変形して、半導体チップ51のピックアップ性が低下する恐れがあることもわかった。
本発明の目的は、コレットの先端部が変形しても、コレットを交換することなく、ダイボンディング工程を行うことのできる技術を提供することにある。
また、本発明の目的は、コレットの寿命を延ばすことにより、半導体装置の製造TATを向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの実施の形態を簡単に説明すれば、次のとおりである。
一実施の形態は、ダイボンディング装置を用いて半導体チップを基材の上面に搭載するボンディング工程を有する半導体装置の製造方法であって、複数の半導体チップが貼り付けられたシートを配置する工程と、ヒートステージ上に基材を配置する工程と、コレットの吸着面を複数の半導体チップのうちの1つの半導体チップに接触させる工程と、コレットの吸着孔を介して半導体チップをコレットで吸着する工程と、半導体チップを吸着したコレットを基材のチップ搭載部に向かって移動させ、半導体チップの裏面を基材のチップ搭載部の上面に接触させた後、コレットの吸着を解除することでコレットから半導体チップを引き離す工程と、コレットをコレット加工治具の研磨ステージに向かって移動させ、コレットの吸着面をコレット加工治具の研磨ステージで研磨する工程と、コレットの吸着面をコレット加工治具の異物除去ステージに接触させる工程とを有するものである。
また、他の実施の形態は、半導体チップを基材の上面に搭載する製造装置であって、チップ供給用ステージと、チップ供給用ステージの隣に配置されたヒートステージと、研磨ステージおよび異物除去ステージを有するコレット加工治具と、ボンディングヘッドユニットと、弾性部材を介してボンディングヘッドユニットに固定されたコレットホルダーと、平坦な吸着面および吸着面に連通する吸着孔が形成された樹脂材からなる吸着部とこの吸着部を保持する保持部とからなり、固定部材を介してコレットホルダーに固定されたコレットとを備えている。
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
コレットの先端部が変形しても、コレットを交換することなく、ダイボンディング工程を行うことができる。
また、コレットの寿命を延ばすことにより、半導体装置の製造TATを向上させることができる。
本発明の一実施の形態によるボンディング部の模式図である。 本発明の一実施の形態によるボンディング部に備わるコレットの断面模式図である。 (a)〜(d)は本発明の一実施の形態による個片化した半導体チップをピックアップする工程を説明する模式図である。 本発明の一実施の形態による半導体チップを吸着したボトルネック部を半導体チップ側から見た平面図である。 (a)〜(d)は本発明の一実施の形態による個片化した半導体チップを基材上に接合する工程を説明する模式図である。 (a)および(b)はそれぞれ本発明の一実施の形態による半導体装置の要部平面図および要部断面図である。 (a)〜(c)は本発明の一実施の形態によるコレットのボルトネック部の研磨工程を説明する模式図である。 本発明の一実施の形態によるボンディング部の模式図である。 本発明の一実施の形態によるボンディング装置に備わるウエハトレイ部に設けられたコレット加工治具を説明する模式図である。 本発明の一実施の形態によるボンディング装置に備わるニードルユニット部に設けられたコレット加工治具を説明する模式図である。 (a)は本願発明者が検討したコレットの模式図、(b)は本願発明者が検討したコレットがチップを保持した場合のコレットの先端部を拡大して示す模式図である。 本願発明者が検討したコレットの課題を説明するため、コレットの先端部を拡大して示す模式図である。 本願発明者が検討した角錐コレットの模式図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態において、ウエハと言うときは、Si(Silicon)単結晶ウエハを主とするが、それのみではなく、SOI(Silicon On Insulator)ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
本発明の一実施の形態によるダイボンディング装置を構成するボンディング部について図1および図2を用いて説明する。図1はボンディング部の模式図、図2はボンディング部に備わるコレットの断面模式図である。
<ダイボンディング装置>
図1に示すように、ダイボンディング装置1は、ボンディングヘッドユニット2と、板ばね(弾性部材)3を介してこのボンディングヘッドユニット2に固定され、第1方向および第1方向と直交する第2方向に移動可能なコレットホルダー4とを有している。また、コレットホルダー4はコレット5を有しており、このコレット5は固定部材(例えばネジ)でコレットホルダー4に固定されている。
さらに、図2に示すように、コレット5は、吸着部6と、この吸着部6を保持する保持部7とを有している。吸着部6は、例えばシリコーン系樹脂よりも硬度が低い軟質の合成樹脂(例えばテフロン(登録商標)などのフッ素樹脂、ベスペル(登録商標)などの全芳香族ポリイミド樹脂)によって形成され、保持部7は、例えばSUSによって形成されている。さらに、吸着部6は、保持部7側に位置する本体部分6aと、保持部7とは反対側の吸着部6の先端部に位置し、保持部7側の本体部分6aよりも細く形成され、半導体チップの回路形成面(主面、表面)と接触する吸着面(接触面)を有するボトルネック部6bとから構成されている。本体部分6aとボルトネック部6bとは一体に加工形成されている。また、コレット5には、コレットホルダー4から吸着部6の吸着面の中央部に連通する吸着孔(貫通孔)8が形成されており、この吸着孔8を介して半導体チップを吸着することができる。
ボトルネック部6bの外形は円柱形であり、その直径は一定である。ここで、ボトルネック部6bの厚さは、本体部分6aの厚さよりも薄く加工されている。例えば本体部分6aの厚さ(図2中、符号d1で示す寸法)は2mm程度、ボトルネック部6bの厚さ(図2中、符号d2で示す寸法)は0.1mm程度、ボトルネック部6bの直径(図2中、符号d3で示す寸法)は0.2〜1.0mm程度である。これは、ボトルネック部6bを半導体チップの回路形成面に接触させた際に生じる応力により、ボトルネック部6bが折れるのを防止するためである。
また、本体部分6aは、外形が円柱形の部分と円錐形の部分とを有しており、外形が円柱形の部分の一部が、保持部7に固定されている。また、外形が円錐形の部分の断面形状は、保持部7側に位置する第1面と、ボトルネック部6b側に位置する第2面と、第1面と第2面との間に位置し、第1面および第2面のそれぞれに対して傾斜する第3面とを有している。すなわち、外形が円錐形の部分の断面形状は、保持部7からボトルネック部6bに向かって傾斜している。これにより、吸着部6の先端部の強度を強くすることができて、吸着部6の変形量を減らすことができるので、ダイボンディング工程において、基材上に配置した半導体チップに対して荷重(ボンディング荷重)を掛け易くすることができる。
次に、本発明の一実施の形態による前述したダイボンディング装置を用いた半導体装置の製造方法について図3〜図6を用いて順次説明する。図3(a)〜(d)は個片化した半導体チップをピックアップする工程を説明する模式図、図4は半導体チップを吸着したボトルネック部を半導体チップ側から見た平面図、図5(a)〜(d)は個片化した半導体チップを基材上に接合する工程を説明する模式図、図6(a)および(b)はそれぞれ製造された半導体装置の要部平面図および要部断面図である。
ここでは、半導体装置としてリードレス構造のダイオード製品を例示する。このダイオード製品は、アノードとカソードの2つの電極が片側表面に配置されたCSD(Chip Scale Diode)タイプであり、例えば携帯電話等に搭載される小型の電子部品である。半導体チップに形成されるダイオードは、例えばPIN(Positive Intrinsic Negative)ダイオード、pnダイオード(例えばスイッチングダイオードまたはチェナーダイオード)、あるいはショットキ・バリアダイオードなどである。なお、以下の説明では、ダイボンディング工程についてのみ詳細に説明し、他の製造工程は周知の方法を用いていることから、その説明の詳細は省略する。
<集積回路形成工程>
まず、半導体ウエハの回路形成面に集積回路を形成する。集積回路は前工程または拡散工程と呼ばれる製造工程において、周知の製造プロセスに従って半導体ウエハ上のチップ単位で形成される。半導体ウエハはシリコン単結晶からなり、その直径は、例えば300mm、厚さは、例えば700μm以上である。
<半導体ウエハの検査工程および裏面研削工程>
次に、半導体ウエハ上に作られた各半導体チップの良・不良を判定し、不良と判断された半導体チップに、不良のマーキングを打つ。続いて半導体ウエハの回路形成面に感圧テープを貼り付けた後、半導体ウエハの裏面(回路形成面と反対側の面)を粗研削し、半導体ウエハの裏面を仕上げ研削し、さらに半導体ウエハの裏面にストレスリリーフを施す。これにより、半導体ウエハの厚さを、例えば90μmにまで薄くする。続いて半導体ウエハの裏面にフレームに固定されたダイシングシート(シート)を貼り付けた後、半導体ウエハの回路形成面から感圧テープを剥離する。
<スクライブ工程>
次に、半導体ウエハをスクライブラインに沿って縦、横にカットする。半導体ウエハは半導体チップに個片化されるが、個片化された後も各半導体チップはダイシングシートを介してフレームに固定されているため、整列した状態を維持している。半導体チップの寸法は、例えば一辺が0.21mmの四角形である。
<ダイボンディング工程>
次に、良と判断された複数の半導体チップをダイボンディング装置において基材(リードフレーム、配線基板)に搭載する。ダイボンディング装置には、チップ供給用ステージと、チップ供給用ステージの隣に設置されたヒートステージと、研磨ステージ(第1ステージ)および異物除去ステージ(第2および第3ステージ)を有するコレット加工治具と、ボンディングユニットと、吸着部6と吸着部6を保持する保持部7とから構成されるコレット5を有してボンディングヘッドユニット2に固定されたコレットホルダー4とが備わっている。
まず、図3(a)に示すように、複数の半導体チップ10が貼り付けられ、フレーム11aに固定されたダイシングシート11をダイボンディング装置に備わるチップ供給用ステージの上に配置する。チップ供給用ステージの下方側にはニードル(突き上げピン)12が設置されている。さらにチップ供給用ステージの上方側にはチップ認識用CCDカメラ13が設置されており、半導体チップ10の正確な位置を確認することができる。
次に、図3(b)に示すように、ボンディングヘッドホームポジションに位置しているコレット5を、ニードル12と対向する上方側の所定の位置に移動させる。次に、図3(c)に示すように、ニードル12によりダイシングシート11を介して半導体チップ10の裏面を押圧する。これにより半導体チップ10はダイシングシート11から剥離される。続いてコレット5を移動(下降)させて、剥離された半導体チップ10の回路形成面をコレット5により真空吸着する。次に、図3(d)に示すように、コレット5を移動(上昇)させて、1個ずつ半導体チップ10をダイシングシール11から引き剥がしてピックアップする。
図4に示すように、コレット5に備わる吸着部6の吸着面の平面形状は円形であり、半導体チップ10の回路形成面および裏面の平面形状は四角形である。吸着部6の吸着面の外形サイズは、半導体チップ10の外形サイズよりも大きく設計されており、半導体チップ10の外縁が、吸着部6の吸着面の外縁よりも内側に位置するようになっている。すなわち、吸着部6のボトルネック部6b(半導体チップ10の回路形成面と接触する部分)の直径(ボトルネック部6bの外径;図4中、符号d4で示す寸法)は、ボトルネック部6bによって半導体チップ10のほぼ全体が保持できる値に設定され、吸着部6を貫通する吸着孔8(半導体チップ10の回路形成面と接触する部分)の直径(図4中、符号d5で示す寸法)は、半導体チップ10の短辺よりも小さく、吸着孔8の加工精度や吸着部6と半導体チップ10との合わせズレ等を考慮した値に設定される。例えば一辺が0.21mmの四角形の半導体チップ10をボンディングする場合は、上記ボトルネック部6bの直径が0.3mm、上記吸着孔8の直径が0.13mmの吸着部6が用いられる。
次に、図5(a)に示すように、ダイボンディング装置に備わるヒートステージ15の上に、半導体チップ10を搭載する基材14を配置する。基材14の上方側にはリードフレーム認識用CCDカメラ16が設置されており、基材14の正確な位置を確認することができる。
基材14は、例えば半導体チップ10が1つ搭載される単位フレームが複数個配置された構成となっている。各単位フレームは、例えば図6に示すように、半導体チップ10が搭載されるチップ搭載部(ダイパッド、実装用端子)17aと、チップ搭載部17aと対向するように、チップ搭載部17aの周囲(隣)に設けられた接続端子(リード、実装用端子)17bとを含んでいる。チップ搭載部17aは上面(表面)と、この上面とは反対側の下面(裏面)とを有している。接続端子17bはチップ搭載部17aの上面と同一面側に位置する上面(表面)と、この上面とは反対側の下面(裏面)を有しており、チップ搭載部17aに対向した位置に配置されている。チップ搭載部17aおよび接続端子17bは、例えばニッケルからなり、その上面は、例えばSnからなる金属層(メッキ層)17cにより覆われている。このチップ搭載部17aおよび接続端子17bは、ダイオード製品の片側表面に形成される2つの電極となる。基材14は、短冊状のリードフレームであってもよく、またはフープ状のリードフレームであってもよい。
次に、図5(b)に示すように、ピックアップされた半導体チップ10は、その回路形成面をコレット5の吸着部6に吸着、保持されて、基材14と対向する上方側の所定の位置に搬送される。半導体チップ10の裏面には裏面電極(第2電極パッド)EL2が形成されており、この裏面電極EL2は、例えばAuからなる金属層に覆われている。コレット5をチップ搭載部17aの上方側から、チップ搭載部17aの上面に向かって移動(下降)させ、チップ搭載部17aの上面に半導体チップ10の裏面を接触させる。
次に、図5(c)に示すように、40g以上、例えば50g程度の荷重をかけて、基材14のメッキされたチップ搭載部17aの上面に半導体チップ10の裏面を押し付けて、チップ搭載部17aの上面と半導体チップ10の裏面との接合部分に、例えば310℃程度の温度をヒートステージ15を介して加える。これにより、前述の図6に示すように、Au−Sn共晶を作ってチップ搭載部17aの上面に半導体チップ10を接着する。このような半導体チップ10の接着は、例えば1秒間に4個の処理速度で行われている。このため、荷重が弱い場合には、基材14に振動が生じて半導体チップ10の接着に不具合が生じるため、40g以上の荷重が必要である。なお、Au−Sn共晶による貼り付けの他、メッキされたチップ搭載部17aの上面にペースト材を載せて、ここに半導体チップ10を軽く押し付け、例えば100〜200℃程度の温度により硬化処理を行うことにより、半導体チップ10を基材14に貼り付けることもできる。
次に、図5(d)に示すように、コレット5の吸着を解除することにより、コレット5から半導体チップ10を引き離し、コレット5を移動(上昇)させて上方側に位置させる。以上に説明したダイボンディング工程を良と判断された複数の半導体チップ10に対して繰り返すことにより、複数の半導体チップ10を基材14の複数のチップ搭載部17aの上面にそれぞれ搭載する。
半導体チップ10のピックアップと基材14のチップ搭載部17aへの半導体チップ10の接着とを繰り返すことにより、徐々にコレット5に備わる吸着部6の吸着面が、吸着した半導体チップ10の形状にならって変形する。そこで、詳細は後述するが、吸着部6の吸着面が所定の凹み量に達したときには、吸着部6の吸着面を研磨する。この研磨により、吸着部6の吸着面が再度平坦となることから、半導体チップ10の持ち帰り不良を低減することができる。さらに、コレット5の交換頻度を低減することができる。
ところで、半導体装置の寸法の制限から、前述の図6に示すように、半導体チップ10の一辺の長さが基材14に形成されたチップ搭載部17aの一辺の長さよりも長くなり、チップ搭載部17aの上面から半導体チップ10がはみ出す場合がある。半導体チップ10の平面面積の1/2以上がチップ搭載部17aの上面からはみ出すと、コレット5を用いてチップ搭載部17aの上面に半導体チップ10を接着する際、吸着部6の吸着面にかかる加重が一部に集中して、その部分の摩耗が早くなる、さらには半導体チップ10が傾いて吸着部6が著しく変形するという問題が生ずる。しかし、吸着部6の吸着面は研磨することにより平坦に加工することができるので、このような場合であっても、コレット5の交換頻度を低減することができる。
<ワイヤボンディング工程および樹脂封止工程>
次に、前述の図6に示すように、半導体チップ10上の表面電極(第1電極パッド)EL1と基材14上の接続端子17bの上面とを導電性の部材(ボンディングワイヤ)18、例えば金線を用いて電気的に接続する。その後、基材14の裏面を露出させて樹脂19、例えばエポキシ系樹脂により半導体チップ10および導電性の部材18を封止して保護する。
<マーキング工程>
次に、基材14を除去して、チップ搭載部17aおよび接続端子17bの裏面を露出させた後、樹脂19の上面にレーザにより製品認識用のマークを彫り、続いて切断装置を用いて樹脂19を切断し、単位フレーム毎に個片化することにより、リードレス構造のダイオードが完成する。ダイオードの寸法は、例えば0.62×0.3mm、その厚さは0.3mmである。また、チップ搭載部17aおよび接続端子17bの寸法は、例えば0.19×0.25mm、チップ搭載部17aと接続端子17bとの間隔は、例えば0.2mm以下である。その後、仕上がったダイオードを製品規格に沿って選別し、検査工程を経て製品が完成する。
次に、本実施の一形態によるコレットに備わる吸着部のボルトネック部の研磨工程について、図7に示した模式図を用いて順次説明する。研磨工程には、回転機能を備えた立方形の回転式コレット加工治具を用いる。このコレット加工治具の第1ステージ(研磨ステージ、第1面)にはラッピングペーパが装着され、第2ステージ(異物除去ステージ、第2面)には、シリコンシートが装着され、第3ステージ(異物除去ステージ、第3面)にはシリコンチューブが装着されている。これら第1、第2および第3ステージはコレット加工治具の1つの面に設けられたシャフトを回転させることによって、容易に上面側(コレット5に対向する面側)に位置させることができる。
コレット5の使用により、ボトルネック部6bの吸着面が変形すると、半導体チップ10が基材14上のチップ搭載部17aの上面に載置できず、半導体チップ10を持ち帰るという不具合を生じる。そのため、ボトルネック部6bの吸着面の中央部が、例えば15〜20μm程度凹んだ場合は、ボトルネック部6bの吸着面を研磨して、平坦に加工する。前述したように、ボトルネック部6bは、その外形は円柱形であり、一定の直径を有している。従って、ボトルネック部6bの吸着面を研磨しても、常にボトルネック部6bの直径は一定であり、ボトルネック部6b、すなわち吸着部6の先端部の形状は変形しないので、半導体チップ10のピックアップ性能が低下する恐れはない。
実際には、ボトルネック部6bの吸着面の変形の様子(変形量、凹み量)を確認することが難しいため、半導体チップ10の処理個数、コレット5の使用時間または基材14の使用枚数等によって、ボトルネック部6bの研磨時期が決められる。例えば10万個の半導体チップ10を吸着、搬送した後にボトルネック部6bを研磨する、コレット5を2時間使用したらボトルネック部6bを研磨する、3枚の基材14に半導体チップ10を搭載した後にボトルネック部6bを研磨する等の方法を採用することができる。あるいは、一回のダイボンド工程おきにボトルネック部6bの研磨を実施してもよい。
まず、図7(a)に示すように、コレット加工治具20のラッピングペーパ21が装着された第1ステージを上面にして、ラッピングペーパ21とコレット5とを対向させる。続いて中央部が変形した(凹んだ)ボトルネック部6bの吸着面を第1ステージに設けられたラッピングペーパ21に接触させて、研磨する。ラッピングペーパ21の粗さは、例えば#8,000〜#10,000(:単位面積当たりの凸部の数が8,000から10,000個程度)である。
次に、図7(b)に示すように、コレット加工治具20に備えつけられたシャフト20aでコレット加工治具20を回転させ、コレット加工治具20のシリコンシート22が装着された第2ステージを上面にして、シリコンシート22とコレット5とを対向させる。続いてボトルネック部6bの吸着面を第2ステージに設けられたシリコンシート22に接触させて、ボトルネック部6bの吸着面に付着した異物(研磨粒)をシリコンシート22に転写して除去する。
次に、図7(c)に示すように、コレット加工治具20に備えつけられたシャフト20aでコレット加工治具20を回転させ、コレット加工治具20のシリコンチューブ23が装着された第3ステージを上面にして、シリコンチューブ23とコレット5とを対向させる。続いてボトルネック部6bの吸着面を第3ステージに設けられたシリコンチューブ23に接触させて、ボトルネック部6bの吸着面に付着した異物(研磨粉)をはたいて除去する。
次に、ボトルネック部6bの吸着面の高さを測定し、コレット5の高さ方向の位置を調整する。研磨によりボトルネック部6bが短くなると、例えばダイシングシート11上の半導体チップ10の回路形成面とボトルネック部6bの吸着面との距離、またはコレット5に吸着された半導体チップ10の裏面と基材14の上面に形成されたチップ搭載部17aの表面との距離が研磨前後で変わり、半導体チップ10が吸着されない、または半導体チップ10が基材14の上面に形成されたチップ搭載部17aに接着されないなどの問題が生じる。しかし、コレット5の高さ方向の位置を調整することにより、半導体チップ10の吸着時や基材14への接着時における上記不具合等を回避することができる。さらに、ここで、ボトルネック部6bの吸着面の高さが規格外となった場合は、ボトルネック部6bが残り少ないと判断されて、オペレータコールがなされる。そして、作業者によるコレット5の交換等の作業が行われる。
次に、カメラ等のセンサで吸着孔8の詰まりの有無等を確認する。吸着孔8に問題がなければ、ボンディング工程が再開される。吸着孔8に問題があれば、オペレータコールがなされて、作業者によるコレット5の交換等の作業が行われる。
ボトルネック部6bの無い従来のコレット、例えば前述の図11(a)に示したコレット54を使用する場合は、所定数(例えば5万個)の半導体チップ10を吸着、搬送した後、またはコレット5を所定時間(例えば5時間)使用した後に、作業者がコレット5を交換しており、複数台のボンディング装置を稼働させる際には作業者に対する作業負担が大きくなっていた。しかし、本願発明では、所定数(例えば5万個)の半導体チップ10を吸着、搬送した後、またはコレット5を所定時間(例えば5時間)使用した後に、ボルトネック部6bの吸着面の研磨が自動で行われ、引き続き、ボンディング作業が行われる。ボトルネック部6bが残り少なくなった場合または吸着孔8の詰まりなどの不具合が生じた場合などにコレット5を交換すれば良く、作業負担が軽減される。
回転式のコレット加工治具20の場合、第2ステージで除去された異物(研磨粒)および第3ステージで除去された異物(研磨粉)を、回転動作により下方側に設けられた受け皿に振り落として廃棄できる。これにより、第2および第3ステージの上に異物が残留しなくなり、ボトルネック部6bの吸着面に異物が再転写される問題を抑制することができるという利点もある。
次に、前述の図7(a)を用いて説明した研磨工程(コレット加工治具20の第1ステージに設けられたラッピングペーパ21にボトルネック部6bの吸着面を接触させて研磨する工程)について、図8を用いてさらに詳細に説明する。図8はボンディング部の模式図である。ここでは、ボルトネック部6bの吸着面を30μm研磨する場合を例示する。
(ステップ1)ボンディングヘッドユニット2と、このボンディングヘッドユニット2に固定されたコレットホルダー4とが同時に下降する。
(ステップ2)ボトルネック部6bの吸着面がコレット加工治具20の第1ステージに設けられたラッピングペーパ21に接触する。
(ステップ3)ボンディングヘッドユニット2に備わるランディングセンサ(変位センサ)2aは感知していないので、さらにボンディングヘッドユニット2のみ下降する(板ばね3が弾性体であるため、ボンディングヘッドユニット2のみ、下降することができる)。
(ステップ4)ボンディングヘッドユニット2に設けられたランディングセンサ2aが感知したら、ボトルネック部6bの吸着面がラッピングペーパ21に接触したと判断し、ボンディングヘッドユニット2の下降動作が止まる。例えば、ボトルネック部6bの吸着面がラッピングペーパ21に接触していないときのランディングセンサ2aの変位量(図8中、符号dで示す距離)を0.1mmとする場合、その変位量が0.16mmとなったときをボトルネック部6bの吸着面がラッピングペーパ21に接触したと判断して、ボンディングヘッドユニット2の下降動作を止める。
(ステップ5)ボトルネック部6bに形成された凹みの深さに相当する量(30μm)だけ、ボンディングヘッドユニット2が上昇する。これにより、研磨不足または研磨過剰を防止することができる。
(ステップ6)タンパー30を用いてコレットホルダー4に、例えば50gの荷重をかけて、ボイスコイルモータ31を用いてコレットホルダー4を第1方向、第1方向と直交する第2方向に動作させる、または回転動作させることにより、ボトルネック部6bの吸着面を研磨する。
(ステップ7)ボトルネック部6bを所定量(30μm)研磨した後、ボンディングヘッドユニット2と、このボンディングヘッドユニット2に固定されたコレットホルダー4とが同時に上昇する。
なお、前述した実施の形態では、第2ステージに設けられたシリコンシート22と、第3ステージに設けられたシリコンチューブ23とを用いた2回の工程によって、コレット5の吸着部6の先端部であるボトルネック部6bの吸着面に付着した異物を除去したが、異物が除去できれば、上記2回の工程を行う必要はなく、例えばシリコンチューブ23を用いた工程のみであってもよい。
また、前述した実施の形態では、コレット加工治具の構成として、第1、第2および第3ステージが一体に形成され、回転動作により、第1、第2および第3ステージをコレット5に対向させる回転式のコレット加工治具を説明したが、第1、第2および第3ステージが平面に並んだ固定式のコレット加工治具を用いてもよい。
図9および図10に、本発明の実施の形態による固定式コレット加工治具の構成の一例を説明する模式図を示す。
図9は、ダイボンディング装置に備わるウエハトレイ部に設けられたコレット加工治具を説明する模式図である。半導体チップ10が載置されたウエハトレイ33の上面の所定の領域に、ラッピングペーパ、シリコンシートおよびシリコンチューブが並んだ1つのステージ34が装着されている。ウエハトレイ33には連結部35を介してX−Yテーブル36が繋がっている。コレット5の吸着部6の吸着面を研磨するときには、ウエハトレイ33が移動して、コレット5の下方側にステージ34が位置する。
図10は、ダイボンディング装置に備わるニードルユニット部に設けられたコレット加工治具を説明する模式図である。ニードルユニット37が搭載されたユニットベース台38に、ラッピングペーパ、シリコンシートおよびシリコンチューブが並んだ1つのステージ39が装着されている。このステージ39はシリンダー40によって上下動作が可能である。コレット5の吸着部6の吸着面を研磨するときには、ウエハトレイ33がステージ39上から退避した後、シリンダー40によってステージ39が上昇し、コレット5の下方側の所定の高さにステージ39が位置する。
このような固定式コレット加工治具を用いることにより、コレット加工治具の機構を簡略化することができるので、ダイボンディング装置の改造費等を低く抑えることができる。
このように、本実施の形態では、コレット5の吸着部6の先端部に径が一定の円柱形のボトルネック部6bを設けて、ボトルネック部6bの吸着面が所定の凹み量に達したときは、ボトルネック部6bの吸着面を研磨する。これにより、半導体チップ10のピックアップと基材14のチップ搭載部17aへの半導体チップ10の接着との繰り返しによって、徐々にコレット5に備わる吸着部6のボトルネック部6bの吸着面が、吸着した半導体チップ10の形状にならって変形しても、ボトルネック部6bの吸着面を研磨することにより、ボトルネック部6bの吸着面が再度平坦となることから、半導体チップ10の持ち帰り不良が低減するので、コレット5の寿命が長くなり、交換頻度を低減することができる。また、コレット5の交換のために、ダイボンディング装置1の稼働を停止する頻度も低減するので、半導体装置の製造TATも向上させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、半導体チップを基材(リードフレーム、配線基板)に搭載する際のダイボンディング工程に適用することができる。
1 ダイボンディング装置
2 ボンディングヘッドユニット
2a ランディングセンサ(変位センサ)
3 板ばね(弾性部材)
4 コレットホルダー
4a 固定部材
5 コレット
6 吸着部
6a 本体部分
6b ボトルネック部
7 保持部
8 吸着孔(貫通孔)
10 半導体チップ
11 ダイシングシート(シート)
11a フレーム
12 ニードル(突き上げピン)
13 チップ認識用CCDカメラ
14 基材(リードフレーム、配線基板)
15 ヒートステージ
16 リードフレーム認識用CCDカメラ
17a チップ搭載部
17b 接続端子
17c 金属層(メッキ層)
18 導電性の部材(ボンディングワイヤ)
19 樹脂
20 コレット加工治具
20a シャフト
21 ラッピングペーパ
22 シリコンシート
23 シリコンチューブ
30 タンパー
31 ボイスコイルモータ
33 ウエハトレイ
34 ステージ
35 連結部
36 X−Yテーブル
37 ニードルユニット
38 ユニットベース台
39 ステージ
40 シリンダー
51 半導体チップ
52 吸着面(接触面)
53 吸着孔
54 コレット
54a 吸着部
54b 支持部
55 角錐コレット
EL1 表面電極(第1電極パッド)
EL2 裏面電極(第2電極パッド)

Claims (11)

  1. 以下の工程を含むことを特徴とする半導体装置の製造方法:
    (a)上面、および前記上面とは反対側の下面を有するチップ搭載部と、前記チップ搭載部の隣に配置された接続端子とを備えた基材を準備する工程;
    (b)主面、前記主面に形成された第1電極パッド、および前記主面とは反対側の裏面を有する半導体チップを、前記裏面が前記基材の前記チップ搭載部の前記上面と対向するように、前記基材の前記チップ搭載部の前記上面に搭載する工程;
    (c)前記半導体チップの前記第1電極パッドと前記基材の前記接続端子とを、導電性の部材を介して電気的に接続する工程;
    (d)前記半導体チップおよび前記導電性の部材を樹脂で封止する工程、
    ここで、前記(b)工程は、以下の工程を含む:
    (b1)ダイボンディング装置内に、複数の前記半導体チップが貼り付けられたシートを配置する工程;
    (b2)前記ダイボンディング装置に備わるヒートステージ上に前記基材を配置する工程;
    (b3)前記ダイボンディング装置に備わるコレットの吸着面を複数の前記半導体チップのうちの第1半導体チップに接触させる工程;
    (b4)前記コレットの吸着孔を介して前記第1半導体チップを前記コレットで吸着する工程;
    (b5)前記第1半導体チップを吸着した前記コレットを前記基材の前記チップ搭載部に向かって移動させ、前記第1半導体チップの前記裏面を前記基材の前記チップ搭載部の前記上面に接触させる工程;
    (b6)前記(b5)工程の後、前記コレットの吸着を解除することで前記コレットから前記第1半導体チップを引き離す工程;
    (b7)前記コレットを前記ダイボンディング装置に備わるコレット加工治具の研磨ステージに向かって移動させ、前記コレットの前記吸着面を前記コレット加工治具の前記研磨ステージで研磨する工程;
    (b8)前記コレットの前記吸着面を前記コレット加工治具の異物除去ステージに接触させる工程。
  2. 請求項1記載の半導体装置の製造方法において、前記(b7)工程は、以下の工程を含む:
    (b7−1)ボンディングヘッドユニットと、前記ボンディングヘッドユニットに固定されたコレットホルダーとが同時に下降する工程;
    (b7−2)前記コレットの前記吸着面が前記コレット加工治具の前記研磨ステージに設けられたラッピングペーパに接触する工程;
    (b7−3)前記ボンディングヘッドユニットのみ下降する工程;
    (b7−4)前記ボンディングヘッドユニットに設けられた変位センサが感知したら、前記コレットの前記吸着面が前記ラッピングペーパに接触したと判断し、前記ボンディングヘッドユニットの下降動作が止まる工程。
  3. 請求項2記載の半導体装置の製造方法において、前記(b7)工程は、以下の工程を含む:
    (b7−5)前記(b7−4)工程の後、前記コレットの前記吸着面に形成された凹みの深さに相当する量だけ、前記ボンディングヘッドユニットが上昇する工程;
    (b7−6)前記コレットホルダーを第1方向および前記第1方向と直交する第2方向に動作させて、前記コレットの前記吸着面を研磨する工程。
  4. 請求項1記載の半導体装置の製造方法において、前記コレット加工治具は、回転機能を備えた立方形であり、前記コレット加工治具の第1面は前記コレットの前記吸着面を研磨するステージ、前記コレット加工治具の第2面は前記コレットの前記吸着面に付着した異物を除去するステージであり、前記コレット加工治具の下方側には異物を捕獲する受け皿が設けられていることを特徴とする半導体装置の製造方法。
  5. 請求項1記載の半導体装置の製造方法において、前記半導体チップの前記裏面には、第2電極パッドが形成されており、前記半導体チップの前記第2電極パッドにはAu層が形成されており、前記基材の前記チップ搭載部の前記上面にはSn層が形成されていることを特徴とする半導体装置の製造方法。
  6. 請求項1記載の半導体装置の製造方法において、前記(b5)工程において、前記ヒートステージを介して前記第1半導体チップの前記裏面と前記基材の前記チップ搭載部の前記上面との接合部に熱を加えることにより、前記第1半導体チップの前記裏面は、前記基材の前記チップ搭載部の前記上面と電気的に接続されることを特徴とする半導体装置の製造方法。
  7. 請求項1記載の半導体装置の製造方法において、前記コレットの前記吸着面の外形サイズは、前記半導体チップの外形サイズよりも大きいことを特徴とする半導体装置の製造方法。
  8. 請求項7記載の半導体装置の製造方法において、前記コレットは、前記半導体チップを前記吸着面で吸着する吸着部と前記吸着部を保持する保持部とを有し、前記吸着部の前記半導体チップと接触する先端部の外形は、直径が一定の円柱形であることを特徴とする半導体装置の製造方法。
  9. 請求項1記載の半導体装置の製造方法において、前記(b5)工程の後、かつ前記(b6)工程の前に、以下の工程を含むことを特徴とする半導体装置の製造方法:
    (b9)前記コレットを複数の前記半導体チップのうちの第2半導体チップに向かって移動させ、前記コレットの前記吸着面を前記第2半導体チップに接触させる工程;
    (b10)前記コレットの前記吸着孔を介して前記コレットで前記第2半導体チップを吸着する工程;
    (b11)前記第2半導体チップを吸着した前記コレットを前記基材の前記チップ搭載部に向かって移動させ、前記第2半導体チップの前記裏面を前記基材の前記チップ搭載部の前記上面に接触させる工程;
    (b12)前記(b11)工程の後、前記コレットの吸着を解除することで前記コレットから前記第2半導体チップを引き離す工程。
  10. チップ供給用ステージと、
    前記チップ供給用ステージの隣に配置されたヒートステージと、
    研磨ステージおよび異物除去ステージを有するコレット加工治具と、
    ボンディングヘッドユニットと、
    弾性部材を介して前記ボンディングヘッドユニットに固定されたコレットホルダーと、
    平坦な吸着面および前記吸着面に連通する吸着孔が形成された樹脂材からなるボトルネック部を有する吸着部と前記吸着部を保持する保持部とからなり、固定部材を介して前記コレットホルダーに固定されたコレットと、
    を備えることを特徴とする半導体装置の製造装置。
  11. 請求項10記載の半導体装置の製造装置において、前記吸着部の半導体チップと接触する先端部の外形は、直径が一定の円柱形であることを特徴とする半導体装置の製造装置。
JP2009002540A 2009-01-08 2009-01-08 半導体装置の製造方法および半導体装置の製造装置 Pending JP2010161211A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009002540A JP2010161211A (ja) 2009-01-08 2009-01-08 半導体装置の製造方法および半導体装置の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009002540A JP2010161211A (ja) 2009-01-08 2009-01-08 半導体装置の製造方法および半導体装置の製造装置

Publications (1)

Publication Number Publication Date
JP2010161211A true JP2010161211A (ja) 2010-07-22

Family

ID=42578180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009002540A Pending JP2010161211A (ja) 2009-01-08 2009-01-08 半導体装置の製造方法および半導体装置の製造装置

Country Status (1)

Country Link
JP (1) JP2010161211A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8980655B2 (en) 2013-08-08 2015-03-17 Mitsubishi Electric Corporation Test apparatus and test method
KR20170089269A (ko) * 2016-01-26 2017-08-03 세메스 주식회사 다이 본딩 장치의 콜릿 관리 방법
WO2019072153A1 (zh) * 2017-10-09 2019-04-18 上海微电子装备(集团)股份有限公司 键合头装置、键合方法及键合机台
JP2020517089A (ja) * 2016-12-23 2020-06-11 ボード・オブ・リージエンツ,ザ・ユニバーシテイ・オブ・テキサス・システム モアレベース計測学及び真空ベースピックアンドプレースを用いたコンパクト装置へのコンポーネントのヘテロジニアスインテグレーション
KR20210027136A (ko) * 2019-08-29 2021-03-10 주식회사 디플랫 마이크로 led 전사방법
CN112993091A (zh) * 2020-06-29 2021-06-18 重庆康佳光电技术研究院有限公司 修复装置及修复方法
US12009247B2 (en) 2022-10-04 2024-06-11 Board Of Regents, The University Of Texas System Heterogeneous integration of components onto compact devices using moiré based metrology and vacuum based pick-and-place

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8980655B2 (en) 2013-08-08 2015-03-17 Mitsubishi Electric Corporation Test apparatus and test method
KR20170089269A (ko) * 2016-01-26 2017-08-03 세메스 주식회사 다이 본딩 장치의 콜릿 관리 방법
KR102490588B1 (ko) * 2016-01-26 2023-01-20 세메스 주식회사 다이 본딩 장치의 콜릿 관리 방법
JP2020517089A (ja) * 2016-12-23 2020-06-11 ボード・オブ・リージエンツ,ザ・ユニバーシテイ・オブ・テキサス・システム モアレベース計測学及び真空ベースピックアンドプレースを用いたコンパクト装置へのコンポーネントのヘテロジニアスインテグレーション
JP7348062B2 (ja) 2016-12-23 2023-09-20 ボード オブ リージェンツ,ザ ユニバーシティ オブ テキサス システム モアレベース計測学及び真空ベースピックアンドプレースを用いたコンパクト装置へのコンポーネントのヘテロジニアスインテグレーション
US11469131B2 (en) 2016-12-23 2022-10-11 Board Of Regents, The University Of Texas System Heterogeneous integration of components onto compact devices using moire based metrology and vacuum based pick-and-place
WO2019072153A1 (zh) * 2017-10-09 2019-04-18 上海微电子装备(集团)股份有限公司 键合头装置、键合方法及键合机台
KR102423728B1 (ko) 2019-08-29 2022-07-21 주식회사 디플랫 마이크로 led 전사방법
KR102423731B1 (ko) 2019-08-29 2022-07-21 주식회사 디플랫 마이크로 led 전사장치
KR20210027137A (ko) * 2019-08-29 2021-03-10 주식회사 디플랫 마이크로 led 전사장치
KR20210027136A (ko) * 2019-08-29 2021-03-10 주식회사 디플랫 마이크로 led 전사방법
CN112993091B (zh) * 2020-06-29 2022-05-31 重庆康佳光电技术研究院有限公司 修复装置及修复方法
CN112993091A (zh) * 2020-06-29 2021-06-18 重庆康佳光电技术研究院有限公司 修复装置及修复方法
US12009247B2 (en) 2022-10-04 2024-06-11 Board Of Regents, The University Of Texas System Heterogeneous integration of components onto compact devices using moiré based metrology and vacuum based pick-and-place

Similar Documents

Publication Publication Date Title
KR100318551B1 (ko) 웨이퍼의분할방법및반도체장치의제조방법
US6337258B1 (en) Method of dividing a wafer
KR101244482B1 (ko) 반도체 장치의 제조 방법
KR100506109B1 (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
KR100638760B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR101699717B1 (ko) 공급 스테이션으로부터 평면형 물체 피킹 장치
CN107665818B (zh) 半导体晶片以及制备半导体器件的方法
US20070275543A1 (en) Manufacturing method of a semiconductor device
JP2010161211A (ja) 半導体装置の製造方法および半導体装置の製造装置
TW200303071A (en) Manufacturing method of semiconductor device
TW200426954A (en) Manufacturing method of semiconductor device
KR20000057915A (ko) 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
CN110828362B (zh) 载板的去除方法
JP4238669B2 (ja) エキスパンド方法及びエキスパンド装置
JP2004186352A (ja) 半導体装置及び半導体装置の製造方法
JP2005340431A (ja) 半導体装置の製造方法
JPH1064958A (ja) ボンディング方法および装置
JP4589201B2 (ja) 基板の切削装置
US9929052B2 (en) Wafer processing method
JP5508108B2 (ja) 半導体装置の製造方法
TW201838020A (zh) 半導體裝置、半導體晶圓及半導體裝置製造方法
JP2004128339A (ja) 半導体装置の製造方法
JP3075398B2 (ja) 超音波ボンディング用コレットおよびボンディング方法
KR101971059B1 (ko) 반도체 패키지 슬리밍장치 및 방법
JP2014053350A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528