JP2015026650A - 基板処理装置、基板処理方法及び記憶媒体 - Google Patents
基板処理装置、基板処理方法及び記憶媒体 Download PDFInfo
- Publication number
- JP2015026650A JP2015026650A JP2013153930A JP2013153930A JP2015026650A JP 2015026650 A JP2015026650 A JP 2015026650A JP 2013153930 A JP2013153930 A JP 2013153930A JP 2013153930 A JP2013153930 A JP 2013153930A JP 2015026650 A JP2015026650 A JP 2015026650A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- processing
- transfer
- parameter
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 336
- 239000000758 substrate Substances 0.000 title claims abstract description 223
- 238000003860 storage Methods 0.000 title claims abstract description 16
- 238000003672 processing method Methods 0.000 title claims description 9
- 230000007246 mechanism Effects 0.000 claims abstract description 145
- 238000012546 transfer Methods 0.000 claims description 248
- 235000012431 wafers Nutrition 0.000 claims description 193
- 230000032258 transport Effects 0.000 claims description 72
- 230000007723 transport mechanism Effects 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 30
- 230000001133 acceleration Effects 0.000 claims description 16
- 238000004590 computer program Methods 0.000 claims 1
- 239000007788 liquid Substances 0.000 description 128
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 239000000243 solution Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000012993 chemical processing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32063—Adapt speed of tool as function of deviation from target rate of workpieces
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45031—Manufacturing semiconductor wafers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【解決手段】基板処理装置1において、基板処理部14は、基板Wに対して処理を実行する複数の処理モジュール2を備え、基板搬送機構121等は、載置部11と処理モジュール2との間に設けられる。パラメータ記憶部3は基板搬送機構121等の動作速度の設定値と、単位時間あたりの基板Wの処理枚数とを対応させた搬送パラメータ33を複数組記憶し、パラメータ選択部4は、基板Wの処理に係るレシピ31に応じて決定される単位時間あたりの基板の処理枚数と、搬送パラメータに対応した処理枚数とを比較し、レシピ31に応じて決定される処理枚数以上の処理枚数のうち最小の処理枚数に対応した搬送パラメータを選択する。搬送制御部151〜153は、選択された搬送パラメータの設定値に基づいて基板搬送機構121等を制御する。
【選択図】図4
Description
基板に対して処理を実行する複数の処理モジュールを備えた基板処理部と、
前記載置部と処理モジュールとの間に設けられた基板搬送機構と、
前記基板処理部における処理枚数に応じた基板搬送機構の動作速度の設定値と、前記基板処理部における単位時間あたりの基板の処理枚数と、を対応させた搬送パラメータを複数組記憶するパラメータ記憶部と、
前記基板の処理に係るレシピに応じて決定され、前記基板処理部における単位時間あたりの基板の処理枚数と、前記パラメータ記憶部に記憶されている搬送パラメータに対応した処理枚数とを比較し、前記レシピに応じて決定される処理枚数以上の前記搬送パラメータに対応した処理枚数のうち、最小の処理枚数に対応した搬送パラメータをパラメータ記憶部の中から選択するパラメータ選択部と、
前記パラメータ選択部にて選択された搬送パラメータの設定値に基づいて前記基板搬送機構を制御する搬送制御部と、を備えることを特徴とする。
(a)前記基板処理部内の処理モジュールに処理時間が互いに異なる基板が混在する場合に、前記パラメータ選択部は、処理時間が最も短い基板のレシピに応じて決定される処理枚数と前記搬送パラメータに対応した処理枚数とを比較した結果に基づいて前記搬送パラメータを選択すること。前記レシピに応じて決定される処理枚数は、基板が前記載置部に載置された後、当該基板に設定されたレシピを参照して得られること。
(b)前記基板処理部は、前記載置部と処理モジュールとの間の基板の搬送経路上で分岐した複数の分岐経路に各々設けられ、前記基板搬送機構は、前記各分岐路内の基板処理部に対して基板を搬送する独立基板搬送機構と、複数の分岐路を繋ぐ共通の搬送経路にて基板の搬送を行う共通基板搬送機構と、に分けられ、前記パラメータ選択部は、前記各独立基板搬送機構の制御に用いる搬送パラメータの選択については、当該独立基板搬送機構が設けられている分岐路以外の分岐路に設けられている処理モジュールを除外した場合に処理時間が最も短い基板のレシピに応じて決定される処理枚数を特定すること。
(c)前記パラメータ選択部は、前記載置部に載置された複数の基板と当該基板の搬送先の処理モジュールとを搬送経路に沿って対応付けてこれらの基板が搬送される順序を時系列に並べて作成された搬送スケジュールに基づいて前記処理時間が最も短い基板のレシピに応じて決定される処理枚数を特定すること。
(d)前記パラメータ記憶部内の前記搬送パラメータは、前記動作速度の設定値に加えて基板搬送機構の加速度の設定値と、前記基板処理部における単位時間あたりの基板処理枚数と、を対応させていること。
また載置ブロック11を手前としたとき、載置ブロック11、搬入出ブロック12、受け渡しブロック13、液処理ブロック14は、手前側からこの順に、隣接して設けられている。
また、制御部4には、液処理装置1の筐体に設けられたタッチパネル式の液晶ディスプレイなどにより構成される運転操作部43が接続されている。
これらのCJやPJに係る情報は、各FOUP100やその内部に格納されたウエハWに対して個別に設定されており、制御部4は、工場内の装置を管理するホストコンピュータとの通信などによりこれらの情報を取得する。
基板搬送機構(ウエハ搬送機構121、移載機構132、ウエハ搬送機構143)の動作速度を設定する際、制御部4は、この搬送スケジュールを参照してどの程度の動作速度が適切であるかの判断を行う。
これら動作速度、加速度が設定される方向は、必要に応じて適宜、変更してよい。
これら動作速度や加速度については、予め動作確認が行われており、各基板搬送機構が搬送不良を起こさずにウエハWを搬送できることが担保された値を搬送パラメータ33として設定している。そして、これら動作速度や加速度は、液処理ブロック14にて、各々所定の処理枚数のウエハWの処理を実現可能なように設定される設定値である。従って、動作速度や加速度は、液処理ブロック14における処理枚数に応じて設定されているといえる。
初めに処理対象のウエハWを格納したFOUP100が載置ブロック11に載置されると(図11のスタート)、各ウエハWに設定されているPJ、及びPJにて特定される処理レシピ31に基づいて、ウエハWの搬送順(例えばFOUP100の最上段のスロットから下段側へ向けた順番)に、ウエハWの搬送スケジュールを作成する(ステップS101)。
さらに、搬送パラメータ33の選択も、予め作成した搬送スケジュールに設定しておく場合に限られない。例えば、ウエハWの搬送を開始する際に液処理装置1内の液処理モジュール2の稼働状態を確認して処理実行枚数の算出を行い、処理実行枚数に応じた搬送パラメータ33を選択して動作速度の設定を行ってもよい。
1 液処理装置
100 FOUP
11 載置ブロック
121 ウエハ搬送機構
132 移載機構
14 液処理ブロック
143 ウエハ搬送機構
151〜153
搬送機構コントローラ
2 液処理モジュール
3 メモリ
31 処理レシピ
32 搬送レシピ
33 搬送パラメータ
4 制御部
421 スケジューラプログラム
422 パラメータ選択プログラム
43 運転操作部
5 塗布、現像装置
Claims (13)
- 処理対象の基板が載置される載置部と、
基板に対して処理を実行する複数の処理モジュールを備えた基板処理部と、
前記載置部と処理モジュールとの間に設けられた基板搬送機構と、
前記基板処理部における処理枚数に応じた基板搬送機構の動作速度の設定値と、前記基板処理部における単位時間あたりの基板の処理枚数と、を対応させた搬送パラメータを複数組記憶するパラメータ記憶部と、
前記基板の処理に係るレシピに応じて決定され、前記基板処理部における単位時間あたりの基板の処理枚数と、前記パラメータ記憶部に記憶されている搬送パラメータに対応した処理枚数とを比較し、前記レシピに応じて決定される処理枚数以上の前記搬送パラメータに対応した処理枚数のうち、最小の処理枚数に対応した搬送パラメータをパラメータ記憶部の中から選択するパラメータ選択部と、
前記パラメータ選択部にて選択された搬送パラメータの設定値に基づいて前記基板搬送機構を制御する搬送制御部と、を備えることを特徴とする基板処理装置。 - 前記基板処理部内の処理モジュールに処理時間が互いに異なる基板が混在する場合に、前記パラメータ選択部は、処理時間が最も短い基板のレシピに応じて決定される処理枚数と前記搬送パラメータに対応した処理枚数とを比較した結果に基づいて前記搬送パラメータを選択することを特徴とする請求項1に記載の基板処理装置。
- 前記レシピに応じて決定される処理枚数は、基板が前記載置部に載置された後、当該基板に設定されたレシピを参照して得られることを特徴とする請求項2に記載の基板処理装置。
- 前記基板処理部は、前記載置部と処理モジュールとの間の基板の搬送経路上で分岐した複数の分岐経路に各々設けられ、前記基板搬送機構は、前記各分岐路内の基板処理部に対して基板を搬送する独立基板搬送機構と、複数の分岐路を繋ぐ共通の搬送経路にて基板の搬送を行う共通基板搬送機構と、に分けられ、前記パラメータ選択部は、前記各独立基板搬送機構の制御に用いる搬送パラメータの選択については、当該独立基板搬送機構が設けられている分岐路以外の分岐路に設けられている処理モジュールを除外した場合に処理時間が最も短い基板のレシピに応じて決定される処理枚数を特定することを特徴とする請求項2または3に記載の基板処理装置。
- 前記パラメータ選択部は、前記載置部に載置された複数の基板と当該基板の搬送先の処理モジュールとを搬送経路に沿って対応付けてこれらの基板が搬送される順序を時系列に並べて作成された搬送スケジュールに基づいて前記処理時間が最も短い基板のレシピに応じて決定される処理枚数を特定することを特徴とする請求項2ないし4のいずれか一つに記載の基板処理装置。
- 前記パラメータ記憶部内の前記搬送パラメータは、前記動作速度の設定値に加えて基板搬送機構の加速度の設定値と、前記基板処理部における単位時間あたりの基板処理枚数と、を対応させていることを特徴とする請求項1ないし5のいずれか一つに記載の基板処理装置。
- 処理対象の基板が載置される載置部と、処理を実行する複数の処理モジュールを備えた基板処理部との間で基板搬送機構により基板を搬送し、前記処理モジュールにて基板を処理する基板処理方法において、
前記基板処理部における処理枚数に応じた基板搬送機構の動作速度の設定値と、前記基板処理部における単位時間あたりの基板の処理枚数と、を対応させた複数組の搬送パラメータから、前記基板の処理に係るレシピに応じて決定される、前記基板処理部における単位時間あたりの基板の処理枚数と、前記搬送パラメータに対応した処理枚数とを比較し、前記レシピに応じて決定される処理枚数以上の前記搬送パラメータに対応した処理枚数のうち、最小の処理枚数に対応した搬送パラメータを選択する工程と、
前記選択された搬送パラメータの設定値に基づいて前記基板搬送機構を制御する工程と、を含むことを特徴とする基板処理方法。 - 前記基板処理部内の処理モジュールに処理時間が互いに異なる基板が混在する場合に、前記搬送パラメータは、処理時間が最も短い基板のレシピに応じて決定される処理枚数と前記搬送パラメータに対応した処理枚数とを比較した結果に基づいて選択することを特徴とする請求項7に記載の基板処理方法。
- 前記レシピに応じて決定される処理枚数は、基板が前記載置部に載置された後、当該基板に設定されたレシピを参照して得られることを特徴とする請求項8に記載の基板処理方法。
- 前記基板処理部は、前記載置部と処理モジュールとの間の基板の搬送経路上で分岐した複数の分岐経路に各々設けられ、前記基板搬送機構は、前記各分岐路内の基板処理部に対して基板を搬送する独立基板搬送機構と、複数の分岐路を繋ぐ共通の搬送経路にて基板の搬送を行う共通基板搬送機構と、に分けられ、前記搬送パラメータを選択する工程では、前記各独立基板搬送機構の制御に用いる搬送パラメータの選択については、当該独立基板搬送機構が設けられている分岐路以外の分岐路に設けられている処理モジュールを除外した場合に処理時間が最も短い基板のレシピに応じて決定される処理枚数に対応する設定値を選択することを特徴とする請求項8または9に記載の基板処理方法。
- 前記搬送パラメータを選択する工程では、前記載置部に載置された複数の基板と当該基板の搬送先の処理モジュールとを搬送経路に沿って対応付けてこれらの基板が搬送される順序を時系列に並べて作成された搬送スケジュールに基づいて前記処理時間が最も短い基板のレシピに応じて決定される処理枚数を特定することを特徴とする請求項8ないし10のいずれか一つに記載の基板処理方法。
- 前記搬送パラメータは、前記動作速度の設定値に加えて基板搬送機構の加速度の設定値と、前記基板処理部における単位時間あたりの基板処理枚数と、を対応させていることを特徴とする請求項7ないし11のいずれか一つに記載の基板処理方法。
- 基板の処理を行う基板処理装置に用いられるコンピュータプログラムを格納した記憶媒体であって、前記プログラムは請求項7ないし12のいずれか一つに記載された基板処理方法を実行するためにステップが組まれていることを特徴とする記憶媒体。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013153930A JP5987796B2 (ja) | 2013-07-24 | 2013-07-24 | 基板処理装置、基板処理方法及び記憶媒体 |
TW103124952A TWI576939B (zh) | 2013-07-24 | 2014-07-21 | 基板處理裝置、基板處理方法及記憶媒體 |
KR1020140092966A KR102185873B1 (ko) | 2013-07-24 | 2014-07-23 | 기판 처리 장치, 기판 처리 방법 및 기억 매체 |
US14/338,558 US10395957B2 (en) | 2013-07-24 | 2014-07-23 | Substrate processing apparatus, substrate processing method and storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013153930A JP5987796B2 (ja) | 2013-07-24 | 2013-07-24 | 基板処理装置、基板処理方法及び記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015026650A true JP2015026650A (ja) | 2015-02-05 |
JP5987796B2 JP5987796B2 (ja) | 2016-09-07 |
Family
ID=52389464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013153930A Active JP5987796B2 (ja) | 2013-07-24 | 2013-07-24 | 基板処理装置、基板処理方法及び記憶媒体 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10395957B2 (ja) |
JP (1) | JP5987796B2 (ja) |
KR (1) | KR102185873B1 (ja) |
TW (1) | TWI576939B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018051643A1 (ja) * | 2016-09-15 | 2018-03-22 | 株式会社Screenホールディングス | 搬送条件設定装置、基板処理装置、および搬送条件設定方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6951269B2 (ja) * | 2018-01-29 | 2021-10-20 | 株式会社荏原製作所 | 基板処理装置、基板処理装置の制御装置、基板処理装置の制御方法、プログラムを格納した記憶媒体 |
JP2020017645A (ja) * | 2018-07-26 | 2020-01-30 | 株式会社Kokusai Electric | 基板処理装置 |
JP7311553B2 (ja) * | 2021-03-29 | 2023-07-19 | 株式会社Kokusai Electric | 基板処理装置、半導体装置の製造方法及びプログラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03154751A (ja) * | 1989-11-08 | 1991-07-02 | Hitachi Ltd | 多品種搬送方法及び装置 |
JP2000344342A (ja) * | 1999-03-26 | 2000-12-12 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
JP2004193597A (ja) * | 2002-11-28 | 2004-07-08 | Tokyo Electron Ltd | 基板処理システム及び塗布、現像装置 |
JP2010283285A (ja) * | 2009-06-08 | 2010-12-16 | Tokyo Electron Ltd | 処理装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6678572B1 (en) * | 1998-12-31 | 2004-01-13 | Asml Holdings, N.V. | Recipe cascading in a wafer processing system |
US6865437B1 (en) * | 1998-12-31 | 2005-03-08 | Asml Holdings N.V. | Robot pre-positioning in a wafer processing system |
WO2005055314A1 (ja) * | 2003-12-01 | 2005-06-16 | Hitachi Kokusai Electric Inc. | 基板処理装置 |
US7536233B1 (en) * | 2006-01-30 | 2009-05-19 | Advanced Micro Devices, Inc. | Method and apparatus for adjusting processing speeds based on work-in-process levels |
JP2007287909A (ja) * | 2006-04-17 | 2007-11-01 | Tokyo Electron Ltd | 塗布、現像装置及び塗布、現像装置の制御方法並びに記憶媒体 |
US20070250202A1 (en) * | 2006-04-17 | 2007-10-25 | Tokyo Electron Limited | Coating and developing system, method of controlling coating and developing system and storage medium |
US8110511B2 (en) * | 2009-01-03 | 2012-02-07 | Archers Inc. | Methods and systems of transferring a substrate to minimize heat loss |
JP5408059B2 (ja) * | 2010-07-09 | 2014-02-05 | 東京エレクトロン株式会社 | 塗布、現像装置、塗布、現像方法及び記憶媒体 |
JP5821689B2 (ja) * | 2011-04-20 | 2015-11-24 | 東京エレクトロン株式会社 | 基板処理装置、基板処理方法及び記憶媒体 |
-
2013
- 2013-07-24 JP JP2013153930A patent/JP5987796B2/ja active Active
-
2014
- 2014-07-21 TW TW103124952A patent/TWI576939B/zh active
- 2014-07-23 KR KR1020140092966A patent/KR102185873B1/ko active IP Right Grant
- 2014-07-23 US US14/338,558 patent/US10395957B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03154751A (ja) * | 1989-11-08 | 1991-07-02 | Hitachi Ltd | 多品種搬送方法及び装置 |
JP2000344342A (ja) * | 1999-03-26 | 2000-12-12 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
JP2004193597A (ja) * | 2002-11-28 | 2004-07-08 | Tokyo Electron Ltd | 基板処理システム及び塗布、現像装置 |
JP2010283285A (ja) * | 2009-06-08 | 2010-12-16 | Tokyo Electron Ltd | 処理装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018051643A1 (ja) * | 2016-09-15 | 2018-03-22 | 株式会社Screenホールディングス | 搬送条件設定装置、基板処理装置、および搬送条件設定方法 |
JP2018046171A (ja) * | 2016-09-15 | 2018-03-22 | 株式会社Screenホールディングス | 搬送条件設定装置、基板処理装置、および搬送条件設定方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150027638A1 (en) | 2015-01-29 |
US10395957B2 (en) | 2019-08-27 |
TW201519352A (zh) | 2015-05-16 |
KR102185873B1 (ko) | 2020-12-02 |
KR20150012207A (ko) | 2015-02-03 |
JP5987796B2 (ja) | 2016-09-07 |
TWI576939B (zh) | 2017-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5168300B2 (ja) | 基板処理装置及び基板処理方法 | |
KR102375722B1 (ko) | 기판 반송 방법 | |
JP4908304B2 (ja) | 基板の処理方法、基板の処理システム及びコンピュータ読み取り可能な記憶媒体 | |
US8236132B2 (en) | Substrate processing system and substrate transfer method | |
TWI668754B (zh) | 基板處理裝置及基板處理方法 | |
KR101295494B1 (ko) | 기판 처리 장치 및 기판 처리 방법 | |
JP6045946B2 (ja) | 基板処理装置、プログラムおよび記録媒体 | |
KR20100086952A (ko) | 도포, 현상 장치 | |
JP2008034746A (ja) | 塗布、現像装置、その方法及び記憶媒体 | |
JP5987796B2 (ja) | 基板処理装置、基板処理方法及び記憶媒体 | |
JP6126248B2 (ja) | 基板処理方法および基板処理装置 | |
JP5223778B2 (ja) | 基板処理装置、基板処理方法及び記憶媒体 | |
WO2015198885A1 (ja) | 基板処理装置のためのスケジュール作成方法および基板処理装置 | |
JP6723110B2 (ja) | 基板処理装置および基板処理方法 | |
JP6049394B2 (ja) | 基板処理システム及び基板の搬送制御方法 | |
CN112106175B (zh) | 衬底处理方法、衬底处理装置及记录媒介 | |
KR20140043024A (ko) | 기판 처리 장치, 기판 반송 방법 및 기억 매체 | |
JP5932537B2 (ja) | 基板処理装置、基板処理方法およびプログラム | |
JP2021036582A (ja) | スケジュール作成方法およびスケジュール作成装置 | |
JP6870941B2 (ja) | 搬送条件設定装置、基板処理装置、および搬送条件設定方法 | |
JP2019021934A (ja) | 基板搬送方法 | |
JP6079510B2 (ja) | 基板処理システム、基板処理方法及び記憶媒体 | |
JP3960761B2 (ja) | 基板処理装置のスケジュール作成方法及びそのプログラム | |
KR20230101837A (ko) | 기판 처리 장치, 기판 처리 방법 및 컴퓨터 판독 가능한 기록 매체 | |
KR20220017831A (ko) | 기판 처리 장치 및 반송 스케줄 제작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5987796 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |