JP2014216705A - チョッパ増幅装置 - Google Patents

Abstract

【課題】残差誤差を除去することのできるチョッパ増幅装置を提供することにある。【解決手段】所定の検出信号とバイアス電圧とを所定の制御信号によりチョッパ変調するチョッパ変調器２０と、このチョッパ変調器２０から出力されるチョッパ変調信号を差動増幅する第１差動増幅器３０と、この第１差動増幅器３０から出力される差動変調信号をチョッパして復調するチョッパ復調器４０と、このチョッパ復調器４０によって復調された復調信号から検出信号の信号成分を取り出す第２差動増幅器７０とを備えたチョッパ増幅装置１０であって、第２差動増幅器７０の入力端子に、復調信号に対するカットオフ周波数が異なる第１,第２ハイパスフィルタ５０,５１を接続した。【選択図】図１

Description

この発明は、低周波の微小信号の増幅を行うチョッパ増幅装置に関する。

従来から、チョッパ増幅器を用いて低周波の微小の検出信号を増幅するチョッパ増幅装置が知られている（特許文献１参照）。

かかるチョッパ増幅装置は、低周波の微小の入力信号を所定の制御信号によってチョッパ変調してチョッパ変調信号を出力するチョッパ変調器と、チョッパ変調信号を差動増幅する差動増幅器と、差動増幅されたチョッパ変調信号を前記制御信号にしたがってチョッパ復調して復調された出力信号を出力するチョッパ復調器などを備えている。

ここで、図５に一般的なチョッパ増幅装置の一例を示す。また、図６の（１ａ）はゲート制御信号φ１_,φ２を示す。チョッパ変調器１及びチョッパ復調器２は、ＮＭＯＳトランジスタのゲートにゲート制御信号φ１_,φ２のＨレベル信号が印加されたときにＮＭＯＳトランジスタは導通状態となり、Ｌレベル信号が印加されたときにはＮＭＯＳトランジスタは非導通状態となる。

図６の（２ａ）は、信号源から出力される電圧（信号）Ｓ１とバイアス源から出力される電圧Ｂ１を示している。バイアス源は後段での増幅器に提供するバイアス電圧を出力しているため、常に_DC電圧を出力している。図６の（２ｂ）は、信号Ｓ１の周波数スペクトラムを示したものである。
図６の（３ａ）は、変調器の出力、つまり図６の（２ａ）に図示された電圧波形がチョッパ変調器１により変調された信号を図示している。図６の（３ｂ）は、チョッパ変調器１により周波数成分ｆ_sである信号Ｓ１がｆ_chop±ｆ_s,３ｆ_chop±ｆ_s,…の周波数成分を持つ信号に変換されたところを示している。

図６の（４ａ）は、ゲインＡである増幅器により信号が増幅されたところを示している。図６の（４ｂ）には、増幅器の出力電圧のスペクトラムが図示されており、増幅器の１_/ｆノイズと信号が周波数分離されていることが分かる。図６の（５ａ）は、チョッパ復調器１によりアンプの出力電圧が復調された様子を示しており、信号成分が変調前の周波数に戻され、増幅器の１_/ｆノイズがチョッパ復調器１によりｆ_chop周辺の周波数帯に変換されたことが図６の（５ｂ）に示されている。

図６の（６ａ）_,（６ｂ）はＬＰＦにより１_/ｆノイズのみがカットされ、信号源からの信号Ｓ１はそのまま出力されていることを示している。つまり低周波領域にある信号をチョッパ変調器１により高周波側に移動し、信号成分と１_/ｆノイズの周波数帯を分離した上で増幅動作を行なう働きをするものがチョッパ増幅器である。

しかし、チョッパ変調器を構成するＮ_chトランジスタのスイッチが非導通状態から導通状態に遷移するときに生じるクロックフィードスルーによりＬＰＦ（ローパスフィルタ）の出力ＯＵＴの電圧にオフセット（_{residual offset}）が加わるという問題がある。

これは、信号源とバイアス源の出力抵抗のミスマッチやチョッパ変調器を構成するＮ_chトランジスタスイッチのゲートソース間容量のミスマッチや増幅器の２入力端子の入力容量ミスマッチに主に起因するものである。下記に具体例を挙げて説明する。

図７に示されたように信号源の出力抵抗をＲ１、バイアス源の出力抵抗をＲ２、変調器を構成するＮ_chトランジスタスイッチのゲートソース間容量をＣ_gs、増幅器の₊入力端子及び−入力端子の入力容量をＣとする。なお、簡単のため変調器を構成する４つのＮ_chトランジスタスイッチのＣ_gsはすべて同一で、また増幅器の₊入力端子の容量も同一とし、信号源の出力抵抗とバイアス源の出力抵抗にのみミスマッチが生じ、その関係はＲ１＜Ｒ２であるものとする。いま、変調器内のスイッチが非導通状態から導通状態に遷移した場合、スイッチを構成するＮ_chトランジスタのゲートの電位はＧＮＤからＶＤＤに遷移することによりソースに電荷が注入される₍クロックフィードスルー現象₎。この現象が起因して信号源Ｓ１の出力電圧とバイアス源Ｂ１の出力電圧は一瞬Ｖ_ingほど上昇する。ただし
Ｖ_ing＝Ｖ_dd（Ｃ_gs／（Ｃ_gs+Ｃ））である。クロックフィードスルーにより容量Ｃに注入された電荷は信号源とバイアス源方向に放電される。チャージされた電荷が放電される際の信号源Ｓ１とバイアス源Ｂ１の過渡反応を示したものが図８₍２₎である。信号源の出力抵抗Ｒ１よりもバイアス源の出力抵抗Ｒ２のほうが大きいので、バイアス源の出力電圧のセトリングが終了するまでの時間は信号源の出力電圧のそれに比べ長い。それにより、変調器のスイッチの状態が切り替わった直後にアンプの出力にスパイク状の波形が生じる₍図８₍４₎を参照₎。
このスパイク上の波形は復調器をほぼそのまま通過し、ＬＰＦに印加される₍図８₍５₎を参照₎。ＬＰＦは一定時間の波形の平均値を出力するので、入力されたスパイク状の波形に相当する電圧は、ＬＰＦの出力電圧にオフセットが加算される。図８₍６₎に増幅アンプの入力に印加されたスパイク状の波形がＬＰＦの出力電圧に一定のオフセット（残差誤差）として現れる現象を示している。

この発明の目的は、残差誤差を除去することのできるチョッパ増幅装置を提供することにある。

請求項１の発明は、所定の検出信号とバイアス電圧とを所定の制御信号により変調されたチョッパ変調信号を差動増幅する第１差動増幅手段と、この第１差動増幅手段から出力される差動変調信号を前記制御信号により復調された復調信号から前記検出信号の信号成分を取り出す第２差動増幅手段とを備え、
前記第２差動増幅手段の入力端子には、前記復調信号に対するカットオフ周波数が互いに異なるフィルタ手段が複数接続されていることを特徴とする。

この発明によれば、残差誤差を除去することができる。

この発明に係るチョッパ増幅装置の構成を示したブロック図である。 検出信号とバイアス電圧を示した説明図である。 図１に示すチョッパ増幅装置の各ノードの電圧波形と周波数スペクトラムとを示した説明図である。 第２実施例の説明図である。 従来のチョッパ増幅装置の構成を示したブロック図である。 図５に示すチョッパ増幅装置の各ノードの電圧波形と周波数スペクトラムとを示した説明図である。 従来の問題点を説明するために概念的に示したチョッパ増幅装置の回路図である。 従来の問題点を説明するために示した従来のチョッパ増幅装置の各ノードの電圧波形である。

以下、この発明に係るチョッパ増幅装置の実施の形態である実施例を図面に基づいて説明する。

［第１実施例］
図１にチョッパ増幅装置１０の構成を示す。このチョッパ増幅装置１０は、信号源１１から出力され検出信号とバイアス源１２から出力される所定の直流電圧であるバイアス電圧とをチョッパ変調するチョッパ変調器（チョッパ変調手段）２０と、チョッパ変調器２０から出力される出力電圧（チョッパ変調信号）を差動増幅する第１差動増幅器（第１差増増幅手段）３０とを備えている。

また、チョッパ増幅装置１０は、第１差動増幅器３０から出力される差動出力電圧（差動変調信号）を復調するチョッパ復調器（チョッパ復調手段）４０と、チョッパ復調器４０から出力される復調信号の低周波成分をカットする第１_,第２ハイパスフィルタ（フィルタ手段）５０_,５１と、ハイパスフィルタ５０_,５１から出力される変調信号を差動増幅する差動増幅器（第３差動増幅手段）６０と、この差動増幅器６０から出力される差動信号を差動増幅する第２差動増幅器（第２差動増幅手段）７０とを備えている。
［信号源］
信号源１１は、例えば温度センサやイメージセンサなどであり、これらセンサから出力される検出信号は微小であり低周波信号である。
［チョッパ変調器］
チョッパ変調器２０は、図１に示すように、４つのＮＭＯＳトランジスタＱ１〜Ｑ４から構成されている。また、チョッパ変調器２０は、信号源１１から出力される検出信号を入力する入力端子２０ａと、バイアス源１２のバイアス電圧を入力する入力端子２０ｂと、出力端子２０ｃ_,２０ｄとを有している。
ＮＭＯＳトランジスタＱ１_,Ｑ４のゲートには、図６の（１ａ）に示すゲート制御信号φ１が印加され、ＮＭＯＳトランジスタＱ２_,Ｑ３のゲートにゲート制御信号φ２が印加されるようになっている。

ＮＭＯＳトランジスタＱ１_,Ｑ４のソースが入力端子２０ａ_,２０ｂに接続され、ＮＭＯＳトランジスタＱ１_,Ｑ４のドレインが出力端子２０ｃ_,２０ｄに接続されている。また、ＮＭＯＳトランジスタＱ２のソースが入力端子２０ａに接続されそのドレインが出力端子２０ｄに接続され、ＮＭＯＳトランジスタＱ３のソースが入力端子２０ｂに接続されそのドレインが出力端子２０ｃに接続されている。

ゲート制御信号φ１_,φ２は、同じ周波数のパルス電圧であり、互いに交互にＨレベルとなる（図６参照）。
チョッパ変調器２０は、ゲート制御信号φ１がＨレベルのとき、出力端子２０ｃから信号源１１の検出信号を出力し、出力端子２０ｄからバイアス源１２のバイアス電圧を出力する。また、ゲート制御信号φ２がＨレベルのとき、出力端子２０ｃからバイアス源１２のバイアス電圧を出力し、出力端子２０ｄから信号源１１の検出電圧を出力する。すなわち、チョッパ変調器２０は、出力端子２０ｃ_,２０から第１_,第２チョッパ変調信号を出力する。
［第１差動増幅器］
第１差動増幅器３０は、全差動形式の増幅器であり、二つの入力端子３０ａ_,３０ｂと二つの出力端子３０ｃ_,３０ｄとを有している。
第１差動増幅器３０は、入力端子３０ｂの電圧から入力端子３０ａの電圧を差し引いた電圧（第１減算変調電圧）を出力端子３０ｃから出力し、入力端子３０ａの電圧から入力端子３０ｂの電圧を差し引いた電圧（第２減算変調電圧）を出力端子３０ｄから出力するようになっている。
［チョッパ復調器］
チョッパ復調器４０は、４つのＮＭＯＳトランジスタＱ５〜Ｑ８から構成され、第１差動増幅器３０の出力端子３０ｃ_,３０ｄに接続された入力端子４０ａ_,４０ｂと、出力端子４０ｃ_,４０ｄとを有している。
ＮＭＯＳトランジスタＱ５_,Ｑ８のゲートには、図１Ａに示すゲート制御信号φ１が印加され、ＮＭＯＳトランジスタＱ６_,Ｑ７のゲートにゲート制御信号φ２が印加されるようになっている。

ＮＭＯＳトランジスタＱ５_,Ｑ８のソースが入力端子４０ａ_,４０ｂに接続され、そのドレインが出力端子４０ｃ_,４０ｄに接続されている。また、ＮＭＯＳトランジスタＱ６のソースが入力端子４０ａに接続されそのドレインが出力端子４０ｄに接続され、ＮＭＯＳトランジスタＱ７のソースが入力端子４０ｂに接続されそのドレインが出力端子４０ｃに接続されている。

チョッパ復調器４０は、ゲート制御信号φ１がＨレベルのとき、出力端子４０ｃ_,４０ｄから第１差動増幅器３０の出力端子３０ｃ_,３０ｄの出力電圧を出力する。また、ゲート制御信号φ２がＨレベルのとき、出力端子４０ｃから第１差動増幅器３０の出力端子３０ｄの出力電圧（第１復調信号）を出力し、出力端子４０ｄから第１差動増幅器３０の出力端子３０ｄの出力電圧（第２復調信号）を出力する。
［第１ハイパスフィルタ］
第１ハイパスフィルタ５０は、信号源１１の検出信号の周波数Ｆ_inより低い周波数（第１周波数）Ｆ_c1をカットオフ周波数とするもので、カットオフ周波数Ｆ_c1以下の周波数をカットし、それ以上の周波数を通過させるフィルタである。第１ハイパスフィルタ５０はチョッパ復調器４０の出力端子４０ｄに接続されている。
［第２ハイパスフィルタ］
第２ハイパスフィルタ５１は、信号源１１の検出信号の周波数Ｆ_inより高い周波数（第２周波数）Ｆ_c2をカットオフ周波数とするもので、このカットオフ周波数Ｆ_c2以下の周波数をカットし、それ以上の周波数を通過させるフィルタである。なお、カットオフ周波数Ｆ_c2は、Ｆ_c2＜＜Ｆ_chopに設定されている。Ｆ_chopは、ゲート制御信号φ１_,φ２の周波数である。

第２ハイパスフィルタ５１はチョッパ復調器４０の出力端子に接続されている。
［差動増幅器］
差動増幅器６０は、全差動形式の増幅器であり、二つの入力端子６０ａ_,６０ｂと二つの出力端子６０ｃ_,６０ｄとを有している。入力端子６０ａは第２ハイパスフィルタ５１に接続され、入力端子６０ｂは第１ハイパスフィルタ５０に接続されている。
差動増幅器６０は、入力端子６０ｂの電圧から入力端子６０ａの電圧を差し引いた電圧（第１復調信号）を出力端子６０ｃから出力し、入力端子６０ａの電圧から入力端子６０ｂの電圧を差し引いた電圧（第２復調信号）を出力端子６０ｄから出力する。
［第２差動増幅器］
第２差動増幅器７０は、入力端子７０ａ_,７０ｂが抵抗Ｒ１_,Ｒ２を介して差動増幅器６０の出力端子６０ｃ_,６０ｄに接続されている。

この第２差動増幅器７０の出力端子の出力電圧Ｖｇは、下記の式で表される。

Ｖｇ＝（Ｒ１_/Ｒ１）×（Ｖｋａ−Ｖｋｂ）₊Ｖ１
すなわち、入力端子７０ａに入力される電圧Ｖｋａから入力端子７０ｂに入力される電圧Ｖｋｂを差し引き、この差し引いた電圧にＶ１を加算した電圧が出力電圧Ｖｇとして出力されることになる。
［動 作］
次に、上記のように構成されるチョッパ増幅装置１０の動作について説明する。

図２に示すように、信号源１１から検出電圧（検出信号）Ｇ１が出力され、バイアス源１２からバイアス電圧Ｖｂが出力されているものとする。また、信号源１１とバイアス源１２の出力抵抗のミスマッチが存在し、信号源１１の出力抵抗₍図示せず₎がバイアス源１２の出力抵抗₍図示せず₎よりも小さいものとする。その他、チョッパ変調器２０を構成するＮＭＯＳトランジスタＱ１〜Ｑ４のゲートソース寄生容量_Cgsは各スイッチ間で完全にマッチングが取れている。また、第１差動増幅器３０のオペアンプの₊入力端子３０ａと_-入力端子３０ｂの寄生容量_Cも完全にマッチングが取れているものとする。

信号源１１の検出信号Ｇ１及びバイアス源１２のバイアス電圧Ｖｂがチョッパ変調器２０によってゲート制御信号φ１_,φ２により、周波数Ｆ_chopでチョッパ変調されていく。このチョッパ変調の際、チョッパ変調器２０のＮＭＯＳトランジスタＱ１〜Ｑ４が非導通状態から導通状態に遷移する。このときに生じるクロックフィードスルーを要因としたスパイク状の波形Ｖ_sa,Ｖ_sbが図３の（ａ）に示すように、検出電圧Ｇ１とバイアス電圧Ｖｂ上に重畳される。図３の（ａ）の右側のグラフは検出電圧Ｇ１の周波数とスパイク波形（スパイクノイズ）の周波数スペクトルを示す。図３の（ａ）に示す波形は、図２に示す波形の破線の部分を拡大したものである。

チョッパ変調器２０は、チョッパ変調によってすなわちゲート制御信号φ１_,φ２によってＮＭＯＳトランジスタＱ１〜Ｑ４がオン・オフしていき、これにより変調されて出力端子２０ｃ_,２０ｄから図３の（ｂ）に示すように変調電圧（チョッパ変調信号）Ｖｈａ_,Ｖｈｂが出力されていく。この変調電圧Ｖｈａが第１差動増幅器３０の入力端子３０ａに入力し、変調電圧Ｖｈｂが第１増幅器の入力端子３０ｂに入力する。

第１差動増幅器３０は、入力端子３０ｂの変調電圧Ｖｈｂから入力端子３０ａの変調電圧Ｖｈａを差し引いた第１減算変調電圧（第１差動変調信号）Ｖｄａを出力端子３０ｃから出力し、入力端子３０ａの変調電圧Ｖｈａから入力端子３０ｂの変調電圧Ｖｈｂを差し引いた第２減算変調電圧（第２差動変調信号）Ｖｄｂを出力端子３０ｄから出力する。この第１_,第２減算変調電圧（差動変調信号）Ｖｄａ_,Ｖｄｂを図３の（ｃ）に示す。なお、図３の（ｃ）は、図６の（４ａ）_,（４ｂ）と同じものを示し、第１_,第２減算変調電圧Ｖｄａ_,Ｖｄｂは１_/ｆ雑音やスパイクノイズを含んでいる。

チョッパ復調器４０の入力端子４０ａには第１減算変調電圧Ｖｄａが入力し、入力端子４０ｂには第２減算変調電圧Ｖｄｂが入力する。

チョッパ復調器４０は、ゲート制御信号φ１_,φ２によってＮＭＯＳトランジスタＱ５〜Ｑ８がオン・オフしていき、これにより第１_,第２減算変調電圧Ｖｄａ_,Ｖｄｂが復調されて出力端子４０ｃ_,４０ｄから図３の（ｄ）に示すように復調電圧Ｖｆａ_,Ｖｆｂが出力されていく。復調電圧（第２復調信号）Ｖｆｂは、復調電圧（第１復調信号）Ｖｆａを反転させた状態とほぼ同一となっている。

この復調電圧Ｖｆａ_,Ｖｆｂは、周波数帯がＦ_inである検出信号Ｇ１と、１_/ｆ雑音の復調によって変換された周波数Ｆ_chop付近の周波数帯のノイズと、周波数帯が直流成分_,Ｆ_chop,３Ｆ_chop…であるスパイク状の波形を含んでいる。
この復調電圧Ｖｆｂが第１_,第２ハイパスフィルタ５０_,５１に入力する。

第１ハイパスフィルタ５０は、検出信号の周波数Ｆ_inより低い周波数Ｆ_c1以下の周波数をカットオフするので、周波数Ｆ_inの検出信号成分を有する検出信号Ｇ１と、Ｆ_chop付近の周波数帯のノイズと、周波数帯が直流成分_,Ｆ_chop,３Ｆ_chop…であるスパイク状の波形を含んでいる復調電圧（復調信号）Ｖｆｃを出力する。第２ハイパスフィルタ５１は、周波数Ｆ_inより高い周波数Ｆ_c2以下の周波数をカットオフするので、検出信号Ｇ１成分を含まない復調電圧（復調信号）Ｖｆｄを出力することになる。

復調電圧Ｖｆｄは、Ｆ_chop付近の周波数帯のノイズと、周波数帯が直流成分_,Ｆ_chop,３Ｆ_chop…であるスパイク状の波形を含んでいる。

復調電圧Ｖｆｃは差動増幅器６０の入力端子６０ｂに入力し、復調電圧Ｖｆｄは差動増幅器６０の入力端子６０ａに入力する。

差動増幅器６０は、復調電圧Ｖｆｃから復調電圧Ｖｆｄを差し引いた第１復調差電圧Ｖｋａを出力端子６０ｃから出力し、復調電圧Ｖｆｄから復調電圧Ｖｖｃを差し引いた第２復調差電圧Ｖｋｂを出力端子６０ｄから出力する（図３の（ｆ）参照）。
復調差電圧Ｖｋａは、復調電圧Ｖｆｃから復調電圧Ｖｆｄを差し引くことにより、Ｆ_chop付近の周波数帯のノイズと、周波数帯が直流成分_,Ｆ_chop,３Ｆ_chop…であるスパイク状の波形とが除去された検出信号Ｇ１成分だけとなる。同様に、復調差電圧Ｖｋｂは、復調電圧Ｖｆｄから復調電圧Ｖｆｃを差し引くことにより、Ｆ_chop付近のノイズと、周波数帯が直流成分_,Ｆ_chop,３Ｆ_chop…であるスパイク状の波形₍スパイク雑音₎とが除去された検出信号Ｇ１成分だけとなる。

差動増幅器６０の出力端子６０ｃ_,６０ｄから出力される復調差電圧Ｖｋａ_,Ｖｋｂは第２差動増幅器７０の入力端子７０ａ_,７０ｂに入力される。

第２差動増幅器７０は、入力端子７０ａに入力される復調差電圧Ｖｋａから入力端子７０ｂに入力する複調差電圧Ｖｋｂを差し引いた信号電圧Ｖｇを出力する。

信号電圧Ｖｇは、スパイク雑音及び１_/ｆ雑音が除去されたものであり、このため、残差誤差のない信号電圧となっている。
［第２実施例］
図４に第１_,第２ハイパスフィルタ１００_,１０１の第２実施例の構成を示し。この第２実施例の第１_,第２ハイパスフィルタ１００_,１０１は、コンデンサＣ１_,Ｃ２とＭＯＳトランジスタＴｒ１_,Ｔｒ２とから構成したものである。

これは、検出信号Ｇ１の周波数帯が低いため、特に第１ハイパスフィルタ１００のカットオフ周波数を低めに設定する必要がある。例えば１Ｈｚのカットオフ周波数をもつ１次ハイパスフィルタの容量値と抵抗値を考えると、容量値を１ｐＦと設定したときに、１６０ＧΩの抵抗が必要となる。一般的に半導体基板上に形成されるポリシリコン素子により１６０ＧΩの抵抗を構成する場合、莫大な面積が必要になる。
そこで、省面積かつ低いカットオフ周波数をもつハイパスフィルタを構成するために、ＭＯＳトランジスタＴｒ１の_Vgsをスレッシュ電圧以下に設定することにより非常に大きな抵抗素子を形成することが考えられる。ＮＭＯＳトランジスタＴｒ１は_Vgsの値を小さくすれば小さくするほど、等価的により大きな抵抗値をもつからである。

上記実施例では、差増増幅器６０を設けているが、これを省略してもよい。

この発明は、上記実施例に限られるものではなく、特許請求の範囲の発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。

１０ チョッパ増幅装置
２０ チョッパ変調器（チョッパ変調手段）
３０ 第１差動増幅器（第１差動増幅手段）
４０ チョッパ復調回路（チョッパ復調手段）
５０ 第１ハイパスフィルタ（フィルタ手段）
５１ 第２ハイパスフィルタ（フィルタ手段）
６０ 差動増幅器
７０ 第２差動増幅器（第２差動増幅手段）

特開２００６−２７９３７７号公報

Claims (5)

1. 所定の検出信号とバイアス電圧とを所定の制御信号により変調されたチョッパ変調信号を差動増幅する第１差動増幅手段と、この第１差動増幅手段から出力される差動変調信号を前記制御信号により復調された復調信号から前記検出信号の信号成分を取り出す第２差動増幅手段とを備え、
   前記第２差動増幅手段の入力端子には、前記復調信号に対するカットオフ周波数が互いに異なるフィルタ手段が複数接続されていることを特徴とするチョッパ増幅装置。
2. 前記差動変調信号を復調するチョッパ復調手段は、前記第１差動増幅手段から出力される差動変調信号に基づいた第１復調信号と、この第１復調信号を反転させた第２複調信号とを出力し、
   前記フィルタ手段は、第１復調信号と第２復調信号のいずれか一方を入力することを特徴とする請求項１に記載のチョッパ増幅装置。
3. 前記フィルタ手段と第２差動増幅手段との間に、全差動形式の増幅器を介在させたことを特徴とする請求項１または請求項２に記載のチョッパ増幅装置。
4. 前記フィルタ手段は、第１ハイパスフィルと第２ハイパスフィルタとを有し、第１ハイパスフィルタのカットオフ周波数をｆc1、第２ハイパスフィルタのカットオフ周波数をｆc2、前記検出信号の周波数をｆin、前記制御信号の周波数をｆchopとすると、ｆc1＜ｆin＜ｆc2＜＜ｆchopの関係を有することを特徴とする請求項１ないし請求項３のいずれか１つに記載のチョッパ増幅装置。
5. 前記第１,第２ハイパスフィルタは、キャパシタと抵抗とから構成され、この抵抗はＮＭＯＳトランジスタで構成されることを特徴とする請求項４に記載のチョッパ増幅装置。