JP2013543661A - 回路の製造方法 - Google Patents
回路の製造方法 Download PDFInfo
- Publication number
- JP2013543661A JP2013543661A JP2013532251A JP2013532251A JP2013543661A JP 2013543661 A JP2013543661 A JP 2013543661A JP 2013532251 A JP2013532251 A JP 2013532251A JP 2013532251 A JP2013532251 A JP 2013532251A JP 2013543661 A JP2013543661 A JP 2013543661A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- extending
- electrical structure
- substrate
- structural member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 238000000151 deposition Methods 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims abstract description 63
- 239000004020 conductor Substances 0.000 claims abstract description 21
- 238000000576 coating method Methods 0.000 claims description 67
- 239000011248 coating agent Substances 0.000 claims description 64
- 238000001465 metallisation Methods 0.000 claims description 63
- 230000008021 deposition Effects 0.000 claims description 36
- 229920005989 resin Polymers 0.000 claims description 36
- 239000011347 resin Substances 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 26
- 239000002861 polymer material Substances 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 198
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 238000000206 photolithography Methods 0.000 description 8
- 239000012790 adhesive layer Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005868 electrolysis reaction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical group 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2401—Structure
- H01L2224/24011—Deposited, e.g. MCM-D type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
集積回路を製造するための本方法は、基板（５）の上部表面の上部に、下部表面（１２）上に延在する少なくとも１つの誘電体層（１５）を形成するステップであって、誘電体層（１５）は、上部表面（２５）と、上部表面（２５）と下部表面（１２）との間に延在する側面（４０）と、を有する、ステップと、誘電体層（１５）の上部表面（２５）上に延在する構造部材（７５）と、構造部材（７５）から側面（４０）に沿って下部表面（１２）まで延在する相互接続部材（８０）と、を含む、１つの導電性材料で作られた電気構造体（７０）を形成するステップと、を含むタイプである。本発明の一態様によると、側面（４０）は１０μｍを超える高さを有し、電気構造体（７０）は、導電性材料を堆積することによって、誘電体層（１５）の上部表面（２５）上の構造部材（７５）と側面（４０）上の相互接続部材（８０）とを同時に堆積することによって形成される。
Description
本発明は、
−基板の上部表面の上部に、下部表面上に延在する少なくとも１つの誘電体層を形成するステップであって、前記誘電体層は上部表面および上部表面と下部表面との間に延在する側面（ｆｌａｎｋ）を有する、ステップと、
−１つの導電性材料で（ｉｎ ｏｎｅ ｐｉｅｃｅ ｉｎ ａｎ ｅｌｅｃｔｒｉｃａｌｌｙ ｃｏｎｄｕｃｔｉｎｇ ｍａｔｅｒｉａｌ）電気構造体を形成するステップであって、誘電体層の上部表面上に延在する構造部材と、構造部材から側面に沿って下部表面まで延在する相互接続部材と、を含む、ステップと、
を含むタイプの、集積回路の製造方法に関する。
−基板の上部表面の上部に、下部表面上に延在する少なくとも１つの誘電体層を形成するステップであって、前記誘電体層は上部表面および上部表面と下部表面との間に延在する側面（ｆｌａｎｋ）を有する、ステップと、
−１つの導電性材料で（ｉｎ ｏｎｅ ｐｉｅｃｅ ｉｎ ａｎ ｅｌｅｃｔｒｉｃａｌｌｙ ｃｏｎｄｕｃｔｉｎｇ ｍａｔｅｒｉａｌ）電気構造体を形成するステップであって、誘電体層の上部表面上に延在する構造部材と、構造部材から側面に沿って下部表面まで延在する相互接続部材と、を含む、ステップと、
を含むタイプの、集積回路の製造方法に関する。
移動体通信の現在の開発は、高周波数かつ小型化された電気回路を製造するための新技術、低コストおよび信頼性をさらに実行するための一定の増加する要求に付随して起こる。これに関して、モノリシック技術の優位性は、個別の電子部品を溶接することによって集積することから成るハイブリッド技術とそれらを比較した場合、議論の余地はないと思われる。
これらの技術は、一般的に技術的方法へのアクセスを認めない製錬所（ｓｍｅｌｔｅｒ）に応用される。この場合はそして、適合性のある補助的方法を用いて、アクティブ部品を含む基板上部に、パッシブ電子部品または相互接続ラインを形成することが可能となる。この集積のタイプは、＜＜ａｂｏｖｅ−ＩＣ＞＞集積と呼ばれる。
任意の用途（例えばＲＦおよびマイクロウェーブ電力増幅、ＲＦパッシブフィルタリング、チップの移動および相互接続、チップ上へのアンテナの集積など）のために、良好な電気性能を有し、基板の誘電品質に対して反応しにくいパッシブ部品および相互接続を作る可能性を与える方法を有する必要がある。このポイントは特に、シリコンへの応用の場合に重大であるが、なぜなら、技術的手順が全く抵抗性でない基板によって通常達成されるため、パッシブ部品が顕著な損失を有するからである。特に、基板上に形成されたパッシブ部品がインダクタであるとき、基板の低抵抗性は、これらのインダクタに対して悪い品質係数（ｑｕａｌｉｔｙ ｆａｃｔｏｒ）をもたらす。また、部品の品質係数をさらに増加させるか、またはそれらの損失レベルを減少させるために、大きな厚さを有する金属レベルを実装することが必要である。
基板と、良好な品質が望まれるパッシブ電子部品との間の相互作用を制限するために、金属平面を用いて基板を区切り（ｓｃｒｅｅｎ）、これらのパッシブ部品が上に作られる絶縁材料の厚い層をこの区切り上に形成することができる。絶縁材料の厚い層の上で、例えば場合によっては基板の表面に集積されたアクティブ部品、この基板上部に形成されたパッシブ部品などの部品を接続するために、厚い誘電体層を完全に横切る金属相互接続開口を作る必要がある。前述したように、部品はまた、十分な厚さの金属レベルから形成させるべきである。
この目的のために、連続的な以下のステップから成る方法が使用され得る：
ａ）基板の上部表面上に、接着層を堆積し、電解成長ベース（ｅｌｅｃｔｒｏｌｙｔｉｃ ｇｒｏｗｔｈ ｂａｓｅ）を形成する、ステップ；
ｂ）この接着層上に、電気構造体の第１部分の形成が望まれる領域のみにフォトリソグラフィによって開口が作られた厚い樹脂層を堆積するステップ（この構造体の第１部分は、半導体基板の表面に集積された部品と、厚い絶縁材料の表面に形成される部品との間に電気的相互接続を作る相互接続部材を形成する）；
ｃ）樹脂に作られた開口に、導電材料の電解堆積（ｅｌｅｃｔｒｏｌｙｔｉｃ ｄｅｐｏｓｉｔｉｏｎ）によって、接着層から相互接続部材を成長させるステップ；
ｄ）樹脂層を除去するステップ；
ｅ）電気構造体の第１部分によって覆われていない領域における接着層をエッチングするステップ；
ｆ）電気構造体の第１部分の周りに、スピンコーティングによって誘電体層を堆積させるステップ；
ｇ）誘電体層の上部表面を研磨するステップ；
ここで、誘電体層内の電気構造体の第１部分の存在がそのスピンコーティングの間にこの層の厚さ不規則性を生じさせるため、誘電体層の上部表面を研磨するステップは必要であり、
このステップの終わりに、誘電体層が基板上に形成され、相互接続部材がこの誘電体層を介して形成され、
ｈ）誘電体層上に延在し相互接続レベルを形成する構造部材が次いで形成され、この目的のために、新規の金属接着層、そしてこの接着層上の構造樹脂層が、相互接続レベルの電解堆積が進められる前に、誘電体層上に連続的に堆積され；
ｉ）樹脂が溶解され；
ｊ）接着層がエッチングされる。
ａ）基板の上部表面上に、接着層を堆積し、電解成長ベース（ｅｌｅｃｔｒｏｌｙｔｉｃ ｇｒｏｗｔｈ ｂａｓｅ）を形成する、ステップ；
ｂ）この接着層上に、電気構造体の第１部分の形成が望まれる領域のみにフォトリソグラフィによって開口が作られた厚い樹脂層を堆積するステップ（この構造体の第１部分は、半導体基板の表面に集積された部品と、厚い絶縁材料の表面に形成される部品との間に電気的相互接続を作る相互接続部材を形成する）；
ｃ）樹脂に作られた開口に、導電材料の電解堆積（ｅｌｅｃｔｒｏｌｙｔｉｃ ｄｅｐｏｓｉｔｉｏｎ）によって、接着層から相互接続部材を成長させるステップ；
ｄ）樹脂層を除去するステップ；
ｅ）電気構造体の第１部分によって覆われていない領域における接着層をエッチングするステップ；
ｆ）電気構造体の第１部分の周りに、スピンコーティングによって誘電体層を堆積させるステップ；
ｇ）誘電体層の上部表面を研磨するステップ；
ここで、誘電体層内の電気構造体の第１部分の存在がそのスピンコーティングの間にこの層の厚さ不規則性を生じさせるため、誘電体層の上部表面を研磨するステップは必要であり、
このステップの終わりに、誘電体層が基板上に形成され、相互接続部材がこの誘電体層を介して形成され、
ｈ）誘電体層上に延在し相互接続レベルを形成する構造部材が次いで形成され、この目的のために、新規の金属接着層、そしてこの接着層上の構造樹脂層が、相互接続レベルの電解堆積が進められる前に、誘電体層上に連続的に堆積され；
ｉ）樹脂が溶解され；
ｊ）接着層がエッチングされる。
相互接続のそれぞれの追加レベルに対し、ステップａからｊを通常繰り返す必要があるが、１つの別の方法は、ステップｊを実施せず、ステップｂから再開することから成る。
したがって、多数の技術的ステップが、１つまたは幾つかの有意な厚さを有する絶縁誘電体層が集積回路に堆積されるときに１つまたは幾つかの相互接続レベルを含むパッシブ電気構造体を得るのに必要である。
本発明の目的は、前述の方法と類似であるが、技術的ステップの数が非常に低減された製造方法を提供することである。
この目的のために、本発明の対象は、側面が１０μｍを超える高さを有し、電気構造体が、誘電体層の上面上に構造部材を、側面上に相互接続部材を同時に堆積することによる導電性材料の堆積によって形成される、前述のタイプの集積回路の製造方法である。
本発明による方法は、個別にまたは全ての技術的に可能な組合せによって取得される以下の１つまたは複数の特徴を含むことができる：
−その（ｔｈｅ）または各誘電体層は、ポリマー材料である；
−誘電体層の側面は、基板の上部表面に対してアンダーカットされるか、または基板の上部表面に垂直である；
−電気構造体を形成するステップは、以下のステップを連続的に含む：
−下部の底部層上、かつその（ｔｈｅ）または各誘電体層の上部表面上に、第１メタライゼーションコーティングを堆積させるステップ；
−その（ｔｈｅ）または各誘電体層の側面に、第２メタライゼーションコーティングを堆積させるステップ；および
−第１メタライゼーションコーティングおよび第２メタライゼーションコーティング上に同時に、電解成長によって電気構造体を堆積させるステップ；
−第２メタライゼーションコーティングの堆積は、誘電体層の側面の化学的処理によって実施される；
−電気構造体を形成するステップは、第１および第２メタライゼーションコーティングの堆積後に、電解堆積ステップの間に電気構造体で覆われることが意図される第１メタライゼーションコーティングの領域を露出された状態にする樹脂層の堆積と、電解堆積後の樹脂層の除去と、を含む；
−少なくとも１つの誘電体層が、側面によって区切られた相互接続貫通開口（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｔｈｒｏｕｇｈ−ａｐｅｒｔｕｒｅ）を備える；
−段階的な誘電体構造を規定する幾つかの重畳誘電体層は、下部表面上に形成され、各誘電体層は上部表面を有し、側面は、その上部表面と、下部誘電体層の上部表面または下部表面と、の間に延在し、側面の少なくとも１つは１０μｍを超える高さを有し、電気構造体は、各誘電体層の上部表面上に延在する構造部材と、各誘電体層の側面に沿って、この誘電体層の上部表面上に延在する構造部材から、下部の誘電体層の上部表面まで、または下部表面まで延在する相互接続部材と、を同時に堆積することによって形成される；
−各誘電体層の側面は、１０μｍより大きい高さを有する；
−各誘電体層は、ポリマー材料である；
−電気構造体は、電解堆積によって形成される。
−その（ｔｈｅ）または各誘電体層は、ポリマー材料である；
−誘電体層の側面は、基板の上部表面に対してアンダーカットされるか、または基板の上部表面に垂直である；
−電気構造体を形成するステップは、以下のステップを連続的に含む：
−下部の底部層上、かつその（ｔｈｅ）または各誘電体層の上部表面上に、第１メタライゼーションコーティングを堆積させるステップ；
−その（ｔｈｅ）または各誘電体層の側面に、第２メタライゼーションコーティングを堆積させるステップ；および
−第１メタライゼーションコーティングおよび第２メタライゼーションコーティング上に同時に、電解成長によって電気構造体を堆積させるステップ；
−第２メタライゼーションコーティングの堆積は、誘電体層の側面の化学的処理によって実施される；
−電気構造体を形成するステップは、第１および第２メタライゼーションコーティングの堆積後に、電解堆積ステップの間に電気構造体で覆われることが意図される第１メタライゼーションコーティングの領域を露出された状態にする樹脂層の堆積と、電解堆積後の樹脂層の除去と、を含む；
−少なくとも１つの誘電体層が、側面によって区切られた相互接続貫通開口（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｔｈｒｏｕｇｈ−ａｐｅｒｔｕｒｅ）を備える；
−段階的な誘電体構造を規定する幾つかの重畳誘電体層は、下部表面上に形成され、各誘電体層は上部表面を有し、側面は、その上部表面と、下部誘電体層の上部表面または下部表面と、の間に延在し、側面の少なくとも１つは１０μｍを超える高さを有し、電気構造体は、各誘電体層の上部表面上に延在する構造部材と、各誘電体層の側面に沿って、この誘電体層の上部表面上に延在する構造部材から、下部の誘電体層の上部表面まで、または下部表面まで延在する相互接続部材と、を同時に堆積することによって形成される；
−各誘電体層の側面は、１０μｍより大きい高さを有する；
−各誘電体層は、ポリマー材料である；
−電気構造体は、電解堆積によって形成される。
本発明とともに、金属化ホールがアクティブチップとの電気的接続のために作られる、厚いポリマー誘電体（例えば１４０μｍまで）の堆積に基づく＜＜ａｂｏｖｅ ＩＣ＞＞低温方法が適用される可能性がある。そのメタライゼーションは、電解成長によって、この誘電体の表面でなされる（３５μｍの厚さまで）。本方法の利点はとりわけ、ホスト基板によって被る機械的ストレスを制限するためのポリマーの構造化、並びに、金属化ホールを充填し、ポリマー表面で相互接続部とインダクタを作るための単一ステップでの金属の成長にある。確かに、この方法は、垂直であり有意な高さを有する誘電体側面にわたって伸張できる連続的金属ラインを単一のステップで製造することを可能にする。この同一の方法では、接続ラインは、単一の金属成長ステップにおいて、幾つかの厚い誘電体レベル上に集積され得る。最終的に、この方法は、幾つかの相互接続レベルを集積するために使用され得る。それぞれの場合、最終チップは機械的によりロバストであり、金属レベル間の多数の界面を除去することにより、その構造体の電気的性能は向上する。
本発明はまた、本発明の方法によって得られる集積回路に関する。
したがって、それは通常、上部表面を有する基板を含む集積回路に関し、少なくとも１つの誘電体層が基板の上部面の上部に形成され、上部表面上に延在し、誘電体層は、上部表面と、上部表面と下部表面との間に延在する側面と、を有し、電気構造体は１つの導電性材料で作られ、誘電体層の上部表面上に延在する構造部材と、構造部材から側面に沿って下部表面まで延在する相互接続部材と、を含み、側面は１０μｍを超える高さを有し、誘電体構造体は、誘電体層の上部表面および側面上に堆積される。
電気構造体は、下部表面およびとりわけカソードスパッタリングまたは熱蒸発による堆積から生じる第１メタライゼーションコーティングで覆われた誘電体層の上部表面上での堆積、とりわけ電解堆積から生じ、第２メタライゼーションコーティングで覆われた側面では、とりわけ側面の化学的処理から生じる。
本発明は、例示としてのみ提示され、添付の図面に関連してなされた以下の説明を読むことで、より良好に理解されよう。
本発明による方法は、基板上、とりわけこの基板のアクティブまたは導電性領域上部へのパッシブ電気構造体の集積を可能にする。この基板は例えば、半導体材料で作られる。これらのパッシブ電気構造体は特に、インダクタ、キャパシタ、レジスタ、アンテナまたは相互接続部品（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ）などのパッシブ電子部品である。このような相互接続部品はとりわけ、基板のアクティブまたは導電性領域の様々な領域間、基板の様々なアクティブまたは導電性領域間、または幾つかの積層された集積回路のアクティブまたは導電性領域間の電気的接続の確立を目的とする。それらはまた、個別の電子部品の電気的接続を可能にできる、つまりモノリシック回路に集積されていない相互接続部材を形成することができる。
以下の説明では、＜＜下部（ｌｏｗｅｒ）＞＞および＜＜上部（ｕｐｐｅｒ）＞＞との用語が基板に関して使用され、＜＜下部（ｌｏｗｅｒ）＞＞との用語は、基板に最も近い部材の位置を規定し、＜＜上部（ｕｐｐｅｒ）＞＞との用語は、基板から最も遠いこの部材の位置を規定する。
［第１実施形態］
図１から７は、本発明の第１実施形態によるモノリシック集積回路を製造する方法の連続的なステップを示す。
図１から７は、本発明の第１実施形態によるモノリシック集積回路を製造する方法の連続的なステップを示す。
本方法は、半導体材料で作られた基板５上で実施される。基板５は特にシリコンで作られる。代わりに、それはガラス基板または（例えばＰＥＴ、ポリアミドなどで作られた）フレキシブル基板である。別の代替実施形態によると、基板はエポキシ樹脂で作られ、またはポリクロロビフェニル（ＰＣＢ）から作られる。
それは、例えば２００μｍと１．５ｍｍの間に含まれる厚さを有するウエハとして現れる。基板５は、実質的に平面的な上部表面１２を含む。
例示された実施形態では、基板５は、その上に接続を作ることが望ましい少なくとも１つのアクティブまたは導電領域１０を含む。その領域１０はアクティブ領域、つまり、例えばダイオードまたはトランジスタなどのアクティブ電子部品が集積された基板の領域であるか、または単純に導電領域である。領域１０は特に、例えばトランジスタまたはダイオードなどのアクティブ電子部品の電極である。領域１０は、当業者に周知の任意の方法によって、前もって基板に集積された。
第１ステップにおいて、誘電体層１５が基板５の上部表面１２上に形成される。誘電体層１５は、底部表面２０、上部表面２５、および誘電体層１５を横切る相互接続開口３０を含む。相互接続開口３０は、誘電体層１５の２つの面する側面４０よって区切られている。それは領域１０に一致して位置され、領域１０に開口している。誘電体層１５の各側面４０は、基板５の上部表面１２と実質的に垂直である。これに関連して、誘電体層は電気的絶縁層である。
代替実施形態によると、各側面４０は、基板５の上部表面１２に対してアンダーカットされる。この場合、面する側面４０は、基板５から離れるについて互いに近づく。
代替実施形態によると、特に金属層である中間層が、基板５の上部表面１２と誘電体層１５との間に挿入される。この場合、誘電体層１５は、下部の底部層上に延在し、その各側面４０は、その上部表面２５と下部の底部層の上部表面との間に延在する。
誘電体層１５は、有意な厚さを有する層の形成を可能にできるポリマー材料で作られる。ポリマー材料は特に、１０μｍを超える、とりわけ２５μｍを超える、特に８０μｍを超える、特に（ｅｖｅｎ ｍｏｓｔ ｐａｒｔｉｃｕｌａｒｌｙ）１００μｍを超える厚さを有する。例示の実施形態では、ポリマー材料の誘電率は２．８５である。使用されるポリマー材料は、日射の効果下で硬化することができ、重合されていないポリマー材料を選択的に除去できる現像液が存在する。ポリマー材料は有利には、Ｓｕ−８樹脂、またはＫａｐｔｏｎ（登録商標）、Ｄｕｒｉｍｉｄｅ（登録商標）あるいはＩｎｔｅｒｖｉａ（登録商標）などのポリイミドである。
誘電体層１５を形成するために、誘電体ポリマー材料が、誘電体ポリマー材料のフルプレート層（ａ ｆｕｌｌ ｐｌａｔｅ ｌａｙｅｒ）を得るために、基板５の上部表面１２上にコーティングされる。フルプレート層は、基板５の上部表面１２を完全に覆う層を意味する。こうして得られたフルプレート層はそして、所望の構造を有する誘電体層１５を得るために、フォトリソグラフィによって所定の領域にある誘電体材料を選択的に除去することによって構造化される。図１から８に示された実施形態では、構造化は、開口３０を備えた誘電体層１５を形成するため（図１）に、フォトグラフィによってフルプレート層に開口３０を開ける段階から成る。
誘電体層１５は、その底部表面２０とその上部表面２５との間にある有意な厚さを有し、とりわけ１０μｍを超える、特に２５μｍを超える、特に（ｅｖｅｎ ｍｏｓｔ ｐａｒｔｉｃｕｌａｒｌｙ）８０μｍを超える、特に１００μｍ（ｅｖｅｎ ｍｏｓｔ ｐａｒｔｉｃｕｌａｒｌｙ）を超える厚さを有する。図１から８に示された実施形態では、誘電体層１５は略７０μｍの厚さを有する。
そして、誘電体層１５の上部表面２５に延在する構造部材７５と、構造部材７５から相互接続開口３０を介して第１誘電体層１５の側面４０に沿って基板５の上部表面１２まで延在する相互接続部材８０と、を含む、１つの材料で作られた電気構造体７０が形成される。相互接続部材８０はしたがって、側面４０の全高さにわたって延在する。それは、構造部材７５を領域１０に電気的に接続する。
中間層が基板５の上部表面１２と誘電体層１５との間に挿入される場合（図示せず）、相互接続部材８０は、構造部材７５から側面４０に沿って下部の底部層の上部表面まで広がる。それはそして、構造部材７５を、例えば電気的相互接続層である下部の層に電気的に接続する。
電気構造体７０を形成するステップは、以下の段階を連続的に含む：
−第１メタライゼーションコーティング９０の堆積段階（図２）
−第２メタライゼーションコーティング９５の堆積段階であって、第１および第２メタライゼーションコーティング９０、９５はともに、導電性連続的電解成長９６に対する連続的導電性ベースを形成する、段階（図３）
−樹脂層１００の堆積段階（図４）
−電気構造体７０の電解成長による堆積段階（図５）
−樹脂層１００の除去段階（図６）
−電気構造体７０で覆われていない領域における第１メタライゼーションコーティング９０のエッチング段階（図７）。
−第１メタライゼーションコーティング９０の堆積段階（図２）
−第２メタライゼーションコーティング９５の堆積段階であって、第１および第２メタライゼーションコーティング９０、９５はともに、導電性連続的電解成長９６に対する連続的導電性ベースを形成する、段階（図３）
−樹脂層１００の堆積段階（図４）
−電気構造体７０の電解成長による堆積段階（図５）
−樹脂層１００の除去段階（図６）
−電気構造体７０で覆われていない領域における第１メタライゼーションコーティング９０のエッチング段階（図７）。
したがって、電気構造体７０を形成するために、第１メタライゼーションコーティング９０は露出された上部表面、つまり特に、誘電体層１５の上部表面２５および相互接続開口３０を介して基板５の上部表面１２上に堆積される。第１メタライゼーションコーティング９０は、基板５の上部表面１２を覆う第１部分１０２と、誘電体層１５の上部表面２５に延在する第２部分１０５と、を含む。
それは、金属材料、特に、接着層を形成し電解成長によって電気構造体７０を形成する材料の接着を促進できる導電性材料で作られる。第１メタライゼーションコーティング９０は特に、２層の連続的堆積によって作られる。第１層は、例えばチタン、クロムまたはチタン／タングステン合金などで作られた接着ベースである。代わりに、接着ベースは、タンタルまたはタングステンで作られる。第２層は、例えば金、銅またはニッケルで作られた電解堆積物を成長させるためのベースである。
第１メタライゼーションコーティング９０は、０．２５μｍ程度の厚さを有する薄層である。
第１メタライゼーションコーティング９０は、当業者に既知の金属材料を堆積するための従来の方法、特に陰極スパッタリングまたは熱蒸発で堆積される。このような堆積の間、露出された上部表面には容易に、第１コーティング９０を形成する金属材料が到達し、これらの表面は故に連続的に覆われる。一方、誘電体層１５の有意な厚さおよび側面４０の形状（ｇｅｏｍｅｔｒｙ）により、金属コーティングを堆積する従来の方法では、金属材料での側面４０の適切な被覆ができない。
連続的電解成長９６に対するベースを形成するために、第２メタライゼーションコーティング９５が、各相互接続開口３０の側面４０上に堆積される（図３）。第２メタライゼーションコーティング９５は故に、第１メタライゼーションコーティング９０の第１部分１０２と第２部分１０５との間に電気接続を形成する。
上部表面１２に垂直であるか、またはアンダーカットである側面４０のトポロジーを考慮すると、第２メタライゼーションコーティング９５は、側面４０の化学処理、または＜＜化学蒸着によるメタライゼーション＞＞によって堆積される。誘電体層１５の側面４０のこの化学処理は特に、
−化学処理の以下のステップの間に場合によっては不利となり得る残留物から側面４０をきれいにするためのそれらの洗浄から成る、側面４０の準備段階；
−こうして準備された側面４０への、メタライゼーションコーティング９５を形成する金属（パラジウム）のイオンの接着を促進し、第２メタライゼーションコーティング９５を形成するためにこれらの金属イオンの触媒を可能にし、故に側面４０を導電性にする開始剤の堆積段階
を含む。
−化学処理の以下のステップの間に場合によっては不利となり得る残留物から側面４０をきれいにするためのそれらの洗浄から成る、側面４０の準備段階；
−こうして準備された側面４０への、メタライゼーションコーティング９５を形成する金属（パラジウム）のイオンの接着を促進し、第２メタライゼーションコーティング９５を形成するためにこれらの金属イオンの触媒を可能にし、故に側面４０を導電性にする開始剤の堆積段階
を含む。
これらの段階のそれぞれは、適切な溶液を含む槽への浸漬によって達成される。
第２メタライゼーションコーティング９５は例えば、最適化されたクックソンエレクトロニクス（Ｃｏｏｋｓｏｎ Ｅｌｅｃｔｒｏｎｉｃｓ）からのＥｎｖｉｓｉｏｎ（登録商標）方法を用いて形成される。
第２メタライゼーションコーティング９５は、第１メタライゼーションコーティング９０の材料と類似の性質を有する材料で作られる。
樹脂層１００はそして、電気構造体７０との接触、および電気構造体７０との接触を意図する第１メタライゼーションコーティング９０の領域を露出した状態に残すこと、を意図しないこのコーティング９０の領域を覆うために、第１メタライゼーションコーティング９０上に堆積される（図４）。モールドがしたがって、電気構造体７０を堆積するために形成され、電解堆積ステップの間の導電性材料の広がりを制限でき、導電性材料は樹脂層１００で覆われた第１メタライゼーションコーティング９０の領域上に堆積され得ない。
したがって、第１実施形態では、樹脂層１００が第１メタライゼーションコーティング９０の第２部分１０５の領域、つまり第１誘電体層１５と一致する第１メタライゼーションコーティング９０の領域を覆う。
所望の構造を有する樹脂層１００が、当業者に周知の任意の適切な方法、特にフォトリソフラフィによって得られる。樹脂層１００は有意な厚さ、特に１０μｍと２００μｍとの間に含まれる厚さを有する。例示の実施例では、それは９０μｍに略等しい厚さを有する。
樹脂層１００を形成する樹脂は特に、１０に対して１の解像度（ａ ｒｅｓｏｌｕｔｉｏｎ ｏｆ １ ｆｏｒ １０）を有する、つまり１００μｍに略等しい厚さを有する樹脂層からフォトリソフラフィによって得られ得るトレンチの最小幅が１０μｍである、ネガティブ型の感光性樹脂である。それはしたがって、１００μｍの樹脂厚に対して１０μｍより大きいか、または等しい幅を有するパターンを形成することができる。
電気構造体７０はそして、電解堆積方法での同時の堆積によって形成されるが（図５）、連続的電解成長ベース９６の領域における導電性材料は樹脂層１００で覆われない。その連続性により、電解成長ベース９６はその表面全体にわたる電解電流を伝導することができ、したがって、導電性材料の電解成長の間の誘電体層１５の上部表面２５上および側面４０上への、相互接続開口３０によって区切られた基板５の上部表面１２の領域における導電性材料の同時堆積によって、１つの相互接続部材８０および構造部材７５の同時形成を可能にする。
したがって、図１から８に示された実施形態において、導電性材料は、第１構造部材７５および相互接続部材８０を同時に形成するために、誘電体層１５の上部表面２５上および側面４０上に、相互接続開口３０を介して基板５の上部表面１２にわたって同時に堆積される。
１つの材料で作られた電気構造体７０は故に、単一の電解成長ステップで形成される。
電気構造体７０は導電性材料で作られ、電解によって堆積されることができる。それは有利には、銅で作られる。代わりにそれは、金または電解堆積が可能な金属合金で作られる。構造部材７５は例えば、電子部品の全部または一部、とりわけインダクタなどのパッシブ電子部品を形成する。それはまた、領域１０の様々な領域と接続することを意図する相互接続ラインを形成することができる。
構造部材７５の厚さは、その電子機能によって決まる。それはまた、回路の用途によって決まる。例として、構造部材は、低レベルまたは低ノイズ増幅回路の構造部材に必要であるよりも大きな厚さのパワー増幅回路が備えられる。目安として、構造部材７５の厚さは例えば、５μｍと１５０μｍとの間に含まれる。より具体的には、構造部材７５の厚さは例えば、５μｍと２００μｍとの間に含まれる。
電気構造体７０を形成した後、樹脂層１００は、例えば樹脂層１００を選択的に溶解できる槽に図５で示されたアセンブリを浸すことによって溶解される（図６）。
最終的に、連続的電解成長ベース９６は、電気構造体７０で覆われていない領域、つまり樹脂層１００で以前覆われていた領域においてエッチングされる（図７）。このエッチングは、任意の適切なエッチング方法、とりわけ化学エッチングによって実施される。
図７に示され、構造部材７５によって形成された１つの相互接続レベルを含むモノリシック集積回路１２６が故に得られる。
図８は、第１実施形態による方法によって得られたモノリシック集積回路１２６の一部分を示す、より具体的には領域１０の上部に形成された１つの材料で作られた電気構造体７０を示す写真である。
オプションとして、その形成の間に、基板５の上部表面１２の限定された領域のみを覆うために、誘電体層１５が構造化される。基板５の上部表面１２または下部の層の限定された領域のみに延在する誘電体層１５の形成は、有利である。確かに、誘電体材料は重合の間に後退する（ｒｅｔｒａｃｔ）傾向があり、それは、その小さな厚さにより非常に壊れやすい基板５に有意な機械的ストレスをもたらす。より限定して延在された誘電体層１５の適用は、基板５に与える機械的ストレスを減少させる。
このような構造化は、例えば相互接続開口３０の作製をもたらすフォトリソグラフィの間に、フォトリソグラフィによって達成される。
［第２実施形態］
図９は、第２実施形態による方法によって得られるモノリシック集積回路の断面図を示す。得られる集積回路は、第１実施形態による方法で得られるものと、誘電体層１５が任意の相互接続開口３０を有しないという点で異なる。この実施形態では、誘電体層１５が側面４０を有するリブを規定する。それは、その側面４０の下部で垂直である領域１０の２つの領域を露出した状態にする間、アクティブまたは導電性領域１０上に延在する。各側面４０は、１０μｍを超える、特に５０μｍを超える高さを有する。例示の実施例では、この高さは８０μｍに略等しい。
図９は、第２実施形態による方法によって得られるモノリシック集積回路の断面図を示す。得られる集積回路は、第１実施形態による方法で得られるものと、誘電体層１５が任意の相互接続開口３０を有しないという点で異なる。この実施形態では、誘電体層１５が側面４０を有するリブを規定する。それは、その側面４０の下部で垂直である領域１０の２つの領域を露出した状態にする間、アクティブまたは導電性領域１０上に延在する。各側面４０は、１０μｍを超える、特に５０μｍを超える高さを有する。例示の実施例では、この高さは８０μｍに略等しい。
１つの材料で作られた電気構造体７０を形成するステップは、
−基板５の上部表面における第１部分１０２および第１誘電体層１５の上部表面２５における第２部分１０５を形成するために、基板５の露出された上部表面および誘電体層１５上に第１メタライゼーションコーティング９０を堆積する段階；
−連続的電解成長ベース９６を形成するために、誘電体層１５の側面４０上に第２メタライゼーションコーティング９５を堆積する段階；
−電気構造体７０で覆われることを意図しない第１メタライゼーションコーティング９０の第１部分１０２の領域に、樹脂層１００を堆積する段階；
−電気構造体７０を電解堆積する段階；
−樹脂層１００を除去する段階；および
−電気構造体７０で覆われない領域において、第１メタライゼーションコーティング９０をエッチングする段階；
を含む。
−基板５の上部表面における第１部分１０２および第１誘電体層１５の上部表面２５における第２部分１０５を形成するために、基板５の露出された上部表面および誘電体層１５上に第１メタライゼーションコーティング９０を堆積する段階；
−連続的電解成長ベース９６を形成するために、誘電体層１５の側面４０上に第２メタライゼーションコーティング９５を堆積する段階；
−電気構造体７０で覆われることを意図しない第１メタライゼーションコーティング９０の第１部分１０２の領域に、樹脂層１００を堆積する段階；
−電気構造体７０を電解堆積する段階；
−樹脂層１００を除去する段階；および
−電気構造体７０で覆われない領域において、第１メタライゼーションコーティング９０をエッチングする段階；
を含む。
電解堆積ステップの間、誘電体層１５上に延在する構造部材７５、側面４０に沿って構造部材７５から基板５の上部表面１２までそれぞれ延在する２つの相互接続部材８０を含む、１つの材料で作られた電気構造体７０が得られる。それはさらに、各相互接続部材８０に対して、対応する相互接続部材８０から領域１０の両方の露出された領域と一致する基板５の上部表面１２に延在する構造部材７６を含む。構造部材７５、相互接続部材８０、および構造部材７６は、電解堆積によって同時に形成される。構造部材７５および７６は例えば、５と２００μｍの間に含まれる厚さを有する。
［第３実施形態］
図１０から１９は、第３実施形態による方法によって得られるモノリシック集積回路１２５を示す。この方法は、幾つかのレベルを有する電気構造体が形成される点で、第１実施形態による方法とは異なる。これを行うために、この実施形態において第１誘電体層として記載される誘電体層１５の上に置かれた第２誘電体層４５が形成される（図１１）。
図１０から１９は、第３実施形態による方法によって得られるモノリシック集積回路１２５を示す。この方法は、幾つかのレベルを有する電気構造体が形成される点で、第１実施形態による方法とは異なる。これを行うために、この実施形態において第１誘電体層として記載される誘電体層１５の上に置かれた第２誘電体層４５が形成される（図１１）。
第２誘電体層４５は、第１誘電体層１５の形成ステップの直後に形成される（図１０）。第２誘電体層４５は、第１誘電体層１５を部分的にのみ覆う。したがって、第２誘電体層４５は、第１誘電体層１５の露出された領域を残す。第２誘電体層４５の特定構造は、周知の方法で、フォトリソグラフィによって得られる。
両層１５、４５はともに、誘電体構造体を形成する。第１誘電体層は、第１誘電体層１５の２つの面する側面４０によってそれぞれ区切られた２つの相互接続開口３０を含む。各相互接続開口３０は、アクティブまたは導電性領域１０と一致して位置され、アクティブまたは導電性領域１０に開口する。第２誘電体層４５は、相互接続開口３０の間に配置される。第１および第２誘電体層１５、４５によって形成される誘電体構造体は、段を有する。
第２誘電体４５は、底部表面５０と、上部表面５５と、上部表面５５および下部の誘電体層、つまり第１誘電体層１５の上部表面の間に延在する少なくとも１つの側面６０と、を含む。各側面６０は、１０μｍを超える、特に２５μｍを超える高さを有する。
この実施形態では、各側面６０は、５０μｍに略等しい高さを有し、第１誘電体層４５の各側面４０は、３０μｍに略等しい高さを有する。誘電体構造体はこうして、あらゆる点で１０μｍを超える高さを有し、第１および第２誘電体層１５、４５が重なる領域では、８０μｍに略等しい高さを有する。
例示の実施形態では、各側面６０は、第２誘電体層４５の上部表面５５および基板５の上部表面１２に対して、実質的に垂直である。代替形態によると、各側面６０は、基板５の上部表面１２に対して鋭角を形成する。
第２誘電体層４５は、第１誘電体層１５の材料と同一の性質を有するポリマー材料、例えば同一の材料で形成される。それは有利には、Ｓｕ−８ポリマーで作られる。
電気構造体７０を形成するステップは、
−相互接続開口３０を介する基板５の上部表面１２上の第１部分１０２、第１誘電体層１５の露出された上部表面２５上の第２部分１０５、および第２誘電体層４５の上部表面５５上の第３部分１１０を形成するために、基板５、第１誘電体層１５および第２誘電体層４５の露出された上部表面に第１メタライゼーションコーティング９０を堆積する段階（図１２）；
−連続的電解成長ベース９６を形成するために、第１誘電体層１５の側面４０および第２誘電体層４５の側面６０上に、第２メタライゼーションコーティング９５を堆積する段階（図１３）；
−電気構造体７０に覆われることを意図しない第１メタライゼーションコーティング９０の第２部分１０５の領域上に、樹脂層１００を堆積する段階（図１４）；
−電気構造体７０を電解堆積する段階（図１５）；
−樹脂層１００を除去する段階（図１６）；および
−電気構造体７０で覆われない領域において、第１メタライゼーションコーティング９０をエッチングする段階（図１７）；
を含む。
−相互接続開口３０を介する基板５の上部表面１２上の第１部分１０２、第１誘電体層１５の露出された上部表面２５上の第２部分１０５、および第２誘電体層４５の上部表面５５上の第３部分１１０を形成するために、基板５、第１誘電体層１５および第２誘電体層４５の露出された上部表面に第１メタライゼーションコーティング９０を堆積する段階（図１２）；
−連続的電解成長ベース９６を形成するために、第１誘電体層１５の側面４０および第２誘電体層４５の側面６０上に、第２メタライゼーションコーティング９５を堆積する段階（図１３）；
−電気構造体７０に覆われることを意図しない第１メタライゼーションコーティング９０の第２部分１０５の領域上に、樹脂層１００を堆積する段階（図１４）；
−電気構造体７０を電解堆積する段階（図１５）；
−樹脂層１００を除去する段階（図１６）；および
−電気構造体７０で覆われない領域において、第１メタライゼーションコーティング９０をエッチングする段階（図１７）；
を含む。
１つの材料で作られた電気構造体７０を形成するステップのこれらのサブステップは、第１実施形態に関して記載されたものと類似である。
電解堆積ステップの最後に、以下を含む１つの材料で作られる電気構造体７０が得られる（図１５）：
−第２誘電体層４５の両側において、第１誘電体層１５上に延在する２つの第１構造部材７５；
−第１相互接続部材８０と記載され、それぞれ相互接続開口３０の１つを介して第１の各構造部材７５から基板５の上部表面１２まで延在する、２つの相互接続部材８０；
−第２誘電体層４５上に延在する第２構造部材８５；および
−それぞれ第２誘電体層４５の側面６０に沿って第２構造部材８５から、この場合は第１誘電体層の上部表面２５である下部の誘電体層の上部表面まで延在する、２つの第２相互接続部材８７。
−第２誘電体層４５の両側において、第１誘電体層１５上に延在する２つの第１構造部材７５；
−第１相互接続部材８０と記載され、それぞれ相互接続開口３０の１つを介して第１の各構造部材７５から基板５の上部表面１２まで延在する、２つの相互接続部材８０；
−第２誘電体層４５上に延在する第２構造部材８５；および
−それぞれ第２誘電体層４５の側面６０に沿って第２構造部材８５から、この場合は第１誘電体層の上部表面２５である下部の誘電体層の上部表面まで延在する、２つの第２相互接続部材８７。
第２相互接続部材８７は、側面６０を覆う。それらは、第１および第２構造部材７５、８５をともに電気的に接続する。
エッチングステップ（図１７）の最後に、例えば半導体材料で作られる少なくとも１つの基板５、並びに誘電体層の上部表面によってそれぞれ規定され、第１および第２構造部材７５、８５によってそれぞれ形成される少なくとも２つの電気的相互接続レベルを含むモノリシック集積回路１２５が形成される。相互接続レベルは、相互接続部材８７を介してともに電気的に接続される。第１および第２構造部材７５、８５は例えば、例えばインダクタなどの電子部品、とりわけパッシブ電子部品の全部または一部を形成する。それらはまた、様々なアクティブまたは導電性領域１０、あるいは同一のアクティブまたは導電性領域１０の異なる領域をともに接続することを意図する相互接続ラインを形成する。構造部材７５、８５のそれぞれの厚さは、その電子機能に応じて変化する。第１および第２構造部材７５、８５は例えば、５と２００μｍとの間に含まれる厚さを有する。
図１８は、集積回路１２５、基板５のアクティブ領域１０上に２つの相互接続レベルを形成する１つの材料で作られ、アクティブ領域１０と接続する２つの第１相互接続部材８０を含む電気構造体７０の一部分の断面写真である。
図１９は、本発明による方法で得られる集積回路１２５を示す写真であり、電気構造体７０はインダクタ１２７を形成する。
［代替実施形態］
代替実施形態によると、２つ以上の誘電体層が重ねられる。この場合、製造方法は、第２誘電体層４５の形成段階の後および第１メタライゼーションコーティング９０の堆積段階の前に、それぞれが下部の誘電体層上に形成される追加の誘電体層を形成する中間ステップを含む。それぞれの追加の誘電体層は、上部表面と、底部表面と、その上部表面と下部の誘電体層の上部表面との間に延在する側面と、を含む。一実施形態によると、各誘電体層は、１０μｍを超える高さを有する側面を有する。
代替実施形態によると、２つ以上の誘電体層が重ねられる。この場合、製造方法は、第２誘電体層４５の形成段階の後および第１メタライゼーションコーティング９０の堆積段階の前に、それぞれが下部の誘電体層上に形成される追加の誘電体層を形成する中間ステップを含む。それぞれの追加の誘電体層は、上部表面と、底部表面と、その上部表面と下部の誘電体層の上部表面との間に延在する側面と、を含む。一実施形態によると、各誘電体層は、１０μｍを超える高さを有する側面を有する。
この場合、第１メタライゼーションコーティング９０がそれぞれの追加の誘電体層の自由上部表面上にさらに堆積され、第２メタライゼーションコーティング９５がそれぞれの追加の誘電体層の側面上にさらに堆積される。
それぞれの追加の誘電体層の上部表面は、相互接続レベルを規定し、電気構造体は、これらの各相互接続レベル上の構造部材、並びにこれらの構造部材に対して、この構造部材を底部の構造部材に接続するために、対応する構造部材から下部の誘電体層の上部表面まで延在する相互接続部材を含む。
単一の電解成長ステップで形成された１つの材料で作られる電気構造体７０はさらに、第１および第２相互接続部材８０、８７と、第１および第２構造部材７５、８５と、を含み、少なくとも１つの追加の構造部材は、追加の誘電体層の１つ、特に上部の誘電体層、つまり最後に適用された誘電体層上に延在する。それはさらに、追加の誘電体層の側面に沿って追加の構造部材から下部の誘電体層の上部表面まで延在する、少なくとも１つの追加の相互接続部材を含む。有利に、電気構造体７０は、それぞれの追加の誘電体層上に延在する。この場合、形成される１つの材料で作られた電気構造体７０は、誘電体層と同数の相互接続レベルを含む。
本発明による第１、第２および第３実施形態による、本方法の別の代替実施形態によると、特に金属である１つまたは幾つかの中間層が、基板５の上部表面１２と第１誘電体層１５との間に挿入される。このまたはこれらの中間層は例えば相互接続層を形成し、相互接続部材８０を介してそれに電気構造体７０が接続される。この場合、第１誘電体層１５が延在する底部表面は、第１誘電体層１５の直ぐ下に位置する中間層の上部表面である。
別の代替形態によると、本発明による方法によって製造された集積回路は、少なくとも２つの集積された副回路のスタックであり、１つの材料で作られる電気構造体７０はとりわけ、スタック内でともに接続される副回路を可能にする。
［本発明の利点］
本発明による方法は、低減された技術的ステップの数を有し、誘電性絶縁材料の厚層で作られ、非常に良好な電気的特性を有するパッシブ構造を集積するモノリシック回路、特に、低損失および良好な品質係数を有するインダクタを得る可能性を提供する。これらの良好な電気的特性は特に、基板の遮電壁を製造する金属平面上で実施可能な厚い電気的絶縁層の使用により生じる。
本発明による方法は、低減された技術的ステップの数を有し、誘電性絶縁材料の厚層で作られ、非常に良好な電気的特性を有するパッシブ構造を集積するモノリシック回路、特に、低損失および良好な品質係数を有するインダクタを得る可能性を提供する。これらの良好な電気的特性は特に、基板の遮電壁を製造する金属平面上で実施可能な厚い電気的絶縁層の使用により生じる。
従来の方法と比較したステップ数の顕著な低減はとりわけ、それが、横切って段階状にされる誘電体層が大きな厚みを有するときでさえも単一の電解による堆積ステップで幾つかのレベルに延在する電気構造体の形成を可能にする、という事実から生じる。したがって、この方法は、接着層の堆積および各相互接続レベルに対して実施される樹脂の堆積を必要としない。さらに、誘電体層が電気構造体の堆積段階の前に形成されるため、この層のコーティングの間に障害物がなく、故に追加の研磨操作を実施する必要なく、実質的に平坦な上部表面を直接得ることができる。
この技術の使用はしたがって、製造収率の増加およびコストの顕著な低減をもたらす。
１つまたは幾つかの相互接続レベルを含み、厚い誘電体層を横切って延びる電気構造体の単一ステップでの堆積は、誘電体層の側面上に第２メタライゼーションコーティングを製造することによって可能になるが、それは、幾つかのレベルにわたって連続的電解成長ベースを得ることを可能にする。したがって、この相互接続レベルの電解堆積を進める前に、作られる各相互接続レベルに対する接着層および樹脂層を堆積する必要性はもはやない。その製造方法は故に、単純化される。本発明による方法は、直線状の側面を有する誘電体樹脂が使用される、つまりそれらの構造化の上に誘電体層の上部表面と垂直の側面を形成する場合に特に有益である。
形成された電気構造体７０は、１つの材料で作られた構造体であり、つまり単一の電解成長ステップから生じる。結果として、それはその異なる部分の間に、それを弱めその電気的特性に影響を与えることがあるジョイントを全く含まない。特にそれは、もっぱら銅で形成され、異なる導電性材料で作られた挿入物を全く含まない。したがって、その機械的強度は向上する。
基板の表面における金属遮蔽面上に任意に堆積された大きな厚さの絶縁誘電体層を用いることによって、この方法によって集積されたパッシブ構造体は、基板の低抵抗率に対して全くまたはあまり敏感ではなく、それらの電気的性能は向上する。
本発明による方法とともに、したがって、パッシブ構造体、特に非常に低損失を有する相互接続部およびインダクタを形成する電気構造体を含む、集積回路を製造することが可能になる。それは、高出力収率、故に低減された消費量を有するＲＦおよびマイクロ波電力増幅器を設計し製造する可能性を与える。それはまた、集積回路上に直接アンテナを実装することを可能にし得る。
高解像度樹脂の使用は、高い樹脂層厚を有し、小さな幅を有するパターンを得る可能性を与え、その方法の応用分野を広げ、一方で、構成部品の設計に関して大きな自由度を提供する。
最終的に、絶縁誘電体層の構造化は、機械的観点からロバストであるパッシブ電気構造体を得る可能性を与え、それは特に低損失をともなう良好な電気的性能を有する。
この技術の使用は、半導体基板に制限されず、それは、ガラス、フレキシブル基板（ＰＥＴ、ポリイミド）などの他のタイプの基板に適用され得る。
本発明はまた、本発明の方法によって得られる集積回路に関する。
第１、第２および第３実施形態並びに代替実施形態では、側面４０および／または６０は例えば、１０μｍと５００μｍとの間に含まれる厚さを有する。
図２０および２１は、代替実施形態による方法によって得られる回路を示す。第１および第２実施形態の構成要素と類似の構成要素の参照符号は維持される。
図２０に示される回路は、電気構造体７０が誘電体層上に形成されない点で、第１および第２実施形態による回路とは異なる。この代替実施形態によると、機械加工された基板５が第１ステップで提供される。基板５は例えば、シリコン基板である。それは、互いに実質的に平行である第１表面１２および第２表面２５を有するために、機械加工される。第１および第２表面１２、２５は、表面１２、２５に垂直な方向に沿って、互いに相隔たる。側面４０は、第１表面１２と第２表面２５との間に延在する。示された実施形態では、側面４０は、第１表面１２と実質的に垂直である。
示された例では、基板５は、互いに実質的に平行であり、同一表面、例えば第１表面１２からそれぞれ上方に延在する側面４０を含む。これらの側面４０は、平行な側面４０の間に位置された第２表面１２の部分、基板５におけるウェル１５０で区切られる。
図２０で示された例では、基板５はさらに、第１および第２表面１２、２５に実質的に平行な追加の表面５５を含む。追加の表面５５は、この表面と垂直な方向に沿って、第２表面２５から相隔たる。側面６０は、追加の表面５５と第２表面２５との間に延在する。
実施形態によると、側面４０および／または６０は、１０μｍと５００μｍとの間に含まれる厚さを有する。
機械加工された基板５上に回路を製造する方法は、第１および第２実施形態に関連して記載された方法に類似しているが、誘電体層を形成する任意のステップを含まない。第１メタライゼーションコーティングは、第１および第２表面１２、２５上、場合によっては基板５の追加表面５５上に直接形成され、第２メタライゼーションコーティングは、連続的電解成長ベース９６を形成するために、基板５の側面４０、６０を覆って形成される。
この方法の最後に、１つの材料で作られた、つまり電解による単一の堆積ステップで形成された電気構造体７０を含む回路が得られる。１つの材料で作られたこの電気構造体７０は、基板５の第１表面１２、第２表面２５、および追加表面５５上にそれぞれ延在する構造部材１５２、１５４、１５６と、構造部材１５２、１５４および１５６の間の側面４０、６０に沿って延在する相互接続部材１６０と、を含む。
このような回路はとりわけ、マイクロ流体用途に用いられる。
図２１に示される回路は、電気構造体７０が誘電体層上に形成されない点で、第１および第２実施形態による回路とは異なる。この代替実施形態によると、基板５は第１ステップで提供され、基板５の上部表面１２上に例えば接着によって付加されたチップ１６０を含む。チップ１６０は、上部表面２５と、基板５の上部表面２５と上部表面１２との間に延在する側面４０とを有する。チップ１６０はその上部表面２５上に、接続パッド１６５を含む。
オプションとして、中間層がチップと基板５との間に挿入される。この場合、側面４０がチップ１６０の上部表面２５と下部層の上部表面との間に延在する。
示された実施形態では、側面４０は、基板５の上部表面１２と実質的に垂直である。
実施形態によると、側面４０は、１０μｍと５００μｍとの間に含まれる厚さを有する。
チップ１６０が備わった基板５上に回路を製造する方法は、第１および第２実施形態に関連して記載された方法に類似しているが、誘電体層を形成するステップを含まない。第１メタライゼーションコーティング９０は、基板５の上部表面１２（場合によっては下部層の上部表面）上、およびチップ１６０の上部表面２５上に形成される。第２メタライゼーションコーティング９５は、第１メタライゼーションコーティング９０で連続的電解成長ベース９６を形成するために、少なくとも１つの側面４０上に形成される。
本方法の最後に形成される、１つの材料で作られたこの電気構造体７０は、基板５の上部表面１２上に延在する少なくとも１つの第１構造部材１７０と、チップ１６０の上部表面２５上に延在する第２構造部材１７２と、を含む。それはさらに、第１構造部材１７０と第２構造部材１７２との間に延在する相互接続部材１７４を、それらを互いに電気的に接続するために含む。
このような回路は例えば、基板５上に付加された幾つかのチップ１６０をともに電気的に接続する可能性を与える。
より一般的には、本発明は、以下のステップ：
−互いに実質的に平行である第１表面および第２表面と、第１表面と第２表面との間に延在する側面と、を含むアセンブリを提供する段階；
−第２表面上に延在する構造部材と、構造部材から側面に沿って第１表面まで延在する相互接続部材と、を含む、１つの導電性材料で作られた電気構造体を形成する段階；
を含むタイプの回路の製造方法に関し、
ここで、側面は１０μｍを超える高さを有し、電気構造体は導電性材料を堆積することによって形成され、一方で、誘電体層の第２表面上の構造部材と側面上の相互接続部材とが同時に堆積される。
−互いに実質的に平行である第１表面および第２表面と、第１表面と第２表面との間に延在する側面と、を含むアセンブリを提供する段階；
−第２表面上に延在する構造部材と、構造部材から側面に沿って第１表面まで延在する相互接続部材と、を含む、１つの導電性材料で作られた電気構造体を形成する段階；
を含むタイプの回路の製造方法に関し、
ここで、側面は１０μｍを超える高さを有し、電気構造体は導電性材料を堆積することによって形成され、一方で、誘電体層の第２表面上の構造部材と側面上の相互接続部材とが同時に堆積される。
第１および第２表面は、第１および第２表面に垂直な方向に沿って相隔たる。
代替実施形態によると、アセンブリはさらに、第１および第２表面に実質的に平行な少なくとも１つの追加表面と、第１表面と第２表面との間に延在する側面と、第２表面と追加表面との間に延在する側面と、を含み、少なくとも１つの側面は１０μｍを超える高さを有し、電気構造体は、第２表面上に延在する構造部材と、追加表面上に延在する構造部材と、側面に沿って第３表面および／または第２表面上に延在する構造部材からそれぞれ第２表面または第１表面まで延在する相互接続部材と、を同時に堆積することによって形成される。
５ 基板
１０ アクティブまたは導電領域
１５、４５ 誘電体層
３０ 相互接続開口
４０ 側面
７０ 電気構造体
７５、８５、１５２、１５４、１５６、１７０、１７２ 構造部材
８０、８７、１７４ 相互接続部材
９０ 第１メタライゼーションコーティング
９５ 第２メタライゼーションコーティング
１００ 樹脂層
１０２ 第１部分
１０５ 第２部分
１１０ 第３部分
１６０ チップ
１６５ 接続パッド
１０ アクティブまたは導電領域
１５、４５ 誘電体層
３０ 相互接続開口
４０ 側面
７０ 電気構造体
７５、８５、１５２、１５４、１５６、１７０、１７２ 構造部材
８０、８７、１７４ 相互接続部材
９０ 第１メタライゼーションコーティング
９５ 第２メタライゼーションコーティング
１００ 樹脂層
１０２ 第１部分
１０５ 第２部分
１１０ 第３部分
１６０ チップ
１６５ 接続パッド
Claims (20)
- −互いに実質的に平行である第１表面（１２）および第２表面（２５）と、前記第１表面（１２）と前記第２表面（２５）との間に延在する側面（４０）と、を含むアセンブリを提供するステップと、
−前記第２表面（２５）上に延在する構造部材（７５）と、前記構造部材（７５）から前記側面（４０）に沿って前記第１表面（１２）まで延在する相互接続部材（８０）と、を含む、１つの導電性材料で作られた電気構造体（７０）を形成するステップと、
を含むタイプの、回路の製造方法であって、
前記側面（４０）は１０μｍを超える高さを有し、前記電気構造体（７０）は、導電性材料を堆積することによって、前記第２表面（２５）上の前記構造部材（７５）と前記側面（４０）上の前記相互接続部材（８０）とを同時に堆積することによって形成される、回路の製造方法。 - 前記側面（４０）は、前記第１表面（１２）に対してアンダーカットされるか、または前記第１表面（１２）と垂直である、請求項１に記載の方法。
- 前記電気構造体（７０）を形成するステップは連続的に、
−前記第１表面（１２）および前記第２表面（２５）上に第１メタライゼーションコーティング（９０）を堆積するステップと、
−前記側面（４０）上に第２メタライゼーションコーティング（９５）を堆積するステップと、
−前記第１メタライゼーションコーティング（９０）および前記第２メタライゼーションコーティング（９５）上に同時に、電解成長によって電気構造体（７０）を堆積するステップと、
を含む、請求項１または２に記載の方法。 - 前記第２メタライゼーションコーティング（９５）を堆積するステップは、前記側面（４０）の化学的処理によって達成される、請求項３に記載の方法。
- 前記電気構造体（７０）を形成するステップは、前記第１および第２メタライゼーションコーティング（９０、９５）を堆積するステップの後に、前記電解堆積ステップの間に前記電気構造体（７０）で覆われることを意図する前記第１メタライゼーションコーティング（９０）の領域を露出した状態で残す樹脂層（１００）を堆積するステップと、前記電解堆積の後に前記樹脂層（１００）を除去するステップと、を含む、請求項３または４に記載の方法。
- 集積回路を製造するための方法であり、前記アセンブリを提供するステップは、基板（５）の上部表面の上部に、前記アセンブリの前記第１表面を形成する下部表面（１２）上に延在する少なくとも１つの誘電体層（１５）を形成するステップを含み、前記誘電体層（１５）は、前記アセンブリの前記第２表面を形成する上部表面（２５）と、前記誘電体層（１５）の上部表面（２５）と前記下部表面（１２）との間に延在する側面（４０）と、を有する、請求項１から５の何れか１項に記載の方法。
- 前記または各誘電体層（１５）は、ポリマー材料である、請求項６に記載の方法。
- 前記側面（４０）は、前記下部表面（１２）に対してアンダーカットされるか、または前記下部表面（１２）と垂直である、請求項６または７に記載の方法。
- 少なくとも１つの誘電体層（１５）は、前記側面（４０）によって区切られた相互接続貫通開口（３０）が備わっている、請求項６から８の何れか１項に記載の方法。
- 前記アセンブリはさらに、前記第１表面（１２）および前記第２表面（２５）と実質的に平行である少なくとも１つの追加表面（５５）と、前記第１表面（１２）と前記第２表面（２５）との間に延在する側面（４０）と、前記第２表面（２５）と前記追加表面（５５）との間に延在する側面（６０）と、を含み、少なくとも１つの前記側面（４０、６０）は１０μｍを超える高さを有し、
前記電気構造体（７０）は、前記第２表面（２５）上に延在する構造部材（７５）と、前記追加表面（５５）上に延在する構造部材（８５）と、前記側面（４０、６０）に沿って前記追加表面（５５）および／または前記第２表面（２５）上に延在する前記構造部材（７５、８５）からそれぞれ前記第２表面（２５）または前記第１表面（１２）まで延在する相互接続部材（８０、８６）と、を同時に堆積することによって形成される、請求項１から９の何れか１項に記載の方法。 - 各側面（４０、６０）は、１０μｍを超える高さを有する、請求項１０に記載の方法。
- 前記第１メタライゼーションコーティングを堆積するステップは、前記追加表面（５５）上に第１メタライゼーションコーティング（９０）を堆積するステップを含み、前記第２メタライゼーションコーティングを堆積するステップは、前記側面（６０）上に第２メタライゼーションコーティング（９５）を堆積するステップを含む、請求項１０または１１に記載の方法。
- 段のある誘電体構造を規定する幾つかの重複誘電体層（１５、４５）が、下部表面（１２）上に形成され、
各誘電体層（１５、４５）は、上部表面（２５、５５）と、その上部表面（２５、５５）と下部誘電体層（１５）の上部表面（２５）または下部表面（１２）との間に延在する側面（４０、６０）と、を有し、前記側面（４０、６０）の少なくとも１つは、１０μｍを超える高さを有し、
前記電気構造体（７０）は、各誘電体層（１５、４５）の上部表面（２５、５５）上に延在する構造部材（７５、８５）と、各誘電体層（１５、４５）の側面（４０、６０）に沿って、この誘電体層（１５、４５）の上部表面（２５、５５）上に延在する前記構造部材（７５、８５）から、下部誘電体層（１５）の上部表面（２５）または下部表面（１２）まで延在する相互接続部材（８０、８６）と、を同時に堆積することによって形成される、請求項１から１２の何れか１項に記載の方法。 - 各誘電体層（１５、４５）の前記側面（４０、６０）は、１０μｍを超える高さを有する、請求項１３に記載の方法。
- 各誘電体層（１５、４５）は、ポリマー材料である、請求項１３または１４に記載の方法。
- 前記電気構造体（７０）は、電解堆積によって形成される、請求項１から１５の何れか１項に記載の方法。
- 互いに実質的に平行である第１表面（１２）および第２表面（２５）と、前記第１表面（１２）と前記第２表面（２５）との間に延在する側面（４０）と、を有するアセンブリを含む回路であって、電気構造体（７０）が１つの導電性材料で作られ、前記第２表面（２５）上に延在する構造部材（７５）と、前記構造部材（７５）から前記側面（４０）に沿って前記第１表面（１２）まで延在する相互接続部材（８０）と、を含み、前記側面（４０）は１０μｍを超える高さを有し、前記電気構造体（７０）は、前記第２表面（２５）および前記側面（４０）上の前記相互接続部材（８０）上に堆積される、回路。
- 上部表面を有する基板（５）を含み、少なくとも１つの誘電体層（１５）が前記基板の上部表面の上部に形成され、下部表面（１２）上に延在し、前記誘電体層（１５）は、上部表面（２５）と、前記上部表面（２５）と前記下部表面（１２）との間に延在する側面（４０）と、有し、電気構造体（７０）が１つの導電性材料で作られ、前記誘電体層（１５）の前記上部表面（２５）上に延在する構造部材（７５）と、前記構造部材（７５）から前記側面（４０）に沿って前記下部表面（１２）まで延在する相互接続部材（８０）と、を含み、前記側面（４０）は１０μｍを超える高さを有し、前記電気構造体（７０）は、前記上部表面（２５）および前記誘電体層（１５）の前記側面（４０）上に堆積される、請求項１７に記載の回路。
- 基板（５）を含み、前記第１および第２表面（１２、２５）は前記基板（５）によって区切られる、請求項１７に記載の回路。
- 基板（５）と、前記基板（５）に付加されたチップ（１６０）と、を含み、前記第１表面（１２）は前記基板（５）によって区切られ、前記第２表面（２５）は前記チップ（１６０）によって区切られる、請求項１７に記載の回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1058076A FR2965659B1 (fr) | 2010-10-05 | 2010-10-05 | Procédé de fabrication d'un circuit intégré |
| FR1058076 | 2010-10-05 | ||
| PCT/FR2011/052325 WO2012045981A1 (fr) | 2010-10-05 | 2011-10-05 | Procédé de fabrication d'un circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013543661A true JP2013543661A (ja) | 2013-12-05 |
| JP5982381B2 JP5982381B2 (ja) | 2016-08-31 |
Family
ID=44063306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013532251A Expired - Fee Related JP5982381B2 (ja) | 2010-10-05 | 2011-10-05 | 回路の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20130192065A1 (ja) |
| EP (1) | EP2625711B1 (ja) |
| JP (1) | JP5982381B2 (ja) |
| FR (1) | FR2965659B1 (ja) |
| PT (1) | PT2625711E (ja) |
| WO (1) | WO2012045981A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3041147B1 (fr) | 2015-09-14 | 2018-02-02 | 3Dis Tech | Procede d'integration d'au moins une interconnexion 3d pour la fabrication de circuit integre |
| FR3057993B1 (fr) | 2016-10-25 | 2019-04-19 | 3Dis Technologies | Systeme electronique comportant une puce electronique formant boitier et procede de fabrication |
| FR3070091B1 (fr) | 2017-08-08 | 2020-02-07 | 3Dis Technologies | Systeme electronique comprenant une couche de redistribution inferieure et procede de fabrication d'un tel systeme electronique |
| FR3070090B1 (fr) | 2017-08-08 | 2020-02-07 | 3Dis Technologies | Systeme electronique et procede de fabrication d'un systeme electronique par utilisation d'un element sacrificiel |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08172161A (ja) * | 1994-12-16 | 1996-07-02 | Hitachi Ltd | インダクタ素子とその製法およびそれを用いたモノリシックマイクロ波集積回路素子 |
| JP2001085434A (ja) * | 1999-09-14 | 2001-03-30 | Hitachi Ltd | 半導体基板のめっき方法 |
| JP2002141305A (ja) * | 2000-11-02 | 2002-05-17 | Toshiba Corp | 半導体装置の製造方法 |
| JP2004281538A (ja) * | 2003-03-13 | 2004-10-07 | Seiko Epson Corp | 電子装置及びその製造方法、回路基板並びに電子機器 |
| JP2006114814A (ja) * | 2004-10-18 | 2006-04-27 | Fujikura Ltd | 半導体装置 |
| JP2006228927A (ja) * | 2005-02-17 | 2006-08-31 | Fujikura Ltd | 半導体装置 |
| JP2007005808A (ja) * | 2005-06-24 | 2007-01-11 | Megic Corp | 線路デバイスの製造方法 |
| JP2007059878A (ja) * | 2005-07-27 | 2007-03-08 | Seiko Epson Corp | 半導体装置、及び発振器 |
| JP2011192836A (ja) * | 2010-03-15 | 2011-09-29 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02257643A (ja) * | 1989-03-29 | 1990-10-18 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6197181B1 (en) * | 1998-03-20 | 2001-03-06 | Semitool, Inc. | Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece |
| US7405149B1 (en) * | 1998-12-21 | 2008-07-29 | Megica Corporation | Post passivation method for semiconductor chip or wafer |
| US7416971B2 (en) * | 2004-09-23 | 2008-08-26 | Megica Corporation | Top layers of metal for integrated circuits |
| JP2000216184A (ja) * | 1999-01-25 | 2000-08-04 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| DE602005022650D1 (de) * | 2004-04-26 | 2010-09-16 | Rohm & Haas Elect Mat | Verbessertes Plattierungsverfahren |
| US7425499B2 (en) * | 2004-08-24 | 2008-09-16 | Micron Technology, Inc. | Methods for forming interconnects in vias and microelectronic workpieces including such interconnects |
| US20060225605A1 (en) * | 2005-04-11 | 2006-10-12 | Kloeckener James R | Aqueous coating compositions and process for treating metal plated substrates |
| US7262134B2 (en) * | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7629249B2 (en) * | 2006-08-28 | 2009-12-08 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
| US7582966B2 (en) * | 2006-09-06 | 2009-09-01 | Megica Corporation | Semiconductor chip and method for fabricating the same |
| KR100800161B1 (ko) * | 2006-09-30 | 2008-02-01 | 주식회사 하이닉스반도체 | 관통 실리콘 비아 형성방법 |
| JP2009032929A (ja) * | 2007-07-27 | 2009-02-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| TWI368286B (en) * | 2007-08-27 | 2012-07-11 | Megica Corp | Chip assembly |
| US9059083B2 (en) * | 2007-09-14 | 2015-06-16 | Infineon Technologies Ag | Semiconductor device |
-
2010
- 2010-10-05 FR FR1058076A patent/FR2965659B1/fr active Active
-
2011
- 2011-10-05 WO PCT/FR2011/052325 patent/WO2012045981A1/fr active Application Filing
- 2011-10-05 EP EP11779802.5A patent/EP2625711B1/fr active Active
- 2011-10-05 JP JP2013532251A patent/JP5982381B2/ja not_active Expired - Fee Related
- 2011-10-05 PT PT117798025T patent/PT2625711E/pt unknown
- 2011-10-05 US US13/877,482 patent/US20130192065A1/en not_active Abandoned
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08172161A (ja) * | 1994-12-16 | 1996-07-02 | Hitachi Ltd | インダクタ素子とその製法およびそれを用いたモノリシックマイクロ波集積回路素子 |
| JP2001085434A (ja) * | 1999-09-14 | 2001-03-30 | Hitachi Ltd | 半導体基板のめっき方法 |
| JP2002141305A (ja) * | 2000-11-02 | 2002-05-17 | Toshiba Corp | 半導体装置の製造方法 |
| JP2004281538A (ja) * | 2003-03-13 | 2004-10-07 | Seiko Epson Corp | 電子装置及びその製造方法、回路基板並びに電子機器 |
| JP2006114814A (ja) * | 2004-10-18 | 2006-04-27 | Fujikura Ltd | 半導体装置 |
| JP2006228927A (ja) * | 2005-02-17 | 2006-08-31 | Fujikura Ltd | 半導体装置 |
| JP2007005808A (ja) * | 2005-06-24 | 2007-01-11 | Megic Corp | 線路デバイスの製造方法 |
| JP2007059878A (ja) * | 2005-07-27 | 2007-03-08 | Seiko Epson Corp | 半導体装置、及び発振器 |
| JP2011192836A (ja) * | 2010-03-15 | 2011-09-29 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| PT2625711E (pt) | 2015-07-31 |
| EP2625711B1 (fr) | 2015-03-25 |
| FR2965659A1 (fr) | 2012-04-06 |
| JP5982381B2 (ja) | 2016-08-31 |
| EP2625711A1 (fr) | 2013-08-14 |
| WO2012045981A1 (fr) | 2012-04-12 |
| US20130192065A1 (en) | 2013-08-01 |
| FR2965659B1 (fr) | 2013-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI667674B (zh) | 嵌入在聚合物電介質中的薄膜電容器及其製造方法 | |
| KR101572600B1 (ko) | 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리 | |
| JP2019106429A (ja) | ガラス配線基板、その製造方法及び半導体装置 | |
| US7793414B2 (en) | Methods for forming connection structures for microelectronic devices | |
| EP1022773A2 (en) | Chip carrier substrate | |
| EP0836229A2 (en) | Method and structure for integration of passive components on flexible film layers | |
| US20160081201A1 (en) | Multilayer electronic structure with integral faraday shielding | |
| CN102593046A (zh) | 制造半导体器件封装件的方法 | |
| JPH08306737A (ja) | 適応相互接続層を有する回路モジュール及び製造方法 | |
| US8987602B2 (en) | Multilayer electronic support structure with cofabricated metal core | |
| JP2002525846A (ja) | 一体型の誘導性素子及びその製造方法 | |
| CN101199246A (zh) | 电路板结构的制造方法和电路板结构 | |
| KR20020014697A (ko) | 반도체장치 | |
| KR20070010042A (ko) | 기판 표면에 견고한 기계적 구조물을 제작하는 방법 | |
| KR20180136994A (ko) | 3d 집적 장치에서 상호 접속을 위한 배리어층 | |
| KR100754557B1 (ko) | 전자 장치의 제조 방법 | |
| CN105704926B (zh) | 电子模块的制备方法以及电子模块 | |
| JP5982381B2 (ja) | 回路の製造方法 | |
| US20160293550A1 (en) | Semiconductor packages and methods of forming the same | |
| KR100992269B1 (ko) | 도금층 형성 방법 | |
| US20060248716A1 (en) | Self-supporting contacting structures that are directly produced on components without housings | |
| KR101225921B1 (ko) | 도금된 필라 패키지의 형성 | |
| US9137905B2 (en) | Alignment between layers of multilayer electronic support structures | |
| CN110581120B (zh) | 板级扇出封装基板的细线路结构及其制备方法 | |
| US6541378B1 (en) | Low-temperature HDI fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140919 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150803 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160801 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5982381 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |