JP2002141305A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002141305A JP2002141305A JP2000336194A JP2000336194A JP2002141305A JP 2002141305 A JP2002141305 A JP 2002141305A JP 2000336194 A JP2000336194 A JP 2000336194A JP 2000336194 A JP2000336194 A JP 2000336194A JP 2002141305 A JP2002141305 A JP 2002141305A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- copper
- conductive film
- buried region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000010949 copper Substances 0.000 claims abstract description 140
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 109
- 229910052802 copper Inorganic materials 0.000 claims abstract description 109
- 238000009713 electroplating Methods 0.000 claims abstract description 21
- 238000007747 plating Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 48
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 239000000126 substance Substances 0.000 claims description 20
- 238000007772 electroless plating Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 229910052763 palladium Inorganic materials 0.000 claims description 13
- 229910000808 amorphous metal alloy Inorganic materials 0.000 claims description 10
- 239000003054 catalyst Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 2
- 229910052721 tungsten Inorganic materials 0.000 claims 2
- 239000010937 tungsten Substances 0.000 claims 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims 1
- 229910017052 cobalt Inorganic materials 0.000 claims 1
- 239000010941 cobalt Substances 0.000 claims 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims 1
- 229910052735 hafnium Inorganic materials 0.000 claims 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims 1
- 229910052759 nickel Inorganic materials 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 229910052726 zirconium Inorganic materials 0.000 claims 1
- 229910001252 Pd alloy Inorganic materials 0.000 abstract description 35
- XPPWAISRWKKERW-UHFFFAOYSA-N copper palladium Chemical compound [Cu].[Pd] XPPWAISRWKKERW-UHFFFAOYSA-N 0.000 abstract description 35
- 239000010408 film Substances 0.000 description 255
- 229910045601 alloy Inorganic materials 0.000 description 21
- 239000000956 alloy Substances 0.000 description 21
- 239000010410 layer Substances 0.000 description 17
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 14
- 230000008569 process Effects 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 101150089047 cutA gene Proteins 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 239000010955 niobium Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005477 sputtering target Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 101100366711 Arabidopsis thaliana SSL13 gene Proteins 0.000 description 1
- 102100024522 Bladder cancer-associated protein Human genes 0.000 description 1
- 101150110835 Blcap gene Proteins 0.000 description 1
- 241000849798 Nita Species 0.000 description 1
- 101100493740 Oryza sativa subsp. japonica BC10 gene Proteins 0.000 description 1
- 101100366561 Panax ginseng SS11 gene Proteins 0.000 description 1
- 101150003085 Pdcl gene Proteins 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 229910001093 Zr alloy Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1633—Process of electroless plating
- C23C18/1646—Characteristics of the product obtained
- C23C18/165—Multilayered product
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1633—Process of electroless plating
- C23C18/1646—Characteristics of the product obtained
- C23C18/165—Multilayered product
- C23C18/1651—Two or more layers only obtained by electroless plating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1633—Process of electroless plating
- C23C18/1646—Characteristics of the product obtained
- C23C18/165—Multilayered product
- C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/54—Contact plating, i.e. electroless electrochemical plating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/31—Coating with metals
- C23C18/38—Coating with copper
- C23C18/40—Coating with copper using reducing agents
- C23C18/405—Formaldehyde
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Mechanical Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Electrochemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemically Coating (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
形状を有するCu膜を電解めっきにより形成すること 【解決手段】配線溝2および接続孔3の内壁にシード層
としての銅パラジウム合金膜5を形成し、次に銅パラジ
ウム合金膜5のシード層としての機能を補完する銅膜6
を無電解めっきにより銅パラジウム合金膜5上に形成
し、次に電解めっきを用いて銅膜6上に配線としてのC
u膜7を形成する。
Description
の被埋込み領域の内部をめっきにより導電膜で埋め込む
工程を有する半導体装置の製造方法に関する。
(Al)を主成分とする配線(Al配線)が多く用いら
れている。しかし、近年、ダマシン法による銅(Cu)
を主成分とする配線(Cu配線)に主流が移りつつあ
る。
く、融点が高いという特性を持ち、その結果としてダマ
シン法によるCu配線は微細化に対して数々の恩恵をも
たらすからである。具体的には、RC遅延の改善やEM
耐性の向上をもたらす。
合、層間絶縁膜に予め形成した配線溝、または配線溝お
よび接続孔の内部を埋め込むように、Cu膜を全面に形
成する必要がある。
電解めっきを用いた方法が知られている。この方法で
は、Cu膜の形成に先立って、配線溝等の内壁を予めシ
ードとしてのCu膜(Cuシード膜)で被覆しておく。
このCuシード膜はめっき電流導入膜とも呼ばれ、スパ
ッタリング法を用いて形成されている。
覆性が良くないため、素子の微細化に伴い配線溝や接続
孔のアスペクト比が高くなると、図7に示すように、層
間絶縁膜61に形成された接続孔の底部近傍では、Cu
シード膜63の膜厚が薄くなる。一方、配線溝や接続孔
の入り口近傍では、Cuシード膜63の庇状の張り出し
(オーバーハング)が生じる。なお、図中、62はバリ
アメタル膜、64は配線としてのCu膜をそれぞれ示し
ている。
厚が薄くなると、その部分ではCuシード膜63の電流
導入膜としての機能が損なわれ、最悪の場合、電解めっ
きが全く起きなくなる。すなわち、接続孔の底部近傍で
Cuシード膜の膜厚が薄くなると、Cu膜64の埋め込
み形状は悪くなる。
スパッタ堆積すれば解決できるが、今度はオーバーハン
グが顕著になるため、接続孔の底までめっき液が供給さ
れなくなる。したがって、この場合も、Cu膜64の埋
め込み形状は悪くなる。
ハングの少ない比較的薄いCuシード層を形成した後、
電解めっきにより配線としてのCu膜を形成する前に、
Cuシード層上に無電解めっきによりCu薄膜を形成す
る方法が提案されている(特願平10−227112、
特願平10−227113)。
ば、Cuシード層上に無電解めっきにより形成したCu
薄膜は成長核密度が低く、Cu薄膜の表面に著しい凹凸
が形成されることが分かった。このような凹凸は電解め
っきを妨げ、接続孔等の埋め込みを困難なものとする。
その結果、Cu膜の埋め込み形状は悪くなる。
細に伴い配線溝や接続孔のアスペクト比が高くなると、
配線溝や接続孔の内部に良好な埋込み形状を有するCu
膜をめっきにより形成することが困難になるという問題
があった。
ので、その目的とするところは、高アスペクト比の被埋
め込み領域の内部に、良好な埋込み形状を有する導電膜
をめっきにより形成することができる半導体装置の製造
方法を提供することにある。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
発明に係る半導体装置の製造方法は、半導体基板上に絶
縁膜を形成する工程と、前記絶縁膜に配線溝および接続
孔の少なくとも一方の被埋め込み領域を形成する工程
と、前記被埋め込み領域上に、無電解めっきに対しての
触媒金属を含み、かつ前記被埋込み領域の内部を埋め込
まない厚さの1の導電膜を形成する工程と、前記第1の
導電膜上に、前記被埋込み領域の内部を埋め込まない厚
さの第2の導電膜を無電解めっきにより形成する工程
と、前記第2の導電膜上に前記被埋込み領域の内部を埋
め込む厚さの第3の導電膜を電解めっきにより形成する
工程とを有することを特徴とする。
方法は、半導体基板上に絶縁膜を形成する工程と、前記
絶縁膜に配線溝および接続孔の少なくとも一方の被埋め
込み領域を形成する工程と、前記被埋め込み領域上に、
所定の物質を含み、かつ前記被埋込み領域の内部を埋め
込まない厚さの第1の導電膜を形成する工程と、前記第
1の導電膜上に、前記被埋込み領域の内部を埋め込まな
い厚さの第2の導電膜を無電解めっきにより形成する工
程と、前記第2の導電膜上に、前記被埋込み領域の内部
を埋め込む厚さの第3の導電膜を電解めっきにより形成
する工程とを有し、前記所定の物質が前記第2の導電膜
の成長核密度を高める物質であることを特徴とする。
方法は、半導体基板上に絶縁膜を形成する工程と、前記
絶縁膜に配線溝および接続孔の少なくとも一方の被埋め
込み領域を形成する工程と、前記被埋め込み領域上に、
所定の物質を含み、かつ前記被埋込み領域の内部を埋め
込まない厚さの第1の導電膜を形成する工程と、前記第
1の導電膜上に、前記被埋込み領域の内部を埋め込む厚
さの第2の導電膜を電解めっきにより形成する工程とを
有し、前記所定の物質が前記第2の導電膜の成長核密度
を高める物質であることを特徴とする。
法によれば、無電解めっきに対しての触媒金属、または
所定の物質(第1または第3の導電膜の成長核密度を促
進する物質)を含む第1の導電膜を下地として予め形成
しておくことで、高アスペクト比(≧2)の被埋込み領
域内に良好の埋込み形状を有する第3または第2の導電
膜を形成することができるようになる。
方法は、半導体基板上に絶縁膜を形成する工程と、前記
絶縁膜に配線溝および接続孔の少なくとも一方の被埋め
込み領域を形成する工程と、前記被埋め込み領域上に、
導電性を有し、かつ前記被埋め込み領域の内部を埋め込
まない厚さの非晶質膜を形成する工程と、前記非晶質膜
上に前記被埋め込み領域の内部を埋め込む厚さの導電膜
をめっきにより形成する工程とを有することを特徴とす
る。
よれば、めっきの基点となる最表面が非晶質膜となるの
で、その上にめっきにより形成する導電膜の成長の不均
一性を回避できる。その結果、高アスペクト比(≧2)
の被埋込み領域内に良好の埋込み形状を有する第2の導
電膜を形成することができるようになる。
方法は、半導体基板上に絶縁膜を形成する工程と、絶縁
膜に配線溝および接続孔の少なくとも一方の被埋め込み
領域を形成する工程と、前記被埋め込み領域上に、前記
被埋め込み領域の表面に対して垂直方向に(111)に
配向し、かつ前記被埋込み領域の内部を埋め込まない厚
さの第1の銅膜を形成する工程と、前記第1の銅膜上
に、前記被埋め込み領域の内部を埋め込む厚さの第2の
銅膜をめっきにより形成する工程とを有することを特徴
とする。
よれば、第1の銅膜の(111)配向性を非常に高くで
きるので、第1の銅膜上にめっきにより形成する第2の
銅膜の成長の不均一性を効果的に回避できる。その結
果、高アスペクト比(≧2)の被埋込み領域内に良好の
埋込み形状を有する第2の導電膜を形成することができ
るようになる。
非晶質上においては(111)は他の結晶方位に比べて
はるかに揃い易いからである。これは、本発明者等の鋭
意研究によって見出された新規な事実である。
な特徴は、本明細書の記載および添付図面によって明ら
かになるであろう。
の実施の形態(以下、実施形態という)を説明する。
の実施形態に係る半導体装置の製造方法を示す工程断面
図である。
スタ等の能動素子や、キャパシタ等の受動素子が集積形
成されたシリコン基板(不図示)上に、層間絶縁膜1を
形成し、次にフォトリソグラフィとドライエッチング
(例えばRIE)を用いて層間絶縁膜1に配線溝2およ
び接続孔3を形成する。配線溝2、接続孔3の形成順序
はどちらが先でも良い。層間絶縁膜1としては、例えば
フッ素添加シリコン酸化膜を用いる。
よび接続孔3の内面を被覆するように、バリアメタル膜
としての窒化タンタル膜4を全面に堆積する。
nm、その成膜方法はスパッタリング法である。バリア
メタル膜は窒化タンタル膜4に限定されるものではな
く、例えばTi/TiN膜も使用可能である。
ル膜4上に電解めっきのシード層としての銅パラジウム
合金膜5(第1の導電膜)を形成する。
20nm、その成膜方法はスパッタリング法である。ス
パッタターゲットには銅とパラジウムのモザイクを用い
る。この場合、銅パラジウム合金膜5中のパラジウム濃
度は約2重量%である。また、銅パラジウム合金膜5中
にパラジウムは均一に分散されていることを確認した。
ジウム合金膜5によって生じるオーバーハング(庇状の
堆積形状)はほとんど無視できる。また、銅パラジウム
合金膜5の膜厚は接続孔3の底側壁部において最小とな
った。具体的には、3.5nmである。
5の成長核密度を高める物質として働くため、銅パラジ
ウム合金膜5の成長核密度は高くなる。したがって、2
0nmの薄い銅パラジウム合金膜5であっても、そのシ
ード層としての機能は失われない。
きを用いて、厚さ80nmの銅膜6(第2の導電膜)を
銅パラジウム合金膜5上に形成する。銅膜6は、銅パラ
ジウム合金膜5のシード層としての機能を補完する膜で
ある。
は、硫酸銅ベースでホルムアルデヒトを還元剤として用
いた工業的に一般に使用されているものである。無電解
めっきは、その堆積原理から溝や孔の中においても比較
的均一な膜成長速度を得ることができる。したがって、
配線溝2および接続孔3内には比較的均一な膜厚の銅膜
6が形成される。
合金膜5中のパラジウムは、無電解めっきの触媒として
働く。そのため、銅膜6の成長核密度は高くなり、銅膜
6の表面モフォロジーは良好なもとなる。すなわち、電
解めっきの妨げとなるような凹凸は銅膜6の表面には生
じない。
を用いて、配線としての厚さ800nmの銅膜7(第3
の導電膜)を全面に形成する。この銅膜7の電解めっき
の際に、給電層として機能しているのが窒化タンタル膜
4、銅パラジウム合金膜5および銅膜6の積層膜であ
る。
スペクト比が2以上の接続孔3、例えば開口径0.2μ
m、深さ1.2μmの接続孔3をボイド(鬆、空洞)
や、シーム(縫い目状の不連続面)を招くことなく、銅
膜7で埋め込めることを確認した。すなわち、高アスペ
クト比(例えば6)の接続孔3内に良好な埋め込み形状
を有する銅膜7を形成することができるようになる。
の表面モフォロジーが改善され、銅膜7の電解めっきが
妨げられなかったこと、銅膜6の成膜法として無電解め
っきを用いたので、比較的均一な膜厚を有する銅膜6を
形成できたこと、そしてシード層として銅膜6の成長核
密度を高くできる銅パラジウム合金膜5を用いたことが
あげられる。
の不要な銅膜6,7および銅パラジウム合金膜5を除去
するとともに、表面を平坦にすることにより、銅のデュ
アルダマシン配線が完成する。
膜厚を20nmとしたが、銅パラジウム合金膜5の膜厚
は3nm以上100nm以下の範囲であれば、良好な埋
め込み形状を有する銅膜7を形成することが可能であ
る。
合金膜5、銅膜6,7)中の銅の含有率は、配線材料に
Alを用いた場合よりも、配線抵抗が低くなるように選
ぶ。そのためには、第1〜第3の導電膜は銅を50%以
上含むことが好ましい。
電膜のいずれも銅または銅を含む合金を材料として用い
たが、これに限定されることはなく、最終的な配線形成
プロセスに必要な材料を適宜選択することが可能であ
る。
の本実施形態に係る半導体装置の製造方法を示す工程断
面図である。なお、図1と対応する部分には図1と同一
符号を付してあり、詳細な説明は省略する。
は、銅パラジウム合金膜5上に無電解めっきにより銅膜
6を形成せずに、電解めっきにより銅膜7を形成するこ
とにある(図2(b)、図2(c))。
する銅膜7を形成することができるようになる。その理
由は、銅パラジウム合金膜5中のパラジウムは、銅膜7
の成長核密度を高める物質として機能するからである。
これは、例えば電解めっきの成長がパラジウム上で優先
的に起きる表面電子状態となっている、あるいは銅パラ
ジウム合金膜5中においてパラジウムが銅よりも酸化さ
れにくくなっていることにより、めっき電流が流れ易い
などの理由によると考えられる。さらに、本実施形態に
よれば、無電解めっきにより銅膜6を形成する工程を省
略できるので、第1の実施形態に比べて、プロセスの簡
略化の点で有利である。
より形成した銅膜6が、銅パラジウム合金膜5のシード
層としての役割を補完するので、アスペクト比が高くな
っても、それに応じて銅パラジウム合金膜5を薄くする
必要がない。したがって、今後アスペクト比がさらに高
くなった場合、第1の実施形態の方が有利となる可能性
が高い。
の実施形態に係る半導体装置の製造方法を示す工程断面
図である。
なる点は、銅パラジウム合金膜5を置換反応により形成
することにある。すなわち、図3(a)に示すように、
表面にニオブ(Nb)を含む銅膜5’(第4の導電膜)
を周知の方法によって形成し、次に銅膜5’をPdCl
2 溶液中に浸し、図3(b)に示すように、銅膜5’の
表面のNbをPdに置換し、銅パラジウム合金膜5を形
成する。
も使用可能である。すなわち、Pd以外の金属であっ
て、かつPdよりもイオン化傾向が大きい金属が使用可
能である。好ましくは、銅(第1の金属膜を構成する金
属)よりもイオン化傾向が大きい金属を使用する。
態に比べて、銅パラジウム合金の集率を高くできるよう
になる。すなわち、スパッタリング法の場合、基板上に
飛来した銅およびパラジウムの粒子(スパッタ粒子)の
全てが銅パラジウム合金になるわけではないが、第2の
変形例の場合、銅膜5’の表面のNbの大部分をPdに
置換でき、銅パラジウム合金を効率よく形成することが
できる。なお、銅膜5’の全体を銅パラジウム合金膜5
に変える必要なく、銅膜5’の表面が銅パラジウム合金
膜5に変われば十分である。
1または第2の実施形態と同じ工程を経て、デュアルダ
マシン配線が完成する。
の実施形態に係る半導体装置の製造方法を示す工程断面
図である。
スタ等の能動素子や、キャパシタ等の受動素子が集積形
成されたシリコン基板(不図示)上に、層間絶縁膜11
を形成し、次にフォトリソグラフィとドライエッチング
(例えばRIE)を用いて層間絶縁膜11に接続孔12
を形成する。層間絶縁膜11としては、CVD法により
形成したシリコン酸化膜を用いる。接続孔12の開口径
は0.15μm、深さは600nmである。
の内面を被覆するように、バリアメタル膜としての窒化
タンタル膜13を全面に堆積した後、窒化タンタル膜1
3上に銅膜14を形成する。ここでは、窒化タンタル膜
13の膜厚は20nm、銅膜14の膜厚は200nm、
そして窒化タンタル膜13および銅膜14の成膜方法は
スパッタリング法である。
に非晶質CuTa合金膜15を形成する。
厚は20nm、その成膜方法はスパッタリング法であ
る。スパッタターゲットには、銅とタンタルのモザイク
を用いる。
晶質CuZr合金膜、非晶質CuW合金膜、非晶質Cu
Ti合金膜、非晶質CuHf合金膜、非晶質WCo合金
膜、NiTa合金膜等の他の非晶質合金膜を用いても良
い。また、これらの非晶質合金膜の成膜方法はスパッタ
リング法に限定されるものではなく、めっき法でも良
い。さらに、ここでは、非晶質CuTa合金膜15の下
地に銅膜14を用いたが、他の導電性を有する膜であっ
ても良い。
を用いて、厚さ1.2μmの銅膜16を全面に形成し、
接続孔12を銅膜16で埋め込む。めっき液には例えば
硫酸銅を用いる。ここでは、電解めっきを用いたが無電
解めっきを用いても良い。
部の不要な銅膜16、非晶質CuTa合金膜15、銅膜
14および窒化タンタル膜13を除去するとともに、表
面を平坦にすることにより、銅のプラグが完成する。
M(Scanning Electron Microscope)にて観察したとこ
ろ、接続孔12をボイドや、シームを生じることなく、
接続孔12の内部を銅膜16で埋め込られることを確認
した。
態の場合、プラグとしての銅膜16の下地(シード層)
として、最表面に非晶質CuTa合金膜15が形成され
たCu膜14(低抵抗層)を用いることにより、銅の核
成長が均一に進み、銅膜16の成長が均一に進んだから
だと考えられる。
形成しない点を除いて、本実施形態と同じ方法(比較
例)により形成した銅膜16からなるプラグの場合、図
6に示すように、接続孔12内にところどころ大きく成
長した核21が形成され、接続孔12内にボイド等が発
生することが確認された。図6では、簡単のために、窒
化タンタル膜13と銅膜14を一つの膜で示してある。
場合、シード層である銅膜14の各結晶粒の結晶方位が
ばらついていることから、銅の核成長が不均一に進んだ
からだと考えられる。
の実施形態に係る半導体装置の製造方法を示す工程断面
図である。なお、図4と対応する部分には図4と同一符
号を付してあり、詳細な説明は省略する。
基板(不図示)上に厚さ850nmのシリコン酸化膜1
1をCVDで形成し、次にシリコン酸化膜11に開口径
0.15μm、深さ600nmの接続孔12を形成す
る。
の内面を被覆するように、バリアメタル膜としての厚さ
20nmの窒化タンタル膜13をスパッタリング法によ
り全面に堆積する。ここまでは、第4の実施形態と同じ
である。
ル膜13上に厚さ20nmの非晶質CuZr合金膜17
をスパッタリング法により堆積する。スパッタターゲッ
トには銅とZrのモザイクを用いる。
Zr合金膜17上にシード層としての銅膜18(第1の
銅膜)を形成する。この銅膜18をX線回折にて測定し
たところ、(111)以外のピークは観察されなかっ
た。すなわち、非晶質CuZr合金膜17上には(11
1)方向に高配向した銅膜18を形成できることが明ら
かになった。このような高配向の銅膜18は、他の非晶
質合金膜上にも形成できることも分かった。
いて、銅膜16(第2の銅膜)を全面に形成し、接続孔
12を銅膜16で埋め込む。
部の不要な膜18,17,16,13を除去するととも
に、表面を平坦にすることにより、銅のプラグが完成す
る。
Mにて観察したところ、接続孔12をボイドや、シーム
を生じることなく、接続孔12の内部を銅膜16で埋め
込られることを確認した。
態の場合、プラグとしての銅膜16の下地(シード層)
として、(111)に高配向した銅膜18を形成するこ
とにより、銅の核成長が均一に進み、銅膜16の成長が
均一に進んだからだと考えられる。
17/銅膜18の構造は、プロセス条件によっては製品
段階でも残る。すなわち、非晶質CuZr合金膜17/
銅膜18の構造が完成した後の工程において、非晶質C
uZr合金膜17の全体を結晶化するような熱工程が存
在しなければ、非晶質CuZr合金膜17は消滅せず、
その一部が残留する。
るものではない。例えば、第1〜第3の実施形態では、
本発明をデュアルダマシン配線(DD配線)に適用した
場合について説明したが、本発明はいわゆるシングルダ
マシン配線(SD配線)や、プラグにも適用できる。
発明をプラグに適用した場合について説明したが、本発
明はDD配線や、SD配線にも適用できる。
の他の被埋込み領域に対しても適用可能である。例え
ば、ダマシンゲートプロセスにおけるゲート溝にも適用
可能である。
の金属触媒または所定の金属としてパラジウムを用いる
場合について説明したが、その他には金、銀または白
金、さらにパラジウム、金、銀および白金の少なくとも
二つを含むものが使用可能である。
が含まれており、開示される複数の構成要件における適
宜な組み合わせにより種々の発明が抽出され得る。例え
ば、実施形態に示される全構成要件から幾つかの構成要
件が削除されても、発明が解決しようとする課題の欄で
述べた課題を解決できる場合には、この構成要件が削除
された構成が発明として抽出され得る。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施できる。
アスペクト比の被埋め込み領域の内部に、良好な埋込み
形状を有する導電膜をめっきにより形成することができ
るようになる。
造方法を示す工程断面図
造方法を示す工程断面図
造方法を示す工程断面図
造方法を示す工程断面図
造方法を示す工程断面図
Claims (14)
- 【請求項1】半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜に配線溝および接続孔の少なくとも一方の被
埋め込み領域を形成する工程と、 前記被埋め込み領域上に、無電解めっきに対しての触媒
金属を含み、かつ前記被埋込み領域の内部を埋め込まな
い厚さの1の導電膜を形成する工程と、 前記第1の導電膜上に、前記被埋込み領域の内部を埋め
込まない厚さの第2の導電膜を無電解めっきにより形成
する工程と、 前記第2の導電膜上に前記被埋込み領域の内部を埋め込
む厚さの第3の導電膜を電解めっきにより形成する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項2】半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜に配線溝および接続孔の少なくとも一方の被
埋め込み領域を形成する工程と、 前記被埋め込み領域上に、所定の物質を含み、かつ前記
被埋込み領域の内部を埋め込まない厚さの第1の導電膜
を形成する工程と、 前記第1の導電膜上に、前記被埋込み領域の内部を埋め
込まない厚さの第2の導電膜を無電解めっきにより形成
する工程と、 前記第2の導電膜上に、前記被埋込み領域の内部を埋め
込む厚さの第3の導電膜を電解めっきにより形成する工
程とを有し、 前記所定の物質が前記第2の導電膜の成長核密度を高め
る物質であることを特徴とする半導体装置の製造方法。 - 【請求項3】半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜に配線溝および接続孔の少なくとも一方の被
埋め込み領域を形成する工程と、 前記被埋め込み領域上に、所定の物質を含み、かつ前記
被埋込み領域の内部を埋め込まない厚さの第1の導電膜
を形成する工程と、 前記第1の導電膜上に、前記被埋込み領域の内部を埋め
込む厚さの第2の導電膜を電解めっきにより形成する工
程とを有し、 前記所定の物質が前記第2の導電膜の成長核密度を高め
る物質であることを特徴とする半導体装置の製造方法。 - 【請求項4】前記第1、第2および第3の導電膜はそれ
ぞれ銅の含有率が50%以上の導電膜であることを特徴
とする請求項1または2に記載の半導体装置の製造方
法。 - 【請求項5】前記触媒金属または前記所定の物質は、パ
ラジウム、金、銀および白金の少なくとも一つを含むも
のであることを特徴とする請求項1ないし3のいずれか
1項に記載の半導体装置の製造方法。 - 【請求項6】前記触媒金属または前記所定の物質を含む
第1の導電膜を形成する工程は、 主成分が前記第1の導電膜の主成分と同じであり、かつ
前記触媒金属または前記所定の物質よりもイオン化傾向
が大きい被置換材料を含み、かつ前記触媒金属または前
記所定の物質を含まない第4の導電膜を形成する工程
と、 前記触媒金属または前記所定の物質を含む溶液中に、前
記絶縁膜および前記第4の導電膜が形成された前記半導
体基板を浸し、前記第4の導電膜中の前記被置換材料を
前記溶液中の前記触媒金属または前記所定の物質と置換
する工程とを含むことを特徴とする請求項1ないし3の
いずれか1項に記載の半導体装置の製造方法。 - 【請求項7】前記被置換材料は、前記第1の導電膜の主
成分よりもイオン化傾向が大きいものであることを特徴
とする請求項6に記載の半導体装置の製造方法。 - 【請求項8】半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜に配線溝および接続孔の少なくとも一方の被
埋め込み領域を形成する工程と、 前記被埋め込み領域上に、導電性を有し、かつ前記被埋
め込み領域の内部を埋め込まない厚さの非晶質膜を形成
する工程と、 前記非晶質膜上に前記被埋め込み領域の内部を埋め込む
厚さの導電膜をめっきにより形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項9】前記被埋め込み領域上に前記非晶質膜より
も電気抵抗が低い低抵抗層を形成した後、この低抵抗層
上に前記非晶質膜を形成することを特徴とする請求項8
に記載の半導体装置の製造方法。 - 【請求項10】半導体基板上に絶縁膜を形成する工程
と、 絶縁膜に配線溝および接続孔の少なくとも一方の被埋め
込み領域を形成する工程と、 前記被埋め込み領域上に、前記被埋め込み領域の表面に
対して垂直方向に(111)に配向し、かつ前記被埋込
み領域の内部を埋め込まない厚さの第1の銅膜を形成す
る工程と、 前記第1の銅膜上に、前記被埋め込み領域の内部を埋め
込む厚さの第2の銅膜をめっきにより形成する工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項11】前記被埋め込み領域上に導電性を有する
非晶質膜を形成し、この非晶質膜上に前記第1の銅膜を
形成することを特徴とする請求項10に記載の半導体装
置の製造方法。 - 【請求項12】前記非晶質膜は、銅を含むものであるこ
とを特徴とする請求項9または11に記載の半導体装置
の製造方法。 - 【請求項13】前記非晶質膜は、銅とタンタルを含む非
晶質合金膜、銅とジルコニウムを含む非晶質合金膜、銅
とタングステンを含む非晶質合金膜、銅とチタンを含む
非晶質合金膜、または銅とハフニウムを含む非晶質合金
膜であることを特徴とする請求項12に記載の半導体装
置の製造方法。 - 【請求項14】前記非晶質膜は、タングステンとコバル
トを含む非晶質合金膜、またはニッケルとタンタルを含
む非晶質合金膜であることを特徴とする請求項9または
11に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000336194A JP4083968B2 (ja) | 2000-11-02 | 2000-11-02 | 半導体装置の製造方法 |
US09/985,051 US6764585B2 (en) | 2000-11-02 | 2001-11-01 | Electronic device manufacturing method |
US10/835,319 US6998342B2 (en) | 2000-11-02 | 2004-04-30 | Electronic device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000336194A JP4083968B2 (ja) | 2000-11-02 | 2000-11-02 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007291015A Division JP2008053753A (ja) | 2007-11-08 | 2007-11-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002141305A true JP2002141305A (ja) | 2002-05-17 |
JP4083968B2 JP4083968B2 (ja) | 2008-04-30 |
Family
ID=18811811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000336194A Expired - Fee Related JP4083968B2 (ja) | 2000-11-02 | 2000-11-02 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6764585B2 (ja) |
JP (1) | JP4083968B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7022598B2 (en) | 2003-07-07 | 2006-04-04 | Semiconductor Technology Academic Research Center | Method of producing multilayer interconnection structure |
JP2006513325A (ja) * | 2003-01-23 | 2006-04-20 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 触媒を用いた無電解めっきによりパターン化された絶縁体上に金属層を形成する方法 |
JP2007027460A (ja) * | 2005-07-19 | 2007-02-01 | Sony Corp | 半導体装置及びその製造方法 |
JP2008541428A (ja) * | 2005-05-05 | 2008-11-20 | アプライド マテリアルズ インコーポレイテッド | 導電性バリヤ層、特にルテニウムとタンタルの合金及びそのスパッタ堆積 |
WO2009016980A1 (ja) * | 2007-07-31 | 2009-02-05 | Nippon Mining & Metals Co., Ltd. | 無電解めっきにより金属薄膜を形成しためっき物およびその製造方法 |
WO2009016979A1 (ja) * | 2007-07-31 | 2009-02-05 | Nippon Mining & Metals Co., Ltd. | 無電解めっきにより金属薄膜を形成しためっき物及びその製造方法 |
JP2013543661A (ja) * | 2010-10-05 | 2013-12-05 | サントル ナスィオナル ド ラ ルシェルシュ スィアンティフィク(セ.エン.エル.エス.) | 回路の製造方法 |
JP2013243408A (ja) * | 2007-06-12 | 2013-12-05 | Semiconductor Energy Lab Co Ltd | 半導体装置及び配線 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030039446A (ko) * | 2001-11-13 | 2003-05-22 | 삼성전자주식회사 | Fbar 제조방법 |
JP2003257970A (ja) * | 2002-02-27 | 2003-09-12 | Nec Electronics Corp | 半導体装置及びその配線構造 |
JP2004031586A (ja) * | 2002-06-25 | 2004-01-29 | Sony Corp | 半導体装置の製造方法 |
JP2004115885A (ja) * | 2002-09-27 | 2004-04-15 | Tokyo Electron Ltd | 無電解メッキ方法 |
US20050164499A1 (en) * | 2002-09-27 | 2005-07-28 | Tokyo Electron Limited | Electroless plating method and apparatus |
US20040108217A1 (en) * | 2002-12-05 | 2004-06-10 | Dubin Valery M. | Methods for forming copper interconnect structures by co-plating of noble metals and structures formed thereby |
DE10302644B3 (de) * | 2003-01-23 | 2004-11-25 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels stromloser Abscheidung unter Verwendung eines Katalysators |
US6921953B2 (en) * | 2003-04-09 | 2005-07-26 | Micron Technology, Inc. | Self-aligned, low-resistance, efficient MRAM read/write conductors |
US7979384B2 (en) * | 2003-11-06 | 2011-07-12 | Oracle International Corporation | Analytic enhancements to model clause in structured query language (SQL) |
US20050206007A1 (en) * | 2004-03-18 | 2005-09-22 | Lei Li | Structure and method for contact pads having a recessed bondable metal plug over of copper-metallized integrated circuits |
JP2006128288A (ja) * | 2004-10-27 | 2006-05-18 | Tokyo Electron Ltd | 成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体 |
TWI250614B (en) * | 2005-04-08 | 2006-03-01 | Chung Cheng Inst Of Technology | Method for preparing copper interconnections of ULSI |
CN104220630B (zh) | 2012-02-23 | 2017-03-08 | 特来德斯通技术公司 | 耐腐蚀且导电的金属表面 |
CN110359045B (zh) * | 2018-03-26 | 2021-02-12 | 华为技术有限公司 | 具有镀层的铝合金构件和表面处理方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6001461A (en) | 1992-08-27 | 1999-12-14 | Kabushiki Kaisha Toshiba | Electronic parts and manufacturing method thereof |
DE4400200C2 (de) | 1993-01-05 | 1997-09-04 | Toshiba Kawasaki Kk | Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung |
KR100243286B1 (ko) * | 1997-03-05 | 2000-03-02 | 윤종용 | 반도체 장치의 제조방법 |
US5969422A (en) * | 1997-05-15 | 1999-10-19 | Advanced Micro Devices, Inc. | Plated copper interconnect structure |
US6197181B1 (en) * | 1998-03-20 | 2001-03-06 | Semitool, Inc. | Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece |
JP3217319B2 (ja) | 1998-12-11 | 2001-10-09 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US6555171B1 (en) * | 2000-04-26 | 2003-04-29 | Advanced Micro Devices, Inc. | Cu/Sn/Pd activation of a barrier layer for electroless CU deposition |
-
2000
- 2000-11-02 JP JP2000336194A patent/JP4083968B2/ja not_active Expired - Fee Related
-
2001
- 2001-11-01 US US09/985,051 patent/US6764585B2/en not_active Expired - Fee Related
-
2004
- 2004-04-30 US US10/835,319 patent/US6998342B2/en not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006513325A (ja) * | 2003-01-23 | 2006-04-20 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 触媒を用いた無電解めっきによりパターン化された絶縁体上に金属層を形成する方法 |
US7022598B2 (en) | 2003-07-07 | 2006-04-04 | Semiconductor Technology Academic Research Center | Method of producing multilayer interconnection structure |
JP2008541428A (ja) * | 2005-05-05 | 2008-11-20 | アプライド マテリアルズ インコーポレイテッド | 導電性バリヤ層、特にルテニウムとタンタルの合金及びそのスパッタ堆積 |
JP2007027460A (ja) * | 2005-07-19 | 2007-02-01 | Sony Corp | 半導体装置及びその製造方法 |
JP2013243408A (ja) * | 2007-06-12 | 2013-12-05 | Semiconductor Energy Lab Co Ltd | 半導体装置及び配線 |
US9935363B2 (en) | 2007-06-12 | 2018-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2009016980A1 (ja) * | 2007-07-31 | 2009-02-05 | Nippon Mining & Metals Co., Ltd. | 無電解めっきにより金属薄膜を形成しためっき物およびその製造方法 |
WO2009016979A1 (ja) * | 2007-07-31 | 2009-02-05 | Nippon Mining & Metals Co., Ltd. | 無電解めっきにより金属薄膜を形成しためっき物及びその製造方法 |
US8163400B2 (en) | 2007-07-31 | 2012-04-24 | Nippon Mining & Metals Co., Ltd. | Plated article having metal thin film formed by electroless plating, and manufacturing method thereof |
US8394508B2 (en) | 2007-07-31 | 2013-03-12 | Nippon Mining & Metals Co., Ltd. | Plated article having metal thin film formed by electroless plating |
JP2013543661A (ja) * | 2010-10-05 | 2013-12-05 | サントル ナスィオナル ド ラ ルシェルシュ スィアンティフィク(セ.エン.エル.エス.) | 回路の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4083968B2 (ja) | 2008-04-30 |
US6998342B2 (en) | 2006-02-14 |
US20020050459A1 (en) | 2002-05-02 |
US6764585B2 (en) | 2004-07-20 |
US20040203221A1 (en) | 2004-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002141305A (ja) | 半導体装置の製造方法 | |
US5969422A (en) | Plated copper interconnect structure | |
US7304388B2 (en) | Method and apparatus for an improved air gap interconnect structure | |
US6958547B2 (en) | Interconnect structures containing conductive electrolessly deposited etch stop layers, liner layers, and via plugs | |
US7875977B2 (en) | Barrier layers for conductive features | |
US20050230263A1 (en) | Methods for forming interconnect structures by co-plating of noble metals and structures formed thereby | |
US20030134510A1 (en) | Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed | |
JP2009510771A (ja) | 導電性キャッピング層を含む銅ベースのメタライゼーション層を形成する技術 | |
US20050029662A1 (en) | Semiconductor production method | |
JP2002184862A (ja) | トレンチ及びビアの側壁を滑らかにすることによって銅線の抵抗率を減少する方法 | |
TW201445672A (zh) | 矽穿孔金屬化 | |
KR20100130551A (ko) | 무정형 탄탈륨 이리듐 확산 장벽을 갖는 구리 인터커넥트 구조 | |
US20090166867A1 (en) | Metal interconnect structures for semiconductor devices | |
US20050151263A1 (en) | Wiring structure forming method and semiconductor device | |
JP2002033323A (ja) | 銅相互接続部を有する半導体デバイスの製造方法 | |
US20010045657A1 (en) | Semiconductor device and method of fabricating the same | |
JPH07321111A (ja) | 無電解メッキによる集積回路の配線方法 | |
JPH11260920A (ja) | 半導体素子の配線形成方法 | |
JP4563389B2 (ja) | 無電解メッキ化学反応を用いた深いビアシードの修復 | |
JP2002110784A (ja) | 多層配線構造の製造方法及びその構造 | |
JP2008053753A (ja) | 半導体装置の製造方法 | |
JP3441374B2 (ja) | 成膜方法 | |
JP2003218201A (ja) | 半導体装置およびその製造方法 | |
JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JP3445557B2 (ja) | チタン−タンタル障壁層薄膜及びその形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080214 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |