JP2013503487A - デバイス構造体およびその形成方法 - Google Patents
デバイス構造体およびその形成方法 Download PDFInfo
- Publication number
- JP2013503487A JP2013503487A JP2012526966A JP2012526966A JP2013503487A JP 2013503487 A JP2013503487 A JP 2013503487A JP 2012526966 A JP2012526966 A JP 2012526966A JP 2012526966 A JP2012526966 A JP 2012526966A JP 2013503487 A JP2013503487 A JP 2013503487A
- Authority
- JP
- Japan
- Prior art keywords
- metal line
- metal
- type
- device structure
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】 相互かみ合い型構造体は、少なくとも1つの第1の金属線と、少なくとも1つの第1の金属線に平行で、しかも少なくとも1つの第1の金属線から分離されている少なくとも1つの第2の金属線と、少なくとも1つの第1の金属線の端部に接触し、しかも少なくとも1つの第2の金属線から分離されている第3の金属線とを含むことができる。少なくとも1つの第1の金属線はいずれの金属ビアにも垂直に接触しないが、少なくとも1つの第2の金属線は少なくとも1つの金属ビアに垂直に接触することができる。相互かみ合い型構造体の複数の層を垂直に積み重ねることができる。代わって、相互かみ合い型構造体は、複数の第1の金属線と複数の第2の金属線を含むことができ、それぞれの金属線はいずれの金属ビアにも垂直に接触しない。キャパシタを形成するために、回転の有無を問わず、相互かみ合い型構造体の複数の実例を横方向に複製し接合するか、あるいは垂直に積み重ねるか、またはその両方を行うことができる。
【選択図】 図1E
Description
本出願は、2009年8月27日に出願され、「Interdigitated Vertical Parallel Capacitor」という名称の米国特許出願第12/548484号の恩典を請求するものである。
Claims (25)
- 基板上に位置する少なくとも1つの誘電体層(100)と、
前記少なくとも1つの誘電体層に埋め込まれ、相互に垂直に間隔をおいて配置され、それぞれが少なくとも1つの第1の金属線(10)と少なくとも1つの第2の金属線(20)と少なくとも1つの第3の金属線(110)とを含む複数の相互かみ合い型構造体と、
前記少なくとも1つの第3の金属線(110)のうちの1つに垂直に接触する上面と前記少なくとも1つの第3の金属線(110)のうちのもう1つに垂直に接触する底面とを有する少なくとも1つの第1の垂直導電ビア(112)と、
前記少なくとも1つの第2の金属線(20)のうちの1つに垂直に接触する上面と前記少なくとも1つの第2の金属線(20)のうちのもう1つに垂直に接触する底面とを有する少なくとも1つの第2の垂直導電ビア(22)とを含み、
前記少なくとも1つの第1の金属線(10)および前記少なくとも1つの第3の金属線(110)のすべてが相互に抵抗可能に接続され、前記少なくとも1つの第2の金属線(20)から電気的に隔離され、前記少なくとも1つの第2の金属線(20)のすべてが相互に抵抗可能に接続される、デバイス構造体。 - 前記少なくとも1つの第1の金属線(10)のそれぞれが一定の間隔だけ前記少なくとも1つの第2の金属線(20)のうちの1つから横方向に間隔をおいて配置される(図1A)、請求項1記載のデバイス構造体。
- 前記少なくとも1つの第1の金属線(10)のそれぞれが全体を通して第1の一定の幅を有する(図1A)、請求項2記載のデバイス構造体。
- 前記少なくとも1つの第2の金属線(20)のそれぞれが全体を通して第2の一定の幅を有し(図1A)、前記少なくとも1つの第1の金属線(10)のそれぞれの金属線の側壁の全体が全体を通して前記一定の間隔だけ前記少なくとも1つの第2の金属線(20)のうちの1つの金属線の側壁から横方向に間隔をおいて配置される、請求項3記載のデバイス構造体。
- 前記少なくとも1つの第1の金属線(10)のそれぞれの端部部分が前記少なくとも1つの第3の金属線(110)のうちの1つに横方向に接触する、請求項2記載のデバイス構造体。
- 前記少なくとも1つの第1の金属線(10)のそれぞれの金属線の上面のすべておよび底面のすべてと1対の側壁表面が前記少なくとも1つの誘電体層(100)に接触する、請求項2記載のデバイス構造体。
- 前記複数の相互かみ合い型構造体のうちの1つの構造体内の少なくとも1つの第1の金属線(10)が、前記複数の相互かみ合い型構造体のうちのもう1つの構造体内の少なくとも1つの第1の金属線の側壁表面に直交する側壁表面を有する、請求項2記載のデバイス構造体。
- 前記少なくとも1つの第1の金属線(10)のすべての側壁表面が互いに平行である、請求項2記載のデバイス構造体。
- 前記複数の相互かみ合い型構造体のうちの1つが、相互に接触しない第3の金属線(110)のうちの2つを含む、請求項2記載のデバイス構造体。
- 前記複数の相互かみ合い型構造体のうちの1つの構造体内の少なくとも1つの第3の金属線(110)のすべてが一体構造のものであり、同じ材料組成のものである、請求項2記載のデバイス構造体。
- 前記複数の相互かみ合い型構造体のうちの1つの構造体内の前記少なくとも1つの第1の金属線(10)および前記少なくとも1つの第3の金属線(110)のすべてが相互に連続し、同じ材料組成のものである(図2B)、請求項1記載のデバイス構造体。
- 前記基板上に位置する半導体デバイスと、
前記少なくとも1つの第1の金属線のうちの1つの金属線の上面と同一平面である上面を有する少なくとももう1つの金属線を含み、前記半導体デバイスに抵抗可能に接続される金属相互接続構造体と
をさらに含む、請求項1記載のデバイス構造体。 - 基板上に位置する少なくとも1つの誘電体層(100)と、
前記少なくとも1つの誘電体層(100)に埋め込まれ、相互に垂直に間隔をおいて配置され、それぞれが少なくとも1つの第1の金属線(50)と少なくとも1つの第2の金属線(60)と第3の金属線(310)と第4の金属線(320)とを含む複数の相互かみ合い型構造体と、
それぞれが第3の金属線(310)に垂直に接触する上面と他の第3の金属線(310)に垂直に接触する底面とを有する少なくとも1つの第1の垂直導電ビア(312)と、
それぞれが第4の金属線(320)に垂直に接触する上面と他の第4の金属線(320)に垂直に接触する底面とを有する少なくとも1つの第2の垂直導電ビア(322)とを含み、
前記少なくとも1つの第1の金属線(50)および前記複数の第3の金属線(310)のすべてが相互に抵抗可能に接続され、前記少なくとも1つの第2の金属線(60)から電気的に隔離され、前記少なくとも1つの第2の金属線(60)および前記複数の第4の金属線(320)のすべてが相互に抵抗可能に接続される、デバイス構造体。 - 前記少なくとも1つの第1の金属線(50)のそれぞれが一定の間隔だけ前記少なくとも1つの第2の金属線(60)のうちの1つから横方向に間隔をおいて配置される、請求項13記載のデバイス構造体。
- 前記少なくとも1つの第1の金属線(50)のそれぞれが全体を通して第1の一定の幅を有する、請求項14記載のデバイス構造体。
- 前記少なくとも1つの第2の金属線(60)のそれぞれが全体を通して第2の一定の幅を有し、前記少なくとも1つの第1の金属線(50)のそれぞれの金属線の側壁の全体が全体を通して前記一定の間隔だけ前記少なくとも1つの第2の金属線(60)のうちの1つの金属線の側壁から横方向に間隔をおいて配置される、請求項14記載のデバイス構造体。
- 相互かみ合い型構造体内の前記少なくとも1つの第1の金属線(50)のそれぞれの金属線の端部部分が前記相互かみ合い型構造体内の第3の金属線(310)に横方向に接触し、前記相互かみ合い型構造体内の前記少なくとも1つの第2の金属線(60)のそれぞれの金属線の端部部分が前記相互かみ合い型構造体内の第4の金属線(320)に横方向に接触する、請求項14記載のデバイス構造体。
- 前記少なくとも1つの第1の金属線(50)のそれぞれの金属線の上面の全体および底面の全体と1対の平行な側壁表面および1つの垂直端面が前記少なくとも1つの誘電体層に接触し、前記少なくとも1つの第2の金属線(60)のそれぞれの金属線の上面のすべておよび底面のすべてと1対の平行な側壁表面および1つの垂直端面が前記少なくとも1つの誘電体層に接触する、請求項14記載のデバイス構造体。
- 前記複数の相互かみ合い型構造体のうちの1つの構造体内の少なくとも1つの第1の金属線(50)が、前記複数の相互かみ合い型構造体のうちのもう1つの構造体内の少なくとも1つの第1の金属線(50)の側壁表面に直交する側壁表面を有し、前記複数の相互かみ合い型構造体のうちの前記1つの構造体が前記複数の相互かみ合い型構造体のうちの前記もう1つの構造体から垂直に間隔をおいて配置される、請求項14記載のデバイス構造体。
- 前記少なくとも1つの第1の金属線(50)のすべての側壁表面と前記少なくとも1つの第2の金属線(60)のすべての側壁表面が前記複数の相互かみ合い型構造体のうちの1つの構造体内で互いに平行である、請求項14記載のデバイス構造体。
- 相互かみ合い型構造体内の前記少なくとも1つの第1の金属線(50)のうちの1つの金属線の第1の側壁表面が前記相互かみ合い型構造体内の前記少なくとも1つの第1の金属線(50)のうちのもう1つの金属線の第2の側壁表面に直行する、請求項14記載のデバイス構造体。
- 前記複数の相互かみ合い型構造体のうちの1つの構造体内の第3の金属線(310’)が前記複数の相互かみ合い型構造体のうちの前記1つの構造体の外周部に位置し、前記少なくとも1つの第1の金属線と前記少なくとも1つの第2の金属線と前記第4の金属線を横方向に囲んでいる、請求項14記載のデバイス構造体。
- 前記複数の相互かみ合い型構造体のうちの1つの構造体内の前記少なくとも1つの第1の金属線(50)および前記第3の金属線(310)のすべてが一体構造のものであり、同じ材料組成のものであり、前記複数の相互かみ合い型構造体のうちの前記1つの構造体内の前記少なくとも1つの第2の金属線(60)および前記第4の金属線(320)のすべてが一体構造のものであり、同じ材料組成のものである、請求項13記載のデバイス構造体。
- 前記基板上に位置する半導体デバイスと、
前記少なくとも1つの第1の金属線のうちの1つの金属線の上面と同一平面である上面を有する少なくとももう1つの金属線を含み、前記半導体デバイスに抵抗可能に接続される金属相互接続構造体と
をさらに含む、請求項13記載のデバイス構造体。 - デバイス構造体を形成する方法であって、
基板上に半導体デバイスを形成することと、
前記基板上に少なくとも1つの誘電体層(100)を形成することと、
少なくとも1つの相互接続レベル金属線を含む少なくとも1つの金属相互接続構造体を形成することと、
前記少なくとも1つの誘電体層に埋め込まれ、相互に垂直に間隔をおいて配置され、それぞれが少なくとも1つの第1の金属線(10)と少なくとも1つの第2の金属線(20)と第3の金属線(110)とを含む複数の相互かみ合い型構造体であって、前記少なくとも1つの第1の金属線(10)および前記複数の第3の金属線(110)のすべてが相互に抵抗可能に接続されて、キャパシタ構造体の1つの電極を構成し、前記少なくとも1つの第2の金属線(20)から電気的に隔離され、前記少なくとも1つの第2の金属線(20)のすべてが相互に抵抗可能に接続されて、前記キャパシタ構造体のもう1つの電極を構成する複数の相互かみ合い型構造体と、
前記少なくとも1つの第1の金属線および前記複数の第3の金属線に電気的に接続された少なくとも1つの第1の垂直導電ビア(112)と、
前記少なくとも1つの第2の金属線に電気的に接続された少なくとも1つの第2の垂直導電ビア(22)と
を含むデバイス構造体を形成することを含み、
前記少なくとも1つの誘電体層内に位置するトレンチ内の金属層の付着および平坦化により、前記少なくとも1つの第1の金属線のうちの1つと前記少なくとも1つの相互接続レベル金属線が同時に形成される、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/548,484 US8378450B2 (en) | 2009-08-27 | 2009-08-27 | Interdigitated vertical parallel capacitor |
US12/548,484 | 2009-08-27 | ||
PCT/US2010/046742 WO2011031512A2 (en) | 2009-08-27 | 2010-08-26 | Interdigitated vertical parallel capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013503487A true JP2013503487A (ja) | 2013-01-31 |
JP5657002B2 JP5657002B2 (ja) | 2015-01-21 |
Family
ID=43623599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012526966A Expired - Fee Related JP5657002B2 (ja) | 2009-08-27 | 2010-08-26 | デバイス構造体およびその形成方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8378450B2 (ja) |
JP (1) | JP5657002B2 (ja) |
CN (1) | CN102473710B (ja) |
DE (1) | DE112010003418B4 (ja) |
GB (1) | GB2485693B (ja) |
TW (1) | TW201140785A (ja) |
WO (1) | WO2011031512A2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012015270A (ja) * | 2010-06-30 | 2012-01-19 | Fujitsu Semiconductor Ltd | 半導体装置 |
JP2014229844A (ja) * | 2013-05-27 | 2014-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2017126796A (ja) * | 2017-04-20 | 2017-07-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2017533592A (ja) * | 2014-10-30 | 2017-11-09 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 信号の間隙率を最適化するためのビア構造 |
JP2020092266A (ja) * | 2018-12-04 | 2020-06-11 | アナログ ディヴァイスィズ インク | 高密度自己ルーチング金属−酸化物−金属キャパシタ |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8462482B2 (en) * | 2009-01-30 | 2013-06-11 | Headway Technologies, Inc. | Ceramic capacitor and method of manufacturing same |
US8432662B2 (en) * | 2009-01-30 | 2013-04-30 | Headway Technologies, Inc. | Ceramic capacitor and method of manufacturing same |
JP5569354B2 (ja) * | 2010-11-17 | 2014-08-13 | 富士通セミコンダクター株式会社 | キャパシタおよび半導体装置 |
US8493708B2 (en) * | 2011-02-21 | 2013-07-23 | International Business Machines Corporation | Capacitor structure |
DE102011053536B4 (de) * | 2011-09-12 | 2019-06-19 | X-Fab Semiconductor Foundries Ag | Halbleiterbauelement mit einem Metallisierungssystem |
US9406442B2 (en) * | 2012-03-22 | 2016-08-02 | California Institute Of Technology | Micro- and nanoscale capacitors that incorporate an array of conductive elements having elongated bodies |
US9250148B2 (en) | 2012-03-22 | 2016-02-02 | California Institute Of Technology | Multi-directional environmental sensors |
US9269492B2 (en) * | 2012-10-02 | 2016-02-23 | Qualcomm Incorporated | Bone frame, low resistance via coupled metal oxide-metal (MOM) orthogonal finger capacitor |
US8901710B2 (en) * | 2013-02-27 | 2014-12-02 | International Business Machines Corporation | Interdigitated capacitors with a zero quadratic voltage coefficient of capacitance or zero linear temperature coefficient of capacitance |
US9059305B2 (en) * | 2013-03-04 | 2015-06-16 | International Business Machines Corporation | Planar qubits having increased coherence times |
WO2014201051A1 (en) | 2013-06-10 | 2014-12-18 | California Institute Of Technology | Systems and methods for implementing high-temperature tolerant supercapacitors |
US20140367827A1 (en) * | 2013-06-17 | 2014-12-18 | Qualcomm Incorporated | Metal capacitor with inner first terminal and outer second terminal |
CN103337491B (zh) * | 2013-06-26 | 2016-01-27 | 中国科学院计算技术研究所 | 一种用于全向连接的金属电容及布图方法 |
US9202785B2 (en) | 2013-11-08 | 2015-12-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three dimensional integrated circuit capacitor having vias |
CN104319098B (zh) * | 2014-09-17 | 2017-04-05 | 中国科学院物理研究所 | 叉指电容的制备方法及形成相邻的蒸镀图案的方法 |
US20160343796A1 (en) * | 2015-05-22 | 2016-11-24 | Mediatek Inc. | Capacitor structure and method for forming the same |
US9520461B1 (en) * | 2015-08-28 | 2016-12-13 | Texas Instruments Incorporated | Integrated circuit with lateral flux capacitor |
US10269490B2 (en) | 2017-05-01 | 2019-04-23 | Qualcomm Incorporated | Metal-oxide-metal capacitor using vias within sets of interdigitated fingers |
US11489038B2 (en) * | 2017-08-29 | 2022-11-01 | Micron Technology, Inc. | Capacitors having vertical contacts extending through conductive tiers |
US10163758B1 (en) | 2017-10-30 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method for the same |
EP3514828B1 (en) * | 2018-01-19 | 2021-08-25 | Socionext Inc. | Semiconductor integrated circuitry |
CN112368831A (zh) * | 2018-09-21 | 2021-02-12 | 华为技术有限公司 | 一种集成电路 |
CN110164878B (zh) * | 2019-06-10 | 2022-05-03 | 惠科股份有限公司 | 阵列基板及其制备方法 |
TWI831224B (zh) * | 2022-05-26 | 2024-02-01 | 瑞昱半導體股份有限公司 | 金屬氧化物金屬電容結構 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7024A (en) * | 1850-01-15 | Machinery tor towguzng and grooving | ||
US7029A (en) * | 1850-01-15 | Winnowing-machike | ||
US8018A (en) * | 1851-04-01 | Improvement in seed-planters | ||
JPH11501159A (ja) * | 1995-03-03 | 1999-01-26 | ノーザン・テレコム・リミテッド | 集積回路用コンデンサ構造およびその製造方法 |
JP2007081132A (ja) * | 2005-09-14 | 2007-03-29 | Sharp Corp | 半導体集積回路 |
JP2008226998A (ja) * | 2007-03-09 | 2008-09-25 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208725A (en) | 1992-08-19 | 1993-05-04 | Akcasu Osman E | High capacitance structure in a semiconductor device |
US7200930B2 (en) | 1994-11-15 | 2007-04-10 | Formfactor, Inc. | Probe for semiconductor devices |
US5939766A (en) * | 1996-07-24 | 1999-08-17 | Advanced Micro Devices, Inc. | High quality capacitor for sub-micrometer integrated circuits |
US6822312B2 (en) * | 2000-04-07 | 2004-11-23 | Koninklijke Philips Electronics N.V. | Interdigitated multilayer capacitor structure for deep sub-micron CMOS |
US6690570B2 (en) | 2000-09-14 | 2004-02-10 | California Institute Of Technology | Highly efficient capacitor structures with enhanced matching properties |
US6653681B2 (en) | 2000-12-30 | 2003-11-25 | Texas Instruments Incorporated | Additional capacitance for MIM capacitors with no additional processing |
US6980414B1 (en) | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
US6909127B2 (en) | 2001-06-27 | 2005-06-21 | Intel Corporation | Low loss interconnect structure for use in microelectronic circuits |
DE10217566A1 (de) | 2002-04-19 | 2003-11-13 | Infineon Technologies Ag | Halbleiterbauelement mit integrierter, eine Mehrzahl an Metallisierungsebenen aufweisende Kapazitätsstruktur |
CA2395900A1 (en) | 2002-08-12 | 2004-02-12 | Christopher Andrew Devries | Matched vertical capacitors |
US7095072B2 (en) | 2003-01-16 | 2006-08-22 | Nec Electronics Corporation | Semiconductor device with wiring layers forming a capacitor |
US6963122B1 (en) * | 2003-02-21 | 2005-11-08 | Barcelona Design, Inc. | Capacitor structure and automated design flow for incorporating same |
US6819542B2 (en) | 2003-03-04 | 2004-11-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interdigitated capacitor structure for an integrated circuit |
TW594979B (en) | 2003-07-03 | 2004-06-21 | Nanya Technology Corp | Memory device with vertical transistors and deep trench capacitors and method of fabricating the same |
US7259956B2 (en) | 2003-12-19 | 2007-08-21 | Broadcom Corporation | Scalable integrated circuit high density capacitors |
FR2870042B1 (fr) | 2004-05-07 | 2006-09-29 | St Microelectronics Sa | Structure capacitive de circuit integre |
US7768044B2 (en) * | 2004-07-30 | 2010-08-03 | Agere Systems Inc. | Metal capacitor stacked with a MOS capacitor to provide increased capacitance density |
US7154734B2 (en) | 2004-09-20 | 2006-12-26 | Lsi Logic Corporation | Fully shielded capacitor cell structure |
MY136744A (en) * | 2004-10-14 | 2008-11-28 | Silterra Malaysia Sdn Bhd | An improved on-chip capacitor |
JP4343085B2 (ja) | 2004-10-26 | 2009-10-14 | Necエレクトロニクス株式会社 | 半導体装置 |
US7009832B1 (en) | 2005-03-14 | 2006-03-07 | Broadcom Corporation | High density metal-to-metal maze capacitor with optimized capacitance matching |
JP2006261455A (ja) | 2005-03-17 | 2006-09-28 | Fujitsu Ltd | 半導体装置およびmimキャパシタ |
TWI258865B (en) | 2005-03-29 | 2006-07-21 | Realtek Semiconductor Corp | Longitudinal plate capacitor structure |
US20060261439A1 (en) | 2005-05-17 | 2006-11-23 | Chih-Fu Chien | Capacitor structure |
US7339225B2 (en) * | 2005-05-20 | 2008-03-04 | Faraday Technology Corp. | Capacitor structure |
US7202548B2 (en) * | 2005-09-13 | 2007-04-10 | Via Technologies, Inc. | Embedded capacitor with interdigitated structure |
US7768055B2 (en) | 2005-11-30 | 2010-08-03 | International Business Machines Corporation | Passive components in the back end of integrated circuits |
US20070181973A1 (en) * | 2006-02-06 | 2007-08-09 | Cheng-Chou Hung | Capacitor structure |
US7473955B1 (en) * | 2006-03-07 | 2009-01-06 | Alvand Technologies, Inc. | Fabricated cylinder capacitor for a digital-to-analog converter |
US7274085B1 (en) * | 2006-03-09 | 2007-09-25 | United Microelectronics Corp. | Capacitor structure |
TW200739898A (en) * | 2006-04-13 | 2007-10-16 | Jmicron Technology Corp | Three-dimensional capacitor structure |
TWI299206B (en) * | 2006-06-16 | 2008-07-21 | Realtek Semiconductor Corp | X-shaped semiconductor capacitor structure |
KR100800928B1 (ko) | 2006-08-30 | 2008-02-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 캐패시터 구조체 |
JP2008235498A (ja) * | 2007-03-20 | 2008-10-02 | Renesas Technology Corp | 半導体装置 |
US7812424B2 (en) * | 2007-12-21 | 2010-10-12 | Infineon Technologies Ag | Moisture barrier capacitors in semiconductor components |
-
2009
- 2009-08-27 US US12/548,484 patent/US8378450B2/en not_active Expired - Fee Related
-
2010
- 2010-08-26 TW TW099128669A patent/TW201140785A/zh unknown
- 2010-08-26 DE DE112010003418.4T patent/DE112010003418B4/de not_active Expired - Fee Related
- 2010-08-26 WO PCT/US2010/046742 patent/WO2011031512A2/en active Application Filing
- 2010-08-26 JP JP2012526966A patent/JP5657002B2/ja not_active Expired - Fee Related
- 2010-08-26 CN CN201080036668.1A patent/CN102473710B/zh not_active Expired - Fee Related
- 2010-08-26 GB GB1201195.3A patent/GB2485693B/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7024A (en) * | 1850-01-15 | Machinery tor towguzng and grooving | ||
US7029A (en) * | 1850-01-15 | Winnowing-machike | ||
US8018A (en) * | 1851-04-01 | Improvement in seed-planters | ||
JPH11501159A (ja) * | 1995-03-03 | 1999-01-26 | ノーザン・テレコム・リミテッド | 集積回路用コンデンサ構造およびその製造方法 |
JP2007081132A (ja) * | 2005-09-14 | 2007-03-29 | Sharp Corp | 半導体集積回路 |
JP2008226998A (ja) * | 2007-03-09 | 2008-09-25 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012015270A (ja) * | 2010-06-30 | 2012-01-19 | Fujitsu Semiconductor Ltd | 半導体装置 |
JP2014229844A (ja) * | 2013-05-27 | 2014-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2017533592A (ja) * | 2014-10-30 | 2017-11-09 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 信号の間隙率を最適化するためのビア構造 |
JP2017126796A (ja) * | 2017-04-20 | 2017-07-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2020092266A (ja) * | 2018-12-04 | 2020-06-11 | アナログ ディヴァイスィズ インク | 高密度自己ルーチング金属−酸化物−金属キャパシタ |
Also Published As
Publication number | Publication date |
---|---|
WO2011031512A3 (en) | 2011-06-23 |
JP5657002B2 (ja) | 2015-01-21 |
US20110049674A1 (en) | 2011-03-03 |
TW201140785A (en) | 2011-11-16 |
GB2485693A (en) | 2012-05-23 |
DE112010003418B4 (de) | 2018-09-20 |
CN102473710A (zh) | 2012-05-23 |
CN102473710B (zh) | 2016-05-25 |
GB2485693B (en) | 2014-05-28 |
US8378450B2 (en) | 2013-02-19 |
DE112010003418T5 (de) | 2012-08-23 |
GB201201195D0 (en) | 2012-03-07 |
WO2011031512A2 (en) | 2011-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5657002B2 (ja) | デバイス構造体およびその形成方法 | |
US7485912B2 (en) | Flexible metal-oxide-metal capacitor design | |
JP5558790B2 (ja) | 金属相互接続構造体及びこれを製造する方法 | |
US7821051B2 (en) | MIM capacitor and method of fabricating same | |
TWI292204B (en) | Semiconductor device and method for manufacturing the same | |
US8828862B2 (en) | Air-dielectric for subtractive etch line and via metallization | |
CN102569250B (zh) | 高密度电容器及其电极引出方法 | |
KR101024652B1 (ko) | 캐패시터 구조체 | |
JP5284708B2 (ja) | 多層キャパシタ構造及びこれの製造方法(方向に依存しない多層beolキャパシタ) | |
CN103187241B (zh) | 改善mim电容器制作中电弧放电缺陷的方法 | |
US20240071924A1 (en) | Integrated circuit device including interconnection structure | |
TW201944567A (zh) | 在多重圖案化製程期間之電熔絲形成 | |
US10083958B2 (en) | Deep trench metal-insulator-metal capacitors | |
JP5090688B2 (ja) | 半導体装置 | |
US9159653B2 (en) | Copper interconnect structures and methods of making same | |
TWI323921B (en) | Integrated circuit arrangement having a plurality of conductive structure levels and coil, and method | |
CN100479162C (zh) | 半导体元件及其制造方法 | |
TW201545184A (zh) | 電容器結構及其製造方法 | |
US20220336577A1 (en) | Metal-insulator-metal (mim) capacitor and method of forming an mim capacitor | |
JP2010040775A (ja) | 半導体装置及びその製造方法 | |
TWI623088B (zh) | 三維半導體元件及其製造方法 | |
CN116349013A (zh) | 形成在集成电路结构中的金属-绝缘体-金属(mim)电容器和薄膜电阻器(tfr) | |
JP2011086701A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130508 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20140616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140624 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140616 |
|
AA91 | Notification of revocation by ex officio |
Free format text: JAPANESE INTERMEDIATE CODE: A971091 Effective date: 20140708 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141104 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20141104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5657002 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |