JP2013231601A

JP2013231601A - 電力変換装置の電流検出装置、およびこの電流検出装置を備えた半導体モジュール

Info

Publication number: JP2013231601A
Application number: JP2012102229A
Authority: JP
Inventors: Yoshiko Taikai; 美子大開; Yasushi Nakayama; 靖中山; Takeshi Oi; 健史大井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2012-04-27
Filing date: 2012-04-27
Publication date: 2013-11-14
Anticipated expiration: 2032-04-27
Also published as: JP5840067B2

Abstract

【課題】従来よりも小型で低コスト、かつ高精度の電力変換装置の電流検出装置、およびこの電流検出装置を備えた半導体モジュールを提供する。
【解決手段】ロゴスキーコイル２の検出出力を積分回路６で積分する際に生じる蓄積電荷をリセット回路４からのリセット信号でリセットする場合、電流検出対象となる自アームのスイッチング素子１０ａへのゲート制御信号のオフ後、デッドタイム、逆アームのスイッチング素子１０ｂへのゲート制御信号のオンに伴う当該スイッチング素子のターンオン遅れ時間、および自アームのダイオード１１ａのリカバリー時間が経過した後、自アームのスイッチング素子に対するゲート制御信号がオンする時点からデッドタイム時間分手前の時点までの期間を自アームの零電流期間であると予測して、その零電流期間中にリセット信号を出力する。
【選択図】図１

Description

この発明は、安価で高精度化を実現するロゴスキーコイルを用いた電力変換装置の電流検出装置、およびこの電流検出装置を備えた半導体モジュールに関する。

従来より、モータなどの電気機器の駆動電流を制御するために電力変換装置が用いられており、この種の電力変換装置のスイッチング素子として、例えばＩＧＢＴなどの自己消弧型半導体素子が使用される。このようなスイッチング素子に過電流が流れると、素子破壊等が起こる恐れがあるので、過電流発生の有無を検出するために電流検出装置が設けられる場合がある。

この場合の電流検出装置として、従来、電流検出センサ付きのスイッチング素子を用いたものや、スイッチング素子の外側にＣＴ（変流器）を配置したものがある。前者の電流検出センサ付きのスイッチング素子は、センサ部にシャント抵抗器が接続されており、検出精度を高めるにはシャント抵抗器の抵抗値を大きくする必要があるため、消費電力の増大に伴って発熱が生じることや、素子自体が電流検出センスのないものに比べ高価になるなどの欠点がある。また、後者のＣＴを用いた電流検出装置は、ＣＴで大電流や直流電流を検出するためには、ＣＴに使用される磁性体からなるコアが磁気飽和しないようにする上で大きなコアが必要となり、装置の大型化やコスト高を招くという問題がある。

また、従来より、信号線を流れる電流に比例した磁界強度の変化を検出するロゴスキーコイルを使用した電流検出装置がある。このようなロゴスキーコイルを使用した電流検出装置は、ＣＴのようなコアが存在しないため、小型であり、かつ磁気飽和を生じないため、大電流や直流電流の測定に適している。このようなロゴスキーコイルを用いる場合、電流値に対応した起電力を電圧値に変換するために演算増幅器とコンデンサを組み合わせた積分回路が使用されている。

このような積分回路は、比較的低周波電流も精度良く検出することが可能であるが、演算増幅器の特性上、低周波領域でのゲイン特性が悪いことや、ドリフト電圧により積分回路を構成するコンデンサに電荷が蓄積する。そのため、連続で使用する場合には、積分回路の検出出力が実際の電流値からずれるという問題がある。

その対策として、従来、下記の特許文献１に記載のように、各アームに配置されたロゴスキーコイルを通過して流れる電流が零である期間（以下、単に零電流期間という）を予測する零電流予測回路と、この零電流予測回路で予測される零電流期間に積分回路を構成するコンデンサを放電するリセット回路とを設け、零電流予測回路で予測される零電流期間に積分回路をリセット回路でリセットすることで、積分回路の出力のずれを補正するものが提案されている。

特許第４２８６４１３号公報

しかし、上記の特許文献１記載の従来技術のものは、未だ次の課題が残されている。
すなわち、電力変換装置のスイッチング素子に加えるゲート制御信号のオンパルス直後からスイッチング素子に実際に電流が流れ始めるまでのターンオン遅れ時間内にリセット信号を出力するようにしているので、リセット回路から出力されるリセット信号自体の遅れ時間やスイッチング素子のターンオン遅れ時間を考慮すると、積分回路中のコンデンサを十分に放電しきれなかったり、リセット信号自体に遅れ時間が生じて零電流期間が経過して既に電流が流れ始めているときにリセット信号が出力されるなどして、正確な電流値を検出できないという課題がある。

また、電力変換装置は、各相毎に上下一対の正極側と負極側のアームが直列接続され、これらの各アームはスイッチング素子とこれと逆並列に接続された還流用のダイオードとから構成されているが、この場合、一方のアーム（例えば負極側のアーム）のスイッチング素子の電流検出用の積分回路をリセットする場合、他方のアーム（例えば正極側のアーム）のスイッチング素子に加わるゲート制御信号を用いてリセット信号を生成しているため、何らかの方法を用いて正極側と負極側のアーム間の電気的な絶縁を確保できるような回路とする必要があり、回路の複雑化による高コスト化やサイズの増大を招くという課題がある。

この発明は、上記の課題を解決するためになされたもので、小型で低コスト、かつ高精度の電力変換装置の電流検出装置、およびこの電流検出装置を備えた半導体モジュールを提供することを目的とする。

この発明の電力変換装置の電流検出装置は、上下一対の正極側と負極側のアームが直列接続され、上記各アームは、スイッチング素子とこれに逆並列に接続された還流用のダイオードで構成されている電力変換装置の上記各アームを通じて流れる電流を検出するものであって、各アームに個別に対応して、上記各アームを流れる電流に比例した磁界強度の変化を検出するロゴスキーコイルと、このロゴスキーコイルの検出出力を積分する積分回路と、上記各アームに流れる電流が零である零電流期間を予測し、この予測結果に基づいて上記零電流期間に上記積分回路を構成するコンデンサの蓄積電荷を放電するためのリセット信号を出力するリセット回路とが設けられており、上記両アームの内、電流検出対象となる一方のアームに着目したときを自アーム、これに対する他方のアームを逆アームと称すれば、上記リセット回路は、電流検出対象となる自アームのスイッチング素子に対するゲート制御信号のオフ後、デッドタイム、逆アームのスイッチング素子に対するゲート制御信号のオンに伴う当該スイッチング素子のターンオン遅れ時間、および自アームのダイオードのリカバリー時間が経過した時点から、その後、自アームのスイッチング素子に対するゲート制御信号がオンする時点からデッドタイム時間分手前の時点までの期間を上記自アームの零電流期間であると予測して、その零電流期間中に上記リセット信号を出力するものである。

この発明によれば、リセット回路から出力されるリセット信号の出力タイミングについて十分に考慮し、リセット回路は、各アームに配置されたロゴスキーコイルを通過して流れる電流が零である零電流期間を確実に予測し、その零電流期間中にリセット信号を出力するので、従来よりも積分回路が一層確実にリセットされ、常に正確に各アームに流れる電流値を検出することが可能となる。

また、従来のように逆アームのゲート制御信号を利用して自アームに設けられた電流検出装置の積分回路をリセットすることはせず、自アームのゲート制御信号のみを利用して積分回路をリセットするので、電気的な絶縁が必要な逆アームのゲート制御信号を用いる必要がなく、回路の簡素化や小型化が可能となる。

この発明の実施の形態１に係る電流検出装置を有する電力変換装置を示す構成図である。図１に示す電流検出装置の具体的な構成を示す回路図である。同電力変換装置と電流検出装置の動作説明に供するタイミングチャートである。この発明の実施の形態２に係る電力変換装置と電流検出装置の動作説明に供するタイミングチャートである。この発明の実施の形態３に係る電流検出装置の構成図である。図５に示す電流検出装置の過電流保護動作の一例を示すタイミングチャートである。同電流検出装置の変形例を示す構成図である。図７に示す電流検出装置の過電流保護動作の一例を示すタイミングチャートである。この発明の実施の形態４に係る過電流保護回路付きの電流検出装置を有する半導体モジュールの外観を示す斜視図である。図９のＡ−Ａ線に沿う断面図である。

実施の形態１．
図１はこの発明の実施の形態１に係る電流検出装置を有する電力変換装置を示す構成図、図２は図１に示す電流検出装置の具体的な構成を示す回路図である。

この実施の形態１における電力変換装置は２レベルインバータで、ここでは１相分を示しており、上下一対のＰ側（正極側）とＮ側（負極側）の各アーム５ａ、５ｂが直列接続され、その両端は直流電源９に接続されている。また、両スイッチング素子１０ａ、１０ｂの接続点が交流端子ＡＣに接続されている。この交流端子ＡＣは、一般的にモータなどのインダクタンス成分の含まれる機器に接続される端子である。

上記の各アーム５ａ、５ｂは、ＩＧＢＴやパワーＭＯＳＦＥＴなどの自己消弧型半導体素子からなるスイッチング素子１０ａ、１０ｂと、これと逆並列に接続された還流用のダイオード１１ａ、１１ｂで構成されている。また、各スイッチング素子１０ａ、１０ｂのゲートには、各スイッチング素子１０ａ、１０ｂをオン／オフ駆動するゲートドライバ７ａ、７ｂが設けられ、各ゲートドライバ７ａ、７ｂには、各スイッチング素子１０ａ、１０ｂのオン／オフ制御用のゲート制御信号を出力するゲート制御信号発生回路８が接続されている。

また、各アーム５ａ、５ｂに対しては、個別に対応して電流検出装置１ａ、１ｂが設けられている。各電流検出装置１ａ、１ｂは、共に同じ構成のもので、ロゴスキーコイル２、スイッチ３、リセット回路４、および積分回路６を備えている。

上記のロゴスキーコイル２は、各アーム５ａ、５ｂを流れる電流に比例した磁界強度の変化を検出するものである。そのため、Ｐ側アーム５ａのスイッチング素子１０ａもしくは逆並列に接続されたダイオード１１ａに流れる電流をＩｐ、Ｎ側アーム５ｂのスイッチング素子１０ｂもしくは逆並列に接続されたダイオード１１ｂに流れる電流をＩｎとすると、それらの電流Ｉｐ、Ｉｎが流れる各アーム５ａ、５ｂを囲うようにロゴスキーコイル２が配置されている。

また、積分回路６は、演算増幅器Ａｍｐ、コンデンサＣａ、Ｃｂ、Ｃ２、および抵抗Ｒ１〜Ｒ３、Ｒａ、Ｒｂを組み合わせて構成されている。そして、ロゴスキーコイル２から入力端子ｉｎに加わる電流値に対応した起電力Ｖｉｎが積分回路６内で積分されて検出電圧Ｖｏｕｔとして出力端子ｏｕｔから出力される。

リセット回路４は、各アーム５ａ、５ｂに流れる電流Ｉｐ、Ｉｎが零である零電流期間を予測し、この予測結果に基づいて上記零電流期間に積分回路６を構成するコンデンサＣａ、Ｃｂ、Ｃ２の蓄積電荷を放電するためのリセット信号を出力するものである。このリセット回路４は、ゲート制御信号発生回路８から出力されるゲート制御信号に基づいて各アーム５ａ、５ｂに流れる電流が零である零電流期間を予測する零電流予測回路４１と、この予測結果に基づいて上記リセット信号を出力するリセット信号発生回路４２とを有する。

この場合の零電流予測回路４１は、例えば上記ゲート制御信号発生回路８から出力されるゲート制御信号に応じてトリガ信号を出力するトリガ回路と、このトリガ回路からのトリガ信号を各アームに流れる電流が零である零電流期間中まで遅延させるフィルタなどの遅延回路（いずれも図示せず）とを組み合わせて構成することができる。また、リセット信号発生回路４２は、この遅延されたトリガ信号に応じてリセット信号を出力する。なお、このリセット回路４の動作については、後で詳述する。

スイッチ３は、その接点が積分回路６を構成する各コンデンサＣａ、Ｃｂ、Ｃ２の両端に電気的に並列に接続されている。このスイッチ３は、リセット回路４からのリセット信号が入力されることによって、各コンデンサＣａ、Ｃｂ、Ｃ２に連なる接点が閉じ、これにより、各コンデンサＣａ、Ｃｂ、Ｃ２の両端がスイッチ３を経由して短絡することで蓄積電荷が放電して積分値の零点がずれるのを防ぐようになっている。

ここで、図１に示す構成の２レベルインバータにおいて、ゲート制御信号発生回路８からのゲート制御信号が出力されない場合は、Ｐ側とＮ側の両アーム５ａ、５ｂのスイッチング素子１０ａ、１０ｂは共に電流が流れないが、どちらかのアーム、例えばＰ側アーム５ａのスイッチング素子１０ａがゲート制御信号によってオンすれば、Ｐ側アーム５ａを通り、交流端子ＡＣからインダクタンス成分（Ｌ）を含む図示しない機器を介して他相のＮ側アームのスイッチング素子を通り、直流電源９のＮ側を通るループで電流が流れる。この場合のＰ側アーム５ａのスイッチング素子１０ａに流れる電流値は、機器のインダクタンス成分（Ｌ）に依存する。

そして、Ｐ側アーム５ａのスイッチング素子１０ａがゲート制御信号によってオフされると、その後、デッドタイムを挟んでＮ側アーム５ｂのスイッチング素子１０ｂがオンするが、直ぐにはこのスイッチング素子１０ｂには電流が流れない。その理由は、Ｐ側アーム５ａのスイッチング素子１０ａがオフすると、インダクタンス成分（Ｌ）を含む機器に流れていた電流がＮ側アーム５ｂのダイオード１１ｂを介して還流するためである。

上記のようにして両アーム５ａ、５ｂのスイッチング素子１０ａ、１０ｂがオン／オフを繰り返す場合、交流端子ＡＣに流れる電流Ｉａｃの向きによって、Ｐ側アーム５ａとＮ側アーム５ｂの各スイッチング素子１０ａ、１０ｂのどちらに電流が流れるかが決まる。すなわち、電流Ｉａｃが図１に示す矢印と同方向の場合は、Ｐ側アーム５ａのスイッチング素子１０ａに、図１に示す矢印と逆方向の場合は、Ｎ側アーム５ｂのスイッチング素子１０ｂにそれぞれ電流が流れる。

次に、リセット回路４がリセット信号を出力する場合のタイミング動作について図３を参照して説明する。

図３は２レベルインバータにより交流端子ＡＣから正弦波状の相電圧が出力される場合に、その内の正極性側の電圧を発生する状態（ここでは正極性モードという）を示しており、この正極性モードでは、Ｐ側アーム５ａのスイッチング素子１０ａがオン／オフされて図１に示す矢印方向に電流Ｉａｃが流れる。なお、この正極性モードの場合でもＮ側アーム５ｂのスイッチング素子１０ｂがオン／オフされ、Ｐ側アーム５ａのスイッチング素子１０ａがオフしている期間中、Ｎ側アーム５ｂのダイオード１１ｂを通じて電流が還流する。

この正極性モードにおいて、Ｐ側アーム５ａのスイッチング素子１０ａがオフしてＮ側アーム５ｂのダイオード１１ｂを通じて電流が還流している状態で、次に、Ｐ側アーム５ａのスイッチング素子１０ａに対してゲート制御信号が入力されてスイッチング素子１０ａがオンすると、ターンオン遅れ時間後、スイッチング素子１０ａはオンし、Ｎ側アーム５ｂのダイオード１１ｂはリカバリーしてオフに至る。その後、Ｐ側アーム５ａのスイッチング素子１０ａに対するゲート制御信号がオフすると、ターンオフ遅れ時間後、スイッチング素子１０ａはオフし、Ｎ側アーム５ｂのダイオード１１ｂに電流が流れ始める。

したがって、いま、Ｎ側アーム５ｂに着目したとき、そのスイッチング素子１０ｂに対するゲート制御信号がオフになった後、デッドタイムＴｄ、Ｐ側アーム５ａのスイッチング素子１０ａに対するゲート制御信号のオンに伴う当該スイッチング素子１０ａのターンオン遅れ時間Ｔｏ、およびＮ側アーム５ｂのダイオード１１ｂのリカバリー期間Ｔｒが経過した時点から、その後にＰ側アーム５ａのスイッチング素子１０ａに対するゲート制御信号がオフになる時点までの期間Ｔｎ中、Ｎ側アーム５ｂには電流Ｉｎが流れないので、この期間を零電流期間Ｔｎとする。

よって、Ｎ側アーム５ｂに関しては、リセット回路４が生成するリセット信号を、Ｎ側アーム５ｂに流れる電流Ｉｎが零（Ｉｎ＝０）である零電流期間Ｔｎ中にスイッチ３に与えれば、各コンデンサＣａ、Ｃｂ、Ｃ２の蓄積電荷を確実に放電（リセット）することができる。

一方、Ｐ側アーム５ａに着目したとき、そのスイッチング素子１０ａに対するゲート制御信号がオフになった後、デッドタイムＴｄ、Ｎ側アーム５ｂのスイッチング素子１０ｂに対するゲート制御信号のオンに伴う当該スイッチング素子１０ｂのターンオン遅れ時間、およびＰ側アーム５ａのダイオード１１ａのリカバリー期間（ここでは、スイッチング素子１０ｂのターンオン遅れ時間とダイオード１１ａのリカバリー期間を合わせて符号Ｔｇで示す）が経過した時点から、その後にＮ側アーム５ｂのスイッチング素子１０ｂに対するゲート制御信号がオフになる時点までの期間Ｔｐ中、Ｐ側アーム５ａに電流Ｉｐが流れないので、この期間を零電流期間Ｔｐとする。

よって、Ｐ側アーム５ａに関しては、リセット回路４が生成するリセット信号を、Ｐ側アーム５ａに流れる電流Ｉｐが零（Ｉｐ＝０）である零電流期間Ｔｐ中にスイッチ３に与えれば、各コンデンサＣａ、Ｃｂ、Ｃ２の蓄積電荷を確実に放電（リセット）することができる。

このように、実質的な零電流期間Ｔｎ、Ｔｐは、Ｎ側アーム５ｂよりもＰ側アーム５ａの方が長いが、正極性モードの場合でもＮ側アーム５ｂのスイッチング素子１０ｂがオン／オフされる場合を想定し、Ｐ側アーム５ａの各積分回路６のリセットするタイミングと、Ｎ側アーム５ｂの各積分回路６のリセットするタイミングと考え方は同じとし、両アーム５ａ、５ｂの内、電流検出対象となる一方のアームに着目したときを自アーム、これに対する他方のアームを逆アームと称すれば、Ｐ側アーム５ａ、Ｎ側アーム５ｂのいずれに関しても、リセット信号の出力タイミングを総括的に次のように表現することができる。

すなわち、リセット回路４は、電流検出対象となる自アームのスイッチング素子に対するゲート制御信号のオフ後、デッドタイム、逆アームのスイッチング素子に対するゲート制御信号のオンに伴う当該スイッチング素子のターンオン遅れ時間、および自アームのダイオードのリカバリー時間が経過した時点から、その後、逆アームのスイッチング素子に対するゲート制御信号が再度オフする時点、つまり自アームのスイッチング素子に対するゲート制御信号がオンする時点からデッドタイム時間分手前の時点までの期間を自アームの零電流期間であると予測して、その零電流期間中にリセット信号を出力する。これにより、積分回路６をリセットして検出信号のずれを確実に補正できることになる。

なお、この場合の自アームのダイオードのリカバリー時間は、ダイオードに還流していた電流値やダイオードに印加される電圧等によって異なるため、最大となるリカバリー時間に設定するのが望ましい。

また、図３では交流端子ＡＣから正弦波状の相電圧が出力される場合に、その内の正極性側の電圧を発生する正極性モードの場合を示したが、これとは逆に、負極性の電圧を発生する状態（ここでは負極性モードという）の場合、Ｎ側アーム５ｂのスイッチング素子１０ｂがオン／オフされて交流端子ＡＣには図１に示す矢印方向と逆方向に電流Ｉａｃが流れる。この場合でも、Ｐ側アーム５ａとＮ側アーム５ｂの動作状態が入れ替わるだけで、動作原理は同じである。したがって、この負極性モードの場合でも、リセット回路４から出力するリセット信号の出力タイミングは、正極性モードの場合と同様に総括的に表現することができる。

以上のように、この実施の形態１では、リセット回路４から出力されるリセット信号の出力タイミングについて十分に考慮し、各アーム５ａ、５ｂに電流が流れない零電流期間Ｔｎ、Ｔｐ中にリセット信号を出力するようにしたので、各アーム５ａ、５ｂのスイッチング素子１０ａ、１０ｂが連続してオン／オフされる場合でも、従来よりも積分回路６を一層確実にリセットすることができ、常に正確に各アーム５ａ、５ｂに流れる電流値を検出することが可能となる。しかも、リセット回路４は、自アームのゲートドライバに加わるゲート制御信号のみ用いるので、逆アームのゲートドライバと電気的な絶縁をする必要がなく、回路の簡素化や小型化が可能となる。

実施の形態２．
図４はこの発明の実施の形態２に係る電力変換装置と電流検出装置の動作説明に供するタイミングチャートである。なお、図４は、図３に示した実施の形態１の場合と同様、電力変換装置が２レベルインバータで、正極性モードの場合を示している。

Ｐ側とＮ側の各アーム５ａ、５ｂのスイッチング素子１０ａ、１０ｂのスイッチング時のオン時間は、ＰＷＭ制御を行う場合、長短があるのが特徴で、オン時間を調整することによって電力を直流から交流へと変換している。したがって、ゲート制御信号により各スイッチング素子１０ａ、１０ｂをスイッチングする場合、全動作モードのゲート制御信号のオン時間の内で、最小のオン時間（以下、単に最小オン時間という）Ｔｍｉｎが設定される。そこで、この実施の形態２では、最小オン時間Ｔｍｉｎを考慮して、リセット回路４からのリセット信号の出力タイミングを決定するようにしたものである。

例えば、図４において、Ｎ側アーム５ｂに着目したとき、Ｐ側アーム５ａのスイッチング素子１０ａに与えるゲート制御信号の最小オン時間Ｔｍｉｎが予め分かっておれば、Ｎ側アーム５ｂのスイッチング素子１０ｂに対するゲート制御信号がオフになった後、デッドタイムＴｄ、Ｐ側アーム５ａのスイッチング素子１０ａに対するゲート制御信号のオンに伴う当該スイッチング素子１０ａのターンオン遅れ時間Ｔｏ、およびＮ側アーム５ｂのダイオード１１ｂのリカバリー期間Ｔｒが経過した時点から、その後にＰ側アーム５ａのスイッチング素子１０ａに対するゲート制御信号の最小オン時間Ｔｍｉｎが経過する時点までの期間Ｔｎ中は、ＰＷＭ制御によりゲート制御信号のオン時間が変化しても、常にＮ側アーム５ｂに電流Ｉｎが流れない零電流期間Ｔｎが存在する。

よって、Ｎ側アーム５ｂに関して、リセット回路４が生成するリセット信号を、Ｎ側アーム５ｂに流れる電流Ｉｎが零（Ｉｎ＝０）である零電流期間Ｔｎ中にスイッチ３に与えれば、各コンデンサＣａ、Ｃｂ、Ｃ２を確実に放電（リセット）することができる。

上記の説明は、Ｎ側アーム５ｂに着目したときであるが、Ｐ側アーム５ａに着目した場合も動作原理は同じである。さらに、ここでは正極性モードの場合について説明したが、負極性モードの場合でも動作原理は同じである。したがって、この実施の形態２の場合、リセット回路４からのリセット信号の出力タイミングは、総括的に次のように表現することができる。

すなわち、リセット回路４は、電流検出対象となる自アームのスイッチング素子に対するゲート制御信号のオフ後、デッドタイム、逆アームのスイッチング素子に対するゲート制御信号のオンに伴う当該スイッチング素子のターンオン遅れ時間、および自アームのダイオードのリカバリー時間が経過した時点から、その後、逆アームのスイッチング素子に対するゲート制御信号の最小オン時間が経過する時点、つまり自アームのスイッチング素子に対するゲート制御信号がオンする時点からデッドタイム時間分手前の時点までの期間を自アームの零電流期間であると予測して、その零電流期間中にリセット信号を出力する。

このように、全動作モードの内の最小オン時間Ｔｍｉｎが予め分かっておれば、リセット回路４から零電流期間中にリセット信号を出力すれば、必ず零電流期間中に積分回路６を構成するコンデンサＣａ、Ｃｂ、Ｃ２の蓄積電荷を放電でき、正確な電流値を検出することが可能となる。

なお、自アームのダイオードのリカバリー時間は、実施の形態１と同様に、ダイオードに還流していた電流値やダイオードに印加される電圧等によって異なるため、最大リカバリー時間に設定するのが望ましい。

以上のように、この実施の形態２では、ゲート制御信号の最小オン時間Ｔｍｉｎを考慮してリセット信号を出力するので、各アーム５ａ、５ｂのスイッチング素子１０ａ、１０ｂが連続してオン／オフされる場合でも、実施の形態１の場合よりも積分回路６を一層確実にリセットすることができる。なお、その他の作用効果は実施の形態１の場合と同様である。

実施の形態３．
図５はこの発明の実施の形態３に係る電流検出装置の構成図である。なお、図５では、各アームに個別に対応して設けられる電流検出装置の内、一つの電流検出装置のみを取り出して示している。

図１の構成で、例えば一方のＰ側アーム５ａのスイッチング素子１０ａがオンしていているときに、Ｎ側アーム５ｂのスイッチング素子１０ｂが何らかの原因で短絡すると、電流が各スイッチング素子１０ａ、１０ｂの飽和電流まで流れる。そして、過電流保護もしくは短絡保護が短時間で実施できない場合、各スイッチング素子１０ａ、１０ｂに加わる電圧が電源電圧まで上がり、ついには発熱によってスイッチング素子１０ａ、１０ｂが破壊に至る。

そこで、このような不具合発生を防止するため、この実施の形態３では、図５に示すように、電流検出対象となるアーム（ここでは自アームという）５に対して設けられた電流検出装置１において、積分回路６による電流検出値に基づいて過電流発生の有無を検出し、自アーム５に過電流が継続して流れるのを防止する過電流保護回路１３を設けている。

すなわち、この実施の形態３の電流検出装置の過電流保護回路１３は、積分回路６の出力電圧Ｖｏｕｔと基準電圧Ｖｏｃとを比較して積分回路６の出力電圧Ｖｏｕｔが基準電圧Ｖｏｃよりも大きい場合にはハイレベルのエラー信号ＦＯを出力する比較器１４、このエラー信号ＦＯをレベル反転するノット回路１５、およびこのノット回路１５の出力とゲート制御信号発生回路８からのゲート制御信号とを共に入力するアンドゲート１６を備え、アンドゲート１６の出力側がゲートドライバ７に接続されている。

ここで、過電流が自アーム５に流れるような場合を例にとって、過電流保護回路１３の動作について図６を参照して説明する。

過電流保護回路１３は、積分回路６の出力電圧Ｖｏｕｔと基準電圧Ｖｏｃを比較器１４に入力し両電圧Ｖｏｕｔ、Ｖｏｃを比較する。そして、過電流が自アーム５に流れるような場合、積分回路６の出力電圧Ｖｏｕｔが基準電圧Ｖｏｃを超えるので、ハイレベルのエラー信号ＦＯが出力され、このエラー信号ＦＯがゲート制御信号発生回路８に与えられるとともに、ノット回路１５でレベル反転されてアンドゲート１６に加わるため、アンドゲート１６が閉じ、ゲート制御信号発生回路８からのゲート制御信号がゲートドライバ７に加わるのが阻止される。これにより、スイッチング素子１０がオフして過電流が流れるのが保護される。

なお、過電流保護回路１３で過電流を検知して、ゲートドライバ７にゲート制御信号が加わるのを阻止する場合、通常のゲート抵抗のままでスイッチング素子１０をオフすると、スイッチング素子１０に流れる電流変化が大きくなり、遮断時に大きなサージ電圧がスイッチング素子１０に印加されて素子が破壊するという事態が起こりかねない。そこで、過電流検知時にスイッチング素子１０をオフする場合には、ゲート抵抗を通常の値よりも大きな値のものに切り替えるような回路を付属させるのが望ましい。

また、過電流の保護レベルによっては、ダイオード１１がリカバリーする際に生じるピーク電流によって過電流保護回路１３が誤って保護動作をすることがないように、積分回路６の出力側にフィルタを設け、このフィルタで積分回路６の出力電圧Ｖｏｕｔが急峻に変化するのを緩和することによって誤動作を防ぐ一方、過電流の内の短絡保護を行う際には、保護精度を上げるために、フィルタなしで積分回路６の出力電圧Ｖｏｕｔが急峻に変化するようにするなどの対策を講じるのが望ましい。

また、この実施の形態３においても、前述の実施の形態１，２と同様に、リセット回路４は、自アーム５のゲートドライバ７に加えるゲート制御信号のみを用いており、他のアームのゲートドライバとは独立しているので回路が簡素化できる。過電流保護回路に関しても、過電流保護後のリセット回路４を自己のアーム５内で閉じていることにより、確実にリセットすることが可能となる。

すなわち、逆アームのゲートドライバに加わるゲート制御信号を用いてリセット信号を生成する場合、逆アームのゲート制御信号がオフからオンに切り替わった後にリセット回路４からリセット信号が出力されるようになるが、両アームが共にオンしてアーム短絡が生じた場合、検出電流値がリセットされてしまい、正確な電流検出ができない。そのため、過電流保護が遅くなってスイッチング素子１０が破壊に至る可能性がある。これに対して、この実施の形態３では、過電流保護回路１３についても、自アーム５に対するゲート制御信号のみを用いることで、より確実に積分回路６をリセットすることが可能となる。

また、過電流保護回路１３を動作させた場合、前述のようにスイッチング素子１０の破壊を防ぐために、通常よりも大きなゲート抵抗を挿入してスイッチング素子１０をオフすると、スイッチング素子１０のターンオフ遅れ時間などが長くなる。よって、リセット回路４から通常のタイミングでリセット信号を出力すると、アーム５に流れる電流が零になる前にリセット信号が積分回路６に入力される可能性がある。そこで、この不具合を回避するためには、過電流保護回路１３を動作させる場合には、リセット信号の出力タイミングを変更する必要がある。

例えば、図６に示すように、通常の場合のリセット信号の出力タイミングが図中破線で示す位置にあったとすると、過電流保護回路１３を動作させた場合には、リセット信号の出力タイミングを実線で示す位置まで遅らせる。そのためには、例えば、図２に示したリセット回路４内の零電流予測回路４１において、これを構成する遅延回路のフィルタ定数を過電流保護回路１３の動作に応じて変更するなどして対処することができる。

なお、図７に示すように、過電流保護回路１３で過電流が検知されると、エラー信号ＦＯをゲート制御信号発生回路８に入力し、過電流が流れている情報をゲート制御にフィードバックさせる。そして、このエラー信号ＦＯの出力は、過電流が遮断された後もシステムが復帰するまでのある一定の期間Ｔｓにわたって継続され、新たなゲート制御信号に対してスイッチング素子１０がオンしないように設定されている。

したがって、過電流が検出されてエラー信号ＦＯが出力された状態では、システムが復帰するまでの一定期間Ｔｓにわたってスイッチング素子１０には電流が流れない。そこで、図８に示すように、リセット回路４は、比較器１４からのエラー信号ＦＯを取り込み、上記期間Ｔｓの経過後、このエラー信号ＦＯの出力が停止してシステムが復帰した直後の数μｓｅｃの期間だけリセット信号を発生して積分回路６のコンデンサＣａ、Ｃｂ、Ｃ２を放電（リセット）するようにすれば、より高精度に電流検出が可能となる。

実施の形態４．
図９はこの発明の実施の形態４に係る過電流保護回路付きの電流検出装置を有する半導体モジュールの外観を示す斜視図、図１０は図９のＡ−Ａ線に沿う断面図であり、図５、図７に示した実施の形態３と対応もしくは相当する構成部分には同一の符号を付す。なお、この実施の形態４では、単独のアームを構成する１ｉｎ１の高耐圧半導体モジュールを例として示すが、一対のアームを構成する２ｉｎ１や６つのアームを構成する６ｉｎ１の半導体モジュールであってもこの発明を適用することが可能である。

図９および図１０を用いて、この実施の形態４に係る半導体モジュールの構造を説明する。

この実施の形態４の半導体モジュールは、モジュールケース２０の下部に熱を放熱する金属放熱体である金属板２５が取り付けられて内部が中空に形成され、この金属板２５の上面に高熱伝導絶縁層である絶縁回路基板２８が設けられている。この絶縁回路基板２８の金属板２５と接合された面と反対側の面には金属箔でできた配線パターンが形成されており、この配線パターンの上にスイッチング素子１０やダイオード１１が半田などの接合材によって接続されている。また、この配線パターン上には、スイッチング素子１０のエミッタ面と配線パターンのエミッタ面、もしくは、ダイオード１１のアノード面と配線パターンのエミッタ面とをワイヤボンド２４を介して電気的に接続されている。

さらに、絶縁回路基板２８の配線パターン上には、コレクタ電極２２とエミッタ電極２３の一端が接続され、それらの電極２２、２３の他端はモジュールケース２０の上面に露出している。それらの露出面で外部のブスバーやコンデンサなどを接続することによって電力変換装置が組み立てられる。

スイッチング素子１０は、ゲート・エミッタの配線をワイヤボンド２４を用いて、制御用ドライブ基板３０の配線パターンに接続され、制御用ドライブ基板３０は制御用端子３１を介して、制御基板２９の各ゲート・エミッタパターンへ接続されている。また、モジュール内部の絶縁を保つために、モジュールケース２０と金属板２５で囲まれた空間内の制御基板２９よりも下方には絶縁性ゲル２１が充填されている。

また、モジュールケース２０内において、制御基板２９より上部に位置するエミッタ電極２３には、ロゴスキーコイル２が挿入されている。さらに、ロゴスキーコイル２の出力は、制御基板２９に接続されている。

制御基板２９には、図示しないが積分回路６や過電流保護回路１３などがゲートドライバ７とともに実装、配線されている。また、モジュールケース２０の外部にはコネクタ３２が設けられて制御基板２９と接続されている。そして、このコネクタ３２を介してゲートドライバ７への駆動電源が接続される。また、このコネクタ３２を介して図示しない外部のゲート制御信号発生回路８からのゲート制御信号が制御基板２９側に入力されたり、過電流保護回路１３からのエラー信号がゲート制御信号発生回路８に出力されたりする。

従来、過電流保護機能付きの半導体モジュールは、スイッチング素子に電流検出用のセンス抵抗が付属されており、スイッチング素子に流れる電流の一部をこのセンス抵抗を用いて検知しているものが多い。しかしながら、そのような半導体モジュールは、スイッチング素子のコストが高くなる欠点がある。これに対して、この実施の形態４の半導体モジュールは、ロゴスキーコイル２を用いてスイッチング素子１０に流れる電流を検出するので、低コストで高精度な電流検出と過電流保護が可能となる。

特に、上記の実施の形態３に示したように、リセット回路４や過電流保護回路１３において、自アーム５に対するゲート制御信号からリセット信号の発生や過電流保護を行えるような構成とすれば、高電圧の絶縁が不要になるので、半導体ジュールの小型化とゲートドライバ回路の簡素化が一層可能となる。

なお、上記の各実施の形態１〜４において、スイッチング素子１０、１０ａ、１０ｂの半導体材料については特に限定していないが、一般的には珪素が使用できる。しかし、半導体材料を、ワイドバンドギャップ半導体材料、例えば、炭化珪素、窒化ガリウム系材料、またはダイヤモンドなどを使用すれば、この発明の効果を維持したまま低損失化が可能となり、電力変換装置の高効率化が可能となる。また、耐電圧性が高く、許容電流密度も高いため、電力変換装置の小型化が可能となる。さらにワイドバンドギャップ半導体素子は、耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力変換装置の一層の小型化が可能になる。

また、ワイドバンドギャップ半導体材料は、高速スイッチングが可能であることから、スイッチング周波数の高周波化が可能となるが、スイッチング周波数の高周波化に伴い、積分回路６のコンデンサＣａ、Ｃｂ、Ｃ２の放電がより困難になる。このような場合でも、この発明を適用すれば、リセット回路４からのリセット信号の出力タイミングが適切に設定されるので、確実に積分回路６のコンデンサＣａ、Ｃｂ、Ｃ２を放電させることができる。

なお、この発明は、上記の実施の形態１〜４に示した各々の構成に限定されるものではなく、この発明の趣旨を逸脱しない範囲で各種の変形を加えることができ、さらに、各実施の形態１〜４を適宜組み合わせた構成を採用することも可能である。

１，１ａ，１ｂ電流検出装置、２ロゴスキーコイル、３スイッチ、
４リセット回路、４１零電流予測回路、４２リセット信号発生回路、５アーム、５ａＰ側（正極側）アーム、５ｂＮ側（負極側）アーム、６積分回路、
７，７ａ，７ｂゲートドライバ、８ゲート制御信号発生回路、
１０，１０ａ，１０ｂスイッチング素子、１１，１１ａ，１１ｂダイオード、
１３過電流保護回路。

Claims

上下一対の正極側と負極側のアームが直列接続され、上記各アームは、スイッチング素子とこれに逆並列に接続された還流用のダイオードで構成されている電力変換装置の上記各アームを通じて流れる電流を検出するものであって、
各アームに個別に対応して、上記各アームを流れる電流に比例した磁界強度の変化を検出するロゴスキーコイルと、上記ロゴスキーコイルの検出出力を積分する積分回路と、上記各アームに流れる電流が零である零電流期間を予測し、この予測結果に基づいて上記零電流期間に上記積分回路を構成するコンデンサの蓄積電荷を放電するためのリセット信号を出力するリセット回路とが設けられており、
上記両アームの内、電流検出対象となる一方のアームに着目したときを自アーム、これに対する他方のアームを逆アームと称すれば、上記リセット回路は、電流検出対象となる自アームのスイッチング素子に対するゲート制御信号のオフ後、デッドタイム、逆アームのスイッチング素子に対するゲート制御信号のオンに伴う当該スイッチング素子のターンオン遅れ時間、および自アームのダイオードのリカバリー時間が経過した時点から、その後、自アームのスイッチング素子に対するゲート制御信号がオンする時点からデッドタイム時間分手前の時点までの期間を上記自アームの零電流期間であると予測して、上記零電流期間中に上記リセット信号を出力するものである電力変換装置の電流検出装置。
上記リセット回路が上記自アームの零電流期間であると予測する期間は、請求項１記載の期間に代えて、電流検出対象となる自アームのスイッチング素子に対するゲート制御信号のオフ後、デッドタイム、逆アームのスイッチング素子に対するゲート制御信号のオンに伴う当該スイッチング素子のターンオン遅れ時間、および自アームのダイオードのリカバリー時間が経過した時点から、その後、逆アームのスイッチング素子に対するゲート制御信号の最小オン時間が経過する時点までの期間である請求項１に記載の電力変換装置の電流検出装置。
上記リセット回路は、自アームに加わる上記ゲート制御信号を入力し、このゲート制御信号に応じてトリガ信号を出力するトリガ回路と、上記トリガ信号を自アームにおける上記零電流期間中まで遅延させて上記リセット信号として出力する遅延回路と、を備えている請求項１または請求項２に記載の電力変換装置の電流検出装置。
上記スイッチング素子は、ワイドバンドギャップ半導体によって形成されている請求項１ないし請求項３のいずれか１項に記載の電力変換装置の電流検出装置。
上記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、またはダイヤモンドである請求項４に記載の電力変換装置の電流検出装置。
上記積分回路の出力電圧と基準電圧とを比較し、上記積分回路の出力電圧が基準電圧よりも大きい場合には過電流が生じたものと判断して上記スイッチング素子に対するゲート制御信号の出力を阻止して上記スイッチング素子をオフにする過電流保護回路を備えている請求項１ないし請求項５のいずれか１項に記載の電力変換装置の電流検出装置。
上記過電流保護回路が上記スイッチング素子に対するゲート制御信号の出力を阻止する場合、これに応じて、上記リセット回路は、システムの復帰直後にリセット信号が出力されるようにその出力タイミングの切り替えを行うものである請求項６に記載の電力変換装置の電流検出装置。
請求項６または請求項７に記載の上記電力変換装置を構成する上記スイッチング素子と上記ダイオード、および上記電流検出装置を構成する上記ロゴスキーコイルと上記過電流保護回路が一体的に組み立てられている半導体モジュール。