JP7262604B2 - 電流検出装置、モータ制御装置、及び電流検出方法 - Google Patents

Description

本発明は、電流検出装置、モータ制御装置、及び電流検出方法に関する。

電気自動車などの車両の駆動では、電池から大電流のモータを駆動する必要があり、モータの駆動制御において、精密な電流検出が必要とされる。従来の電流を検出する技術として、ロゴスキーコイルを使用する技術が知られている（例えば、特許文献１を参照）。このような従来技術では、ロゴスキーコイルの出力のピーク値の直線近似により電流値を推定していた。

再公表ＷＯ２０１７／１５０７２６号公報

しかしながら、上述した従来技術では、検出した電流値の誤差が、サンプリング周期に依存するため、例えば、サンプリング周期の分解能不足によって、精密な電流検出が困難な場合があった。

本発明は、上記問題を解決すべくなされたもので、その目的は、サンプリング周期の分解能不足による電流値の検出誤差を低減することができる電流検出装置、モータ制御装置、及び電流検出方法を提供することにある。

上記問題を解決するために、本発明の一態様は、直列に接続された第１のスイッチング素子及び第２のスイッチング素子の複数の組を有し、前記複数の組のそれぞれに対応した互いに位相の異なる交流信号を生成するインバータ部に流れる電流を検出する電流検出装置であって、前記第１のスイッチング素子に流れる電流を検出する第１のロゴスキーコイルであって、前記複数の組のそれぞれに対応した第１のロゴスキーコイルと、前記第２のスイッチング素子に流れる電流を検出する第２のロゴスキーコイルであって、前記複数の組のそれぞれに対応した第２のロゴスキーコイルと、前記第１のロゴスキーコイルの出力を積分した第１検出信号と、前記第２のロゴスキーコイルの出力を積分した第２検出信号とを前記複数の組のそれぞれごとに加算した合成信号を生成し、前記複数の組のそれぞれに対応した当該合成信号に基づいて、前記位相の異なる交流信号ごとの出力電流を検出する検出処理部とを備え、前記検出処理部は、前記複数の組のそれぞれに対応した前記第１検出信号を合計した合計値を、前記インバータ部の入力電流として検出する電流検出装置である。

また、本発明の一態様は、上記の電流検出装置において、前記インバータ部が、前記第１のスイッチング素子と前記第２のスイッチング素子との組を複数備え、前記第１のスイッチング素子と前記第２のスイッチング素子との前記複数の組のそれぞれに対応した互いに位相の異なる交流信号を生成し、前記複数の組のそれぞれに対応した前記第１のロゴスキーコイル及び前記第２のロゴスキーコイルを備え、前記検出処理部は、前記複数の組のそれぞれに対応した前記合成信号を生成し、当該合成信号に基づいて、前記位相の異なる交流信号ごとの出力電流を検出するようにしてもよい。

また、本発明の一態様は、上記の電流検出装置において、前記検出処理部は、前記複数の組のそれぞれに対応した前記第１検出信号を合計した合計値を、前記インバータ部の入力電流として検出するようにしてもよい。

また、本発明の一態様は、上記の電流検出装置において、前記検出処理部は、前記位相の異なる前記複数の交流信号のうちの、負電流の期間になっている１つの相の交流信号の負電流を、前記複数の交流信号のうちの当該１つの相を除いた他の相の出力電流に基づいて検出するようにしてもよい。

また、本発明の一態様は、直列に接続された第１のスイッチング素子及び第２のスイッチング素子を有し、交流信号を生成するインバータ部に流れる電流を検出する電流検出装置であって、前記第１のスイッチング素子に流れる電流を検出する第１のロゴスキーコイルと、前記第２のスイッチング素子に流れる電流を検出する第２のロゴスキーコイルと、前記第１のロゴスキーコイルの出力を積分した第１検出信号と、前記第２のロゴスキーコイルの出力を積分した第２検出信号とのうちの、スイッチング素子を導通状態にするデューティ比が大きい方の検出信号に基づいて、交流信号の出力電流を検出する検出処理部とを備える電流検出装置である。

また、本発明の一態様は、上記の電流検出装置において、前記検出処理部は、前記第１検出信号と前記第２検出信号とを加算した合成信号を生成し、前記合成信号に対して、前記第１検出信号と前記第２検出信号のうちの、前記デューティ比が大きい方の検出信号の期間のタイミングで、前記交流信号の出力電流を検出するようにしてもよい。

また、本発明の一態様は、上記の電流検出装置において、前記検出処理部は、前記第１検出信号と前記第２検出信号とのうちの、前記デューティ比が大きい方の検出信号の期間のタイミングで、前記交流信号の出力電流を検出するようにしてもよい。

また、本発明の一態様は、上記の電流検出装置において、前記検出処理部は、前記第１のロゴスキーコイルの出力を積分する、リセット機能付きの第１の積分回路と、前記第２のロゴスキーコイルの出力を積分する、リセット機能付きの第２の積分回路とを備えるようにしてもよい。

また、本発明の一態様は、上記に記載の電流検出装置と、モータに駆動信号として前記交流信号を供給する前記インバータ部と、前記電流検出装置が検出した前記出力電流に基づいて、前記第１のスイッチング素子及び前記第２のスイッチング素子のスイッチングを制御するモータ制御部とを備えるモータ制御装置である。

また、本発明の一態様は、直列に接続された第１のスイッチング素子及び第２のスイッチング素子の複数の組を有し、前記複数の組のそれぞれに対応した互いに位相の異なる交流信号を生成するインバータ部に流れる電流を検出する電流検出方法であって、検出処理部が、前記第１のスイッチング素子に流れる電流を検出する第１のロゴスキーコイルであって、前記複数の組のそれぞれに対応した第１のロゴスキーコイルの出力を積分して、前記複数の組のそれぞれに対応した第１検出信号を生成する第１の生成ステップと、前記検出処理部が、前記第２のスイッチング素子に流れる電流を検出する第２のロゴスキーコイルであって、前記複数の組のそれぞれに対応した第２のロゴスキーコイルの出力を積分して、前記複数の組のそれぞれに対応した第２検出信号を生成する第２の生成ステップと、前記検出処理部が、前記第１の生成ステップによって生成された前記第１検出信号と、前記第２の生成ステップによって生成された前記第２検出信号とを前記複数の組のそれぞれごとに加算した合成信号を生成し、前記複数の組のそれぞれに対応した当該合成信号に基づいて、前記位相の異なる交流信号ごとの出力電流を検出する検出処理ステップとを含み、前記検出処理ステップにおいて、前記検出処理部が、前記複数の組のそれぞれに対応した前記第１検出信号を合計した合計値を、前記インバータ部の入力電流として検出する電流検出方法である。

また、本発明の一態様は、直列に接続された第１のスイッチング素子及び第２のスイッチング素子を有し、交流信号を生成するインバータ部に流れる電流を検出する電流検出方法であって、検出処理部が、前記第１のスイッチング素子に流れる電流を検出する第１のロゴスキーコイルの出力を積分して、第１検出信号を生成する第１の生成ステップと、前記検出処理部が、前記第２のスイッチング素子に流れる電流を検出する第２のロゴスキーコイルの出力を積分して、第２検出信号を生成する第２の生成ステップと、前記検出処理部が、前記第１の生成ステップによって生成された前記第１検出信号と、前記第２の生成ステップによって生成された前記第２検出信号とのうちの、スイッチング素子を導通状態にするデューティ比が大きい方の検出信号に基づいて、交流信号の出力電流を検出する検出処理ステップとを含む電流検出方法である。

本発明によれば、電流検出装置は、第１のスイッチング素子に流れる電流を検出する第１のロゴスキーコイルと、第２のスイッチング素子に流れる電流を検出する第２のロゴスキーコイルとを備え、検出処理部が、第１のロゴスキーコイルの出力を積分した第１検出信号と、第２のロゴスキーコイルの出力を積分した第２検出信号とを加算した合成信号を生成し、当該合成信号に基づいて、交流信号の出力電流を検出する。これにより、電流検出装置は、交流信号の出力電流の実波形に近い合成信号を生成することができるため、サンプリング周期の分解能不足による電流値の検出誤差を低減することができる。よって、電流検出装置は、サンプリング周期の分解能が低い安価な構成により精密な電流検出を実現することができる。

第１の実施形態によるモータ制御装置の一例を示すブロック図である。 第１の実施形態における検出処理部の一例を示すブロック図である。 第１の実施形態における積分回路の一例を示す回路図である。 第１の実施形態におけるモータ制御部の動作を説明する図である。 第１の実施形態におけるモータ駆動の電流波形の一例を示す図である。 第１の実施形態における合成信号の生成処理を説明する図である。 第１の実施形態による電流検出装置の出力電流の検出処理の一例を示すフローチャートである。 第１の実施形態による電流検出装置の入力電流の検出処理の一例を示すフローチャートである。 第１の実施形態による電流検出装置の負電流の検出処理の一例を示すフローチャートである。 検出信号のリンギングの一例を説明する図である。 第２の実施形態によるモータ制御装置の一例を示すブロック図である。 第２の実施形態による電流検出装置の出力電流の検出処理の一例を示すフローチャートである。 第３の実施形態によるモータ制御装置及び電流検出装置の一例を示すブロック図である。

以下、本発明の一実施形態による電流検出装置、モータ制御装置、及び電流検出方法について図面を参照して説明する。

［第１の実施形態］
図１は、本実施形態によるモータ制御装置１の一例を示すブロック図である。
図１に示すように、モータ制御装置１は、直流電源２と、平滑コンデンサ４と、電流検出装置１０と、インバータ部２０と、モータ制御部３０とを備えている。
また、モータ制御装置１は、モータ３に接続されている。

直流電源２は、例えば、バッテリなどであり、モータ制御装置１に直流電力を供給する。
モータ３は、例えば、正弦波駆動の３相ブラシレスモータであり、モータ制御装置１のインバータ部２０から駆動信号として供給される交流信号（Ｕ相信号、Ｖ相信号、Ｗ相信号）によって駆動される。

平滑コンデンサ４は、直流電源２の正極端子に接続された電源線Ｌ１と、直流電源２の負極端子に接続されたグランド線Ｌ２との間に接続され、直流電源２から供給された直流電圧を平滑化する。

インバータ部２０は、モータ制御部３０の制御に基づいて、モータ３を駆動する交流信号（Ｕ相信号、Ｖ相信号、Ｗ相信号）を生成する。インバータ部２０は、スイッチング素子２１－１～２１－３と、スイッチング素子２２－１～２２－３とを備えている。インバータ部２０は、スイッチング素子２１－１～２１－３、及びスイッチング素子２２－１～２２－３のスイッチングにより、例えば、１２０度位相のズレた３相の正弦波の電流信号を、駆動信号として生成する。

なお、本実施形態において、スイッチング素子２１－１～２１－３は、上側のスイッチング素子（第１のスイッチング素子）であるハイアームに対応し、インバータ部２０が備える任意の上側のスイッチング素子を示す場合、又は特に区別しない場合には、スイッチング素子２１として説明する。
また、スイッチング素子２２－１～２２－３は、下側のスイッチング素子（第２のスイッチング素子）であるロウアームに対応し、インバータ部２０が備える任意の下側のスイッチング素子を示す場合、又は特に区別しない場合には、スイッチング素子２２として説明する。

スイッチング素子２１とスイッチング素子２２とは、電源線Ｌ１とグランド線Ｌ２との間に直列に接続され、フルブリッジ回路を構成する。また、スイッチング素子２１（２１－１～２１－３）、及びスイッチング素子２２（２２－１～２２－３）は、例えば、Ｎ型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。

スイッチング素子２１－１とスイッチング素子２２－１とは、電源線Ｌ１とグランド線Ｌ２との間に直列に接続され、Ｕ相の駆動信号であるＵ相信号を生成するフルブリッジ回路を構成する。スイッチング素子２１－１及びスイッチング素子２２－１は、モータ制御部３０から出力された制御信号（Ｓ１、Ｓ２）に基づいてスイッチングされ、直列に接続されたスイッチング素子２１－１及びスイッチング素子２２－１との間のノードＮ１からＵ相信号を出力する。

スイッチング素子２１－２とスイッチング素子２２－２とは、電源線Ｌ１とグランド線Ｌ２との間に直列に接続され、Ｖ相の駆動信号であるＶ相信号を生成するフルブリッジ回路を構成する。スイッチング素子２１－２及びスイッチング素子２２－２は、モータ制御部３０から出力された制御信号（Ｓ３、Ｓ４）に基づいてスイッチングされ、直列に接続されたスイッチング素子２１－２及びスイッチング素子２２－２との間のノードＮ２からＶ相信号を出力する。

スイッチング素子２１－３とスイッチング素子２２－３とは、電源線Ｌ１とグランド線Ｌ２との間に直列に接続され、Ｗ相の駆動信号であるＷ相信号を生成するフルブリッジ回路を構成する。スイッチング素子２１－３及びスイッチング素子２２－３は、モータ制御部３０から出力された制御信号（Ｓ５、Ｓ６）に基づいてスイッチングされ、直列に接続されたスイッチング素子２１－３及びスイッチング素子２２－３との間のノードＮ３からＷ相信号を出力する。

このように、インバータ部２０は、スイッチング素子２１とスイッチング素子２２との組を複数備え、スイッチング素子２１とスイッチング素子２２との複数の組のそれぞれに対応した互いに位相の異なる交流信号（Ｕ相信号、Ｖ相信号、Ｗ相信号）を生成する。

電流検出装置１０は、インバータ部２０に流れる電流を検出する。電流検出装置１０は、例えば、インバータ部２０が生成する各相の駆動信号（交流信号）の出力電流を検出する。また、電流検出装置１０は、直流電源２からの入力電流（インバータ部２０の入力電流）を検出する。
電流検出装置１０は、ロゴスキーコイル１１－１～１１－３と、ロゴスキーコイル１２－１～１２－３と、検出処理部１３とを備える。

なお、本実施形態において、ロゴスキーコイル１１－１～１１－３は、スイッチング素子２１（２１－１～２１－３）に流れる電流を検出する空芯コイルであり、電流検出装置１０が備える任意のスイッチング素子２１用のロゴスキーコイル（第１のロゴスキーコイル）を示す場合、又は特に区別しない場合には、ロゴスキーコイル１１として説明する。
また、ロゴスキーコイル１２－１～１２－３は、スイッチング素子２２（２２－１～２２－３）に流れる電流を検出する空芯コイルであり、電流検出装置１０が備える任意のスイッチング素子２２用のロゴスキーコイル（第２のロゴスキーコイル）を示す場合、又は特に区別しない場合には、ロゴスキーコイル１２として説明する。

ロゴスキーコイル１１（第１のロゴスキーコイル）は、スイッチング素子２１に流れる電流を検出する。例えば、ロゴスキーコイル１１－１は、スイッチング素子２１－１のドレイン端子と電源線Ｌ１とを接続する信号線に配置されており、スイッチング素子２１－１に流れる電流を検出する。また、ロゴスキーコイル１１－２は、スイッチング素子２１－２のドレイン端子と電源線Ｌ１とを接続する信号線に配置されており、スイッチング素子２１－２に流れる電流を検出する。また、ロゴスキーコイル１１－３は、スイッチング素子２１－３のドレイン端子と電源線Ｌ１とを接続する信号線に配置されており、スイッチング素子２１－３に流れる電流を検出する。

また、例えば、ロゴスキーコイル１２－１は、スイッチング素子２２－１のソース端子とグランド線Ｌ２とを接続する信号線に配置されており、スイッチング素子２２－１に流れる電流を検出する。また、ロゴスキーコイル１２－２は、スイッチング素子２２－２のソース端子とグランド線Ｌ２とを接続する信号線に配置されており、スイッチング素子２２－２に流れる電流を検出する。また、ロゴスキーコイル１２－３は、スイッチング素子２２－３のソース端子とグランド線Ｌ２とを接続する信号線に配置されており、スイッチング素子２２－３に流れる電流を検出する。

このように、電流検出装置１０は、スイッチング素子２１とスイッチング素子２２との複数の組のそれぞれに対応したロゴスキーコイル１１及びロゴスキーコイル１２を備えている。

検出処理部１３は、インバータ部２０に流れる電流を検出する処理を実行する処理部である。検出処理部１３は、例えば、ロゴスキーコイル１１の出力を積分した第１検出信号と、ロゴスキーコイル１２の出力を積分した第２検出信号とを加算した合成信号を生成し、当該合成信号に基づいて、交流信号の出力電流を検出する。検出処理部１３は、複数の組のそれぞれに対応した合成信号を生成し、当該合成信号に基づいて、位相の異なる交流信号ごとの出力電流を検出する。具体的に、検出処理部１３は、生成した合成信号を、モータ３の駆動信号（Ｕ相信号、Ｖ相信号、Ｗ相信号）の出力電流を示す電流信号として、出力する。

また、検出処理部１３は、スイッチング素子２１とスイッチング素子２２との複数の組のそれぞれに対応した第１検出信号を合計した合計値を、インバータ部２０の入力電流として検出する。具体的に、検出処理部１３は、入力電流（インバータ部２０の入力電流）を示す入力電流信号を出力する。

また、検出処理部１３は、位相の異なる複数の駆動信号（Ｕ相信号、Ｖ相信号、Ｗ相信号）のうちの、負電流の期間になっている１つの相の駆動信号（交流信号）の負電流を、複数の駆動信号のうちの当該１つの相を除いた他の相の出力電流に基づいて検出する。検出処理部１３は、例えば、Ｕ相駆動信号が負電流が流れる期間である場合に、Ｖ相の出力電流と、Ｗ相の出力電流とを加算することで算出する。検出処理部１３は、駆動信号（交流信号）の負電流を示す負電流信号を出力する。
なお、検出処理部１３の構成の詳細については、図２を参照して後述する。

モータ制御部３０は、例えば、ＣＰＵ（Central Processing Unit）などを含むプロセッサであり、モータ制御装置１を統括的に制御する。モータ制御部３０は、電流検出装置１０が検出した駆動信号（交流信号）の出力電流に基づいて、スイッチング素子２１及びスイッチング素子２２のスイッチングを制御する。

モータ制御部３０は、例えば、不図示のＡＤＣ（Analog to Digital Converter）を備え、電流検出装置１０の検出処理部１３が出力した各電流信号の電圧を電流値に変換して取得する。モータ制御部３０は、例えば、検出処理部１３が出力した電流信号の電流値をＡＤＣを介して取得して、当該電流信号の電流値に基づいて、電流がゼログロスするポイント（ゼロクロスポイント）を検出する。モータ制御部３０は、検出したゼロクロスポイントに基づいて、スイッチング素子２１及びスイッチング素子２２のスイッチングを制御する。

また、モータ制御部３０は、例えば、検出処理部１３が出力した入力電流信号の電流値をＡＤＣを介して取得して、当該入力電流信号の電流値の最大値を検出する。モータ制御部３０は、検出した電流値の最大値を過電流検出に利用する。すなわち、モータ制御部３０は、検出した電流値の最大値が所定の閾値以上になった場合に、過電流異常が発生していると判定して、モータ３の駆動を停止させる等の異常処理を実行する。

また、モータ制御部３０は、例えば、検出処理部１３が出力した負電流信号の電流値をＡＤＣを介して取得して、当該負電流信号の電流値の最大値（負電流最大値）を検出する。モータ制御部３０は、検出した負電流最大値を過電流検出に利用する。すなわち、モータ制御部３０は、検出した負電流最大値が所定の閾値以上になった場合に、過電流異常が発生していると判定して、モータ３の駆動を停止させる等の異常処理を実行する。

次に、図２を参照して、上述した検出処理部１３の構成の詳細について説明する。
図２は、本実施形態における検出処理部１３の一例を示すブロック図である。
図２に示すように、検出処理部１３は、積分回路４０－１～４０－６と、加算器５０－１～５０－６及び加算器５１とを備えている。

なお、本実施形態において、積分回路４０－１～４０－６は、同一の構成であり、検出処理部１３が備える任意の積分回路を示す場合、又は特に区別しない場合には、積分回路４０として説明する。
また、加算器５０－１～５０－６は、同一の構成であり、検出処理部１３が備える任意の加算器を示す場合、又は特に区別しない場合には、加算器５０として説明する。

積分回路４０－１は、ロゴスキーコイル１１－１に接続されており、ロゴスキーコイル１１－１の出力を積分した検出信号ＵＨを出力する。また、積分回路４０－２は、ロゴスキーコイル１２－１に接続されており、ロゴスキーコイル１２－１の出力を積分した検出信号ＵＬを出力する。

また、積分回路４０－３は、ロゴスキーコイル１１－２に接続されており、ロゴスキーコイル１１－２の出力を積分した検出信号ＶＨを出力する。また、積分回路４０－４は、ロゴスキーコイル１２－２に接続されており、ロゴスキーコイル１２－２の出力を積分した検出信号ＶＬを出力する。

また、積分回路４０－５は、ロゴスキーコイル１１－３に接続されており、ロゴスキーコイル１１－３の出力を積分した検出信号ＷＨを出力する。また、積分回路４０－６は、ロゴスキーコイル１２－３に接続されており、ロゴスキーコイル１２－３の出力を積分した検出信号ＷＬを出力する。

積分回路４０（４０－１～４０－６）は、リセット機能を有し、ロゴスキーコイル（１１、１２）の出力を積分する。ここで、図３を参照して、積分回路４０の詳細な構成について説明する。
図３は、本実施形態における積分回路４０の一例を示す回路図である。

図３に示すように、積分回路４０は、抵抗４１と、オペアンプ４２と、コンデンサ４３と、リセットスイッチ４４とを備えている。
抵抗４１は、ロゴスキーコイル１１（１２）の一端とオペアンプ４２の反転入力端子との間に接続されている。また、コンデンサ４３は、オペアンプ４２の反転入力端子（ノードＮ４）と、オペアンプ４２の出力端子（ノードＮ５）との間に接続されている。

オペアンプ４２は、抵抗４１及びコンデンサ４３が接続されることにより、積分回路として機能する。オペアンプ４２は、反転入力端子に抵抗４１を介してロゴスキーコイル１１（１２）の一端が接続され、非反転入力にロゴスキーコイル１１（１２）の他端が接続されている。オペアンプ４２は、ロゴスキーコイル１１（１２）の出力を入力信号（ＩＮ）とし、ロゴスキーコイル１１（１２）の出力を積分した出力信号（ＯＵＴ）を出力する。

リセットスイッチ４４は、コンデンサ４３と並列に、オペアンプ４２の反転入力端子（ノードＮ４）と、オペアンプ４２の出力端子（ノードＮ５）との間に接続されている。リセットスイッチ４４は、積分回路４０の出力電位をリセットするスイッチであり、例えば、制御信号Ｓによるパルス信号により導通状態が制御される。なお、リセットスイッチ４４は、積分回路４０をリセットする際に、導通状態（オン状態）に制御される。

なお、積分回路４０は、制御信号Ｓにより、リセットスイッチ４４が非導通状態（オフ状態）に制御されると、積分回路として機能する。
また、制御信号Ｓは、例えば、上述したスイッチング素子２１及びスイッチング素子２２のスイッチングが停止している際に、積分回路４０をリセットし、スイッチング素子２１及びスイッチング素子２２のスイッチングされている際に、積分回路４０が動作するように、モータ制御部３０によって制御される。

また、図２において、積分回路４０－１、積分回路４０－３、及び積分回路４０－５は、第１の積分回路に対応し、検出信号ＵＨ、検出信号ＶＨ、及び検出信号ＷＨは、第１の検出信号に対応する。また、積分回路４０－２、積分回路４０－４、及び積分回路４０－６は、第２の積分回路に対応し、検出信号ＵＬ、検出信号ＶＬ、及び検出信号ＷＬは、第２の検出信号に対応する。

加算器５０は、２入力のアナログ加算器であり、例えば、オペアンプを使用した加算回路により実現される。加算器５０は、２つの入力信号を加算した合成信号を出力する。
例えば、加算器５０－１には、検出信号ＵＨと検出信号ＵＬとが２つの入力信号として入力され、加算器５０－１は、検出信号ＵＨと検出信号ＵＬとを加算した合成信号を、Ｕ相電流信号ＵＣとして出力する。

また、加算器５０－２には、検出信号ＶＨと検出信号ＶＬとが２つの入力信号として入力され、加算器５０－２は、検出信号ＶＨと検出信号ＶＬとを加算した合成信号を、Ｖ相電流信号ＶＣとして出力する。
また、加算器５０－３には、検出信号ＷＨと検出信号ＷＬとが２つの入力信号として入力され、加算器５０－３は、検出信号ＷＨと検出信号ＷＬとを加算した合成信号を、Ｗ相電流信号ＷＣとして出力する。

このように、検出処理部１３は、スイッチング素子２１及びスイッチング素子２２の複数の組のそれぞれに対応した合成信号（Ｕ相電流信号ＵＣ、Ｖ相電流信号ＶＣ、Ｗ相電流信号ＷＣ）を生成し、当該合成信号に基づいて、位相の異なる駆動信号（交流信号）ごとの出力電流を検出する。すなわち、検出処理部１３は、生成した合成信号（Ｕ相電流信号ＵＣ、Ｖ相電流信号ＶＣ、Ｗ相電流信号ＷＣ）を駆動信号（Ｕ相信号、Ｖ相信号、Ｗ相信号）ごとの出力電流を示す電流信号として出力する。

また、加算器５０－４には、Ｖ相電流信号ＶＣとＷ相電流信号ＷＣとが２つの入力信号として入力され、加算器５０－４は、Ｖ相電流信号ＶＣとＷ相電流信号ＷＣとを加算した合成信号を、Ｕ相負電流信号ＵＭＣとして出力する。すなわち、加算器５０－４は、負電流の期間になっているＵ相信号の負電流を、当該Ｕ相を除いた他の相の出力電流（Ｖ相電流信号ＶＣ及びＷ相電流信号ＷＣ）に基づいて、Ｕ相負電流信号ＵＭＣとして出力する。

また、加算器５０－５には、Ｕ相電流信号ＵＣとＷ相電流信号ＷＣとが２つの入力信号として入力され、加算器５０－５は、Ｕ相電流信号ＵＣとＷ相電流信号ＷＣとを加算した合成信号を、Ｖ相負電流信号ＶＭＣとして出力する。すなわち、加算器５０－５は、負電流の期間になっているＶ相信号の負電流を、当該Ｖ相を除いた他の相の出力電流（Ｕ相電流信号ＵＣ及びＷ相電流信号ＷＣ）に基づいて、Ｖ相負電流信号ＶＭＣとして出力する。

また、加算器５０－６には、Ｕ相電流信号ＵＣとＶ相電流信号ＶＣとが２つの入力信号として入力され、加算器５０－６は、Ｕ相電流信号ＵＣとＶ相電流信号ＶＣとを加算した合成信号を、Ｗ相負電流信号ＷＭＣとして出力する。すなわち、加算器５０－６は、負電流の期間になっているＷ相信号の負電流を、当該Ｗ相を除いた他の相の出力電流（Ｕ相電流信号ＵＣ及びＶ相電流信号ＶＣ）に基づいて、Ｗ相負電流信号ＷＭＣとして出力する。

このように、検出処理部１３は、３相の駆動信号（Ｕ相信号、Ｖ相信号、Ｗ相信号）のうちの、負電流の期間になっている１つの相の駆動信号の負電流を、複数の駆動信号のうちの当該１つの相を除いた他の相の出力電流（電流信号）に基づいて検出する。検出処理部１３は、生成した負電流信号（Ｕ相負電流信号ＵＭＣ、Ｖ相負電流信号ＶＭＣ、Ｗ相負電流信号ＷＭＣ）を駆動信号ごとの負電流を示す電流信号として出力する。

加算器５１は、３入力のアナログ加算器であり、例えば、オペアンプを使用した加算回路により実現される。加算器５１は、３つの入力信号を加算した合成信号を出力する。加算器５１には、検出信号ＵＨと検出信号ＶＨと検出信号ＷＨとが３つの入力信号として入力され、加算器５１は、検出信号ＵＨと検出信号ＶＨと検出信号ＷＨとを加算した合成信号を、入力電流信号ＢＴＣとして出力する。

このように、検出処理部１３は、３つの第１検出信号（検出信号ＵＨ、検出信号ＶＨ、及び検出信号ＷＨ）を合計した合計値を、インバータ部２０の入力電流として検出する。すなわち、検出処理部１３は、入力電流を示す電流信号として、入力電流信号ＢＴＣを出力する。

次に、図面を参照して、本実施形態によるモータ制御装置１及び電流検出装置１０の動作について説明する。
まず、図４及び図５を参照して、モータ制御部３０によるスイッチング動作について説明する。

図４は、本実施形態におけるモータ制御部３０の動作を説明する図である。また、図５は、本実施形態におけるモータ駆動の電流波形の一例を示す図である。
図４において、「駆動状態」は、１周を３６０度とした場合の駆動信号の状態を示し、状態ＳＴ１～状態ＳＴ６の６つの状態に分けられている。モータ制御部３０は、図４に示すスイッチング制御を行い、１８０度通電制御を行う。

また、「Ｕ相ハイアーム」は、Ｕ相用の上側のスイッチング素子２１－１の制御を示し、「Ｕ相ロウアーム」は、Ｕ相用の下側のスイッチング素子２２－１の制御を示している。また、「Ｖ相ハイアーム」は、Ｖ相用の上側のスイッチング素子２１－２の制御を示し、「Ｖ相ロウアーム」は、Ｖ相用の下側のスイッチング素子２２－２の制御を示している。また、「Ｗ相ハイアーム」は、Ｗ相用の上側のスイッチング素子２１－３の制御を示し、「Ｗ相ロウアーム」は、Ｗ相用の下側のスイッチング素子２２－３の制御を示している。

図４に示すように、モータ制御部３０は、Ｕ相の駆動信号の制御として、状態ＳＴ１～状態ＳＴ３の期間、制御信号Ｓ１及び制御信号Ｓ２により、スイッチング素子２１－１及びスイッチング素子２２－１をスイッチングする。ここで、「ＳＷ」は、ＰＷＭ（Pulse Width Modulation：パルス幅変調）によるスイッチング動作を示し、「／ＳＷ」は、「ＳＷ」によるスイッチングの反転制御を示している。また、モータ制御部３０は、Ｕ相の駆動信号の制御として、状態ＳＴ４～状態ＳＴ６の期間、制御信号Ｓ１によりスイッチング素子２１－１をオフ状態にし、制御信号Ｓ２によりスイッチング素子２２－１をオン状態にする。

また、モータ制御部３０は、Ｖ相の駆動信号の制御として、状態ＳＴ３～状態ＳＴ５の期間、制御信号Ｓ３及び制御信号Ｓ４により、スイッチング素子２１－２及びスイッチング素子２２－２をスイッチングする。また、モータ制御部３０は、Ｖ相の駆動信号の制御として、状態ＳＴ６、状態ＳＴ１、状態ＳＴ２の期間、制御信号Ｓ３によりスイッチング素子２１－２をオフ状態にし、制御信号Ｓ４によりスイッチング素子２２－２をオン状態にする。

また、モータ制御部３０は、Ｗ相の駆動信号の制御として、状態ＳＴ５、状態ＳＴ６、状態ＳＴ１の期間、制御信号Ｓ５及び制御信号Ｓ６により、スイッチング素子２１－３及びスイッチング素子２２－３をスイッチングする。また、モータ制御部３０は、Ｗ相の駆動信号の制御として、状態ＳＴ２～状態ＳＴ４の期間、制御信号Ｓ５によりスイッチング素子２１－３をオフ状態にし、制御信号Ｓ６によりスイッチング素子２２－３をオン状態にする。

また、図５において、波形Ｗ１は、Ｕ相の電流波形を示し、波形Ｗ２は、Ｗ相の電流波形を示し、波形Ｗ３は、Ｗ相の電流波形を示している。
モータ制御部３０は、上述の図４に示すスイッチング制御を行うことで、図５の波形Ｗ１～波形Ｗ３に示すような電流波形の駆動信号をモータ３に供給して、モータ３を駆動する。

次に、図６を参照して、電流検出装置１０の検出処理部１３による電流信号の生成処理について説明する。
図６は、本実施形態における合成信号の生成処理を説明する図である。

図６において、波形Ｗ４は、検出信号ＵＨの電圧波形を示し、波形Ｗ５は、検出信号ＵＬの電圧波形を示している。また、波形Ｗ６は、Ｕ相電流信号ＵＣの電圧波形を示している。

図６に示すように、検出処理部１３の積分回路４０－１は、ロゴスキーコイル１１－１の出力を積分して、波形Ｗ４に示すような検出信号ＵＨを出力する。また、検出処理部１３の積分回路４０－２は、ロゴスキーコイル１２－１の出力を積分して、波形Ｗ５に示すような検出信号ＵＬを出力する。

次に、加算器５０－１は、波形Ｗ４に示すような検出信号ＵＨと、波形Ｗ５に示すような検出信号ＵＬとを加算した合成信号として、波形Ｗ６に示すようなＵ相電流信号ＵＣを出力する。このＵ相電流信号ＵＣは、Ｕ相の駆動信号の出力電流（正電流）を電圧に変換した信号である。
なお、Ｖ相電流信号ＶＣ及びＷ相電流信号ＷＣについても、検出処理部１３は、Ｕ相電流信号ＵＣと同様に生成して、出力する。すなわち、検出処理部１３は、下記の式（１）～式（３）により、Ｕ相電流信号ＵＣ、Ｖ相電流信号ＶＣ、及びＷ相電流信号ＷＣを生成する。

Ｕ相電流信号ＵＣ＝検出信号ＵＨ＋検出信号ＵＬ ・・・ （１）
Ｖ相電流信号ＶＣ＝検出信号ＶＨ＋検出信号ＶＬ ・・・ （２）
Ｗ相電流信号ＷＣ＝検出信号ＷＨ＋検出信号ＷＬ ・・・ （３）

モータ制御部３０は、検出処理部１３が生成したＵ相電流信号ＵＣ、Ｖ相電流信号ＶＣ、及びＷ相電流信号ＷＣを、不図示のＡＤＣを介して取得し、各相の出力電流のゼロクロスポイントの検出に利用する。モータ制御部３０は、検出したゼロクロスポイントに基づいて、上述した図４に示すスイッチング制御を行う。

また、検出処理部１３は、下記の式（４）～式（６）により、Ｕ相負電流信号ＵＭＣ、Ｖ相負電流信号ＶＭＣ、及びＷ相負電流信号ＷＭＣを生成する。

Ｕ相負電流信号ＵＭＣ＝Ｖ相電流信号ＶＣ＋Ｗ相電流信号ＷＣ
＝検出信号ＶＨ＋検出信号ＶＬ＋検出信号ＷＨ
＋検出信号ＷＬ ・・・ （４）

Ｖ相負電流信号ＶＭＣ＝Ｕ相電流信号ＵＣ＋Ｗ相電流信号ＷＣ
＝検出信号ＵＨ＋検出信号ＵＬ＋検出信号ＷＨ
＋検出信号ＷＬ ・・・ （５）

Ｗ相負電流信号ＷＭＣ＝Ｕ相電流信号ＵＣ＋Ｖ相電流信号ＶＣ
＝検出信号ＵＨ＋検出信号ＵＬ＋検出信号ＶＨ
＋検出信号ＶＬ ・・・ （６）

例えば、Ｕ相負電流信号ＵＭＣを生成する場合に、Ｕ相負電流信号ＵＭＣの電流値（図５に示す波形Ｗ１の電流値Ｉｕ）は、図５に示す波形Ｗ２の電流値Ｉｖと、波形Ｗ３の電流値Ｉｗとの加算値となる。そのため、検出処理部１３は、上述の式（４）により、Ｕ相負電流信号ＵＭＣを生成する。すなわち、検出処理部１３の加算器５０－４が、Ｖ相電流信号ＶＣと、Ｗ相電流信号ＷＣとを加算して、Ｕ相負電流信号ＵＭＣを生成する。

モータ制御部３０は、検出処理部１３が生成したＵ相負電流信号ＵＭＣ、Ｖ相負電流信号ＶＭＣ、及びＷ相負電流信号ＷＭＣを、不図示のＡＤＣを介して取得し、各相の負電流信号の最大値を負電流期間の異常検出（例えば、過電流検出）に利用する。

また、検出処理部１３は、下記の式（７）により、入力電流信号ＢＴＣを生成する。すなわち、検出処理部１３の加算器５１が、検出信号ＵＨと、検出信号ＶＨと、検出信号ＷＨとを加算した合計値を、入力電流信号ＢＴＣとして生成する。

入力電流信号ＢＴＣ＝検出信号ＵＨ＋検出信号ＶＨ
＋検出信号ＷＨ ・・・ （７）

モータ制御部３０は、検出処理部１３が生成した入力電流信号ＢＴＣを、不図示のＡＤＣを介して取得し、入力電流信号ＢＴＣの最大値を異常検出（例えば、過電流検出）に利用する。

次に、図７～図９を参照して、本実施形態による電流検出装置１０の電流検出方法について説明する。
図７は、本実施形態による電流検出装置１０の出力電流の検出処理の一例を示すフローチャートである。

図７に示すように、電流検出装置１０は、インバータ部２０の各相の出力電流（正電流）を検出する場合に、まず、上側のロゴスキーコイル１１の出力を積分して第１の検出信号を生成する（ステップＳ１０１）。例えば、電流検出装置１０の検出処理部１３において、積分回路４０－１が、ロゴスキーコイル１１－１の出力を積分して、検出信号ＵＨを生成し、積分回路４０－３が、ロゴスキーコイル１１－２の出力を積分して、検出信号ＶＨを生成する。また、積分回路４０－５が、ロゴスキーコイル１１－３の出力を積分して、検出信号ＷＨを生成する。

次に、電流検出装置１０は、下側のロゴスキーコイル１２の出力を積分して第２の検出信号を生成する（ステップＳ１０２）。例えば、検出処理部１３において、積分回路４０－２が、ロゴスキーコイル１２－１の出力を積分して、検出信号ＵＬを生成し、積分回路４０－４が、ロゴスキーコイル１２－２の出力を積分して、検出信号ＶＬを生成する。また、積分回路４０－６が、ロゴスキーコイル１２－３の出力を積分して、検出信号ＷＬを生成する。

なお、検出処理部１３は、ステップＳ１０１の処理とステップＳ１０２の処理とを、逆の順番で実行してもよいし、例えば、図２に示す構成を用いて並列に実行してもよい。

次に、電流検出装置１０は、第１の検出信号と、第２の検出信号とを加算して合成信号を生成する（ステップＳ１０３）。例えば、検出処理部１３において、加算器５０－１が、検出信号ＵＨと、検出信号ＵＬとを加算して、合成信号として、Ｕ相電流信号ＵＣを生成する。また、加算器５０－２が、検出信号ＶＨと、検出信号ＶＬとを加算して、合成信号として、Ｖ相電流信号ＶＣを生成する。また、加算器５０－３が、検出信号ＷＨと、検出信号ＷＬとを加算して、合成信号として、Ｗ相電流信号ＷＣを生成する。

次に、電流検出装置１０は、合成信号に基づいて、出力電流を検出する（ステップＳ１０４）。例えば、検出処理部１３が、各相の出力電流を示す電流信号として、Ｕ相電流信号ＵＣ、Ｖ相電流信号ＶＣ、及びＷ相電流信号ＷＣをモータ制御部３０に出力する。ステップＳ１０４の処理後に、電流検出装置１０は、出力電流の検出処理を終了する。

なお、電流検出装置１０は、ステップＳ１０１からステップＳ１０３の処理を繰り返し実行する。また、上記の説明では、検出処理部１３は、３相について並列して出力電流を検出しているが、各相の出力電流を独立して検出するようにしてもよい。検出処理部１３は、例えば、各相が正電流の期間のみ、上記処理により出力電流を検出するようにしてもよい。

次に、図８を参照して、本実施形態による電流検出装置１０の入力電流の検出処理について説明する。
図８は、本実施形態による電流検出装置１０の入力電流の検出処理の一例を示すフローチャートである。

図８に示すように、入力電流の検出処理を行う場合に、まず、電流検出装置１０は、各相の上側のロゴスキーコイル１１の出力を積分して各相の第１の検出信号を生成する（ステップＳ２０１）。例えば、電流検出装置１０の検出処理部１３において、積分回路４０－１が、ロゴスキーコイル１１－１の出力を積分して、検出信号ＵＨを生成し、積分回路４０－３が、ロゴスキーコイル１１－２の出力を積分して、検出信号ＶＨを生成する。また、積分回路４０－５が、ロゴスキーコイル１１－３の出力を積分して、検出信号ＷＨを生成する。

次に、電流検出装置１０は、各相の第１の検出信号を加算して入力電流信号を生成する（ステップＳ２０２）。例えば、検出処理部１３において、加算器５１が、検出信号ＵＨと、検出信号ＶＨと、検出信号ＷＨとを加算して、入力電流信号ＢＴＣを生成する。

次に、電流検出装置１０は、入力電流信号に基づいて、入力電流を検出する（ステップＳ２０３）。例えば、検出処理部１３が、入力電流を示す電流信号として、入力電流信号ＢＴＣをモータ制御部３０に出力する。
なお、電流検出装置１０は、ステップＳ２０１からステップＳ２０３の処理を繰り返し実行する。

次に、図９を参照して、本実施形態による電流検出装置１０の負電流の検出処理について説明する。
図９は、本実施形態による電流検出装置１０の負電流の検出処理の一例を示すフローチャートである。

図９に示すように、負電流の検出処理を行う場合に、まず、電流検出装置１０は、各相の合成信号を生成する（ステップＳ３０１）。電流検出装置１０は、上述した図７に示すステップＳ１０１からステップＳ１０３の処理により各相の合成信号を生成する。

次に、電流検出装置１０は、負電流の期間の相の合成信号以外を加算して、負電流信号を生成する（ステップＳ３０２）。電流検出装置１０の検出処理部１３は、上述した式（４）～式（６）を利用して、各相の負電流信号を生成する。検出処理部１３において、例えば、加算器５０－４が、Ｖ相電流信号ＶＣとＷ相電流信号ＷＣとを加算して、Ｕ相負電流信号ＵＭＣを生成する。また、加算器５０－５が、Ｕ相電流信号ＵＣとＷ相電流信号ＷＣとを加算して、Ｖ相負電流信号ＶＭＣを生成する。また、加算器５０－６が、Ｕ相電流信号ＵＣとＶ相電流信号ＶＣとを加算して、Ｗ相負電流信号ＷＭＣを生成する。

次に、電流検出装置１０は、負電流信号に基づいて、交流信号の負電流を検出する（ステップＳ３０３）。例えば、検出処理部１３が、各相の負電流信号を示す電流信号として、Ｕ相負電流信号ＵＭＣ、Ｖ相負電流信号ＶＭＣ、及びＷ相負電流信号ＷＭＣをモータ制御部３０に出力する。ステップＳ３０３の処理後に、電流検出装置１０は、負電流の検出処理を終了する。

なお、電流検出装置１０は、ステップＳ３０１からステップＳ３０３の処理を繰り返し実行する。また、上記の説明では、検出処理部１３は、３相について並列して負電流を検出しているが、各相の出力電流を独立して検出するようにしてもよい。検出処理部１３は、例えば、各相が負電流の期間のみ、上記処理により負電流を検出するようにしてもよい。

以上説明したように、本実施形態による電流検出装置１０は、直列に接続されたスイッチング素子２１（第１のスイッチング素子）及びスイッチング素子２２（第２のスイッチング素子）を有し、交流信号（駆動信号）を生成するインバータ部２０に流れる電流を検出する電流検出装置であって、ロゴスキーコイル１１（第１のロゴスキーコイル）と、ロゴスキーコイル１２（第２のロゴスキーコイル）と、検出処理部１３とを備える。ロゴスキーコイル１１は、スイッチング素子２１に流れる電流を検出する。ロゴスキーコイル１２は、スイッチング素子２２に流れる電流を検出する。検出処理部１３は、ロゴスキーコイル１１の出力を積分した第１検出信号と、ロゴスキーコイル１２の出力を積分した第２検出信号とを加算した合成信号を生成し、当該合成信号に基づいて、交流信号（駆動信号）の出力電流を検出する。

これにより、本実施形態による電流検出装置１０は、交流信号（駆動信号）の出力電流の実波形に近い合成信号を生成することができるため、サンプリング周期の分解能不足による電流値の検出誤差を低減することができる。よって、本実施形態による電流検出装置１０は、サンプリング周期の分解能が低い安価な構成により精密な電流検出を実現することができる。

また、本実施形態では、インバータ部２０が、スイッチング素子２１とスイッチング素子２２との組を複数備え、スイッチング素子２１とスイッチング素子２２との複数の組のそれぞれに対応した互いに位相の異なる交流信号（Ｕ相信号、Ｖ相信号、Ｗ相信号）を生成する。電流検出装置１０は、スイッチング素子２１とスイッチング素子２２との複数の組のそれぞれに対応したロゴスキーコイル１１及びロゴスキーコイル１２を備える。検出処理部１３は、スイッチング素子２１とスイッチング素子２２との複数の組のそれぞれに対応した合成信号（Ｕ相電流信号ＵＣ、Ｖ相電流信号ＶＣ、及びＷ相電流信号ＷＣ）を生成し、当該合成信号に基づいて、位相の異なる交流信号ごとの出力電流を検出する。

これにより、本実施形態による電流検出装置１０は、複数の相（Ｕ相、Ｖ相、及びＷ相の３相）の交流信号（駆動信号）ごとの出力電流を、サンプリング周期の分解能が低い安価な構成により精密に検出することができる。

また、本実施形態では、検出処理部１３は、スイッチング素子２１とスイッチング素子２２と複数の組のそれぞれに対応した第１検出信号を合計した合計値を、インバータ部２０の入力電流として検出する。
これにより、本実施形態による電流検出装置１０は、安価な構成によりさらにインバータ部２０の入力電流を精密に検出することができる。また、本実施形態によるモータ制御装置１は、電流検出装置１０が検出したインバータ部２０の入力電流を利用して、過電流による異常検出を高精度に行うことができる。

また、本実施形態では、検出処理部１３は、位相の異なる複数の交流信号（駆動信号）のうちの、負電流の期間になっている１つの相の交流信号（駆動信号）の負電流を、複数の交流信号のうちの当該１つの相を除いた他の相の出力電流に基づいて検出する。検出処理部１３は、例えば、他の相の出力電流を加算した加算値の最大値を、交流信号（駆動信号）の負電流の最大値として検出する。

これにより、本実施形態による電流検出装置１０は、安価な構成により、負電流の期間の交流信号（駆動信号）の電流を検出することができる。また、本実施形態によるモータ制御装置１は、電流検出装置１０が検出した交流信号（駆動信号）の負電流を利用して、負電流の期間における過電流による異常検出を高精度に行うことができる。

また、本実施形態では、検出処理部１３は、ロゴスキーコイル１１の出力を積分する、リセット機能付きの第１の積分回路（例えば、積分回路４０－１、積分回路４０－３、及び積分回路４０－５）と、ロゴスキーコイル１２の出力を積分する、リセット機能付きの第２の積分回路（例えば、積分回路４０－２、積分回路４０－４、及び積分回路４０－６）とを備える。

これにより、本実施形態による電流検出装置１０は、検出するごとに積分回路４０をリセットすることができるため、ロゴスキーコイル１１（１２）の出力を正確に積分処理することができる。また、本実施形態による電流検出装置１０は、複数の積分回路４０を備えることで、並列に処理を行うことができ、リアルタイムに出力電流を検出することができる。

また、本実施形態によるモータ制御装置１は、上述した電流検出装置１０と、インバータ部２０と、モータ制御部３０とを備える。インバータ部２０は、モータ３に駆動信号として交流信号を供給する。モータ制御部３０は、電流検出装置１０が検出した出力電流に基づいて、スイッチング素子２１及びスイッチング素子２２のスイッチングを制御する。
これにより、本実施形態によるモータ制御装置１は、上述した電流検出装置１０と同様の効果を奏し、サンプリング周期の分解能不足による電流値の検出誤差を低減することができる。

また、本実施形態による電流検出方法は、直列に接続されたスイッチング素子２１及びスイッチング素子２２を有し、交流信号を生成するインバータ部２０に流れる電流を検出する電流検出方法であって、第１の生成ステップと、第２の生成ステップと、検出処理ステップとを含む。第１の生成ステップにおいて、検出処理部１３が、スイッチング素子２１に流れる電流を検出するロゴスキーコイル１１の出力を積分して、第１検出信号を生成する。第２の生成ステップにおいて、検出処理部１３が、スイッチング素子２２に流れる電流を検出するロゴスキーコイル１２の出力を積分して、第２検出信号を生成する。検出処理ステップにおいて、検出処理部１３が、第１の生成ステップによって生成された第１検出信号と、第２の生成ステップによって生成された第２検出信号とを加算した合成信号を生成し、当該合成信号に基づいて、交流信号の出力電流を検出する。
これにより、本実施形態による電流検出方法は、上述した電流検出装置１０及びモータ制御装置１と同様の効果を奏し、サンプリング周期の分解能不足による電流値の検出誤差を低減することができる。

［第２の実施形態］
上述した第１の実施形態のモータ制御装置１では、インバータ部２０にスナバ回路（不図示）及びスイッチング素子（２１、２２）の寄生容量があることの影響や、スイッチング素子（２１、２２）のスイッチングのノイズがあることの影響により、ロゴスキーコイル（１１、１２）の出力を積分した検出信号には、立上りでリンギングが発生することがある。

図１０は、検出信号のリンギングの一例を説明する図である。
図１０において、波形Ｗ７は、ロゴスキーコイル１２－１による検出信号ＬＵの電圧波形を示している。第１の実施形態のモータ制御装置１では、波形Ｗ７に示す期間ＴＲ１のように、立上りでリンギングが発生することがある。

そのため、上述した第１の実施形態では、例えば、スイッチング素子（２１、２２）を導通状態にするデューティ比が小さい場合に、検出信号の検出タイミングが、リンギングの発生期間（例えば、期間ＴＲ１）と重なるため、精密な電流検出が困難であった。
そこで、本実施形態では、このリンギングの影響を低減して、精密な電流検出を実現する変形例について説明する。

図１１は、第２の実施形態によるモータ制御装置１ａの一例を示すブロック図である。

図１１に示すように、モータ制御装置１ａは、直流電源２と、平滑コンデンサ４と、電流検出装置１０ａと、インバータ部２０と、モータ制御部３０ａとを備えている。
なお、図１１において、図１と同一の構成には、同一の符号を付与してその説明を省略する。

電流検出装置１０ａは、インバータ部２０に流れる電流を検出し、ロゴスキーコイル１１－１～１１－３と、ロゴスキーコイル１２－１～１２－３と、検出処理部１３ａとを備える。
本実施形態では、検出処理部１３ａ及びモータ制御部３０ａの構成が異なり、以下、これらの構成について説明する。

検出処理部１３ａは、基本的な機能は、第１の実施形態の検出処理部１３と同様であるが、上述したリンギングを低減するための検出処理を行っている点がことなる。検出処理部１３ａは、ロゴスキーコイル１１の出力を積分した第１検出信号と、ロゴスキーコイル１２の出力を積分した第２検出信号とのうちの、スイッチング素子（２１、２２）を導通状態にするデューティ比が大きい方の検出信号に基づいて、交流信号の出力電流を検出する。

検出処理部１３ａは、第１検出信号と第２検出信号とを加算した合成信号を生成し、合成信号に対して、第１検出信号と第２検出信号のうちの、デューティ比が大きい方の検出信号の期間のタイミングで、交流信号の出力電流を検出する。
検出処理部１３ａは、検出前処理部１３１と、検出部１３２とを備える。

検出前処理部１３１は、ロゴスキーコイル１１（１１－１、１１－２、１１－３の出力から第１検出信号を生成し、ロゴスキーコイル１２（１２－１、１２－２、１２－３の出力から第２検出信号を生成し、第１検出信号と第２検出信号とを加算した合成信号を生成する。検出前処理部１３１は、例えば、図２に示す第１の実施形態の検出処理部１３と同一の回路である。

検出部１３２は、モータ制御部３０ａの一部であり、例えば、不図示のＡＤＣを含み、ＡＤＣを介して電流値を取得する。ここで、電流波形を電圧に変換した信号には、Ｕ相電流信号ＵＣ、Ｖ相電流信号ＶＣ、及びＷ相電流信号ＷＣ、入力電流信号ＢＴＣ、Ｕ相負電流信号ＵＭＣ、Ｖ相負電流信号ＶＭＣ、及びＷ相負電流信号ＷＭＣなどが含まれる。

検出部１３２は、例えば、Ｕ相電流信号ＵＣ、Ｖ相電流信号ＶＣ、及びＷ相電流信号ＷＣの電流値を取得する際（検出する際）に、合成信号を生成前の第１検出信号の期間の電圧と、第２検出信号の期間の電圧とのうちの、スイッチング素子（２１、２２）を導通状態にするデューティ比が大きい方の検出信号の期間の電圧を、電流値として取得する。すなわち、検出部１３２は、合成信号を生成前の第１検出信号の期間の電圧と、第２検出信号の期間の電圧とを、ＡＤＣを介して取得し、第１検出信号の期間のデューティ比と、第２検出信号の期間のデューティ比とを比較して、大きい方の電圧値を電流値として採用する。

なお、検出部１３２は、第１検出信号の期間の電圧及び第２検出信号の期間の電圧を取得する際に、リンギングの影響を低減するために、それぞれのスイッチング素子（２１、２２）の導通状態の期間の中央部分で、電圧値を取得する。

モータ制御部３０ａは、例えば、ＣＰＵなどを含むプロセッサであり、モータ制御装置１ａを統括的に制御する。モータ制御部３０ａは、電流検出装置１０ａが検出した駆動信号（交流信号）の出力電流に基づいて、スイッチング素子２１及びスイッチング素子２２のスイッチングを制御する。モータ制御部３０ａは、第１の実施形態のモータ制御部３０と同様の制御を行う。
また、モータ制御部３０ａは、上述した検出処理部１３ａの一部である検出部１３２を含んでいる。

次に、図面を参照して、本実施形態による電流検出装置１０ａ及びモータ制御装置１ａの動作について説明する。

本実施形態による電流検出装置１０ａ及びモータ制御装置１ａの基本的な動作は、上述した図７～図９に示す第１の実施形態と同様である。なお、本実施形態では、図７に示すステップＳ１０４の処理が異なるため、図１２を参照して、この処理の詳細について説明する。

図１２は、本実施形態による電流検出装置１０ａの出力電流の検出処理の一例を示すフローチャートである。この図に示す処理は、図７に示すステップＳ１０４の処理に対応する。

図１２に示すように、電流検出装置１０ａの検出処理部１３ａは、まず、ロゴスキーコイル１１（Ｈｉｇｈ側）の検出信号を検出する（ステップＳ４０１）。すなわち、検出処理部１３ａの検出部１３２は、不図示のＡＤＣを介して、合成信号の第１の検出信号の期間の中央部分の電圧値を取得する。

次に、検出処理部１３ａは、まず、ロゴスキーコイル１２（Ｌｏｗ側）の検出信号を検出する（ステップＳ４０２）。すなわち、検出部１３２は、不図示のＡＤＣを介して、合成信号の第２の検出信号の期間の中央部分の電圧値を取得する。

次に、検出部１３２は、Ｌｏｗ側のＤｕｔｙ（デューティ比）が、Ｈｉｇｈ側のＤｕｔｙ（デューティ比）より大きいか否かを判定する（ステップＳ４０３）。検出部１３２は、Ｌｏｗ側のＤｕｔｙ（スイッチング素子２２の導通期間の幅）がＨｉｇｈ側のＤｕｔｙ（スイッチング素子２１の導通期間の幅）より大きい場合（ステップＳ４０３：ＹＥＳ）に、処理をステップＳ４０４に進める。また、検出部１３２は、Ｌｏｗ側のＤｕｔｙ（スイッチング素子２２の導通期間の幅）がＨｉｇｈ側のＤｕｔｙ（スイッチング素子２１の導通期間の幅）以下である場合（ステップＳ４０３：ＮＯ）に、処理をステップＳ４０５に進める。

ステップＳ４０４において、検出部１３２は、ロゴスキーコイル１２（Ｌｏｗ側）の検出信号を検出を、出力電流の検出値として採用する。検出部１３２は、合成信号の第２の検出信号の期間の中央部分の電圧値を出力電流の検出値として採用する。ステップＳ４０４の処理後に、電流検出装置１０ａは、検出処理を終了する。

また、ステップＳ４０５において、検出部１３２は、ロゴスキーコイル１１（Ｈｉｇｈ側）の検出信号を検出を、出力電流の検出値として採用する。検出部１３２は、合成信号の第１の検出信号の期間の中央部分の電圧値を出力電流の検出値として採用する。ステップＳ４０５の処理後に、電流検出装置１０ａは、検出処理を終了する。

なお、電流検出装置１０ａは、上述した図１２に示す処理を、各相の出力電流を示す電流信号として、Ｕ相電流信号ＵＣ、Ｖ相電流信号ＶＣ、及びＷ相電流信号ＷＣに対して実行する。

以上説明したように、本実施形態による電流検出装置１０ａは、直列に接続されたスイッチング素子２１（第１のスイッチング素子）及びスイッチング素子２２（第２のスイッチング素子）を有し、交流信号を生成するインバータ部２０に流れる電流を検出する電流検出装置であって、ロゴスキーコイル１１（第１のロゴスキーコイル）と、ロゴスキーコイル１２（第２のロゴスキーコイル）と、検出処理部１３ａとを備える。ロゴスキーコイル１１は、スイッチング素子２１に流れる電流を検出する。ロゴスキーコイル１２は、スイッチング素子２２に流れる電流を検出する。検出処理部１３ａは、ロゴスキーコイル１１の出力を積分した第１検出信号と、ロゴスキーコイル１２の出力を積分した第２検出信号とのうちの、スイッチング素子（２１、２２）を導通状態にするデューティ比が大きい方の検出信号に基づいて、交流信号の出力電流を検出する。

これにより、本実施形態による電流検出装置１０ａは、第１検出信号と第２検出信号とのうちの、デューティ比が大きい方（検出信号の幅が広い方）の検出信号を用いて、出力電流を検出するため、リンギングの発生期間を避けて、出力電流を検出することができる。よって、本実施形態による電流検出装置１０ａは、リンギングの影響を低減して、精密な電流検出を実現することができる。

また、本実施形態では、検出処理部１３ａは、第１検出信号と第２検出信号とを加算した合成信号を生成し、合成信号に対して、第１検出信号と第２検出信号のうちの、デューティ比が大きい方の検出信号の期間のタイミングで、交流信号の出力電流を検出する。

これにより、本実施形態による電流検出装置１０ａは、交流信号（駆動信号）の出力電流の実波形に近い合成信号を生成することができるため、サンプリング周期の分解能不足による電流値の検出誤差を低減することができる。よって、本実施形態による電流検出装置１０ａは、第１の実施形態と同様に、サンプリング周期の分解能が低い安価な構成により精密な電流検出を実現することができる。

また、本実施形態によるモータ制御装置１ａは、上述した電流検出装置１０ａと、インバータ部２０と、モータ制御部３０ａとを備える。インバータ部２０は、モータ３に駆動信号として交流信号を供給する。モータ制御部３０ａは、電流検出装置１０ａが検出した出力電流に基づいて、スイッチング素子２１及びスイッチング素子２２のスイッチングを制御する。
これにより、本実施形態によるモータ制御装置１ａは、上述した電流検出装置１０ａと同様の効果を奏し、リンギングの影響を低減して、精密な電流検出を実現することができる。

また、本実施形態による電流検出方法は、直列に接続されたスイッチング素子２１及びスイッチング素子２２を有し、交流信号を生成するインバータ部２０に流れる電流を検出する電流検出方法であって、第１の生成ステップと、第２の生成ステップと、検出処理ステップとを含む。第１の生成ステップにおいて、検出処理部１３ａが、スイッチング素子２１に流れる電流を検出するロゴスキーコイル１１の出力を積分して、第１検出信号を生成する。第２の生成ステップにおいて、検出処理部１３ａが、スイッチング素子２２に流れる電流を検出するロゴスキーコイル１２の出力を積分して、第２検出信号を生成する。検出処理ステップにおいて、検出処理部１３ａが、第１の生成ステップによって生成された第１検出信号と、第２の生成ステップによって生成された第２検出信号とのうちの、スイッチング素子を導通状態にするデューティ比が大きい方の検出信号に基づいて、交流信号の出力電流を検出する。

これにより、本実施形態による電流検出方法は、上述した電流検出装置１０ａ及びモータ制御装置１ａと同様の効果を奏し、リンギングの影響を低減して、精密な電流検出を実現することができる。

［第３の実施形態］
次に、図面を参照して、第３の実施形態による電流検出装置１０ｂ及びモータ制御装置１ｂについて説明する。
本実施形態では、上述した第２の実施形態による電流検出装置１０ａ及びモータ制御装置１ａの変形例について説明する。本実施形態は、合成信号の生成を行わずに、第１の検出信号と第２の検出信号とを用いる場合の変形例である。

図１３は、第３の実施形態によるモータ制御装置１ｂ及び電流検出装置１０ｂの一例を示すブロック図である。

図１３に示すように、モータ制御装置１ｂは、電流検出装置１０ｂを備える。また、電流検出装置１０ｂは、検出処理部１３ｂを備える。なお、図１３において、図示を省略するが、モータ制御装置１ｂは、上述した第２の実施形態と同様のモータ制御部３０ａ、直流電源２、平滑コンデンサ４、及びインバータ部２０を備え、モータ制御部３０ａは、検出部１３２ａを含むものとする。

検出処理部１３ｂは、第１検出信号と第２検出信号とのうちの、デューティ比が大きい方の検出信号の期間のタイミングで、交流信号の出力電流を検出する。検出処理部１３ｂは、検出前処理部１３１ａと、検出部１３２ａとを備える。

検出前処理部１３１ａは、積分回路４０－１～積分回路４０－６を備え、ロゴスキーコイル１１（１１－１、１１－２、１１－３）の出力から第１の検出信号（検出信号ＵＨ、検出信号ＶＨ、及び検出信号ＷＨ）を生成する。また、検出前処理部１３１ａは、ロゴスキーコイル１２（１２－１、１２－２、１２－３）の出力から第２の検出信号（検出信号ＵＬ、検出信号ＶＬ、及び検出信号ＷＬ）を生成する。

検出部１３２ａは、第２の実施形態の合成信号（Ｕ相電流信号ＵＣ、Ｖ相電流信号ＶＣ、Ｗ相電流信号ＷＣ）の代わりに、検出信号（検出信号ＵＨ、検出信号ＶＨ、検出信号ＷＨ、検出信号ＵＬ、検出信号ＶＬ、及び検出信号ＷＬ）を用いて、検出部１３２と同様の処理を実行する。検出部１３２ａは、第１検出信号と第２検出信号とのうちの、デューティ比が大きい方の検出信号の期間のタイミングで、交流信号の出力電流を検出する。

すなわち、検出部１３２ａは、第１検出信号の電圧と、第２検出信号の電圧とを、ＡＤＣを介して取得し、第１検出信号のデューティ比と、第２検出信号のデューティ比とを比較して、大きい方の電圧値を電流値として採用する。

なお、本実施形態による電流検出装置１０ｂの動作は、合成信号（Ｕ相電流信号ＵＣ、Ｖ相電流信号ＶＣ、Ｗ相電流信号ＷＣ）の代わりに、第１の検出信号（検出信号ＵＨ、検出信号ＶＨ、及び検出信号ＷＨ）と、第２の検出信号（検出信号ＵＬ、検出信号ＶＬ、及び検出信号ＷＬ）とを直接使用する点を除いて、図１２に示す第２の実施形態の処理と同様であるため、ここではその説明を省略する。

以上説明したように、本実施形態による電流検出装置１０ｂ及びモータ制御装置１ｂでは、検出処理部１３ｂは、第１検出信号と第２検出信号とのうちの、デューティ比が大きい方の検出信号の期間のタイミングで、交流信号の出力電流を検出する。
これにより、本実施形態による電流検出装置１０ｂ及びモータ制御装置１ｂは、第２の実施形態と同様の効果を奏し、リンギングの影響を低減して、精密な電流検出を実現することができる。

なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、上記の各実施形態において、電流検出装置１０（１０ａ、１０ｂ）は、モータ制御装置１（１ａ、１ｂ）に含まれ、モータ３の駆動を制御するための電流検出に適用する例を説明したが、これに限定されるものではない。例えば、電流検出装置１０（１０ａ、１０ｂ）は、電源装置などのモータ制御装置１（１ａ、１ｂ）以外に使用するインバータ部の電流検出に適用してもよい。

また、上記の第１の実施形態において、検出処理部１３は、電流波形を電圧に変換した信号を出力し、モータ制御部３０が、不図示のＡＤＣを介して電流値を取得する例を説明したが、これに限定されるものではない。ここで、電流波形を電圧に変換した信号には、Ｕ相電流信号ＵＣ、Ｖ相電流信号ＶＣ、及びＷ相電流信号ＷＣ、入力電流信号ＢＴＣ、Ｕ相負電流信号ＵＭＣ、Ｖ相負電流信号ＶＭＣ、及びＷ相負電流信号ＷＭＣなどが含まれる。例えば、検出処理部１３が、ＡＤＣを含むようにしてもよい。すなわち、検出処理部１３が、モータ制御部３０の一部機能を備えるようにしてもよい。また、モータ制御部３０が、検出処理部１３の一部又は全部の機能を備えるようにしてもよい。

また、上記の第２及び第３の実施形態において、検出処理部１３ａ（１３ｂ）は、モータ制御部３０ａが備える検出部１３２（１３２ａ）を含む例を説明したが、これに限定されるものではない。例えば、検出部１３２（１３２ａ）が、モータ制御部３０ａの外部に備えられるようにしてもよい。すなわち、検出処理部１３ａ（１３ｂ）が、モータ制御部３０ａの一部機能を備えるようにしてもよい。また、モータ制御部３０ａが、検出処理部１３ａ（１３ｂ）の一部又は全部の機能を備えるようにしてもよい。

また、上記の各実施形態において、電流検出装置１０（１０ａ、１０ｂ）は、３相の交流信号に対応して電流を検出する例を説明したが、これに限定されるものではなく、３相未満、又は４相以上の用途に適用してもよい。

また、上記の各実施形態において、検出処理部１３（１３ａ、１３ｂ）は、積分回路４０及び加算器（５０、５１）などの回路によるハードウェア処理により実現する例を説明したが、これに限定されるものではなく、検出処理部１３（１３ａ、１３ｂ）の機能の一部、又は全部をソフトウェア処理により実現するようにしてもよい。

なお、上述したモータ制御装置１（１ａ、１ｂ）が備える各構成は、内部に、コンピュータシステムを有している。そして、上述したモータ制御装置１が備える各構成の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより上述したモータ制御装置１（１ａ、１ｂ）が備える各構成における処理を行ってもよい。ここで、「記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行する」とは、コンピュータシステムにプログラムをインストールすることを含む。ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。

また、「コンピュータシステム」は、インターネットやＷＡＮ、ＬＡＮ、専用回線等の通信回線を含むネットワークを介して接続された複数のコンピュータ装置を含んでもよい。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。このように、プログラムを記憶した記録媒体は、ＣＤ－ＲＯＭ等の非一過性の記録媒体であってもよい。

また、記録媒体には、当該プログラムを配信するために配信サーバからアクセス可能な内部又は外部に設けられた記録媒体も含まれる。なお、プログラムを複数に分割し、それぞれ異なるタイミングでダウンロードした後にモータ制御装置１（１ａ、１ｂ）が備える各構成で合体される構成や、分割されたプログラムのそれぞれを配信する配信サーバが異なっていてもよい。さらに「コンピュータ読み取り可能な記録媒体」とは、ネットワークを介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。また、上記プログラムは、上述した機能の一部を実現するためのものであってもよい。さらに、上述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であってもよい。

また、上述した機能の一部又は全部を、ＬＳＩ（Large Scale Integration）等の集積回路として実現してもよい。上述した各機能は個別にプロセッサ化してもよいし、一部、又は全部を集積してプロセッサ化してもよい。また、集積回路化の手法はＬＳＩに限らず専用回路、又は汎用プロセッサで実現してもよい。また、半導体技術の進歩によりＬＳＩに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いてもよい。

１、１ａ、１ｂ モータ制御装置
２ 直流電源
３ モータ
４ 平滑コンデンサ
１０、１０ａ、１０ｂ 電流検出装置
１１、１１－１、１１－２、１１－３、１２、１２－１、１２－２、１２－３ ロゴスキーコイル
１３、１３ａ、１３ｂ 検出処理部
２０ インバータ部
２１、２１－１、２１－２、２１－３、２２、２２－１、２２－２、２２－３ スイッチング素子
３０、３０ａ モータ制御部
４０、４０－１、４０－２、４０－３、４０－４、４０－５、４０－６ 積分回路
４１ 抵抗
４２ オペアンプ
４３ コンデンサ
４４ リセットスイッチ
５０、５０－１、５０－２、５０－３、５０－４、５０－５、５０－６、５１ 加算器
１３１、１３１ａ 検出前処理部
１３２、１３２ａ 検出部

Claims (9)

1. 直列に接続された第１のスイッチング素子及び第２のスイッチング素子の複数の組を有し、前記複数の組のそれぞれに対応した互いに位相の異なる交流信号を生成するインバータ部に流れる電流を検出する電流検出装置であって、
   前記第１のスイッチング素子に流れる電流を検出する第１のロゴスキーコイルであって、前記複数の組のそれぞれに対応した第１のロゴスキーコイルと、
   前記第２のスイッチング素子に流れる電流を検出する第２のロゴスキーコイルであって、前記複数の組のそれぞれに対応した第２のロゴスキーコイルと、
   前記第１のロゴスキーコイルの出力を積分した第１検出信号と、前記第２のロゴスキーコイルの出力を積分した第２検出信号とを前記複数の組のそれぞれごとに加算した合成信号を生成し、前記複数の組のそれぞれに対応した当該合成信号に基づいて、前記位相の異なる交流信号ごとの出力電流を検出する検出処理部と
   を備え、
   前記検出処理部は、
   前記複数の組のそれぞれに対応した前記第１検出信号を合計した合計値を、前記インバータ部の入力電流として検出する
   電流検出装置。
2. 前記検出処理部は、
   前記位相の異なる前記複数の交流信号のうちの、負電流の期間になっている１つの相の交流信号の負電流を、前記複数の交流信号のうちの当該１つの相を除いた他の相の出力電流に基づいて検出する
   請求項１に記載の電流検出装置。
3. 直列に接続された第１のスイッチング素子及び第２のスイッチング素子を有し、交流信号を生成するインバータ部に流れる電流を検出する電流検出装置であって、
   前記第１のスイッチング素子に流れる電流を検出する第１のロゴスキーコイルと、
   前記第２のスイッチング素子に流れる電流を検出する第２のロゴスキーコイルと、
   前記第１のロゴスキーコイルの出力を積分した第１検出信号と、前記第２のロゴスキーコイルの出力を積分した第２検出信号とのうちの、スイッチング素子を導通状態にするデューティ比が大きい方の検出信号に基づいて、交流信号の出力電流を検出する検出処理部と
   を備える電流検出装置。
4. 前記検出処理部は、前記第１検出信号と前記第２検出信号とを加算した合成信号を生成し、前記合成信号に対して、前記第１検出信号と前記第２検出信号のうちの、前記デューティ比が大きい方の検出信号の期間のタイミングで、前記交流信号の出力電流を検出する
   請求項３に記載の電流検出装置。
5. 前記検出処理部は、前記第１検出信号と前記第２検出信号とのうちの、前記デューティ比が大きい方の検出信号の期間のタイミングで、前記交流信号の出力電流を検出する
   請求項３に記載の電流検出装置。
6. 前記検出処理部は、
   前記第１のロゴスキーコイルの出力を積分する、リセット機能付きの第１の積分回路と、
   前記第２のロゴスキーコイルの出力を積分する、リセット機能付きの第２の積分回路と
   を備える請求項１から請求項５のいずれか一項に記載の電流検出装置。
7. 請求項１から請求項６のいずれか一項に記載の電流検出装置と、
   モータに駆動信号として前記交流信号を供給する前記インバータ部と、
   前記電流検出装置が検出した前記出力電流に基づいて、前記第１のスイッチング素子及び前記第２のスイッチング素子のスイッチングを制御するモータ制御部と
   を備えるモータ制御装置。
8. 直列に接続された第１のスイッチング素子及び第２のスイッチング素子の複数の組を有し、前記複数の組のそれぞれに対応した互いに位相の異なる交流信号を生成するインバータ部に流れる電流を検出する電流検出方法であって、
   検出処理部が、前記第１のスイッチング素子に流れる電流を検出する第１のロゴスキーコイルであって、前記複数の組のそれぞれに対応した第１のロゴスキーコイルの出力を積分して、前記複数の組のそれぞれに対応した第１検出信号を生成する第１の生成ステップと、
   前記検出処理部が、前記第２のスイッチング素子に流れる電流を検出する第２のロゴスキーコイルであって、前記複数の組のそれぞれに対応した第２のロゴスキーコイルの出力を積分して、前記複数の組のそれぞれに対応した第２検出信号を生成する第２の生成ステップと、
   前記検出処理部が、前記第１の生成ステップによって生成された前記第１検出信号と、前記第２の生成ステップによって生成された前記第２検出信号とを前記複数の組のそれぞれごとに加算した合成信号を生成し、前記複数の組のそれぞれに対応した当該合成信号に基づいて、前記位相の異なる交流信号ごとの出力電流を検出する検出処理ステップと
   を含み、
   前記検出処理ステップにおいて、前記検出処理部が、前記複数の組のそれぞれに対応した前記第１検出信号を合計した合計値を、前記インバータ部の入力電流として検出する
   電流検出方法。
9. 直列に接続された第１のスイッチング素子及び第２のスイッチング素子を有し、交流信号を生成するインバータ部に流れる電流を検出する電流検出方法であって、
   検出処理部が、前記第１のスイッチング素子に流れる電流を検出する第１のロゴスキーコイルの出力を積分して、第１検出信号を生成する第１の生成ステップと、
   前記検出処理部が、前記第２のスイッチング素子に流れる電流を検出する第２のロゴスキーコイルの出力を積分して、第２検出信号を生成する第２の生成ステップと、
   前記検出処理部が、前記第１の生成ステップによって生成された前記第１検出信号と、前記第２の生成ステップによって生成された前記第２検出信号とのうちの、スイッチング素子を導通状態にするデューティ比が大きい方の検出信号に基づいて、交流信号の出力電流を検出する検出処理ステップと
   を含む電流検出方法。

Images