JP6631191B2 - インバータ - Google Patents
インバータ Download PDFInfo
- Publication number
- JP6631191B2 JP6631191B2 JP2015226417A JP2015226417A JP6631191B2 JP 6631191 B2 JP6631191 B2 JP 6631191B2 JP 2015226417 A JP2015226417 A JP 2015226417A JP 2015226417 A JP2015226417 A JP 2015226417A JP 6631191 B2 JP6631191 B2 JP 6631191B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- lower arm
- current detection
- sample
- ground potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 63
- 238000006243 chemical reaction Methods 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 16
- 238000005070 sampling Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Description
例えば、特許文献1には、三相インバータの各相の下アームに電流検出手段を設け、電流検出用のサンプリング信号を特定相のPWM信号に同期させて各相の出力電流を検出し、その電流検出値に基づいてインバータを制御することが記載されている。
図11において、10は直流電源、P,Nはその正極,負極、1u,1v,1wは三相(U, V, W相)各相の上アームの半導体スイッチング素子、1x,1y,1zは同じく下アームの半導体スイッチング素子、2x,2y,2zはシャント抵抗等からなる電流検出手段、3はCPU等の制御演算部を含む制御回路、U,V,Wは交流出力端子である。
この回路では、各相下アームの負側直流母線の電位を、制御回路3及び電流検出手段2x,2y,2zの共通グラウンド電位GNDとしている。
このラインインダクタンスLnには、例えばU相電流iuがiu1→iu2のように下アームから上アームに転流する際、スイッチング素子1xのターンオフに伴って数式1の電圧(ノイズ電圧)Vnが誘起される。この起電圧Vnによって循環電流iLOOPが流れるので、インバータの高周波スイッチングに伴って循環電流iLOOPが高周波ノイズを発生させ、電流検出手段2x,2y,2zや制御回路3を誤動作させる原因となる。
すなわち、図13に示すように、U相下アームの電流検出手段2xのグラウンド電位はGND(X)であるため、その出力信号Aをグラウンド電位がGND(Y)である制御回路3内のA/D変換手段3a(SADはA/D変換のタイミング信号)に伝送すると、起電圧Vnによって電位差を生じているグラウンド電位GND(X),GND(Y)間に高周波ノイズが発生し、このノイズが信号Aに重畳されるため電流検出誤差の原因となる。これは、W相下アームの電流検出手段2zの出力信号を制御回路3に伝送する場合も同様である。
図14は、この場合の回路構成を概略的に示したものであり、4はローパスフィルタ、5はサンプルホールド手段、SSHはサンプルホールドのタイミング信号である。
そこで、本発明の解決課題は、各相出力電流の検出精度を向上させて所望のトルク制御等を可能にしたインバータを提供することにある。
前記電流検出手段の出力信号を用いて、前記半導体スイッチング素子をオン・オフ制御する制御回路と、
を備えたインバータにおいて、
前記制御回路は、
各相下アームの前記負側直流母線側の電位を互いに独立させてそれぞれ個別の下アームグラウンド電位とし、ある一相の下アームグラウンド電位と同一のグラウンド電位を有するサンプルホールド手段により当該一相の電流検出手段の出力信号をサンプルホールドすると共に、前記サンプルホールド手段の出力信号を、ノイズ除去手段を介して制御演算部に入力し、前記制御演算部は、前記ノイズ除去手段からの入力信号をA/D変換して当該一相の出力電流を演算するものである。
前記サンプルホールド手段は、PWM制御を行うためのキャリアに同期させて前記電流検出手段の出力信号をサンプルホールドし、前記制御演算部は、前記サンプルホールドのタイミングと同じタイミングで、下アームグラウンド電位が前記制御演算部のグラウンド電位と等しい相の前記電流検出手段の出力信号をA/D変換するものである。
図1において、100は三相インバータの主回路、200はその制御回路である。主回路100において、前記同様に10は直流電源、P,Nはその正極,負極、1u,1v,1wは各相の上アームの半導体スイッチング素子、1x,1y,1zは各相の下アームの半導体スイッチング素子、6u,6v,6w,6x,6y,6zは各スイッチング素子のゲート駆動回路、Gu,Gv,Gw,Gx,Gy,Gzはゲート信号、U,V,Wは交流出力端子、Mは負荷としての電動機である。
また、2x,2y,2zは、下アームのスイッチング素子1x,1y,1zの出力側と負側直流母線との間にそれぞれ接続されたシャント抵抗等からなる電流検出手段である。これらの電流検出手段2x,2y,2zの負側直流母線側は、互いに独立したグラウンド電位GND(X),GND(Y),GND(Z)によってそれぞれ接地されている。
制御回路200は制御演算部としてのCPU201を有し、このCPU201は、PWM演算手段202、サンプルホールドタイミング生成手段203、及びA/D変換手段204を備えている。
PWM演算手段202から出力されたPWMパルスは、絶縁用のフォトカプラPC1〜PC4,PC6,PC8を介し、ゲート信号Gu〜Gzとして各ゲート駆動回路6u〜6zに伝送される。ゲート駆動回路6u〜6zは、ゲート信号Gu〜Gzを所定の駆動パルスに変換してスイッチング素子1u〜1zのゲートに与え、これらをオン・オフさせて電動機Mに印加する三相交流電圧を生成する。他のフォトカプラPC5,PC7,PC9は、サンプルホールドタイミング信号を絶縁してサンプルホールド手段205x,205y,205zに送出するためのものである。
なお、PWMパルスの生成方法や電流フィードバックによって電動機Mのトルクを制御する方法は周知であるため、ここでは説明を省略する。
更に、CPU201のグラウンド電位は、上記GND(X),GND(Y),GND(Z)から独立したGND(C)となっている。
上記構成により、U相下アームを流れる電流に比例した電圧を加算器2xcから出力させ、その電圧を電流検出値ix1として図1のサンプルホールド手段205xに入力する。
図1のPWM演算手段202は、PWMパルスを生成するために図5(a)のキャリア(三角波)を用いているが、このキャリアの山のタイミングTSHにて、サンプルホールド手段205xが電流検出値ix1をサンプルホールドし、ix2として出力する。前述したように、タイミングTSHはサンプルホールドタイミング生成手段203によって生成されるものである。
そこで、電流検出値ix2が入力されるノイズ除去手段206xの出力ix3が整定したタイミング、すなわち図5におけるタイミングTADで、A/D変換手段204によりix3をA/D変換する(図5(e))。このA/D変換のタイミングTADは、ノイズ除去手段206xのステップ応答に基づいて予め算定しておけば良い。
また、サンプルホールド手段205xの後段にノイズ除去手段206xを設けたことで、図7(c)の信号C’から明らかなように、ノイズ除去手段206xの動作遅れによる波形歪は発生することはない。なお、A/D変換は、ノイズ除去後の信号C’が整定したタイミングTADにて行う。
第2実施形態における主回路100は第1実施形態と同様であり、異なるのは制御回路200Aの構成である。制御回路200AはCPU201Aを有し、このCPU201Aは、PWM演算手段202A、サンプルホールドタイミング生成手段203A、及び二系統のA/D変換手段204a,204bを備えている。これらのA/D変換手段204a,204bは、後述するように予め設定されたタイミングTAD1,TAD2によってA/D変換をそれぞれ行う機能を有する。
PWM演算手段202AによるPWMパルスの演算動作は第1実施形態と同様であり、前述したようにゲート信号Gy以外はフォトカプラPC1〜PC4, PC8を経由してゲート信号Gu,Gv,Gw,Gx,Gzに変換され、ゲート信号GyはCPU201Aにより直接生成されるようになっている。よって、この第2実施形態では、第1実施形態に比べてフォトカプラ等の絶縁手段を一部省略できるため、インバータの低コスト化、小型化に寄与することができる。
このため、第1実施形態と同様に、電流検出値ix2が入力されるノイズ除去手段206xの出力ix3が整定した図9のタイミングTAD1で、他方のA/D変換手段204aによりix3をA/D変換する(図9(e))。この場合のタイミングTAD1も、ノイズ除去手段206xのステップ応答に基づいて予め算定しておけば良い。
1xa,1xb:補助電極
2x,2y,2z:電流検出手段
2xa,2xb:抵抗
2xc:加算手段
6u,6v,6w,6x,6y,6z:ゲート駆動回路
7,7x,7y,7z:直流電源
8:インダクタ
9:コモンモードチョークコイル
10:直流電源
100:主回路
200,200A:制御回路
201,201A:CPU
202,202A:PWM演算手段
203,203A:サンプルホールドタイミング生成手段
204,204a,204b:A/D変換手段
205x,205y,205z:サンプルホールド手段
206x,206y,206z:ノイズ除去手段
PC1〜PC9:フォトカプラ
P:正極
N:負極
U,V,W:交流出力端子
M:電動機
GND(X),GND(Y),GND(Z):各相下アームグラウンド電位
GND(C):CPUグラウンド電位
Gu〜Gz:ゲート信号
Claims (4)
- 半導体スイッチング素子をそれぞれ有する上アーム及び下アームを直列に接続して一相分の上下アームを構成し、複数の前記上下アームを正側直流母線と負側直流母線との間に互いに並列に接続して各上下アーム内の上アームと下アームとの直列接続点を一相分の交流出力端子とし、かつ、各相の前記下アームの半導体スイッチング素子と前記負側直流母線との間に、各相の出力電流を検出するための電流検出手段をそれぞれ接続してなる主回路と、
前記電流検出手段の出力信号を用いて、前記半導体スイッチング素子をオン・オフ制御する制御回路と、
を備えたインバータにおいて、
前記制御回路は、
各相下アームの前記負側直流母線側の電位を互いに独立させてそれぞれ個別の下アームグラウンド電位とし、ある一相の下アームグラウンド電位と同一のグラウンド電位を有するサンプルホールド手段により当該一相の電流検出手段の出力信号をサンプルホールドすると共に、前記サンプルホールド手段の出力信号を、ノイズ除去手段を介して制御演算部に入力し、前記制御演算部は、前記ノイズ除去手段からの入力信号をA/D変換して当該一相の出力電流を演算することを特徴とするインバータ。 - 請求項1に記載したインバータにおいて、
各相の前記下アームグラウンド電位のうちの何れかを、前記制御演算部のグラウンド電位としたことを特徴とするインバータ。 - 請求項1または2に記載したインバータにおいて、
前記サンプルホールド手段は、PWM制御を行うためのキャリアに同期させて前記電流検出手段の出力信号をサンプルホールドすることを特徴とするインバータ。 - 請求項2に記載したインバータにおいて、
前記サンプルホールド手段は、PWM制御を行うためのキャリアに同期させて前記電流検出手段の出力信号をサンプルホールドし、
前記制御演算部は、前記サンプルホールドのタイミングと同じタイミングで、下アームグラウンド電位が前記制御演算部のグラウンド電位と等しい相の前記電流検出手段の出力信号をA/D変換することを特徴とするインバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015226417A JP6631191B2 (ja) | 2015-11-19 | 2015-11-19 | インバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015226417A JP6631191B2 (ja) | 2015-11-19 | 2015-11-19 | インバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017099069A JP2017099069A (ja) | 2017-06-01 |
JP6631191B2 true JP6631191B2 (ja) | 2020-01-15 |
Family
ID=58804142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015226417A Active JP6631191B2 (ja) | 2015-11-19 | 2015-11-19 | インバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6631191B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110855128A (zh) * | 2019-11-29 | 2020-02-28 | 深圳市瑞驰信息技术有限公司 | 一种智能机箱电源 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4847707B2 (ja) * | 2005-03-10 | 2011-12-28 | 三菱電機株式会社 | 電力用半導体装置 |
JP2008086103A (ja) * | 2006-09-27 | 2008-04-10 | Toshiba Corp | モータ駆動電流検出回路 |
DE102008018885A1 (de) * | 2008-04-14 | 2009-10-22 | Sew-Eurodrive Gmbh & Co. Kg | Leiterplatte, Verfahren zur Bestimmung eines Stromraumzeigers, Umrichter, Leiterplatte und Baureihe von Umrichtern |
JP5142917B2 (ja) * | 2008-09-26 | 2013-02-13 | オムロンオートモーティブエレクトロニクス株式会社 | 多相モータ駆動装置 |
WO2014045380A1 (ja) * | 2012-09-20 | 2014-03-27 | 富士電機株式会社 | 電力変換装置 |
-
2015
- 2015-11-19 JP JP2015226417A patent/JP6631191B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017099069A (ja) | 2017-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6045765B1 (ja) | 電力変換装置およびこれを適用した車両駆動システム | |
JP6735827B2 (ja) | 電力変換装置 | |
US8878477B2 (en) | Electric motor driving apparatus having failure detection circuit, and failure detection method for the electric motor driving apparatus having failure detection circuit | |
JP4905777B2 (ja) | 交流交流直接変換器の制御装置 | |
JP6330057B2 (ja) | 電力変換装置及びこれを用いた電動パワーステアリング装置 | |
KR101986035B1 (ko) | 전동 수단 제어 장치 및 제어 방법 | |
JP2013162536A (ja) | 電力変換装置 | |
EP3993250A1 (en) | Power conversion device | |
JP2007300712A (ja) | 交流電力供給装置 | |
JP2009232619A (ja) | 電力変換装置 | |
JP4873317B2 (ja) | インバータ装置 | |
JP6631191B2 (ja) | インバータ | |
JP2015033222A (ja) | 半導体素子の駆動装置およびそれを用いる電力変換装置 | |
JP5364303B2 (ja) | 電流制御型電力変換器及び電流制御型電力変換器の出力電流波形改善方法 | |
JP5316767B2 (ja) | 電力変換装置および電源システム | |
JP4479292B2 (ja) | 交流交流電力変換器の制御装置 | |
JP4277186B2 (ja) | 電力変換器の制御装置 | |
JP6180696B2 (ja) | 電力変換装置 | |
CN108141145B (zh) | 逆变器装置以及逆变器装置的控制方法 | |
JP2014036539A (ja) | インバータ装置及びインバータ装置のスイッチングタイミング補正方法 | |
JP5169396B2 (ja) | 電力変換装置の制御回路 | |
JP2014054152A (ja) | 電力変換装置及び電力制御装置 | |
JP4285278B2 (ja) | 半導体電力変換装置 | |
JP5389686B2 (ja) | 電源装置 | |
JP6018792B2 (ja) | 電力変換装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6631191 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |