JP2019149860A

JP2019149860A - スイッチング電源装置

Info

Publication number: JP2019149860A
Application number: JP2018031978A
Authority: JP
Inventors: 和之指田; Kazuyuki Sashita; 鈴木　健一; Kenichi Suzuki; 健一鈴木; 和彦齊藤; Kazuhiko Saito
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2018-02-26
Filing date: 2018-02-26
Publication date: 2019-09-05
Anticipated expiration: 2038-02-26
Also published as: JP7068858B2

Abstract

【課題】電力損失を発生させることなく、直流電流を検出するスイッチング電源装置を提供する。【解決手段】スイッチング電源装置１は、一端が直流電源２に接続されるインダクタ４と、直流電源２からインダクタ４に流れる入力電流Ｉｉｎをオンオフするスイッチング素子３１、３２と、インダクタ４の他端とグランドとの間に接続される平滑コンデンサ５と、入力電流Ｉｉｎを計測する第１の交流電流センサ６と、平滑コンデンサ５に流れるリップル電流Ｉｒを計測する第２の交流電流センサ７と、入力電流Ｉｉｎから、リップル電流Ｉｒを差し引くことで、スイッチング電源装置１から出力される直流電流Ｉｏを算出する演算部９と、を備える。【選択図】図１

Description

本発明は、スイッチング電源装置に関する。

一般的に、ＤＣ／ＤＣコンバータなどのスイッチング電源装置では、出力電流を検出するために電流検出手段を備えている。例えば、特許文献１には、電流検出手段としてシャント抵抗を設け、そのシャント抵抗の両端に表れる電位差に基づいて出力電流を検出する方法が記載されている。また、特許文献２には、電流検出手段としてカレントトランスを設け、そのカレントトランスで検出される電流変化から出力電流を検出する方法が記載されている。

特開２００３−１８８２７号公報特開２００５−３０４１１６号公報

しかしながら、電流検出手段として、シャント抵抗を用いた場合には、そのシャント抵抗にて電力損失が発生してしまう。また、電流検出手段として、カレントトランスを用いた場合には、交流電流しか検出することができず、直流電流を検出することができない。

本発明は、このような事情に鑑みてなされたもので、その目的は、電力損失を発生させることなく、直流電流を検出するスイッチング電源装置を提供することである。

本発明の一態様は、一端が直流電源に接続されるインダクタと、前記直流電源からインダクタに流れる入力電流値をオンオフするスイッチング素子と、前記インダクタの他端とグランドとの間に接続される平滑コンデンサと、前記入力電流値を計測する第１の交流電流センサと、前記平滑コンデンサに流れるリップル電流値を計測する第２の交流電流センサと、前記入力電流値から、前記リップル電流値を差し引くことで、前記平滑コンデンサから出力される直流電流値を算出する演算部と、を備えることを特徴とするスイッチング電源装置である。

本発明の一態様は、上述のスイッチング電源装置であって、前記スイッチング素子は、互いに直列に接続された第１のスイッチング素子と第２のスイッチング素子を備え、前記インダクタの一端は、前記第１のスイッチング素子と前記第２のスイッチング素子との間に接続され、第１の交流電流センサは、前記第１のスイッチング素子から前記インダクタの一端に流れる第１の交流電流値を計測する上側用交流電流センサと、前記第２のスイッチング素子から前記インダクタの一端に流れる第２の交流電流値を計測する下側用交流電流センサ１１と、を備え、前記第１の交流電流値と前記第２の交流電流値とを加算することで前記入力電流値を算出する加算回路を更に備える。

本発明の一態様は、上述のスイッチング電源装置であって、前記第１の交流電流センサと前記第２の交流電流センサとは、それぞれロゴスキーコイルと前記ロゴスキーコイルからの出力信号を積分する積分回路とを備える。

本発明の一態様は、上述のスイッチング電源装置であって、前記ロゴスキーコイルは、多層基板の内層に形成されている。

以上説明したように、本発明によれば、電力損失を発生させることなく、直流電流を検出することができる。

本発明の一実施形態に係るスイッチング電源装置１の概略構成の一例を示す図である。本発明の一実施形態に係る積分回路１０２の一例を示す回路図である。本発明の一実施形態に係る加算回路９１の出力波形を示す図である。本発明の一実施形態に係る減算回路９２の出力波形を示す図である。本発明の一実施形態に係るスイッチング電源装置１の動作の流れを示す図である。

以下、本発明の一実施形態に係るスイッチング電源装置を、図面を用いて説明する。

図１は、本発明の一実施形態に係るスイッチング電源装置１の概略構成の一例を示す図である。スイッチング電源装置１は、例えば、降圧型のスイッチングレギュレータであり、直流電源２が出力する電圧Ｖｉｎを降圧して、出力電圧Ｖｏを負荷部Ｒに供給する。負荷部Ｒは、スイッチング電源装置１が接続され、スイッチング電源装置１の出力電圧Ｖｏが供給される装置や回路などである。

図１に示すように、スイッチング電源装置１は、直流電源２、スイッチング素子３１（第１のスイッチング素子）、スイッチング素子３２（第２のスイッチング素子）、インダクタ４、平滑コンデンサ５、第１の交流電流センサ６、第２の交流電流センサ７、制御部８、及び演算部９を備えている。

直流電源２は、例えば、バッテリなどの直流電力を供給する供給源であり、電力供給線Ｌ１とＧＮＤ（グランド）線Ｌ２との間に、電圧Ｖｉｎの直流電力を供給する。

スイッチング素子３１及びスイッチング素子３２とは、例えば、ｎＭＯＳＦＥＴ（ｎ型ＭＯＳ電界効果トランジスタ）であり、電力供給線Ｌ１とＧＮＤ線Ｌ２との間に、直列に接続されている。なお、本実施形態において、スイッチング素子３１と、スイッチング素子３２とは、同一の構成であり、スイッチング電源装置１が備える任意のスイッチング素子を示す場合、又は特に区別しない場合には、スイッチング素子３として説明する。

スイッチング素子３１は、ソース端子がノードＮ１に、ドレイン端子が電力供給線Ｌ１に、ゲート端子が制御部８から出力される制御信号Ｓ１の信号線に、それぞれ接続されている。ここで、制御信号Ｓ１は、スイッチング素子３１を制御するパルス信号である。
また、スイッチング素子３２は、ソース端子がＧＮＤ線Ｌ２に、ドレイン端子がノードＮ１に、ゲート端子が制御部８から出力される制御信号Ｓ２の信号線に、それぞれ接続されている。ここで、制御信号Ｓ２は、スイッチング素子３２を制御するパルス信号である。

インダクタ４は、例えば、降圧用のコイルであり、一端がスイッチング素子３１とスイッチング素子３２との間に接続されている。具体的には、インダクタ４の一端は、スイッチング素子３１のソース端子とスイッチング素子３２のドレイン端子との接続点Ｎ１に接続されている。また、インダクタ４の他端は、スイッチング電源装置１の出力線Ｌ３に接続されている。ここで、出力線Ｌ３には、インダクタ４の他端及び平滑コンデンサ５の他端が接続されている。

平滑コンデンサ５は、出力線Ｌ３とＧＮＤ線Ｌ２との間に接続され、スイッチング電源装置１の出力電圧Ｖｏを平滑化する。平滑コンデンサ５は、一端がインダクタ４の他端に接続され、他端が出力線Ｌ３に接続されている。

第１の交流電流センサ６は、直流電源２からインダクタ４に流れる入力電流値Ｉｉｎを計測する。この入力電流値Ｉｉｎは、スイッチング素子３によりオンオフされるため交流電流の値である。

具体的には、第１の交流電流センサ６は、上側用交流電流センサ１０及び下側用交流電流センサ１１を備える。

上側用交流電流センサ１０は、スイッチング素子３１からインダクタ４の一端に流れる第１の交流電流Ｉ１値を計測する。以下に、上側用交流電流センサ１０の具体的な構成について説明する。

上側用交流電流センサ１０は、ロゴスキーコイル１０１及び積分回路１０２を備える。

ロゴスキーコイル１０１は、インダクタ４の一端に接続されたスイッチング素子３１に流れる第１の交流電流Ｉ１を計測する。ロゴスキーコイル１０１は、例えば、スイッチング素子３１のソース端子と接続点Ｎ１との間の接続線に配置され、当該接続線を流れる電流を検出する。このロゴスキーコイル１０１は、例えば、スイッチング素子３１のソース端子と接続点Ｎ１との間の接続線が形成された多層基板の内層に形成されている。

積分回路１０２は、リセット機能を有し、ロゴスキーコイル１０１から出力される出力信号を積分する。ここで、図２を参照して、積分回路１０２の具体的な構成について説明する。

図２は、本発明の一実施形態に係る積分回路１０２の一例を示す回路図である。
図２に示すように、積分回路１０２は、抵抗１２１、オペアンプ１２２、コンデンサ１２３、及びリセットスイッチ１２４を備えている。

抵抗１２１は、ロゴスキーコイル１０１の一端とオペアンプ１２２の反転入力端子との間に接続されている。また、コンデンサ１２３は、オペアンプ１２２の反転入力端子と、オペアンプ１２２の出力端子との間に接続されている。

オペアンプ１２２は、抵抗１２１及びコンデンサ１２３が接続されることにより、積分回路として機能する。オペアンプ１２２は、反転入力端子に抵抗１２１を介してロゴスキーコイル１０１の一端が接続され、非反転入力にロゴスキーコイル１０１の他端が接続されている。オペアンプ１２２は、ロゴスキーコイル１０１からの出力信号を入力信号（ＩＮ）とし、ロゴスキーコイル１０１の出力を積分した出力信号（ＯＵＴ）を出力する。

リセットスイッチ１２４は、コンデンサ１２３と並列に、オペアンプ１２２の反転入力端子と、オペアンプ１２２の出力端子との間に接続されている。リセットスイッチ１２４は、積分回路１０２の出力電位をリセットするスイッチであり、制御部８が出力するリセット信号Ｓ３（パルス信号）により導通状態に制御される。なお、リセットスイッチ１２４は、積分回路１０２をリセットする際に、導通状態（オン状態）に制御される。

積分回路１０２は、制御部８が出力した制御信号Ｓ１により、スイッチング素子３１がオン状態に制御されると、第１の交流電流値Ｉ１の電流波形を示す第１の出力信号を演算部９に出力する。

下側用交流電流センサ１１は、スイッチング素子３２からインダクタ４の一端に流れる第２の交流電流値Ｉ２を計測する。以下に、下側用交流電流センサ１１の具体的な構成について説明する。

下側用交流電流センサ１１は、ロゴスキーコイル１１１及び積分回路１１２を備える。

ロゴスキーコイル１１１は、インダクタ４の一端に接続されたスイッチング素子３２に流れる第２の交流電流値Ｉ２を検出する。ロゴスキーコイル１１１は、例えば、スイッチング素子３２のドレイン端子と接続点Ｎとの間の接続線に配置され、当該接続線を流れる電流を検出する。このロゴスキーコイル１１１は、例えば、スイッチング素子３２のドレイン端子と接続点Ｎとの間の接続線が形成された多層基板の内層に形成されている。

積分回路１１２は、リセット機能を有し、ロゴスキーコイル１１１から出力される出力信号を積分する。なお、積分回路１１２の構成は、積分回路１０２の構成と同一であるため、説明を省略する。

積分回路１１２は、制御部８が出力した制御信号Ｓ２により、スイッチング素子３２がオン状態に制御されると、第２の交流電流値Ｉ２の電流波形を示す第２の出力信号を演算部９に出力する。

第２の交流電流センサ７は、平滑コンデンサ５に流れるリップル電流値Ｉｒを計測する。以下に、第２の交流電流センサ７の具体的な構成について説明する。

第２の交流電流センサ７は、ロゴスキーコイル７１及び積分回路７２を備える。

ロゴスキーコイル７１は、平滑コンデンサ５に流れるリップル電流値Ｉｒを検出する。ロゴスキーコイル７１は、例えば、平滑コンデンサ５の一端とインダクタの他端との接続点Ｎ２とグラウンドとの間の接続線に配置され、当該接続線を流れる電流を検出する。このロゴスキーコイル７１は、例えば、接続点Ｎ２とグラウンドとの間の接続線が形成された多層基板の内層に形成されている。

積分回路７２は、図２に示すようなリセット機能を有してもよいし、当該リセット機能を有していなくてもよい。積分回路７２は、ロゴスキーコイル７１から出力される出力信号を積分することで、リップル電流値Ｉｒの電流波形を得る。そして、積分回路７２は、このリップル電流値Ｉｒの電流波形を第３の出力信号として演算部９に出力する。

制御部８は、例えば、ＣＰＵ（Central Processing Unit）などを含むプロセッサであり、演算部９が演算した出力電流値Ｉｏに基づいて、各種制御を行う。また、制御部８は、スイッチング素子３１及びスイッチング素子３２のスイッチングを制御するとともに、積分回路１０２，１１２のリセット機能を制御する。制御部８は、例えば、制御信号Ｓ１によるパルス信号で、スイッチング素子３１の導通状態を制御し、制御信号Ｓ２によるパルス信号で、スイッチング素子３２の導通状態を制御する。また、制御部８は、積分回路１０２，１１２にリセット信号を出力することで、積分回路１０２，１１２をリセット（初期化）する。

演算部９は、入力電流値Ｉｉｎから、リップル電流値Ｉｒを差し引くことで、スイッチング電源装置１から出力される直流電流である出力電流値Ｉｏを算出する。以下に、本発明の一実施形態に係る演算部９の具体的な構成について、説明する。

演算部９は、加算回路９１、減算回路９２、増幅回路９３、Ａ／Ｄ変換演算処理部９４を備える。

加算回路９１は、第１の交流電流値Ｉ１と第２の交流電流値Ｉ２とを加算することで入力電流値Ｉｉｎを算出する。具体的には、図３に示すように、加算回路９１は、積分回路１０２から第１の交流電流値Ｉ１の電流波形Ｗ１を取得する。また、加算回路９１は、積分回路１１２から第２の交流電流値Ｉ２の電流波形Ｗ２を取得する。そして、入力電流値Ｉｉｎは、第１の交流電流値Ｉ１と第２の交流電流値Ｉ２とから成るため、加算回路９１は、電流波形Ｗ１と電流波形Ｗ２とを加算することで、入力電流値Ｉｉｎの電流波形Ｗ３を算出する。入力電流値Ｉｉｎの電流波形Ｗ３を取得することは、入力電流値Ｉｉｎの値を取得することである。

減算回路９２は、加算回路９１が算出した入力電流値Ｉｉｎから、リップル電流値Ｉｒを差し引くことで、スイッチング電源装置１から出力される直流電流である出力電流値Ｉｏを算出する。具体的には、図４に示すように、減算回路９２は、積分回路７２からリップル電流値Ｉｒの電流波形Ｗ４を取得する。また、減算回路９２は、加算回路９１から入力電流値Ｉｉｎの電流波形Ｗ３を取得する。そして、入力電流値Ｉｉｎは、出力電流値Ｉｏとリップル電流値Ｉｒとから成るため、減算回路９２は、電流波形Ｗ３から電流波形Ｗ４を減算することで、出力電流値Ｉｏの電流波形Ｗ５を算出する。出力電流値Ｉｏの電流波形Ｗ５を取得することは、出力電流値Ｉｏの値を取得することである。

増幅回路９３は、減算回路９２で算出された出力電流値Ｉｏの電流波形Ｗ５の信号を所定の増幅率で増幅してＡ／Ｄ変換演算処理部９４に出力する。

Ａ／Ｄ変換演算処理部９４は、増幅回路９３からの出力信号であるアナログ信号をデジタル信号に変換し、変換後のデジタル信号を制御部８に出力することで、出力電流値Ｉｏのデジタル値を制御部８に与える。

次に、本発明の一実施形態に係るスイッチング電源装置１の動作の流れについて、説明する。図５は、本発明の一実施形態に係るスイッチング電源装置１の動作の流れを示す図である。

上側用交流電流センサ１０は、スイッチング素子３１からインダクタ４の一端に流れる第１の交流電流値Ｉ１を計測して、計測結果を演算部９に出力する（ステップＳ１０１）。下側用交流電流センサ１１は、スイッチング素子３２からインダクタ４の一端に流れる第２の交流電流値Ｉ２を計測して、計測結果を演算部９に出力する（ステップＳ１０２）。

第２の交流電流センサ７は、平滑コンデンサ５に流れるリップル電流値Ｉｒを計測して、計測結果を演算部９に出力する（ステップＳ１０３）。

演算部９は、上側用交流電流センサ１０で計測された第１の交流電流値Ｉ１と、第２の交流電流センサ７で計測された第２の交流電流値Ｉ２とを加算することで入力電流値Ｉｉｎを算出する（ステップＳ１０４）。次に、演算部９は、算出した入力電流値Ｉｉｎに対して、第２の交流電流センサ７で計測されたリップル電流値Ｉｒを差し引くことで、スイッチング電源装置１から出力される出力電流Ｉｏを算出する（ステップ１０５）。そして、演算部９は、算出した出力電流値Ｉｏをデジタル信号に変換して、制御部８に出力する（ステップＳ１０６）。

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。

上記実施形態では、スイッチング電源装置１が降圧型のスイッチングレギュレータである場合の一例を説明したが、これに限定されるものではなく、例えば、昇圧型のスイッチングレギュレータ、ＤＣ／ＤＣコンバータであってもよい。

また、上述の演算部９は、内部に、コンピュータシステムを有していてもよい。そして、上述した演算部９の処理過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしてもよい。

以上、説明したように、本発明の一実施形態に係るスイッチング電源装置１は、入力電流値Ｉｉｎを計測する第１の交流電流センサ６と、平滑コンデンサ５に流れるリップル電流値Ｉｒを計測する第２の交流電流センサ７と、第１の交流電流センサ６で計測された入力電流値Ｉｉｎから、第２の交流電流センサ７で計測されたリップル電流値Ｉｒを差し引くことで、スイッチング電源装置１から出力される直流電流値（出力電流値Ｉｏ）を算出する演算部９と、を備える。

このような構成によれば、シャント抵抗を用いることなく、直流電流を検出することができる。すなわち、スイッチング電源装置１は、電力損失を発生させることなく、出力電流値Ｉｏを検出することができる。

また、演算部９は、ロゴスキーコイルを用いて、インダクタ４の一端に接続されたスイッチング素子３１に流れる第１の交流電流値Ｉ１とスイッチング素子３２からインダクタ４の一端に流れる第２の交流電流値Ｉ２とを計測して、その計測した第１の交流電流値Ｉ１と第２の交流電流値Ｉ２とを加算することで入力電流値Ｉｉｎを算出する。

このような構成によれば、シャント抵抗を用いずに入力電流値Ｉｉｎを検出することができる。すなわち、スイッチング電源装置１は、電力損失を発生させることなく、入力電流値Ｉｉｎを検出することができる。

１スイッチング電源装置
２直流電源
３スイッチング素子
４インダクタ
５平滑コンデンサ
６第１の交流電流センサ
７第２の交流電流センサ
８制御部
９演算部
１０上側用交流電流センサ
１１下側用交流電流センサ
９１加算回路
９２減算回路
９３増幅回路
９４Ａ／Ｄ変換演算処理部
７１，１０１，１１１ロゴスキーコイル
７２，１０２，１１２積分回路

Claims

一端が直流電源に接続されるインダクタと、
前記直流電源からインダクタに流れる入力電流値をオンオフするスイッチング素子と、
前記インダクタの他端とグランドとの間に接続される平滑コンデンサと、
前記入力電流値を計測する第１の交流電流センサと、
前記平滑コンデンサに流れるリップル電流値を計測する第２の交流電流センサと、
前記入力電流値から、前記リップル電流値を差し引くことで、前記平滑コンデンサから出力される直流電流値を算出する演算部と、
を備えることを特徴とするスイッチング電源装置。
前記スイッチング素子は、互いに直列に接続された第１のスイッチング素子と第２のスイッチング素子を備え、
前記インダクタの一端は、前記第１のスイッチング素子と前記第２のスイッチング素子との間に接続され、
第１の交流電流センサは、
前記第１のスイッチング素子から前記インダクタの一端に流れる第１の交流電流値を計測する上側用交流電流センサと、
前記第２のスイッチング素子から前記インダクタの一端に流れる第２の交流電流値を計測する下側用交流電流センサ１１と、
を備え、
前記第１の交流電流値と前記第２の交流電流値とを加算することで前記入力電流値を算出する加算回路を更に備えることを特徴とする請求項１に記載のスイッチング電源装置。
前記第１の交流電流センサと前記第２の交流電流センサとは、それぞれロゴスキーコイルと前記ロゴスキーコイルからの出力信号を積分する積分回路とを備えることを特徴とする請求項２に記載のスイッチング電源装置。
前記ロゴスキーコイルは、多層基板の内層に形成されていることを特徴とする請求項３に記載のスイッチング電源装置。