JP4831010B2 - 変圧器の電流検出回路 - Google Patents

Description

本発明は、変圧器の電流検出回路に係り、特に直流コンバータに適用される変圧器に流れる電流を測定するに好適な変圧器の電流検出回路に関する。

近時、半導体スイッチング素子を用いて入力された直流電圧を異なる直流電圧に高効率に変換する直流コンバータ（ＤＣ−ＤＣコンバータ）がよく用いられている。このＤＣ−ＤＣコンバータには、変圧器によって一次側（電源側）と二次側（負荷側）を絶縁する絶縁型ＤＣ−ＤＣコンバータがある（例えば、特許文献１を参照）。
この絶縁型ＤＣ−ＤＣコンバータには、例えば図７に示すように変圧器Ｔの一次巻線Ｔ１に主電流の流れる方向を揃えて直列に接続された２つの半導体スイッチング素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）を２組並列に接続したスイッチング回路１を介して直流電源２が接続される。このスイッチング回路１は、各半導体スイッチ素子素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）のオンまたはオフがオンオフ制御部３によって制御される。
具体的には、各スイッチング素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）がＭＯＳＦＥＴで構成された場合、２つのＭＯＳＦＥＴのうち、一方のＭＯＳＦＥＴ（Ｑ１またはＱ３）のドレインと、他方のＭＯＳＦＥＴ（Ｑ２またはＱ４）のソースを接続して構成した直列回路を２組並列に接続する。そして、各ＭＯＳＦＥＴ（Ｑ１，Ｑ２，Ｑ３，Ｑ４）の各ゲートには、オンオフ制御部３からそれぞれのＭＯＳＦＥＴ（Ｑ１，Ｑ２，Ｑ３，Ｑ４）をオンまたはオフにする制御信号が与えられる。

詳しくはオンオフ制御部３は、ＭＯＳＦＥＴ（Ｑ１，Ｑ４）をそれぞれオンする一方、ＭＯＳＦＥＴ（Ｑ２，Ｑ３）をそれぞれオフする状態（第１の状態）と、このオンとオフを入れ替えた状態（第２の状態）およびすべてのＭＯＳＦＥＴ（Ｑ１，Ｑ２，Ｑ３，Ｑ４）をオフする状態（第３の状態）を制御する。そしてオンオフ制御部３は、第１〜第３の状態を高速で切り替えることによって変圧器Ｔの一次巻線Ｔ１に高周波の交流（矩形波）が印加されるように制御する。
このように制御すると変圧器Ｔの二次巻線Ｔ２には、一次巻線Ｔ１に与えられた矩形波に従う電圧（交流）が生じる。二次巻線Ｔ２には、この二次巻線Ｔ２に生じた交流を整流する四個のダイオード（Ｄ１，Ｄ２，Ｄ３，Ｄ４）からなるダイオードブリッジ４が接続されている。このダイオードブリッジ４の出力は、脈流であるため、負荷５と直列に接続された直流リアクトルＬおよび、この負荷５に並列に接続されたコンデンサＣを有する平滑回路６によって平滑される。
そうしてオンオフ制御部３は、第１〜第３の状態を制御し、ＭＯＳＦＥＴ（Ｑ１，Ｑ２，Ｑ３，Ｑ４）のオンオフ比率を制御することによって負荷５に印加する直流電圧を制御する。

ちなみにこの種のＤＣ−ＤＣコンバータは、過電流保護や制御のため、回路に流れる電流を検出する必要がある。このため、例えば変圧器Ｔの一次巻線Ｔ１とＭＯＳＦＥＴ（Ｑ２，Ｑ３）との間には、変流器（カレントトランス）ＣＴが介装されて電流が検出される。
この変流器ＣＴは、一次巻線と二次巻線とから構成され、一次巻線に流れる電流を変成して二次巻線に出力する。そして二次巻線に流れる電流は、二次巻線に接続した低抵抗の抵抗器Ｒｓに生じる電圧を検出することによって得ることができ、これによって一次巻線に流れる電流が検出できる（図７に電圧検出部は図示せず）。そして検出した抵抗器Ｒｓに生じる電圧が例えば所定の電圧値を超えているとき、オンオフ制御部３によってＭＯＳＦＥＴ（Ｑ１，Ｑ２，Ｑ３，Ｑ４）をオフし、過電流による素子の破壊を防止する。
なお、この種のＤＣ−ＤＣコンバータは、適用される電子機器の小形化の要求に伴い、より小形化することが望まれているため、スイッチング素子のスイッチング周波数を高くすることによって変圧器やインダクタの小形化が図られている。
特開９−１６８２７８号公報

しかしながら上述したように構成された絶縁型ＤＣ−ＤＣコンバータの変流器には、電力容量は極めて小さいものの主電流が流れる。このため変流器は、大きな電流容量が必要であり電源回路の小形化を妨げるという問題があった。
本発明は、このような従来の問題を解決するべくなされたもので、その目的とするところは、電流容量の大きな変流器を用いることなく、十分な精度で電流を検出することができ、また電源回路の小形化を図ることができる変圧器の電流検出回路を提供することにある。

上述した目的を達成するべく本発明の変圧器の電流検出回路は、一次巻線、二次巻線および補助巻線を備える変圧器の電流検出回路であって、特に前記一次巻線に与えられた入力電圧値と前記補助巻線に生じる補助電圧値との差電圧値を時間積分し、該一次巻線に流れる電流に比例した電圧値を出力する積分回路を備えることを特徴としている。
上記前記補助巻線の一端は、互いに巻き始めまたは巻き終わりを一致させた前記一次巻線の一端と接続されて、前記積分回路は、前記補助巻線の他端と前記一次巻線の他端との間に生じる電圧値を時間積分する。より好ましくは前記補助巻線は、前記一次巻線と巻数が等しいことが望ましい。
上述の変圧器の電流検出回路は、一次巻線に生じた電圧と補助巻線に生じた電圧が互いに打ち消しあうように結線され、その差電圧が積分回路に与えられる。この積分回路に与えられる差電圧は、一次巻線に流れる一次電流Ｉ１の時間変化［ｄＩ１／ｄｔ］の値に一次巻線の漏れリアクタンスＬｅを乗じた値に等しい［Ｌｅ（ｄＩ１／ｄｔ）］。そして積分回路は、この値を積分した電圧値を出力しているので、その出力電圧値は［Ｖ＝ＬｅＩ１］となる。つまり積分回路からは、一次電流Ｉ１に比例した電圧値が出力される。
あるいは本発明の変圧器の電流検出回路は、一次巻線、二次巻線および補助巻線を備える変圧器の電流検出回路であって、特に前記一次巻線に電圧を印加したとき、前記二次巻線に生じる出力電圧値と前記補助巻線に生じる補助電圧値との差電圧値を時間積分し、該二次巻線に流れる電流に比例した電圧値を出力する積分回路を備えることを特徴としている。

好ましくは前記補助巻線の一端は、互いに巻き始めまたは巻き終わりを一致させた前記二次巻線の一端と接続されて、前記積分回路は、前記補助巻線の他端と前記二次巻線の他端との間に生じる電圧値を時間積分することが望ましい。より好ましくは前記補助巻線は、前記二次巻線と巻数が等しいことが望ましい。
上述の変圧器の電流検出回路は、二次巻線に生じた電圧と補助巻線に生じた電圧が互いに打ち消しあうように結線され、その差電圧が積分回路に与えられる。この積分回路に与えられる差電圧は、二次巻線に流れる二次電流Ｉ２の時間変化［ｄＩ２／ｄｔ］の値に、二次巻線の漏れリアクタンスＬｅ２を乗じた値に等しい［Ｌｅ２（ｄＩ２／ｄｔ）］。そして積分回路は、この値を積分した電圧値を出力しているので、その出力電圧値は［Ｖ＝Ｌｅ２・Ｉ２］となる。つまり積分回路からは、二次電流Ｉ２に比例した電圧値が出力される。

このように本発明の請求項１（または請求項４）に係る変圧器の電流検出回路は、積分回路の出力電圧値が、変圧器の一次巻線（二次巻線）の漏れリアクタンスに一次電流値（二次電流値）を乗じた値に等しいことを利用して一次巻線（二次巻線）に流れる電流を求めている。したがって本発明の変圧器の電流検出回路は、電流容量の大きな変流器を用いることなく、十分な精度で変圧器の一次巻線（二次巻線）に流れる電流を検出することができる。
また本発明の請求項２（または請求項５）に係る変圧器の電流検出回路は、前記補助巻線の一端が前記一次巻線（二次巻線）の一端と互いに巻き始めまたは巻き終わりが一致するように接続される一方、前記積分回路は、前記補助巻線の他端および前記一次巻線（二次巻線）の他端との間に生じる電圧値を時間積分しているので、電流容量の大きな変流器を用いることなく、十分な精度で電流を検出することができる。特に本発明の変圧器の電流検出回路は、ＤＣ−ＤＣコンバータに適用することによって装置の小形化が可能となる。
更に請求項３（または請求項６）に係る変圧器の電流検出回路は、補助巻線と一次巻線（二次巻線）と巻数を等しくしているので、互いの巻き始めまたは巻き終わりのいずれかをそろえて巻線の一端をそれぞれ接続するだけで、各巻線の他端間には、差電圧値を得ることができる。したがって、本発明の変圧器の電流検出回路は、外付け回路を設けることなく一次巻線に与えられた入力電圧値（二次巻線に生じる出力電圧値）と補助巻線に生じる補助電圧値との差電圧値を得ることができる等の実用上多大なる効果を奏する。

以下、図１〜図４の図面を参照しながら本発明の一実施形態に係る変圧器の電流検出回路について説明する。なお、これら図１〜図４に示す図面は本発明の一実施形態を説明するためのものであって、これらの図面によって本発明が限定されるものではない。また、図７に示す従来の実施形態と同一の構成要素には、同符号を付してその説明を略述する。

さて、図１は、本発明の変圧器の電流検出回路が適用される直流コンバータ（ＤＣ−ＤＣコンバータ）の概略を示す回路構成図である。この図においてＴは、絶縁変圧器である。この変圧器Ｔには、一次巻線Ｔ１、二次巻線Ｔ２および補助巻線Ｔ３が同一コア（鉄心）上に捲き回されている。変圧器Ｔの一次巻線Ｔ１には、複数のスイッチング素子からなるスイッチング回路１を介して所定電圧の直流電源２が接続される。
一方、変圧器Ｔの二次巻線Ｔ２には、二次巻線Ｔ２に生じた交流を直流に整流する整流回路４と、この整流回路４から出力される脈流を平滑して負荷５に直流を与える平滑回路６を備える。
詳しくはスイッチング回路１は、四つのＭＯＳＦＥＴで構成した場合、２つのＭＯＳＦＥＴ（Ｑ１，Ｑ２）の一方のＭＯＳＦＥＴ（Ｑ１）のドレインを前記直流電源２の正極に接続し、このＭＯＳＦＥＴ（Ｑ１）のソースを、ソースが前記直流電源２の負極に接続されたＭＯＳＦＥＴ（Ｑ２）のドレインと接続する。また他の２つのＭＯＳＦＥＴ（Ｑ３，Ｑ４）は、ＭＯＳＦＥＴ（Ｑ１，Ｑ２）と同様に接続して構成される。そして、ＭＯＳＦＥＴ（Ｑ１，Ｑ２）の接続点は、前記変圧器Ｔの一次巻線Ｔ１の一端に接続される。また、他のＭＯＳＦＥＴ（Ｑ３，Ｑ４）の接続点は、一次巻線Ｔ１の他端に接続されるとともに、基準電位であるグランド（ＧＮＤ）に接続され、接地される。

詳細は後述するがこのスイッチング回路１は、オンオフ制御部３によって各ＭＯＳＦＥＴ（Ｑ１〜Ｑ４）のオンまたはオフが制御される。具体的にオンオフ制御部３は、ＭＯＳＦＥＴ（Ｑ１，Ｑ４）をそれぞれオンする一方、ＭＯＳＦＥＴ（Ｑ２，Ｑ３）をそれぞれオフする状態（第１の状態）と、このオンとオフを入れ替えた状態（第２の状態）およびすべてのＭＯＳＦＥＴ（Ｑ１，Ｑ２，Ｑ３，Ｑ４）をオフする状態（第３の状態）を作り出す。そしてオンオフ制御部３は、第１〜第３の状態を高速で切り替えることによって変圧器Ｔの一次巻線Ｔ１に高周波の交流（矩形波）が印加されるよう制御する。
整流回路４は、四つのダイオードからなるブリッジ回路として構成する場合、ダイオードの順方向を揃えて２つのダイオードを直列に接続した直列回路を二回路並列に接続して構成される。つまり整流回路４は、一方のダイオードＤ１およびＤ３のアノードと他方のダイオードＤ２，Ｄ４のカソードをそれぞれ接続した直列回路により構成される。
また平滑回路６は、負荷５に並列に接続されるコンデンサＣと、整流回路４から負荷５に至る電流ラインに介装される直流リアクトルＬにより構成される。
概略的にはこのように構成された本発明に係る変圧器の電流検出回路が特徴とするところは、前記変圧器Ｔに、更に前記一次巻線Ｔ１とその巻き始めまたは巻き終わりを揃えた補助巻線Ｔ３を備える点、この補助巻線Ｔ３の一端を前記一次巻線Ｔ１の巻き始め（あるいは、巻き終わり）と一致させて接続する点、および前記一次巻線に与えられた入力電圧値と前記補助巻線に生じる補助電圧値との差電圧値を時間積分し、該一次巻線に流れる電流に比例した電圧値を出力する積分回路１０を備える点にある。

ちなみに積分回路１０から出力される出力電圧値は、次段の電流検出部２０に与えられる。この電流検出部２０は、詳細は後述するが積分回路１０が出力した積分電圧値から一次巻線Ｔ１に流れる電流を演算によって求めるものである。
このように構成された本発明の実施例１に係る変圧器の電流回路の作動についてより詳細に説明する。ここに図１において変圧器Ｔの一次巻線Ｔ１とスイッチング回路１とを接続する電流ラインに介装されているリアクタンスＬｅは、一次巻線Ｔ１の漏れ磁束に伴う漏れリアクタンスを等価的に示したものである。
さて、スイッチング回路１は、オンオフ制御部３の制御によってスイッチング動作を行うと出力電圧Ｖ１を出力する。この出力電圧Ｖ１は、一次巻線Ｔ１に印加される。このとき一次巻線Ｔ１には、一次電流Ｉ１が流れるため漏れリアクタンスＬｅに電圧降下が生じる。
したがって出力電圧Ｖ１は、微小時間ｄｔ間に一次電流Ｉ１がｄＩ１だけ変化したとすれば次式で示される。
Ｖ１＝Ｅ１＋Ｌｅ（ｄＩ１／ｄｔ）・・・（１）
また補助巻線Ｔ３は、一次巻線Ｔ１と巻数が同じであるため補助巻線Ｔ３に生じる起電力Ｅ３は、一次巻線Ｔ１に生じる起電力Ｅ１と等しい。

Ｅ１＝Ｅ３・・・（２）
なお、補助巻線Ｔ３にも漏れリアクタンスがあるものの、補助巻線Ｔ３に流れる電流は微小であるためその影響は無視できる。また補助巻線Ｔ３に生じる起電力Ｅ２は、スイッチング回路１が出力する出力電圧Ｖ１と逆方向に接続されている。したがって、補助巻線Ｔ３の他端に生じる電圧Ｖｓ１は、式（１），（２）から、
Ｖｓ１＝Ｖ１−Ｅ３＝Ｅ１＋Ｌｅ（ｄＩ１／ｄｔ）−Ｅ１
＝Ｌｅ（ｄＩ１／ｄｔ）・・・（３）
となる。詳細は後述するがこの式（３）で示される電圧は、積分回路１０によって積分される。この積分回路１０の時定数をＴとすれば、積分回路１０の出力電圧Ｖｓ２は、次式で求めることができる。
Ｖｓ２＝（１／Ｔ）∫（Ｖｓ１）ｄｔ＝（１／Ｔ）∫｛Ｌｅ（ｄＩ１／ｄｔ）｝ｄｔ
＝（Ｌｅ／Ｔ）・Ｉ１・・・（４）
この式に示される変圧器Ｔの一次巻線Ｔ１の漏れリアクタンスＬｅは、予め計測しておくことが可能である。よって一次巻線に流れる一次電流Ｉ１は、積分回路１０から出力される電圧値Ｖｓ２を用いて電流検出部２０が
Ｉ１＝（Ｔ／Ｌｅ）・Ｖｓ２・・・（５）
なる演算を行うことによって得ることができる。

なお、積分回路１０は、既知の積分回路を用いて構成することができる。例えば図２に示すように抵抗器ＲｉおよびコンデンサＣｉとを直列に接続し、抵抗器Ｒｉの開放端側を補助巻線Ｔ３に、コンデンサＣｉの他端を接地する。そして抵抗器ＲｉとコンデンサＣｉとの接続点を次段の電流検出部２０に接続する。
このように構成された本発明の実施例１に係る変圧器の電流検出回路について、図３に示す作動波形を参照しながらより詳細に説明する。
この図３（ａ）および図３（ｂ）は、オンオフ制御部３からＭＯＳＦＥＴ（Ｑ１，Ｑ４）およびＭＯＳＦＥＴ（Ｑ２，Ｑ３）にそれぞれ与えられるゲート信号（ゲート電圧）を示したものである。ゲート信号を時間とともに変化させると変圧器Ｔの一次巻線Ｔ１の起電力Ｅ１は、図３（ｃ）に示すように正および負の電圧が交互に繰り返された矩形波となる。また、このときの変圧器Ｔの一次巻線Ｔ１に流れる一次電流Ｉ１は、上述したように変圧器Ｔの漏れリアクタンスＬｅによる変化に若干の遅延を伴いつつ、図３（ｄ）に示すように変圧器Ｔの一次電圧の変化に追従する電流波形となる。
一方、補助巻線Ｔ３には、ほとんど電流が流れないので、一次巻線Ｔ１の電圧と補助巻線Ｔ３の電圧の差分に相当する電圧Ｖｓ１は、変圧器の漏れリアクタンスＬｅに印加される電圧、すなわち一次電流Ｉ１の時間変化分に変圧器の漏れリアクタンスＬｅを掛けた電圧値［Ｌｅ（ｄＩ１／ｄｔ）］になる。よって、一次巻線Ｔ１の起電力Ｅ１と補助巻線Ｔ３の起電力Ｅ３との差の電圧Ｖｓ１は、図３（ｅ）に示されるように一次電流Ｉ１の時間変化だけを抽出した波形となる。

積分回路１０は、この電圧Ｖｓ１を積分して出力する。したがって積分回路１０の出力電圧Ｖｓ２は、図３（ｆ）に示されるように一次電流Ｉ１を再現した波形の電圧値を出力する。すなわち一次電流Ｉ１は、積分回路１０によって出力電圧値Ｖｓ２に変換されて出力される。この出力電圧値Ｖｓ２は、上述したようにして電流検出部２０によって演算され、例えば電流の実効値として電流検出部２０から出力される。もちろん、電流検出部２０は、電流の実効値を求めるだけでなく、電流の平均値や最大電流または最小電流の値を演算して出力するように構成してもかまわない。
なお積分回路１０は、上述した抵抗器Ｒｉ、コンデンサＣｉによるものに代えて演算増幅器１１を用いて構成してもよい。この場合、図４に示すように抵抗器ＲｉおよびコンデンサＣｉとを直列に接続し、抵抗器Ｒｉの開放端側を補助巻線Ｔ３に接続する。コンデンサＣｉの他端は、演算増幅器１１の出力端子に接続するとともに、この出力端子を次段の電流検出部２０に接続する。またコンデンサＣｉには、このコンデンサＣｉと並列にスイッチＳが接続される。そして演算増幅器１１の負入力端子は、抵抗器ＲｉとコンデンサＣｉとの接続点に接続する。また演算増幅器１１の正入力端子は、基準電位に接地する。
このように構成された積分回路１０は、図３（ｇ）に示すようにＭＯＳＦＥＴ（Ｑ１〜Ｑ４）がすべてオフのタイミングでオンオフ制御部３からリセット指令が与えられ、コンデンサＣｉと並列に接続されたスイッチＳが閉じられる。するとコンデンサＣｉに蓄えられている電荷が確実に放電される。したがって、全てのＭＯＳＦＥＴ（Ｑ１〜Ｑ４）がオフした時に、コンデンサＣｉに残留している電荷を確実に放電することができるので、たとえ出力電圧にオフセットがあったとしても図３（ｈ）に示されるように積算の誤差を確実に除去することができる。

かくして本発明の実施例１に係る変圧器の電流検出回路によれば、補助巻線に生じた電圧を積分して得られた電圧が変圧器の一次巻線の漏れリアクタンスを乗じた値に等しいことを利用して一次巻線に流れる電流を求めているので、電流容量の大きな変流器を用いることなく、十分な精度で電流を検出することができる。
また本発明の変圧器の電流検出回路は、電流容量の大きな変流器を用いることなく、十分な精度で電流を検出することができ、特に小形化が要望されている直流コンバータを小形化することが可能となる等、実用上多大なる効果を奏する。
更に上述した積分回路１０は、図４に示したように演算増幅器１１を用いて構成した場合、変圧器Ｔの偏磁によって生じる直流成分も検出することができる。つまりスイッチング回路１のスイッチング素子がすべてオフ状態にあるとき、一次電流は、確実に零（励磁電流は二次側に流れている）になるタイミングで図３（ｇ）に示すリセット指令がオンオフ制御部３から出力されるので、オフセット誤差を伴わずに正負アンバランスを含む変圧器Ｔの一次電流が再現できるからである。

次に本発明の変圧器の電流検出回路に係る第２の実施例（実施例２）について図５を参照しながら説明する。この第２の実施例が前述した実施例１と異なる点は、変圧器Ｔの一次巻線Ｔ１の巻数（この図では、巻数がｎ回とする）と、補助巻線Ｔ３の巻数（この図では、巻数がｍ回とする）が異なっていたとしても変圧器Ｔの一次電流Ｉ１を検出可能なところにある。したがって上述した第１の実施例と同一の構成要素には、同符号を付しその説明を省略する。
さて、この実施形態は、変圧器Ｔの一次巻線Ｔ１（漏れリアクタンスＬｅを含む）に生じる一次電圧Ｖ１を検出し、その検出した電圧値をｎ倍して出力する増幅器Ｇ１と、補助巻線Ｔ３に生じる起電力Ｅ３を検出し、その検出した電圧値をｍ倍して出力する増幅器Ｇ２を備えている。そしてこれら増幅器Ｇ１，Ｇ２の増幅度は、［Ｇ１：Ｇ２＝ｍ：ｎ］に予め設定される。
各増幅器Ｇ１，Ｇ２の出力は、各出力の電圧値の差分をとる差分回路３０に与えられる。そして差分回路３０が出力した電圧は、積分回路１０に与えられるようになっている。
このように構成された本発明の実施例２に係る変圧器の電流検出回路は、変圧器Ｔの一次巻線Ｔ１と補助巻線Ｔ３の巻数比が、ｎ：ｍであり、出力電圧値が異なるものの、増幅器Ｇ１，Ｇ２によって、それぞれｍ倍およびｎ倍されて出力される。したがって増幅器Ｇ１，Ｇ２によって一次巻線Ｔ１と補助巻線Ｔ３の巻数比がキャンセルされることになるので、上述した第１の実施例と同様にして変圧器の一次巻線に流れる電流を検出することができる。

次に本発明の変圧器の電流検出回路に係る第３の実施例（実施例３）について図６を参照しながら説明する。この第３の実施例が上述した第１および第２の実施例（実施例１，２）と異なる点は、変圧器Ｔの二次巻線に流れる電流（二次電流）Ｉ２を検出するところにある。したがって上述した実施例１，２と同一の構成要素には、同符号を付しその説明を省略する。
さて、図６に示した変圧器Ｔは、二次巻線Ｔ２とその巻き始めを揃えた補助巻線Ｔ３を備える。この補助巻線Ｔ３の一端は、二次巻線Ｔ２の巻き始め（あるいは、巻き終わり）と一致させて接続される。また補助巻線Ｔ３と接続されない二次巻線Ｔ２の他端は、基準電位（ＧＮＤ）に接続されて接地される。また補助巻線Ｔ３の他端は、積分回路１０へ与えられ、この積分回路１０の出力は、電流検出部２０に与えられる。
このように構成された本発明の実施例３に係る変圧器の電流検出回路は、上述した実施例１，２と同様に変圧器の二次巻線Ｔ２の漏れリアクタンスＬｅ２に生じた電圧Ｖｓ１を積分回路１０に与え、その出力電圧Ｖｓ２を電流検出部２０に与えている。このため実施例３に係る変圧器の電流検出回路は、変圧器Ｔの二次巻線Ｔ２に流れる電流を、変流器を用いることなく検出することができる。

ちなみに上述した実施例２に示したように、本実施例３についても二次巻線Ｔ２と補助巻線Ｔ３の巻数比がｎ：ｍである場合、それぞれの巻線から得られる電圧値をそれぞれｍ：ｎにして出力する増幅器を設ければ、変圧器の二次巻線Ｔ２に流れる電流を同様に検出することができる等、本発明は実用上多大なる効果を奏する。
なお、本発明に係る変圧器の電流検出回路は、その要旨を変更しない範囲において種々変形して実施することができる。

本発明の実施例１に係る変圧器の電流検出回路を適用したＤＣ−ＤＣコンバータの構成を示す概略回路図。 図１に示す積分回路の一例を示す図。 図１に示すＤＣ−ＤＣコンバータの作動波形を示すグラフ。 図１に示す積分回路の別の一例を示す図。 本発明の実施例２に係る変圧器の電流検出回路を適用したＤＣ−ＤＣコンバータの構成を示す概略回路図。 本発明の実施例３に係る変圧器の電流検出回路を適用したＤＣ−ＤＣコンバータの構成を示す概略回路図。 ＤＣ−ＤＣコンバータに適用された従来の変流器の電流回路の一例を示す図。

符号の説明

１ スイッチング回路
２ 直流電源
３ オンオフ制御部
４ 整流回路
６ 平滑回路
１０ 積分回路
２０ 電流検出部
Ｔ 変圧器
Ｔ１ 一次巻線
Ｔ２ 二次巻線
Ｔ３ 補助巻線

Claims (6)

1. 一次巻線、二次巻線および補助巻線を備える変圧器の電流検出回路であって、
   前記一次巻線に与えられた入力電圧値と前記補助巻線に生じる補助電圧値との差電圧値を時間積分し、該一次巻線に流れる電流に比例した電圧値を出力する積分回路を備えることを特徴とする変圧器の電流検出回路。
2. 前記補助巻線の一端は、互いに巻き始めまたは巻き終わりを一致させた前記一次巻線の一端と接続されて、
   前記積分回路は、前記補助巻線の他端と前記一次巻線の他端との間に生じる電圧値を時間積分することを特徴とする請求項１に記載の変圧器の電流検出回路。
3. 前記補助巻線は、前記一次巻線と巻数が等しいことを特徴とする請求項１または２に記載の変圧器の電流検出回路。
4. 一次巻線、二次巻線および補助巻線を備える変圧器の電流検出回路であって、
   前記一次巻線に電圧を印加したとき、前記二次巻線に生じる出力電圧値と前記補助巻線に生じる補助電圧値との差電圧値を時間積分し、該二次巻線に流れる電流に比例した電圧値を出力する積分回路を備えることを特徴とする変圧器の電流検出回路。
5. 前記補助巻線の一端は、互いに巻き始めまたは巻き終わりを一致させた前記二次巻線の一端と接続されて、
   前記積分回路は、前記補助巻線の他端と前記二次巻線の他端との間に生じる電圧値を時間積分することを特徴とする請求項４に記載の変圧器の電流検出回路。
6. 前記補助巻線は、前記二次巻線と巻数が等しいことを特徴とする請求項４または５に記載の変圧器の電流検出回路。