JP2013222854A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013222854A
JP2013222854A JP2012094089A JP2012094089A JP2013222854A JP 2013222854 A JP2013222854 A JP 2013222854A JP 2012094089 A JP2012094089 A JP 2012094089A JP 2012094089 A JP2012094089 A JP 2012094089A JP 2013222854 A JP2013222854 A JP 2013222854A
Authority
JP
Japan
Prior art keywords
concentration region
conductivity type
high concentration
type high
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012094089A
Other languages
English (en)
Other versions
JP6001309B2 (ja
Inventor
Tomomitsu Risaki
智光 理崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2012094089A priority Critical patent/JP6001309B2/ja
Priority to TW102111875A priority patent/TWI589007B/zh
Priority to US13/855,781 priority patent/US9177954B2/en
Priority to CN201310128871.7A priority patent/CN103378168B/zh
Priority to KR1020130041605A priority patent/KR102050703B1/ko
Publication of JP2013222854A publication Critical patent/JP2013222854A/ja
Priority to US14/746,018 priority patent/US20150287714A1/en
Application granted granted Critical
Publication of JP6001309B2 publication Critical patent/JP6001309B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】経時劣化、ウエハ面内、ウエハ間およびロット間のばらつき、ブレイクダウン前のリークが小さいクランプダイオードを有する半導体装置を提供する。
【解決手段】クランプダイオードを含む半導体装置は、半導体基板６に設けられた耐圧調整用第一導電型低濃度領域５と、耐圧調整用第一導電型低濃度領域５内に設けられた円形の第二導電型高濃度領域１と、耐圧調整用第一導電型低濃度領域５内に、第二導電型高濃度領域１と接せず、第二導電型高濃度領域１を囲むようにリング状に設けられた素子分離用絶縁膜２と、耐圧調整用第一導電型低濃度領域５内に、素子分離用絶縁膜２のリングの外に設けられた第一導電型高濃度領域３とを有する。
【選択図】図１

Description

本発明は半導体装置に関する。特に、半導体装置において用いられるクランプダイオードに関する。
半導体装置おいて用いられるクランプダイオードはｐ型半導体とｎ型半導体との接合耐圧を利用して回路に供給される電圧を一定にする（クランプする）デバイスである。クランプダイオードは、簡便に電圧を制限できるデバイスであり、その需要は高く、電子機器に広く用いられている。
電圧を一定に制限するクランプダイオードにおいては、耐圧のウエハ面内ばらつき、ウエハ間ばらつきおよびロット間ばらつきが小さいこと、経時変化が少ないことが、クランプダイオードを製造する上で、非常に重要である。加えて、ブレイクダウンするまでのリーク電流が小さいことも重要な点となる。簡素な構造ではあるが、上記の特性を全て満たすようにクランプダイオードを作りこむことは容易ではない。
特許文献１は上記の経時変化の改善を図るための発明を開示している。図７に特許文献１の図７に示されている構造の断面図を示す。図７に示すように、素子分離用絶縁膜２から第二導電型高濃度領域１を所定の距離だけ離し、更に、絶縁膜９を介し電極８を設け、前記電極８の電圧を調整することでクランプダイオードの経時変化の改善が可能となることが記載されている。また、図８に同文献の図６に示されている構造の断面図を示す。この構造のように図７における電極８が無い場合でも同様の効果が得られることが記載されている。
特開平１１−３０７７８７号公報
しかしながら、特許文献１に示された発明では経時変化の改善はされるが、ウエハ面内ばらつき、ウエハ間ばらつきおよびロット間ばらつきの大きさ、ブレイクダウンする前のリークの有無には特許文献１は触れていない。実際に特許文献１に示された発明においては、以下の理由でウエハ面内ばらつき及びロット間ばらつきは減少しない。
図７の構造の場合、電極８に与えられた電圧に応じた電界を、酸化膜９を介して、ｐｎ接合に印加するので、その電界によりｐｎ接合耐圧が変動する。理想的には同じ大きさの電圧を電極８に印加すれば耐圧は同じになると考えられるが、実際にはウエハ面内、ウエハ間およびロット間において酸化膜９の厚さが同じではなく、電極８の電圧によるｐｎ接合に加わる電界にばらつきが生じる。そのためにｐｎ接合耐圧がばらつくことになる。
また、図７および図８に存在する素子分離用絶縁膜２の下の第一導電型領域７が存在することで、その不純物がｐｎ接合付近の不純物分布に影響を与え、ｐｎ接合の耐圧が変化する。これも理想的には同じ条件で第一導電型領域７を作成すればｐｎ接合の耐圧は同じになるはずだが、実際にはウエハ面内、ウエハ間およびロット間において第一導電型領域７の濃度は同じではないため、ｐｎ接合耐圧に対する影響度合いがばらつき、結果的にｐｎ接合耐圧がばらついてしまう。
さらに、特許文献１によると図７の第二導電型高濃度領域１の平面形状を八角形としている（本明細書には図示していない）。このように角が存在する構造においては、電界強度は角部で強くなるため、耐圧はその角部で決定される。図９に第二導電型高濃度領域１の平面形状が矩形の場合と円形の場合の耐圧を示す。このように、明らかに円形に比べ矩形の第二導電型領域１を有するクランプダイオードの方が、耐圧が低い。つまり、矩形の角部に電界が集中し、その角部が耐圧を決定していることが明らかである。理想的には同じ条件でリソグラフィを行えば角部の形状は常に同じになるためｐｎ接合の耐圧は同じになるはずだが、実際にはウエハ面内、ウエハ間およびロット間において、角部の電界強度がばらつき、結果的にｐｎ接合耐圧がばらついてしまう。
このように、ｐｎ接合の耐圧をばらつかせる要因は多く、これらのバラツキを抑えるには、可能な限り構造を簡素にしてバラツキ要因となる要素は極限まで廃除しなければならない。
本発明は、上記課題に鑑みてなされ、経時劣化、ウエハ面内、ウエハ間およびロット間のばらつき、ブレイクダウン前のリークが抑制されたクランプダイオードを提供する。
上記課題を解決するために、本発明に係るクランプダイオードを含む半導体装置は、半導体基板に設けられた耐圧調整用第一導電型低濃度領域と、前記耐圧調整用第一導電型低濃度領域内に設けられた円形の第二導電型高濃度領域と、前記耐圧調整用第一導電型低濃度領域内に、前記第二導電型高濃度領域と接せず、前記第二導電型高濃度領域を囲むようにリング状に設けられた素子分離用絶縁膜と、前記耐圧調整用第一導電型低濃度領域内に、前記素子分離用絶縁膜のリングの外に設けられた第一導電型高濃度領域とを有する。
上述の手段を用いることにより、経時劣化、ウエハ面内およびウエハ間およびロット間のばらつき、ブレイクダウン前のリークが小さいクランプダイオードを提供することが可能となる。
本発明の代表例を示す図である。 クランプダイオードにおけるリーク特性の図である。 本発明の変形例１を示す図である。 本発明の変形例２を示す図である。 本発明の変形例４を示す図である。 本発明の変形例５を示す図である。 従来技術の実施例を示す図である。 従来技術の実施例を示す図である。 クランプダイオードにおける電流電圧特性の第二導電型高濃度領域１形状依存性を示した図である。
以下では発明を実施するための形態について図面を用いて説明する。
図１は半導体装置におけるクランプダイオードの第一の実施形態を示す図である。図１（ａ）に平面図、図１（ｂ）に同図（ａ）の線分Ａ−Ａ’に沿った断面図を示す。
耐圧調整用第一導電型低濃度領域５が半導体基板６の表面に設けられており、耐圧調整用第一導電型低濃度領域５とは逆の導電型を有する第二導電型高濃度領域１が耐圧調整用第一導電型低濃度領域５の表面の一部に平面図において円形となるように設けられている。耐圧調整用第一導電型低濃度領域５の表面に、第二導電型高濃度領域１とは接せず、第二導電型高濃度領域１を囲むように、リング形状の素子分離用絶縁膜２が設けられている。ここで、リング形状とは必ずしも円環形状あるいはドーナツ形状のことではないので、素子分離用絶縁膜２のリング形状の内側の部分の形状は円形であるが、外形は本実施例では矩形である。更に耐圧調整用第一導電型低濃度領域５に、素子分離用絶縁膜２を囲むように矩形の第一導電型高濃度領域３が設けられている。第二導電型高濃度領域１と第一導電型高濃度領域３の表面は絶縁膜で覆われ、コンタクト４を介して、それぞれ異なる配線に接続される。
第一導電型高濃度領域３と第二導電型高濃度領域１の間に電圧が印加された際には、第二導電型高濃度領域１と耐圧調整用第一導電型低濃度領域５のｐｎ接合のブレイクダウンにより電圧を一定の電圧でクランプする。半導体装置は目的に応じて、クランプダイオードだけを含むことも、クランプダイオード以外にトランジスタなどからなる回路を含むこともある。
＜効果１＞本発明の図１に示すように、第二導電型高濃度領域１が素子分離用絶縁膜２と接せず設けられているため、特許文献１に記載されているように経時劣化抑制の効果が得られるが、それだけではなくｐｎ接合の耐圧以下の電圧におけるリーク電流も抑制できる効果が得られることを発明者は発見した。図２はクランプダイオードの電圧電流特性を示すグラフである。図２のグラフ中の“接しない”は図１に示すような第二導電型高濃度領域１と素子分離用絶縁膜２が接していない構造を示し、“接する”は第二導電型高濃度領域１と素子分離用絶縁膜２が接している構造を示している。このように、“接しない”構造の方が“接する”構造よりリーク電流が小さい。この理由を、第二導電型高濃度領域１に接する素子分離用絶縁膜２を形成する際、素子分離用絶縁膜２と耐圧調整用第一導電型低濃度領域５との間に歪が生じて耐圧調整用第一導電型低濃度領域５の禁制帯に準位が生成され、その準位を解して電流が流れるため、第二導電型高濃度領域１と素子分離用絶縁膜２が接している構造においてはリーク電流が大きくなると発明者は推察した。
従って、本発明の図１においては、特許文献１の経時劣化の抑制効果とあわせて、課題の一つであるリーク電流の抑制効果が得られる。
＜効果２＞本発明の図１において、従来構造の図７に示すような電極８および絶縁膜９が存在しないため、課題の一つである電極８からｐｎ接合耐圧に伝わる電界ばらつきが存在せず、結果的にｐｎ接合耐圧のバラツキが低減される。
＜効果３＞本発明の図１において、従来構造の図７および図８には存在した第一導電型領域７が存在しないため、課題の一つである第一導電型領域７のｐｎ接合耐圧に対する影響度合いのばらつきが無くなり、結果的にｐｎ接合耐圧のばらつきが効果２と合わせて更に低減される。
＜効果４＞本発明の図１において、第二導型電高濃度領域１の平面形状は円形で角が存在しないため、課題の一つである第二導電型高濃度領域１の角部におけるばらつきによる電界強度のばらつきが無くなり、結果的にｐｎ接合耐圧のばらつきが効果２と３と合わせて更に低減される。
＜変形例１＞図３に本発明の変形例１の平面図を示す。図３は素子分離絶縁膜２の第二導電型高濃度領域１に面した部分の平面形状が矩形の場合である。このように第二導電型高濃度領域１に素子分離絶縁膜２が接していなければ、素子分離絶縁膜２の平面形状は図１に示したような円形でなく、矩形や６角形などであっても上記の効果１乃至４が得られる。
＜変形例２＞図４（ａ）に本発明の変形例２の平面図、図４（ｂ）に同図（ａ）の線分Ｂ−Ｂ’の断面図を示す。図４に示した例においては、図３に示した素子分離絶縁膜２が存在しない。このように素子分離絶縁膜２が存在しない場合でも、上記の効果１乃至４が得られる。
＜変形例３＞図１、図３および図４においては第一導電型高濃度領域３が矩形のリング状に配置されている。は第一導電型高濃度領域３が矩形以外の形状であっても、あるいはリング状となっていなくても、上記の効果１〜効果４の効果が得られる。
＜変形例４＞また、クランプダイオードにおいて、どの電流帯でも同じ電圧でクランプさせるためには急峻なブレイクダウン特性が要求される。この急峻なブレイクダウン特性を得るためには寄生抵抗を減らせばよいが、本発明において、第二導電型高濃度領域１と第一導電型高濃度領域２の距離を短くすることで耐圧調整用第一導電型低濃度領域５の寄生抵抗を減らし急峻なブレイクダウン特性を得ることができる。
この耐圧調整用第一導電型低濃度領域５の寄生抵抗を極限まで減らした図１のタイプのクランプダイオードの平面図を図５（ａ）に示し、図４のタイプのクランプダイオードの平面図を図５（ｂ）に示す。
このように、素子分離絶縁膜２と第一導電型高濃度領域２のリング形状を全て円形からなる円環形状にし、夫々のサイズをデザインルールの最小値に設定することで、耐圧調整用第一導電型低濃度領域５の寄生抵抗を極限まで減らすことができ、最も急峻なブレイクダウン特性を得ることが可能となる。
＜変形例５＞図６（ａ）と（ｂ）は図５（ａ）と（ｂ）を変形したクランプダイオードの平面図である。このように第一導電型高濃度領域２のリング形状の外側の部分を円形以外の形状を成していても、耐圧調整用第一導電型低濃度領域５の寄生抵抗は図５と同じであるため、変形例４と同じ効果が得られる。
＜変形例６＞上記全ての本発明において、素子分離絶縁膜２はＬＯＣＯＳを想定しているが、この素子分離絶縁膜２がＳＴＩ（Shallow Trench Isolation）でも同じ効果が得られる。このように、本発明は上記の実施形態に限定されるものではなく、本発明はその要旨を逸脱しない範囲で変形して実施できる。
１ 第二導電型高濃度領域
２ 素子分離用絶縁膜
３ 第一導電型高濃度領域
４ コンタクト
５ 耐圧調整用第一導電型低濃度領域
６ 半導体基板
７ 第一導電型領域
８ 電極
９ 絶縁膜

Claims (6)

  1. 半導体基板と、
    前記半導体基板に設けられた耐圧調整用第一導電型低濃度領域と、
    前記耐圧調整用第一導電型低濃度領域内の表面近傍に設けられた円形の第二導電型高濃度領域と、
    前記耐圧調整用第一導電型低濃度領域内の表面に、前記第二導電型高濃度領域と接せず、前記第二導電型高濃度領域を囲むように設けられたリング形状を有する素子分離用絶縁膜と、
    前記耐圧調整用第一導電型低濃度領域内であって、前記素子分離用絶縁膜の外側に設けられた第一導電型高濃度領域と、
    を有することを特徴とする半導体装置。
  2. 前記第一導電型高濃度領域が、リング形状を有しており、前記素子分離用絶縁膜を囲むように設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 前記素子分離用絶縁膜のリング形状が円環形状であり、
    前記第一導電型高濃度領域の少なくともリング形状の内側の部分が円形であることを特徴とする請求項２に記載の半導体装置。
  4. 半導体基板と、
    前記半導体基板に設けられた耐圧調整用第一導電型低濃度領域と、
    前記耐圧調整用第一導電型低濃度領域内の表面近傍に設けられた円形の第二導電型高濃度領域と、
    前記耐圧調整用第一導電型低濃度領域内の表面に、前記第二導電型高濃度領域と接せずに設けられた第一導電型高濃度領域と、
    を有することを特徴とする半導体装置。
  5. 前記第一導電型高濃度領域が、リング形状を有し、前記第二導電型高濃度領域を囲むように設けられていることを特徴とする請求項４に記載の半導体装置。
  6. 前記第一導電型高濃度領域の少なくともリング形状の内側の部分が円形であることを特徴とする請求項５に記載の半導体装置。
JP2012094089A 2012-04-17 2012-04-17 半導体装置 Active JP6001309B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012094089A JP6001309B2 (ja) 2012-04-17 2012-04-17 半導体装置
TW102111875A TWI589007B (zh) 2012-04-17 2013-04-02 半導體裝置
US13/855,781 US9177954B2 (en) 2012-04-17 2013-04-03 Semiconductor device
CN201310128871.7A CN103378168B (zh) 2012-04-17 2013-04-15 半导体装置
KR1020130041605A KR102050703B1 (ko) 2012-04-17 2013-04-16 반도체 장치
US14/746,018 US20150287714A1 (en) 2012-04-17 2015-06-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012094089A JP6001309B2 (ja) 2012-04-17 2012-04-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2013222854A true JP2013222854A (ja) 2013-10-28
JP6001309B2 JP6001309B2 (ja) 2016-10-05

Family

ID=49379329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012094089A Active JP6001309B2 (ja) 2012-04-17 2012-04-17 半導体装置

Country Status (5)

Country Link
US (2) US9177954B2 (ja)
JP (1) JP6001309B2 (ja)
KR (1) KR102050703B1 (ja)
CN (1) CN103378168B (ja)
TW (1) TWI589007B (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104455A (ja) * 1992-09-21 1994-04-15 Hitachi Ltd ｐｎ接合ダイオードおよびこれを用いた半導体集積回路装置
JPH07106604A (ja) * 1993-09-10 1995-04-21 Sgs Thomson Microelettronica Spa 集積電圧制限兼安定化素子の製造方法
JPH10242484A (ja) * 1997-02-24 1998-09-11 Rohm Co Ltd クランプ素子
JPH10321878A (ja) * 1997-03-18 1998-12-04 Toshiba Corp 高耐圧半導体装置
JP2000022175A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 高耐圧半導体装置
JP2011097021A (ja) * 2009-09-30 2011-05-12 Denso Corp 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227999A (ja) * 1994-12-21 1996-09-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法並びに半導体集積回路及びその製造方法
JP3472476B2 (ja) 1998-04-17 2003-12-02 松下電器産業株式会社 半導体装置及びその駆動方法
JP4016595B2 (ja) * 2000-12-12 2007-12-05 サンケン電気株式会社 半導体装置及びその製造方法
US7667268B2 (en) * 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
TW560042B (en) * 2002-09-18 2003-11-01 Vanguard Int Semiconduct Corp ESD protection device
JP4469584B2 (ja) * 2003-09-12 2010-05-26 株式会社東芝 半導体装置
JP2007134596A (ja) * 2005-11-11 2007-05-31 Matsushita Electric Ind Co Ltd サージ保護用半導体装置
JP5493435B2 (ja) * 2009-04-08 2014-05-14 富士電機株式会社 高耐圧半導体装置および高電圧集積回路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104455A (ja) * 1992-09-21 1994-04-15 Hitachi Ltd ｐｎ接合ダイオードおよびこれを用いた半導体集積回路装置
JPH07106604A (ja) * 1993-09-10 1995-04-21 Sgs Thomson Microelettronica Spa 集積電圧制限兼安定化素子の製造方法
JPH10242484A (ja) * 1997-02-24 1998-09-11 Rohm Co Ltd クランプ素子
JPH10321878A (ja) * 1997-03-18 1998-12-04 Toshiba Corp 高耐圧半導体装置
JP2000022175A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 高耐圧半導体装置
JP2011097021A (ja) * 2009-09-30 2011-05-12 Denso Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20130117683A (ko) 2013-10-28
US9177954B2 (en) 2015-11-03
CN103378168A (zh) 2013-10-30
JP6001309B2 (ja) 2016-10-05
US20130277792A1 (en) 2013-10-24
US20150287714A1 (en) 2015-10-08
TW201405837A (zh) 2014-02-01
CN103378168B (zh) 2017-06-20
TWI589007B (zh) 2017-06-21
KR102050703B1 (ko) 2019-12-02

Similar Documents

Publication Publication Date Title
US8994065B2 (en) High-voltage vertical power component
US9059027B2 (en) Semiconductor device
TW201351665A (zh) 具有相反極性蕭基二極體場防護環之蕭基二極體
JP2014067986A (ja) 半導体装置
US20180315919A1 (en) Semiconductor device
JP5943846B2 (ja) 炭化珪素半導体装置及びその製造方法
JP6001309B2 (ja) 半導体装置
TW201407913A (zh) 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法
US9453977B2 (en) Assembly of integrated circuit chips having an overvoltage protection component
WO2017187477A1 (ja) 半導体装置
KR100625362B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
TWI597838B (zh) 半導體元件及其製造方法
JP2015179776A (ja) 半導体装置
JP2013026335A (ja) 半導体素子の製造方法、ｅｓｄ保護素子の製造方法
WO2023037430A1 (ja) 半導体装置
TWI447906B (zh) 半導體結構及其製作方法
TWI772556B (zh) 暫態電壓抑制裝置、暫態電壓抑制裝置總成及其形成方法
WO2014115484A1 (ja) Ｅｓｄ保護素子を有する半導体装置
TWI469349B (zh) 高壓元件及其製造方法
TW202414829A (zh) 雙向非對稱瞬態電壓抑制器元件
CN117727798A (zh) 双向非对称瞬态电压抑制器器件
JP2019046975A (ja) スイッチング装置
JP2019160927A (ja) 半導体装置
JP2017050452A (ja) 半導体装置
JP2016187006A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160901

R150 Certificate of patent or registration of utility model

Ref document number: 6001309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250