TWI589007B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI589007B
TWI589007B TW102111875A TW102111875A TWI589007B TW I589007 B TWI589007 B TW I589007B TW 102111875 A TW102111875 A TW 102111875A TW 102111875 A TW102111875 A TW 102111875A TW I589007 B TWI589007 B TW I589007B
Authority
TW
Taiwan
Prior art keywords
concentration region
conductivity type
type high
conductivity
high concentration
Prior art date
Application number
TW102111875A
Other languages
English (en)
Other versions
TW201405837A (zh
Inventor
理崎智光
Original Assignee
精工半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精工半導體有限公司 filed Critical 精工半導體有限公司
Publication of TW201405837A publication Critical patent/TW201405837A/zh
Application granted granted Critical
Publication of TWI589007B publication Critical patent/TWI589007B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

半導體裝置
本發明係關於半導體裝置。尤其，關於在半導體裝置中被使用之箝制二極體。
在半導體裝置中被使用之箝制二極體為利用p型半導體和n型半導體之接合耐壓使被供給至電路的電壓成為一定(箝制)之裝置。箝制二極體為可以簡便地限制電壓之裝置，其需求高，廣泛被使用於電子機器。
在將電壓限制成一定之箝制二極體中，耐壓之晶圓面內偏差、晶圓間偏差及批量間偏差小以及時間經過變化少在製造箝制二極體上極為重要。除此之外，到崩潰為止之洩漏電流小也係重要之點。雖然為簡單構造，但是要以滿足上述所有特性之方式，製作箝制二極體並不容易。
專利文獻1係揭示用以謀求改善上述時間經過變化之發明。第7圖表示被顯示在專利文獻1之第1圖之構造的剖面圖。如第7圖所示般，使第二導電型高濃度區域1從元件分離用絕緣膜2僅離特定之距離，並且經絕緣膜9設 置電極8，藉由調整上述電極8之電壓，可改善箝制二極體之時間經過變化。再者，第8圖表示被顯示在同文獻的第6圖之構造的剖面圖。記載著如該構造般，即使無第7圖中之電極8時，亦可取得相同之效果。
〔先行技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開平11-307787號公報
但是，在專利文獻1所示之發明中，雖然時間經過變化被改善，但是在專利文獻1中對於晶圓面內偏差、晶圓間偏差及批量間偏差之大小、有無崩潰前的洩漏並無提及。實際上專利文獻1所示之發明中，由於下述理由，晶圓面內偏差、晶圓間偏差及批量間偏差不會減少。
在第7圖之構造中，因隔著氧化膜9對pn接合施加因應被供給至電極8之電壓的電場，故電場為一定，不見pn接合耐壓變動。理想上，若對電極8施加相同大小之電壓時，耐壓應成為相同，但實際上，在晶圓間及批量間中氧化膜9之厚度並非相同，藉由電極8之電壓被施加於pn接合之電場產生偏差。因此，pn接合耐壓產生偏差。
再者，藉由存在位於第7圖及第8圖之元件分離用絕緣膜2之下的第一導電型區域7，其雜質對pn接合附近之雜質分佈造成影響，pn接合之耐壓變化。該也係理想 上若以相同條件作成第一導電型區域7時，pn接合之耐壓應成為相同，但是實際上在晶圓面內、晶圓間及批量間，第一導電型區域7之濃度並非相同，故對pn接合耐壓之影響程度偏差，其結果pn接合耐壓出現偏差。
並且，當藉由專利文獻1時，將第7圖之第二導電型高濃度區域1之平面形狀設為八角形(在本說明書中並無圖示)。如此一來在存在角之構造中，因電場強度在角部變強，故耐壓由其角部所決定。第9圖表示第二導電型高濃度區域1之平面形狀為矩形之時和圓形之時的耐壓。如此一來，明顯地比起圓形，具有矩形之第二導電型區域1之箝制二極體之耐壓比較低。即是，顯然地電場集中於矩形之角部，其角部決定耐壓。理想上，若以相同條件進行微影時，因角部之形狀常成為相同，故pn接合之耐壓因成為相同，但實際上，在晶圓面內、晶圓間及批量間，角部之電場強度偏差，其結果pn接合耐壓出現偏差。
如此一來，使pn接合之耐壓造成偏差之原因很多，為了要抑制該些偏差，必須盡可能地使構造成為簡單而極力地廢除成為偏差之主要原因的要素。
本發明係鑒於上述課題而創作出，提供抑制時間經過惡化、晶圓面內、晶圓間及批量間之偏差、崩潰前之洩漏的箝制二極體。
為了解決上述課題，與本發明有關之含有箝制二極體 之半導體裝置具有：耐壓調整用第一導電型低濃度區域，其係被設置在半導體基板；圓形之第二導電型高濃度區域，其係被設置在上述耐壓調整用第一導電型低濃度區域內；元件分離用絕緣膜，其係以在上述耐壓調整用第一導電型低濃度區域內不與上述第二導電型高濃度區域接合，且包圍上述第二導電型高濃度區域之方式，被設置成環狀；及第一導電型高濃度區域，其係在上述耐壓調整用第一導電型低濃度區域內，被設置在上述元件分離用絕緣膜之環外。
藉由使用上述手段，可提供時間經過惡化、晶圓面內及晶圓間及批量間之偏差、崩潰前之洩漏小的箝制二極體。
1‧‧‧第二導電型高濃度區域
2‧‧‧元件分離用絕緣膜
3‧‧‧第一導電型高濃度區域
4‧‧‧接點
5‧‧‧耐壓調整用第一導電型低濃度區域
6‧‧‧半導體基板
7‧‧‧第一導電型區域
8‧‧‧電極
9‧‧‧絕緣膜
第1圖為表示本發明之代表例的圖示。
第2圖為箝制二極體中之洩漏特性之圖示。
第3圖為表示本發明之變形例1的圖示。
第4圖為表示本發明之變形例2的圖示。
第5圖為表示本發明之變形例4的圖示。
第6圖為表示本發明之變形例5的圖示。
第7圖為表示以往技術之實施例的圖示。
第8圖為表示以往技術之其他實施例的圖示。
第9圖為表示箝制二極體中之電流電壓特性之第二導電型高濃度區域1形狀依存性的圖示。
以下，針對用以實施發明之型態，使用圖面予以說明。
第1圖為表示半導體裝置中之箝制二極體之第一實施型態之圖示。第1圖(a)為表示俯視圖，第1圖(b)為表示沿著同圖(a)之線分A-A’的剖面圖。
耐壓調整用第一導電型低濃度區域5被設置在半導體基板6之表面，具有與耐壓調整用第一導電型低濃度區域5相反之導電型的第二導電型高濃度區域1以在俯視圖下成為圓形之方式被設置成在耐壓調整用第一導電型低濃度區域5之表面之一部分。在耐壓調整用第一導電型低濃度區域5之表面，以不與第二導電型高濃度區域1相接，且包圍第二導電型高濃度區域1之方式，設置有環形狀之元件分離用絕緣膜2。在此，因環形狀不一定要圓環形狀或甜甜圈形狀，故元件分離用絕緣膜2之環形狀之內側之部分之形狀為圓形，外形在本實施例中為矩形。並且，在耐壓調整用第一導電型低濃度區域5，以包圍元件分離用絕緣膜2之方式，設置有矩形之第一導電型高濃度區域3。第二導電型高濃度區域1和第一導電型高濃度區域3之表面被絕緣膜覆蓋，經接點4各連接於不同之配線。
於在第一導電型高濃度區域3和第二導電型高濃度區 域1之間被施加電壓之時，藉由第二導電型高濃度區域1和耐壓調整用第一導電型低濃度區域5之pn接合之崩潰，以一定電壓箝制電壓。半導體裝置按依目的也有僅包含箝制二極體之情形，除了箝制二極體之外也包含由電晶體等所構成的電路之情形。
(效果1)如本發明之第1圖所示般，發明者發現由於第二導電型高濃度區域1被設置成不與元件分離用絕緣膜2接合，故如專利文獻1所記載般可取得抑制時間經過惡化之效果，不僅如此，亦取得也可抑制pn接合之耐壓以下之電壓中的洩漏電流之效果。第2圖為表示箝制二極體之電壓電流特性的曲線圖。第2圖之曲線圖中之“不相接”係如第1圖所示般表示第二導電型高濃度區域1和元件分離用絕緣膜2不相接的構造，“相接”係表示第二導電型高濃度區域1和元件分離用絕緣膜2相接的構造。如此一來，“不相接”構造比起“相接”構造，洩漏電流小。該理由係發明者觀察到當形成與第二導電型高濃度區域1相接之元件分離用絕緣膜2之時，因在元件分離用絕緣膜2和耐壓調整用第一導電型低濃度區域5之間產生變形而在耐壓調整用第一導電型低濃度區域5之禁制帶生成位準，辨別其位準而流通電流，故在第二導電型高濃度區域1和元件分離用絕緣膜2相接之構造中，洩漏電流變大。
因此，在本發明之第1圖中，與專利文獻1之時間經過惡化之抑制效果合併，取得為課題之一的洩漏電流的抑制效果。
(效果2)在本發明之第1圖中，因不存在以往構造之第7圖所示般之電極8及絕緣膜9，故不存在從為課題之一的電極8傳播至pn接合耐壓之電場偏差，其結果降低pn接合耐壓之偏差。
(效果3)在本發明之第1圖中，因不存在以往構造之第7圖及第8圖中所存在的第一導電型區域7，故為課題之一，對第一導電型區域7之pn接合耐壓的影響程度之偏差消失，其結果，與效果2合併pn接合耐壓之偏差更被降低。
(效果4)在本發明之第1圖中，因第二導電型高濃度區域1之平面形狀為圓形並不存在角，故為課題之一，在第二導電型高濃度區域1之角部中之偏差所引起之電場強度之偏差消失，其結果，與效果2和3合併，pn接合耐壓之偏差更被降低。
(變形例1)第3圖表示本發明之變形例1之俯視圖。第3圖為面對元件分離絕緣膜2之第二導電型高濃度區域1之部分的平面形狀為矩形之情況。如此一來，若元件分離絕緣膜2不與第二導電型高濃度區域1相接時，元件分離絕緣膜2之平面形狀並非第1圖所示之圓形，即使為矩形或六角形等，亦可以取得上述效果1至4。
(變形例2)第4圖(a)表示本發明之變形例2之俯視圖，第4圖(b)係表示同圖(a)之線分B-B’之剖面圖。在第4圖所示之例中，不存在第3圖所示之元件分離絕緣膜2。如此一來即使在不存在元件分離絕緣膜2之 時，亦可取得上述效果1至4。
(變形例3)在第1圖、第3圖及第4圖中，第一導電型高濃度區域3被配置成矩形之環狀。即使第一導電型高濃度區域3為矩形以外之形狀，或是並非環狀，亦可取得上述效果1~效果4之效果。
(變形例4)再者，在箝制二極體中，為了以即使在任何電流帶亦相同之電壓進行箝制，要求陡峭之崩潰特性。為了取得如此之陡峭崩潰特性，若降低寄生電阻即可，但是在本發明中，藉由縮短第二導電型高濃度區域1和第一導電型高濃度區域3之距離，降低耐壓調整用第一導電型低濃度區域5之寄生電阻而可以取得陡峭之崩潰特性。
第5圖(a)表示將該耐壓調整用第一導電低濃度區域5之寄生電阻降低至極限之第1圖之類型的箝制二極體之俯視圖，第5圖(b)表示第4圖之類型之箝制二極體之俯視圖。
如圖所示般，將元件分離絕緣膜2和第一導電型高濃度區域3之環形狀全部設為由圓形所構成之圓環形狀，將各個尺寸設定成設計規則之最小值，依此可以將耐壓調整用第一導電型低濃度區域5之寄生電阻降低至極限，可取得最陡峭之崩潰特性。
(變形例5)第6圖(a)和(b)為使第5圖(a)和(b)變形之箝制二極體之俯視圖。如此一來，因即使將第一導電型高濃度區域3之環形狀之外側之部分形成圓形 以外之形狀，耐壓調整用第一導電型低濃度區域5之寄生電阻亦與第5圖相同，故取得與變形例4相同之效果。
(變形例6)在上述所有之本發明中，雖然將元件分離絕緣膜2假設為LOCOS，但是即使該元件分離絕緣膜2為STI(Shallow Trench Isolation)亦可以取得相同效果。如此一來，本發明並不限定於上述實施形態，本發明只要在不脫離其主旨之範圍下可以進行變形而予以實施。
1‧‧‧第二導電型高濃度區域
2‧‧‧元件分離用絕緣膜
3‧‧‧第一導電型高濃度區域
4‧‧‧接點
5‧‧‧耐壓調整用第一導電型低濃度區域
6‧‧‧半導體基板

Claims (6)

  1. 一種半導體裝置，其特徵為：具有半導體基板；耐壓調整用第一導電型低濃度區域，其係被設置在上述半導體基板；圓形之第二導電型高濃度區域，其係被設置在上述耐壓調整用第一導電型低濃度區域內之表面附近，不藉由上述耐壓調整用第一導電型低濃度區域以外的其他第一導電型低濃度區域被包圍；元件分離用絕緣膜，其具有環形狀，在上述耐壓調整用第一導電型低濃度區域內之表面，被設置成不與上述第二導電型高濃度區域相接，且包圍上述第二導電型高濃度區域；及第一導電型高濃度區域，其係被設置在上述耐壓調整用第一導電型低濃度區域內之表面，即上述元件分離用絕緣膜之外側，不與上述第二導電型高濃度區域相接。
  2. 如申請專利範圍第1項所記載之半導體裝置，其中上述第一導電型高濃度區域具有環形狀，被設置成包圍上述元件分離用絕緣膜。
  3. 如申請專利範圍第2項所記載之半導體裝置，其中上述元件分離用絕緣膜之環形狀為圓環形狀，上述第一導電型高濃度區域之至少環形狀之內側之部分為圓形。
  4. 一種半導體裝置，其特徵為：具有 半導體基板；耐壓調整用第一導電型低濃度區域，其係被設置在上述半導體基板；圓形之第二導電型高濃度區域，其係被設置在上述耐壓調整用第一導電型低濃度區域內之表面附近，不藉由上述耐壓調整用第一導電型低濃度區域以外的其他第一導電型低濃度區域被包圍；第一導電型高濃度區域，其係被設置成在上述耐壓調整用第一導電型低濃度區域內之表面不與上述第二導電型高濃度區域相接，在上述耐壓調整用第一導電型低濃度區域內之表面，不具有擁有被設置成包圍上述第二導電型高濃度區域之環形狀的元件分離用絕緣膜。
  5. 如申請專利範圍第4項所記載之半導體裝置，其中上述第一導電型高濃度區域具有環形狀，被設置成包圍上述第二導電型高濃度區域。
  6. 如申請專利範圍第5項所記載之半導體裝置，其中上述第一導電型高濃度區域之至少環形狀之內側之部分為圓形。
TW102111875A 2012-04-17 2013-04-02 半導體裝置 TWI589007B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012094089A JP6001309B2 (ja) 2012-04-17 2012-04-17 半導体装置

Publications (2)

Publication Number Publication Date
TW201405837A TW201405837A (zh) 2014-02-01
TWI589007B true TWI589007B (zh) 2017-06-21

Family

ID=49379329

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102111875A TWI589007B (zh) 2012-04-17 2013-04-02 半導體裝置

Country Status (5)

Country Link
US (2) US9177954B2 (zh)
JP (1) JP6001309B2 (zh)
KR (1) KR102050703B1 (zh)
CN (1) CN103378168B (zh)
TW (1) TWI589007B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100264491A1 (en) * 2009-04-08 2010-10-21 Fuji Electric Systems Co. Ltd. High breakdown voltage semiconductor device and high voltage integrated circuit
US20110260246A1 (en) * 2002-08-14 2011-10-27 Advanced Analogic Technologies, Inc. Isolated Transistor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104455A (ja) * 1992-09-21 1994-04-15 Hitachi Ltd ｐｎ接合ダイオードおよびこれを用いた半導体集積回路装置
EP0643418B1 (en) * 1993-09-10 1998-12-02 STMicroelectronics S.r.l. Process for the manufacture of a Zener Diode for flash-EEPROM devices
JPH08227999A (ja) * 1994-12-21 1996-09-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法並びに半導体集積回路及びその製造方法
JP4033513B2 (ja) * 1997-02-24 2008-01-16 ローム株式会社 クランプ素子
JP3730394B2 (ja) * 1997-03-18 2006-01-05 株式会社東芝 高耐圧半導体装置
JP3472476B2 (ja) 1998-04-17 2003-12-02 松下電器産業株式会社 半導体装置及びその駆動方法
JP3905981B2 (ja) * 1998-06-30 2007-04-18 株式会社東芝 高耐圧半導体装置
JP4016595B2 (ja) * 2000-12-12 2007-12-05 サンケン電気株式会社 半導体装置及びその製造方法
TW560042B (en) * 2002-09-18 2003-11-01 Vanguard Int Semiconduct Corp ESD protection device
JP4469584B2 (ja) * 2003-09-12 2010-05-26 株式会社東芝 半導体装置
JP2007134596A (ja) * 2005-11-11 2007-05-31 Matsushita Electric Ind Co Ltd サージ保護用半導体装置
JP5012978B2 (ja) * 2009-09-30 2012-08-29 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110260246A1 (en) * 2002-08-14 2011-10-27 Advanced Analogic Technologies, Inc. Isolated Transistor
US20100264491A1 (en) * 2009-04-08 2010-10-21 Fuji Electric Systems Co. Ltd. High breakdown voltage semiconductor device and high voltage integrated circuit

Also Published As

Publication number Publication date
KR102050703B1 (ko) 2019-12-02
CN103378168A (zh) 2013-10-30
JP6001309B2 (ja) 2016-10-05
CN103378168B (zh) 2017-06-20
TW201405837A (zh) 2014-02-01
US9177954B2 (en) 2015-11-03
JP2013222854A (ja) 2013-10-28
US20130277792A1 (en) 2013-10-24
KR20130117683A (ko) 2013-10-28
US20150287714A1 (en) 2015-10-08

Similar Documents

Publication Publication Date Title
TW201546997A (zh) 暫態電壓抑制元件及其製造方法
US9991369B2 (en) ESD protection SCR device
US20120091529A1 (en) High voltage resistor
CN104916637B (zh) 半导体器件及其制造方法
US20130187238A1 (en) Semiconductor device
TW201630148A (zh) 靜電放電保護器件
TWI477018B (zh) 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法
TWI387012B (zh) 橫向擴散金氧半電晶體元件及提高橫向擴散金氧半電晶體元件崩潰電壓之方法
TWI589007B (zh) 半導體裝置
TWI606568B (zh) 靜電放電保護元件與靜電放電方法
US20130020673A1 (en) Protection diode and semiconductor device having the same
TWI580002B (zh) 暫態電壓抑制元件及其製造方法
JP5271694B2 (ja) ダイオード
US10103279B2 (en) High voltage PIN diode
WO2014115484A1 (ja) Ｅｓｄ保護素子を有する半導体装置
TWI763029B (zh) 垂直式雙極性電晶體裝置
TWI678790B (zh) 靜電放電防護元件
KR101657160B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
US20240055516A1 (en) Semiconductor device
TWI469349B (zh) 高壓元件及其製造方法
WO2008020982A2 (en) Semiconductor junction device having reduced leakage current and method of forming same
US9997642B2 (en) Diode, diode string circuit, and electrostatic discharge protection device having doped region and well isolated from each other
TWI583004B (zh) 功率二極體元件
TW202329387A (zh) 雙向靜電放電保護裝置
JP2009026987A (ja) 半導体装置