TW202329387A - 雙向靜電放電保護裝置 - Google Patents

雙向靜電放電保護裝置 Download PDF

Info

Publication number
TW202329387A
TW202329387A TW111105031A TW111105031A TW202329387A TW 202329387 A TW202329387 A TW 202329387A TW 111105031 A TW111105031 A TW 111105031A TW 111105031 A TW111105031 A TW 111105031A TW 202329387 A TW202329387 A TW 202329387A
Authority
TW
Taiwan
Prior art keywords
heavily doped
region
voltage
bipolar junction
doped region
Prior art date
Application number
TW111105031A
Other languages
English (en)
Other versions
TWI792915B (zh
Inventor
陳致維
范美蓮
林昆賢
Original Assignee
晶焱科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶焱科技股份有限公司 filed Critical 晶焱科技股份有限公司
Application granted granted Critical
Publication of TWI792915B publication Critical patent/TWI792915B/zh
Publication of TW202329387A publication Critical patent/TW202329387A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Amplifiers (AREA)

Abstract

本發明係揭露一種雙向靜電放電保護裝置，包含至少一個雙極性接面電晶體與至少一個矽控整流器。矽控整流器串聯耦接雙極性接面電晶體。在靜電放電電壓施加在雙極性接面電晶體與矽控整流器時，雙極性接面電晶體之崩潰電壓之絕對值小於矽控整流器之崩潰電壓之絕對值，且雙極性接面電晶體之握持(holding)電壓之絕對值大於矽控整流器之握持電壓之絕對值。

Description

雙向靜電放電保護裝置
本發明係關於一種靜電放電技術，且特別關於一種雙向靜電放電保護裝置。
靜電放電（ESD）損壞已成為奈米級互補式金氧半（CMOS）製程中製造的CMOS積體電路產品的主要可靠性問題。ESD保護元件通常設計用於釋放ESD能量，從而可以防止積體電路晶片的ESD損壞。
靜電放電保護裝置的工作原理如第1圖所示，在積體電路晶片上，靜電放電(ESD)保護裝置1並聯欲保護電路2，當ESD情況發生時，ESD保護裝置1係瞬間被觸發，同時，ESD保護裝置1亦可提供一低電阻路徑，以供暫態之ESD電流進行放電，讓ESD暫態電流之能量透過ESD保護裝置1得以釋放。為了達到雙向靜電放電的目的，在美國專利證號10573635B2與10468513B1皆有實現雙向暫態電壓抑制器。美國專利證號10573635B2揭露兩個互相串聯之雙極性接面電晶體，美國專利證號10468513B1揭露矽控整流器。在實務中，雙極性接面電晶體與矽控整流器之握持(holding)電壓與崩潰電壓皆須高於欲保護裝置之操作電壓，使閂鎖事件得以避免。然而，在設計雙極性接面電晶體具有所需崩潰電壓時，雙極性接面電晶體之握持電壓將會過高。因此，在靜電放電事件發生時，雙極性接面電晶體具有較高導通電阻。當設計矽控整流器具有所需握持電壓時，矽控整流器之崩潰電壓也是過高。
因此，本發明係在針對上述的困擾，提出一種雙向靜電放電保護裝置，以解決習知所產生的問題。
本發明提供一種雙向靜電放電保護裝置，其在不需要犧牲靜電放電耐受度及不會遭受到閂鎖(latch-up)事件的前提下設計所需崩潰電壓時，雙向靜電放電保護裝置具有仍比欲保護裝置之操作電壓更高的較低箝位電壓與較低握持電壓。
在本發明之一實施例中，提供一種雙向靜電放電保護裝置，其包含至少一個雙極性接面電晶體與至少一個矽控整流器。矽控整流器串聯耦接雙極性接面電晶體。在靜電放電電壓施加在雙極性接面電晶體與矽控整流器時，雙極性接面電晶體之崩潰電壓之絕對值小於矽控整流器之崩潰電壓之絕對值，且雙極性接面電晶體之握持(holding)電壓之絕對值大於矽控整流器之握持電壓之絕對值。
在本發明之一實施例中，在正靜電放電電壓施加在雙極性接面電晶體與矽控整流器時，雙極性接面電晶體與矽控整流器具有一第一代表性電流對電壓曲線。在負靜電放電電壓施加在雙極性接面電晶體與矽控整流器時，雙極性接面電晶體與矽控整流器具有一第二代表性電流對電壓曲線。第一代表性電流對電壓曲線與第二代表性電流對電壓曲線以零電壓為中心彼此呈對稱或非對稱。
在本發明之一實施例中，第一代表性電流對電壓曲線具有一第一崩潰電壓、一第一握持電壓與一第一箝位電壓，第二代表性電流對電壓曲線具有一第二崩潰電壓、一第二握持電壓與一第二箝位電壓，第一崩潰電壓、第一握持電壓與第一箝位電壓之絕對值分別等於第二崩潰電壓、第二握持電壓與第二箝位電壓之絕對值。
在本發明之一實施例中，雙向靜電放電保護裝置更包含一半導體基板與一隔離結構。半導體基板具有第一導電型，半導體基板上設有一磊晶層，磊晶層具有與第一導電型相反之第二導電型。雙極性接面電晶體、一第一摻雜井區與至少一個第二摻雜井區設於磊晶層中，第一摻雜井區與第二摻雜井區具有第一導電型。一第一重摻雜區與一第二重摻雜區設於第一摻雜井區中，第一重摻雜區與第二重摻雜區分別具有第二導電型與第一導電型。至少一個第三重摻雜區與至少一個第四重摻雜區設於第二摻雜井區中，第三重摻雜區與第四重摻雜區分別具有第一導電型與第二導電型。磊晶層、第一摻雜井區、第二摻雜井區、第一重摻雜區、第二重摻雜區、第三重摻雜區與第四重摻雜區形成矽控整流器，雙極性接面電晶體經由一外部導線耦接第一重摻雜區與第二重摻雜區。隔離結構設於磊晶層中，並位於矽控整流器與雙極性接面電晶體之間。隔離結構接觸半導體基板，並將矽控整流器與雙極性接面電晶體隔離，隔離結構之底部位置等於或深於磊晶層之底部位置。
在本發明之一實施例中，隔離結構設於半導體基板中。
在本發明之一實施例中，隔離結構環繞矽控整流器與雙極性接面電晶體。
在本發明之一實施例中，雙向靜電放電保護裝置更包含一重摻雜埋層，其設於半導體基板與磊晶層之間，並設於雙極性接面電晶體與矽控整流器之下方，其中重摻雜埋層具有第二導電型，隔離結構貫穿重摻雜埋層。
在本發明之一實施例中，第一導電型為N型，第二導電型為P型。
在本發明之一實施例中， 第一導電型為P型，第二導電型為N型。
在本發明之一實施例中，雙極性接面電晶體包含至少一個第三摻雜井區、至少一個第五重摻雜區與至少一個第六重摻雜區。第三摻雜井區設於磊晶層中，第五重摻雜區與第六重摻雜區設於第三摻雜井區。第五重摻雜區與第六重摻雜區之導電型與第三摻雜井區之導電型相反，第六重摻雜區耦接外部導線。
在本發明之一實施例中，第五重摻雜區耦接一第一接腳，第三重摻雜區與第四重摻雜區耦接一第二接腳。
在本發明之一實施例中，在正靜電放電電壓施加在第一接腳與第二接腳時，靜電放電電流依序通過第五重摻雜區、第三摻雜井區、第六重摻雜區、外部導線、第一重摻雜區、第一摻雜井區、磊晶層、第二摻雜井區與第三重摻雜區。
在本發明之一實施例中，在負靜電放電電壓施加在第一接腳與第二接腳時，靜電放電電流依序通過第四重摻雜區、第二摻雜井區、磊晶層、第一摻雜井區、第二重摻雜區、外部導線、第六重摻雜區、第三摻雜井區與第五重摻雜區。
在本發明之一實施例中，至少一個雙極性接面電晶體包含多個雙極性接面電晶體。
在本發明之一實施例中，至少一個矽控整流器包含多個矽控整流器。
基於上述，雙向靜電放電保護裝置串聯耦接雙極性接面電晶體與矽控整流器，故在不需要犧牲靜電放電耐受度及不會遭受到閂鎖(latch-up)事件的前提下設計所需崩潰電壓時，雙向靜電放電保護裝置具有仍然高於欲保護裝置之操作電壓的較低之箝位電壓與較低之握持電壓。。
茲為使　貴審查委員對本發明的結構特徵及所達成的功效更有進一步的瞭解與認識，謹佐以較佳的實施例圖及配合詳細的說明，說明如後：
本發明之實施例將藉由下文配合相關圖式進一步加以解說。盡可能的，於圖式與說明書中，相同標號係代表相同或相似構件。於圖式中，基於簡化與方便標示，形狀與厚度可能經過誇大表示。可以理解的是，未特別顯示於圖式中或描述於說明書中之元件，為所屬技術領域中具有通常技術者所知之形態。本領域之通常技術者可依據本發明之內容而進行多種之改變與修改。
除非特別說明，一些條件句或字詞，例如「可以(can)」、「可能(could)」、「也許(might)」，或「可(may)」，通常是試圖表達本案實施例具有，但是也可以解釋成可能不需要的特徵、元件，或步驟。在其他實施例中，這些特徵、元件，或步驟可能是不需要的。
於下文中關於“一個實施例”或“一實施例”之描述係指關於至少一實施例內所相關連之一特定元件、結構或特徵。因此，於下文中多處所出現之“一個實施例”或 “一實施例”之多個描述並非針對同一實施例。再者，於一或多個實施例中之特定構件、結構與特徵可依照一適當方式而結合。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語， 故應解釋成「包含但不限定於」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。
揭露特別以下述例子加以描述，這些例子僅係用以舉例說明而已，因為對於熟習此技藝者而言，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。在通篇說明書與申請專利範圍中，除非內容清楚指定，否則「一」以及「該」的意義包含這一類敘述包括「一或至少一」該元件或成分。此外，如本揭露所用，除非從特定上下文明顯可見將複數個排除在外，否則單數冠詞亦包括複數個元件或成分的敘述。而且，應用在此描述中與下述之全部申請專利範圍中時，除非內容清楚指定，否則「在其中」的意思可包含「在其中」與「在其上」。在通篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供從業人員(practitioner)在有關本揭露之描述上額外的引導。在通篇說明書之任何地方之例子，包含在此所討論之任何用詞之例子的使用，僅係用以舉例說明，當然不限制本揭露或任何例示用詞之範圍與意義。同樣地，本揭露並不限於此說明書中所提出之各種實施例。
在下面的描述中，將提供一種雙向靜電放電保護裝置，其串聯耦接雙極性接面電晶體與矽控整流器，故在不需要犧牲靜電放電耐受度及不會遭受到閂鎖(latch-up)事件的前提下設計所需崩潰電壓時，雙向靜電放電保護裝置具有仍然高於欲保護裝置之操作電壓的較低箝位電壓與較低握持電壓。
第2圖為本發明之雙向靜電放電保護裝置之第一實施例之示意圖，第3圖為本發明之一實施例之雙向靜電放電保護裝置之電流對電壓曲線圖。請參閱第2圖與第3圖，雙向靜電放電保護裝置3包含至少一個雙極性接面電晶體30與至少一個矽控整流器31。為了清晰與方便，第一實施例以一個雙極性接面電晶體30與一個矽控整流器31為例。在另一實施例中，使用一個或更多雙極性接面電晶體與一個或更多矽控整流器以適用於高電壓應用。矽控整流器31串聯耦接雙極性接面電晶體30，雙極性接面電晶體30可為NPN雙極性接面電晶體或PNP雙極性接面電晶體。雙極性接面電晶體30之基極為浮接。雙極性接面電晶體30與矽控整流器31分別耦接一第一接腳32與一第二接腳33。在靜電放電電壓施加在雙極性接面電晶體30與矽控整流器31時，雙極性接面電晶體30之崩潰電壓之絕對值小於矽控整流器31之崩潰電壓之絕對值，且雙極性接面電晶體30之握持(holding)電壓之絕對值大於矽控整流器31之握持電壓之絕對值。在正靜電放電電壓VE施加在雙極性接面電晶體30與矽控整流器31時，雙極性接面電晶體30與矽控整流器31具有一第一代表性電流對電壓曲線。在負靜電放電電壓VE施加在雙極性接面電晶體30與矽控整流器31時，雙極性接面電晶體30與矽控整流器31具有一第二代表性電流對電壓曲線。電流對電壓曲線之靜電放電電流以IE表示，第一代表性電流對電壓曲線與第二代表性電流對電壓曲線以零電壓為中心彼此呈對稱，如粗實線所示。或者，第一代表性電流對電壓曲線與第二代表性電流對電壓曲線以零電壓為中心彼此呈非對稱。
在靜電放電電壓VE施加在雙極性接面電晶體30上時，雙極性接面電晶體30具有一代表性電流對電壓曲線，如虛線所示。在靜電放電電壓VE施加在矽控整流器31上時，矽控整流器31具有一代表性電流對電壓曲線，如細實線所示。雙極性接面電晶體30具有較低之崩潰電壓、較高之握持電壓與較高之箝位電壓。矽控整流器31具有較低之崩潰電壓、較低之握持電壓與較低之箝位電壓。結合雙極性接面電晶體30與矽控整流器31之特性，在不需要犧牲靜電放電耐受度及不會遭受到閂鎖(latch-up)事件的前提下設計所需崩潰電壓時，雙向靜電放電保護裝置2具有仍然高於欲保護裝置之操作電壓的較低箝位電壓與較低握持電壓。具體而言，第一代表性電流對電壓曲線具有一第一崩潰電壓Vb、一第一握持電壓Vh與一第一箝位電壓Vc，第二代表性電流對電壓曲線具有一第二崩潰電壓Vb’、一第二握持電壓Vh’與一第二箝位電壓Vc’，第一崩潰電壓Vb、第一握持電壓Vh與第一箝位電壓Vc之絕對值分別等於第二崩潰電壓Vb’、第二握持電壓Vh’與第二箝位電壓Vc’之絕對值。雙極性接面電晶體30為雙向雙極性接面電晶體，此即表示當正或負靜電放電電壓施加在雙向雙極性接面電晶體上時，雙極性接面電晶體30都會具有一崩潰電壓、一握持電壓與一箝位電壓。同樣地，矽控整流器31為雙向矽控整流器，此即表示當正或負靜電放電電壓施加在雙向矽控整流器上時，矽控整流器31都會具有一崩潰電壓、一握持電壓與一箝位電壓。
當正靜電放電電壓施加在雙極性接面電晶體30與矽控整流器31時，第一崩潰電壓Vb等於雙極性接面電晶體30與矽控整流器31之崩潰電壓之總和。當負靜電放電電壓施加在雙極性接面電晶體30與矽控整流器31時，第二崩潰電壓Vb’等於雙極性接面電晶體30與矽控整流器31之崩潰電壓之總和。當正靜電放電電壓施加在雙極性接面電晶體30與矽控整流器31時，第一握持電壓Vh等於雙極性接面電晶體30與矽控整流器31之握持電壓之總和。當負靜電放電電壓施加在雙極性接面電晶體30與矽控整流器31時，第二握持電壓Vh’等於雙極性接面電晶體30與矽控整流器31之握持電壓之總和。當正靜電放電電壓施加在雙極性接面電晶體30與矽控整流器31時，第一箝位電壓Vc等於雙極性接面電晶體30與矽控整流器31之箝位電壓之總和。當負靜電放電電壓施加在雙極性接面電晶體30與矽控整流器31時，第二箝位電壓Vc’等於雙極性接面電晶體30與矽控整流器31之箝位電壓之總和。因此，串聯耦接之雙極性接面電晶體30與矽控整流器31可以在不需要犧牲靜電放電耐受度與遭受到閂鎖事件的前提下，設計出所需的崩潰電壓，同時達成仍然高於欲保護裝置之操作電壓的較低之箝位電壓與較低之握持電壓。
第4圖為本發明之雙向靜電放電保護裝置之第二實施例之結構剖視圖。請參閱第4圖，雙向靜電放電保護裝置3更包含一半導體基板34與一隔離結構35。半導體基板34具有第一導電型，半導體基板34上設有一磊晶層36。磊晶層36具有與第一導電型相反之第二導電型。在第二實施例中，第一導電型為N型，第二導電型為P型。雙極性接面電晶體30、一第一摻雜井區310與至少一個第二摻雜井區311設於磊晶層36中，第一摻雜井區310與第二摻雜井區311具有第一導電型。一第一重摻雜區312與一第二重摻雜區313設於第一摻雜井區310中，第一重摻雜區312與第二重摻雜區313分別具有第二導電型與第一導電型。至少一個第三重摻雜區314與至少一個第四重摻雜區315設於第二摻雜井區中311。為了清晰度與方便，第二實施例以一個第二摻雜井區中311、一個第三重摻雜區314與一個第四重摻雜區315為例。第三重摻雜區314與第四重摻雜區315分別具有第一導電型與第二導電型。磊晶層36、第一摻雜井區310、第二摻雜井區311、第一重摻雜區312、第二重摻雜區313、第三重摻雜區314與第四重摻雜區315形成矽控整流器31。雙極性接面電晶體30經由一外部導線37耦接第一重摻雜區312與第二重摻雜區313。
隔離結構35包含絕緣材質。隔離結構35設於磊晶層36中，並位於矽控整流器31與雙極性接面電晶體30之間，其中隔離結構35接觸半導體基板34，並將矽控整流器31與雙極性接面電晶體30隔離。也就是說，隔離結構35與半導體基板34之間呈無結構設置。舉例來說，隔離結構35可位於半導體基板34中。換句話說，隔離結構35之底部位置等於或深於磊晶層36之底部位置。此外，隔離結構35可環繞矽控整流器31與雙極性接面電晶體30。雙極性接面電晶體30可包含至少一個第三摻雜井區300、至少一個第五重摻雜區301與至少一個第六重摻雜區302。為了清晰度與方便，第二實施例以一個第三摻雜井區300、一個第五重摻雜區301與一個第六重摻雜區302為例。第五重摻雜區301耦接第一接腳32，第三重摻雜區314與第四重摻雜區315耦接第二接腳33。在第二實施例中，第三摻雜井區300、第五重摻雜區301與第六重摻雜區302分別為P型摻雜井區、N型重摻雜區與N型重摻雜區。
以下介紹第二實施例之雙向靜電放電保護裝置3之操作過程。當正靜電放電電壓施加在第一接腳32與第二接腳33時，靜電放電電流依序流過第五重摻雜區301、第三摻雜井區300、第六重摻雜區302、外部導線37、第一重摻雜區312、第一摻雜井區310、磊晶層36、第二摻雜井區311與第三重摻雜區314。通過外部導線37之路徑稱作第一電流路徑。介於第五重摻雜區301與第三摻雜井區300之間的介面與介於第一摻雜井區310與磊晶層36之間的介面作為崩潰介面。因為介於第五重摻雜區301與第三摻雜井區300之間的介面的能帶間隙小於介於第一摻雜井區310與磊晶層36之間的介面的能帶間隙，所以介於第五重摻雜區301與第三摻雜井區300之間的介面的崩潰電壓低於介於第一摻雜井區310與磊晶層36之間的介面的崩潰電壓。當正靜電放電電壓施加在第一接腳32與第二接腳33時，靜電放電電流亦依序流過第五重摻雜區301、第三摻雜井區300、磊晶層36、半導體基板34、磊晶層36、第二摻雜井區311與第三重摻雜區314。通過半導體基板34之路徑稱作第二電流路徑。然而，因為第二電流路徑較第一電流路徑更長，所以第二電流路徑會被壓抑，即較少靜電放電電流會通過第二電流路徑。
當負靜電放電電壓施加在第一接腳32與第二接腳33時，靜電放電電流依序通過第四重摻雜區315、第二摻雜井區311、磊晶層36、第一摻雜井區310、第二重摻雜區313、外部導線37、第六重摻雜區302、第三摻雜井區300與第五重摻雜區301。通過外部導線37之路徑稱作第一電流路徑。介於第六重摻雜區302與第三摻雜井區300之間的介面與介於第二摻雜井區311與磊晶層36之間的介面作為崩潰介面。因為介於第六重摻雜區302與第三摻雜井區300之間的介面的能帶間隙小於介於第二摻雜井區311與磊晶層36之間的介面的能帶間隙，所以介於第六重摻雜區302與第三摻雜井區300之間的介面的崩潰電壓低於介於第二摻雜井區311與磊晶層36之間的介面的崩潰電壓。當負靜電放電電壓施加在第一接腳32與第二接腳33時，靜電放電電流亦依序通過第四重摻雜區315、第二摻雜井區311、磊晶層36、半導體基板34、磊晶層36、第三摻雜井區300與第五重摻雜區301。通過半導體基板34之路徑稱作第二電流路徑。然而，因為第二電流路徑較第一電流路徑更長，所以第二電流路徑會被壓抑，即較少靜電放電電流會通過第二電流路徑。
第5圖為本發明之雙向靜電放電保護裝置之第三實施例之結構剖視圖。請參閱第5圖，第三實施例與第二實施例的差異在於第三實施例更包含一重摻雜埋層38，其設於半導體基板34與磊晶層36之間，並設於雙極性接面電晶體30與矽控整流器31之下方。重摻雜埋層38具有第二導電型，隔離結構35貫穿重摻雜埋層38。重摻雜埋層38之摻雜濃度大於磊晶層36之摻雜濃度。
當正靜電放電電壓施加在第一接腳32與第二接腳33時，靜電放電電流依序流過第五重摻雜區301、第三摻雜井區300、磊晶層36、重摻雜埋層38、半導體基板34、重摻雜埋層38、磊晶層36、第二摻雜井區311與第三重摻雜區314。因為重摻雜埋層38之摻雜濃度大於磊晶層36之摻雜濃度，所以此電流路徑會被大幅壓抑。換句話說，重摻雜埋層38會大幅壓抑此電流路徑之電流增益。類似地，當負靜電放電電壓施加在第一接腳32與第二接腳33時，靜電放電電流依序流過第四重摻雜區315、第二摻雜井區311、磊晶層36、重摻雜埋層38、半導體基板34、重摻雜埋層38、磊晶層36、第三摻雜井區300與第五重摻雜區301，其中此電流路徑也是被大幅壓抑。
第6圖為本發明之雙向靜電放電保護裝置之第四實施例之結構剖視圖。請參閱第6圖，第四實施例與第二實施例差別在於雙極性接面電晶體30。在第四實施例中，第三摻雜井區300、第五重摻雜區301與第六重摻雜區302可分別為N型摻雜井區、P型重摻雜區與P型重摻雜區，其餘結構已於第二實施例中介紹過，於此不再贅述。介於第三摻雜井區300與第六重摻雜區302之間的介面與介於第一摻雜井區310與磊晶層36之間的介面作為崩潰介面。因為介於第三摻雜井區300與第六重摻雜區302之間的介面的能帶間隙小於介於第一摻雜井區310與磊晶層36之間的介面的能帶間隙，所以介於第三摻雜井區300與第六重摻雜區302之間的介面的崩潰電壓小於介於第一摻雜井區310與磊晶層36之間的介面的崩潰電壓。
第7圖為本發明之雙向靜電放電保護裝置之第五實施例之結構剖視圖。請參閱第7圖，第五實施例與第三實施例差別在於雙極性接面電晶體30。在第五實施例中，第三摻雜井區300、第五重摻雜區301與第六重摻雜區302可分別為N型摻雜井區、P型重摻雜區與P型重摻雜區，其餘結構已於第三實施例介紹過，於此不再贅述。
第8圖為本發明之雙向靜電放電保護裝置之第六實施例之結構剖視圖。第六實施例與第二實施例差別僅在於半導體基板34、磊晶層36、第一摻雜井區310與第二摻雜井區311之導電型。第六實施例之第一導電型與第二導電型分別為P型與N型，其餘結構已於第二實施例介紹過，於此不再贅述。
第9圖為本發明之雙向靜電放電保護裝置之第七實施例之結構剖視圖。第七實施例與第三實施例差別僅在於半導體基板34、磊晶層36、第一摻雜井區310、重摻雜埋層38與第二摻雜井區311之導電型。第七實施例之第一導電型與第二導電型分別為P型與N型，其餘結構已於第三實施例介紹過，於此不再贅述。
第10圖為本發明之雙向靜電放電保護裝置之第八實施例之結構剖視圖。第八實施例與第四實施例差別僅在於半導體基板34、磊晶層36、第一摻雜井區310與第二摻雜井區311之導電型。第八實施例之第一導電型與第二導電型分別為P型與N型，其餘結構已於第四實施例介紹過，於此不再贅述。
第11圖為本發明之雙向靜電放電保護裝置之第九實施例之結構剖視圖。第九實施例與第五實施例差別僅在於半導體基板34、磊晶層36、第一摻雜井區310、重摻雜埋層38與第二摻雜井區311之導電型。第九實施例之第一導電型與第二導電型分別為P型與N型，其餘結構已於第五實施例介紹過，於此不再贅述。
根據上述實施例，雙向靜電放電保護裝置串聯耦接雙極性接面電晶體與矽控整流器，故在不需要犧牲靜電放電耐受度及不會遭受到閂鎖(latch-up)事件的前提下設計所需崩潰電壓時，雙向靜電放電保護裝置具有仍比欲保護裝置之操作電壓更高的較低箝位電壓與較低握持電壓。
以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
1:靜電放電保護裝置 2:欲保護電路 3:雙向靜電放電保護裝置 30:雙極性接面電晶體 300:第三摻雜井區 301:第五重摻雜區 302:第六重摻雜區 31:矽控整流器 310:第一摻雜井區 311:第二摻雜井區 312:第一重摻雜區 313:第二重摻雜區 314:第三重摻雜區 315:第四重摻雜區 32:第一接腳 33:第二接腳 34:半導體基板 35:隔離結構 36:磊晶層 37:外部導線 38:重摻雜埋層 VE:靜電放電電壓 Vb:第一崩潰電壓 Vh:第一握持電壓 Vc:第一箝位電壓 Vb’:第二崩潰電壓 Vh’:第二握持電壓 Vc’:第二箝位電壓
第1圖為先前技術之積體電路晶片上的靜電放電保護裝置連接一欲保護電路之示意圖。 第2圖為本發明之雙向靜電放電保護裝置之第一實施例之示意圖。 第3圖為本發明之一實施例之雙向靜電放電保護裝置之電流對電壓曲線圖。 第4圖為本發明之雙向靜電放電保護裝置之第二實施例之結構剖視圖。 第5圖為本發明之雙向靜電放電保護裝置之第三實施例之結構剖視圖。 第6圖為本發明之雙向靜電放電保護裝置之第四實施例之結構剖視圖。 第7圖為本發明之雙向靜電放電保護裝置之第五實施例之結構剖視圖。 第8圖為本發明之雙向靜電放電保護裝置之第六實施例之結構剖視圖。 第9圖為本發明之雙向靜電放電保護裝置之第七實施例之結構剖視圖。 第10圖為本發明之雙向靜電放電保護裝置之第八實施例之結構剖視圖。 第11圖為本發明之雙向靜電放電保護裝置之第九實施例之結構剖視圖。
3:雙向靜電放電保護裝置
30:雙極性接面電晶體
31:矽控整流器
32:第一接腳
33:第二接腳

Claims (15)

  1. 一種雙向靜電放電保護裝置，包含： 至少一個雙極性接面電晶體；以及 至少一個矽控整流器，串聯耦接該至少一個雙極性接面電晶體，其中在靜電放電電壓施加在該至少一個雙極性接面電晶體與該至少一個矽控整流器時，該至少一個雙極性接面電晶體之崩潰電壓之絕對值小於該至少一個矽控整流器之崩潰電壓之絕對值，且該至少一個雙極性接面電晶體之握持(holding)電壓之絕對值大於該至少一個矽控整流器之握持電壓之絕對值。
  2. 如請求項1所述之雙向靜電放電保護裝置，其中在正靜電放電電壓施加在該至少一個雙極性接面電晶體與該至少一個矽控整流器時，該至少一個雙極性接面電晶體與該至少一個矽控整流器具有一第一代表性電流對電壓曲線，在負靜電放電電壓施加在該至少一個雙極性接面電晶體與該至少一個矽控整流器時，該至少一個雙極性接面電晶體與該至少一個矽控整流器具有一第二代表性電流對電壓曲線，該第一代表性電流對電壓曲線與該第二代表性電流對電壓曲線以零電壓為中心彼此呈對稱或非對稱。
  3. 如請求項2所述之雙向靜電放電保護裝置，其中該第一代表性電流對電壓曲線具有一第一崩潰電壓、一第一握持電壓與一第一箝位電壓，該第二代表性電流對電壓曲線具有一第二崩潰電壓、一第二握持電壓與一第二箝位電壓，該第一崩潰電壓、該第一握持電壓與該第一箝位電壓之絕對值分別等於該第二崩潰電壓、該第二握持電壓與該第二箝位電壓之絕對值。
  4. 如請求項1所述之雙向靜電放電保護裝置，更包含： 一半導體基板，具有第一導電型，該半導體基板上設有一磊晶層，該磊晶層具有與該第一導電型相反之第二導電型，該至少一個雙極性接面電晶體、一第一摻雜井區與至少一個第二摻雜井區設於該磊晶層中，該第一摻雜井區與該至少一個第二摻雜井區具有該第一導電型，一第一重摻雜區與一第二重摻雜區設於該第一摻雜井區中，該第一重摻雜區與該第二重摻雜區分別具有該第二導電型與該第一導電型，至少一個第三重摻雜區與至少一個第四重摻雜區設於該至少一個第二摻雜井區中，該至少一個第三重摻雜區與該至少一個第四重摻雜區分別具有該第一導電型與該第二導電型，該磊晶層、該第一摻雜井區、該至少一個第二摻雜井區、該第一重摻雜區、該第二重摻雜區、該至少一個第三重摻雜區與該至少一個第四重摻雜區形成該至少一個矽控整流器，該至少一個雙極性接面電晶體經由一外部導線耦接該第一重摻雜區與該第二重摻雜區；以及 一隔離結構，設於該磊晶層中，並位於該至少一個矽控整流器與該至少一個雙極性接面電晶體之間，其中該隔離結構接觸該半導體基板，並將該至少一個矽控整流器與該至少一個雙極性接面電晶體隔離，該隔離結構之底部位置等於或深於該磊晶層之底部位置。
  5. 如請求項4所述之雙向靜電放電保護裝置，其中該隔離結構設於該半導體基板中。
  6. 如請求項4所述之雙向靜電放電保護裝置，其中該隔離結構環繞該至少一個矽控整流器與該至少一個雙極性接面電晶體。
  7. 如請求項4所述之雙向靜電放電保護裝置，更包含一重摻雜埋層，其設於該半導體基板與該磊晶層之間，並設於該至少一個雙極性接面電晶體與該至少一個矽控整流器之下方，其中該重摻雜埋層具有該第二導電型，該隔離結構貫穿該重摻雜埋層。
  8. 如請求項4所述之雙向靜電放電保護裝置，其中該第一導電型為N型，該第二導電型為P型。
  9. 如請求項4所述之雙向靜電放電保護裝置，其中該第一導電型為P型，該第二導電型為N型。
  10. 如請求項4所述之雙向靜電放電保護裝置，其中該至少一個雙極性接面電晶體包含： 至少一個第三摻雜井區，設於該磊晶層中；以及 至少一個第五重摻雜區與至少一個第六重摻雜區，設於該至少一個第三摻雜井區，其中該至少一個第五重摻雜區與該至少一個第六重摻雜區之導電型與該至少一個第三摻雜井區之導電型相反，該至少一個第六重摻雜區耦接該外部導線。
  11. 如請求項10所述之雙向靜電放電保護裝置，其中該至少一個第五重摻雜區耦接一第一接腳，該至少一個第三重摻雜區與該至少一個第四重摻雜區耦接一第二接腳。
  12. 如請求項11所述之雙向靜電放電保護裝置，其中該正靜電放電電壓施加在該第一接腳與該第二接腳時，靜電放電電流依序通過該至少一個第五重摻雜區、該至少一個第三摻雜井區、該至少一個第六重摻雜區、該外部導線、該第一重摻雜區、該第一摻雜井區、該磊晶層、該至少一個第二摻雜井區與該至少一個第三重摻雜區。
  13. 如請求項11所述之雙向靜電放電保護裝置，其中該負靜電放電電壓施加在該第一接腳與該第二接腳時，靜電放電電流依序通過該至少一個第四重摻雜區、該至少一個第二摻雜井區、該磊晶層、該第一摻雜井區、該第二重摻雜區、該外部導線、該至少一個第六重摻雜區、該至少一個第三摻雜井區與該至少一個第五重摻雜區。
  14. 如請求項1所述之雙向靜電放電保護裝置，其中該至少一個雙極性接面電晶體包含多個雙極性接面電晶體。
  15. 如請求項1所述之雙向靜電放電保護裝置，其中該至少一個矽控整流器包含多個矽控整流器。
TW111105031A 2022-01-11 2022-02-11 雙向靜電放電保護裝置 TWI792915B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/647,627 2022-01-11
US17/647,627 US20230223398A1 (en) 2022-01-11 2022-01-11 Bidirectional electrostatic discharge (esd) protection device

Publications (2)

Publication Number Publication Date
TWI792915B TWI792915B (zh) 2023-02-11
TW202329387A true TW202329387A (zh) 2023-07-16

Family

ID=81672826

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111105031A TWI792915B (zh) 2022-01-11 2022-02-11 雙向靜電放電保護裝置

Country Status (3)

Country Link
US (1) US20230223398A1 (zh)
CN (1) CN114551436A (zh)
TW (1) TWI792915B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253453B2 (en) * 2003-05-21 2007-08-07 Industrial Technology Research Institute Charge-device model electrostatic discharge protection using active device for CMOS circuits
TWI243467B (en) * 2004-02-23 2005-11-11 Winbond Electronics Corp Protective device of two-way electrostatic discharge
US20080029782A1 (en) * 2006-08-04 2008-02-07 Texas Instruments, Inc. Integrated ESD protection device
US7663190B2 (en) * 2007-10-08 2010-02-16 Intersil Americas Inc. Tunable voltage isolation ground to ground ESD clamp
US8324658B2 (en) * 2010-02-01 2012-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit for RFID tag
TWI487232B (zh) * 2011-09-13 2015-06-01 Fsp Technology Inc 阻尼器電路及將雙極性接面電晶體用於阻尼器電路之方法
US9583603B2 (en) * 2013-02-11 2017-02-28 Nxp Usa, Inc. ESD protection with integrated LDMOS triggering junction
US10446539B2 (en) * 2017-02-24 2019-10-15 Nxp B.V. Electrostatic discharge (ESD) protection device and method for operating an ESD protection device
US11532610B2 (en) * 2020-06-24 2022-12-20 Amazing Microelectronic Corp. Electrostatic discharge protection structure and electrostatic discharge protection circuit with low parasitic capacitance thereof
US11509133B2 (en) * 2020-12-23 2022-11-22 Amazing Microelectronic Corp. Transient voltage suppression device

Also Published As

Publication number Publication date
US20230223398A1 (en) 2023-07-13
TWI792915B (zh) 2023-02-11
CN114551436A (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
US8000124B2 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
US7880223B2 (en) Latch-up free vertical TVS diode array structure using trench isolation
US9461031B1 (en) Latch-up free vertical TVS diode array structure using trench isolation
US7956418B2 (en) ESD protection devices
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
TWI784064B (zh) 閘極控制雙載子接面電晶體及其操作方法
TWI665805B (zh) 靜電放電保護裝置及其應用
TWI788213B (zh) 雙向靜電放電保護裝置
TWI792915B (zh) 雙向靜電放電保護裝置
TWI758213B (zh) 多通道暫態電壓抑制裝置
CN110349948B (zh) 静电放电保护装置及其应用
TWI807931B (zh) 暫態電壓抑制裝置
US20150054060A1 (en) Protection diode
JPH11251533A (ja) 半導体集積回路装置及びその製造方法
TWI791325B (zh) 靜電放電保護裝置及其操作方法
TWI753751B (zh) 靜電放電保護裝置及其操作方法
JP2005101485A (ja) 静電気放電保護素子
TWI574372B (zh) 靜電放電保護裝置及其應用
TW202201708A (zh) 雙向靜電放電保護裝置
TW202326877A (zh) 具有非對稱結構的靜電防護元件
TW202038424A (zh) 靜電放電防護元件
JPS5842266A (ja) 半導体集積回路装置