JP2013211604A5 - - Google Patents

Description

図５に示されるように、開口４５は第１方向Ｄ１に列を形成する。開口４５の輪郭形状の図心４５ｃは第１方向Ｄ１の１直線５６上で等ピッチに配置される。開口４５の輪郭４５ａは１つの形状の複写で象られることから、同一形状の開口４５が一定のピッチで繰り返し配置される。開口４５の輪郭４５ａは例えば四角形に規定される。具体的には矩形に形成される。矩形の長辺は第１方向Ｄ１に合わせ込まれる。こうして開口４５は矩形の輪郭４５ａを有することから、仕切り壁５１は全長にわたって一定の壁厚みｔを有することができる。このとき、仕切り壁５１の接合域は長辺の中央位置を含む領域であればよい。特に、仕切り壁５１の接合域は長辺の全長を含む領域であればよい。仕切り壁５１は長辺の全長にわたって開口４５同士の間の全面で補強板５２に面接合されることができる。さらに、仕切り壁５１の接合域は四角形の各辺に少なくとも１カ所ずつ配置されることができる。仕切り壁５１の接合域は四角形を途切れなく囲むことができる。仕切り壁５１は四角形の全周にわたって開口４５同士の間の全面で補強板５２に面接合されることができる。

送受信回路６２は規定数の切り替えスイッチ６４を備える。個々の切り替えスイッチ６４はそれぞれ個別に対応の信号線６３に接続される。送受信回路６２は個々の切り替えスイッチ６４ごとに送信経路６５および受信経路６６を備える。切り替えスイッチ６４には送信経路６５と受信経路６６とが並列に接続される。切り替えスイッチ６４はマルチプレクサー６１に選択的に送信経路６５または受信経路６６を接続する。送信経路６５にはパルサー６７が組み込まれる。パルサー６７は振動膜４３の共振周波数に応じた周波数でパルス信号を出力する。受信経路６６にはアンプ６８、ローパスフィルター（ＬＰＦ）６９およびアナログデジタル変換器（ＡＤＣ）７１が組み込まれる。個々の素子２３の検出信号は増幅されてデジタル信号に変換される。

素子チップ１７では、行方向に隣接する開口４５同士では開口４５内の空間は通路５８ａで相互に連通される。そして、列端の開口４５から基板２１の輪郭の外側に通路５８ｂは開放される。１本の溝５３で通路５８ａ、５８ｂは形成される。こうして１本の溝５３で１列の開口４５全ての通気は確保されることができる。

（５）他の実施形態に係る超音波トランスデューサー素子チップ
図１３は他の実施形態に係る超音波トランスデューサー素子チップ１７ａを概略的に示す。この素子チップ１７ａでは１本１本の溝８５は局所的に第２方向Ｄ２に延びる。こうした局所的な溝８５がいくつかの開口４５同士の間で通路５８ａ、５８ｂを形成する。複数本の溝８５の組み合わせで、基板２１の厚み方向からの平面視で１列の開口４５を順番に横切って次々に開口４５同士を接続する一連の通路５８ａ、５８ｂが形成される。こうして通路５８ａ、５８ｂの組み合わせで１列の開口４５全ての通気は確保されることができる。溝８５は溝５３と同様に構成されることができる。その他の構成は素子チップ１７と同様に構成されることができる。図中、素子チップ１７と均等な構成や構造には同一の参照符号が付される。

１１ 電子機器（超音波診断装置）、１３ プローブ（超音波プローブ）、１３ｂ プローブヘッド、１５ 表示装置（ディスプレイパネル）、１６ 筐体、１７ 超音波トランスデューサー素子チップ、１７ａ 超音波トランスデューサー素子チップ、１７ｂ 超音波トランスデューサー素子チップ、２１ 基板、２３ 超音波トランスデューサー素子、４５ 開口、４５ａ 輪郭、５２ 補強部材（補強板）、５３ 直線状溝部（溝）、５６ 平行線、５８ａ 通路、５８ｂ 通路、７４ 処理回路、８３ 補強部材（補強板用のウエハー）、８４ 直線状溝部（溝）、８５ 直線状溝部（溝）、８６ 直線状溝部（溝）、Ｄ１ 第１の方向（第１方向）、Ｄ２ 第２の方向（第２方向）、Ｌ （直線状溝部の）間隔、Ｓ 開口幅。

Claims (14)

1. 開口がアレイ状に配置された基板と、
   前記基板の第１面に設けられ、前記基板の厚み方向から見た平面視において前記開口と重なる位置に設けられた超音波トランスデューサー素子と、
   前記基板の前記第１面とは反対側の前記基板の第２面に設けられた補強部材と、を備え、
   前記補強部材は、前記基板の前記第２面と接する面において当該面の面内の第１の方向に並べて配置され、前記開口を含む前記基板の内部空間および前記基板の外部空間を連通する直線状溝部を有し、
   前記直線状溝部の間隔が前記第１の方向に沿った前記開口の開口幅よりも小さいことを特徴とする超音波トランスデューサー素子チップ。
2. 請求項１に記載の超音波トランスデューサー素子チップにおいて、前記補強部材は、アレイ状に配置された前記開口の間の前記基板の仕切り壁部に少なくとも１カ所の接合域で接合されることを特徴とする超音波トランスデューサー素子チップ。
3. 請求項１または２に記載の超音波トランスデューサー素子チップにおいて、前記基板の厚み方向からの平面視で、１本の前記直線状溝部ごとに、１列の前記開口を順番に横切って次々に開口同士を連通し、列端の前記開口から前記基板の輪郭の外側の空間に連通することを特徴とする超音波トランスデューサー素子チップ。
4. 請求項１または２に記載の超音波トランスデューサー素子チップにおいて、前記基板の厚み方向からの平面視で、複数本の前記直線状溝部の組み合わせで、１列の前記開口を順番に横切って次々に開口同士を連通し、列端の前記開口から前記基板の輪郭の外側の空間に連通することを特徴とする超音波トランスデューサー素子チップ。
5. 請求項１〜４のいずれか１項に記載の超音波トランスデューサー素子チップにおいて、前記直線状溝部の前記第１方向に並ぶ間隔は前記開口の前記第１の方向の開口幅の３分の１以上であって２分の１よりも小さいことを特徴とする超音波トランスデューサー素子チップ。
6. 請求項１〜５のいずれか１項に記載の超音波トランスデューサー素子チップにおいて、前記基板の厚み方向からの平面視で、前記開口の輪郭は矩形に形成され、前記直線状溝部は前記矩形の短辺方向に前記開口を横切ることを特徴とする超音波トランスデューサー素子チップ。
7. 請求項１〜５のいずれか１項に記載の超音波トランスデューサー素子チップにおいて、前記基板の厚み方向からの平面視で、前記開口の輪郭は矩形に形成され、前記直線状溝部は前記矩形の長辺方向に前記開口を横切ることを特徴とする超音波トランスデューサー素子チップ。
8. 請求項１〜６のいずれか１項に記載の超音波トランスデューサー素子チップにおいて、前記基板の厚み方向からの平面視で、前記開口は一定のピッチで前記第１の方向に配列され、前記直線状溝部は前記第１の方向に等ピッチで並べられることを特徴とする超音波トランスデューサー素子チップ。
9. 請求項１〜８のいずれか１項に記載の超音波トランスデューサー素子チップと、前記超音波トランスデューサー素子チップを支持する筐体とを備えることを特徴とするプローブ。
10. 請求項９に記載のプローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理する処理回路とを備えることを特徴とする電子機器。
11. 請求項９に記載のプローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理し、画像を生成する処理回路と、前記画像を表示する表示装置とを備えることを特徴とする超音波診断装置。
12. 請求項１〜８のいずれか１項に記載の超音波トランスデューサー素子チップと、
    前記超音波トランスデューサー素子チップを支持する筐体とを備え、
    前記筐体がプローブ本体に着脱可能であることを特徴とするプローブヘッド。
13. 基板上にアレイ状に配置された開口の第１の方向の開口幅よりも小さい間隔で並べられた直線状溝部を備えた表面を有する補強部材を保持する工程と、
    個々の前記開口に超音波トランスデューサー素子が設けられる前記基板の第１面と反対側の前記基板の第２面および前記補強部材の前記表面を重ね合わせる工程と
    を含むことを特徴とする超音波トランスデューサー素子チップの製造方法。
14. 第１面に振動膜を有し、前記第１面とは反対側の第２面に開口がアレイ状に設けられた基板と、
    前記振動膜に設けられ、前記基板の厚み方向から見た平面視において前記開口と重なる超音波トランスデューサー素子と、
    前記第２面に設けられ、前記平面視において前記開口を覆う補強部材と、を備え、
    前記補強部材は、前記第２面と接する面において第１の方向に並べて配置され、前記開口を含む前記基板の内部空間および前記基板の外部空間を連通する直線状溝部を有し、
    前記直線状溝部の間隔が前記第１の方向に沿った前記開口の開口幅よりも小さいことを特徴とする超音波トランスデューサー素子チップ。

Images